KR880000276B1 - 모오스(mos) 트랜지스터에서의 게이트 절연층 형성방법 - Google Patents
모오스(mos) 트랜지스터에서의 게이트 절연층 형성방법 Download PDFInfo
- Publication number
- KR880000276B1 KR880000276B1 KR1019850005162A KR850005162A KR880000276B1 KR 880000276 B1 KR880000276 B1 KR 880000276B1 KR 1019850005162 A KR1019850005162 A KR 1019850005162A KR 850005162 A KR850005162 A KR 850005162A KR 880000276 B1 KR880000276 B1 KR 880000276B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- mos transistor
- insulating layer
- aluminum
- gate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 10
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000001301 oxygen Substances 0.000 claims abstract description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052593 corundum Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract 2
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명에 의한 게이트 절연형성(Al2O3)층을 나타내는 트랜지스터의 개략구조 단면도.
제2도는 종래의 게이트 산화막 절연형성(Si02)층을 나타내는 트랜지스터의 개략구조 단면도.
제3도는 본 발명에 의한 제조 공정순을 나타내는 도면.
본 발명은 모오스(MOS) 트랜지스터의 제조 공정상에 있어, 화학증착을 이용한 게이트 절연(Al2O3)층 형성 방법에 관한 것이다.
종래에는 제2도에 도시한 바와 같이 게이트 산화막(Gate Oxide)의 형성은 실리콘 표면을 고온산화시켜 얻어지는 실리콘 산화막(Si02)층인 것으로,
이는 일반적으로 고온에서 TGE 게터링(Gettering)에 의한 산화(Oxidation)를 이용하였다.
종래의 게이트산화(Gate Oxide)는 제품의 질을 높이기 위하여 건조산화(Dry Oxidation)와 TGE 게터링(Gettering)을 행하게 되므로서, 고온에서 비교적 장시간(약1시간 정도)동안 수행해야 하는 문제점이 있었고,
또한 신뢰도도 크게 저하되는 것이었다.
본 발명은 이러한 점을 감안하여 종래에 사용되던 실리콘 산화막(Si02)층 대신에 알루미늄 소오스(Aluminum Source) 및 옥사이겐 소오스(Oxygen Source)를 화학 반응증착(Vapor)시켜 표면위에 알루미늄 증착(Al2O3)층을 형성하므로서 비교적 산화막(Si02)형성의 산화(Oxidation)보다 낮은 온도에서 단시간 형성할수가 있고, 또한 신뢰도도 향상시킬 수 있는 게이트 절연(Al2O3)층 형성 방법을 안출한 것으로,
이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.
본 발명에서는 CVD(Chemical Vapor Deposition) 방법을 이용하여 알루미늄 소오스(AlCl3)와 옥사이겐 소오스(O 또는 CO2+H2)를 분리하여 공급시켜 균일하고 밀도가 높은 양질의 게이트 절연층(Al2O3)을 얻을 수가 있어 종래의 실리콘 산화막(SiO2)에 비하여 불순물 확산에 대한 장벽(Barrier)역활 및 방사충격(Radiation Damage)의 저항성 등이 우수하고 비교적 쉽게 형성시킬 수 있는 이점을 제공할 수 있는 것으로,
게이트 영역(Gate Region)을 정의(Define)한 후에 게이트 절연(Al2O3)층을 형성하는 과정을 제3(a)도-제3(c)도에 의하여 설명하면 다음과 같다.
모소스(MOS) 트랜지스터 제조 공정상에 있어서, 소오스(Source)와 드레인(Drain) 영역을 형성한 후에 게이트(Gate) 영역을 사진평판(Photo Lithography)에 의하여 정의(Define)한다.
다음에 저항조(Hot Wall Furnace)에 물을 로우딩(Loading)한 후에 알루미늄 공급원인 알루미늄 베이퍼(AlCl3Vapor)를 공급한다.
이 때에 (H2) 캐리어 가스에 의하여(AlCl3) 베이퍼양의 흐름속도(Flow Rate)를 조절한다.
이와 동시에 옥사이겐 소오스(Oxygen Source)인 (H2)와 (CO2)가스를 로(Furnace)에 공급하여 알루미늄 소오스와는 다른 통로를 통하여 화학반응을 야기시킨다.
이때에, 로의 온도가 800℃ 이상이면, 충분한 활성화(Activation) 상태에 도달하게 되므로(AlCl3)와 (H2), (CO2)간의 화학 반응에 의한 알루미늄 증착(Al2O3)층이 형성된다.
즉, 상술한 바와 같이 비교적 저온(800℃ 정도)에서 형성시켜 비정질 형태의 Al2O3디포지트(Deposit)를 얻으므로 해서 균일하고 얇은 증착층을 얻을 수가 있는 것이다.
이와 같이 균일하고 얇은(약 500-1,000Å) 증착층을 얻기 위하여는 온도 약800℃에서 10분간 행하게 된다.
다음에는 공급원을 차단하고, 로(Furnace)내의 분위기를 (N2) 상태로 유지하면서 급냉각시의 열충격을 방지하기 위하여 서서의 로의 냉각(Furnace Cooling)을 행한다.
이와 같이 하여 매우 낮은 온도(약 200℃ 이하)까지 충분히 램핑하강(Ramping Down)시킨 후에 웨이퍼(Wafer)를 언 로우딩(Unloading) 한다.
이상에서와 같이 본 발명은 종래의 실리콘 산화막(SiO2)보다 비교적 저온에서 단시간 동안 공정을 행할수가 있으므로 양산성이 용이할뿐만 아니라 실리콘 산화막보다 필름의 물성이 우수하므로 대체효과 또한 크다 할 것이다.
Claims (1)
- 모오스(MOS) 트랜지스터의 제조 공정상에 있어서, 알루미늄 소오스(AlCl3)와 옥사이겐소오스(O2또는 CO2+H2)를 분리하여 공급하는 화학증착 침전(CVD) 공정에 의하여 게이트 절연층(Al2O3)을 형성하도록 함을 특징으로 하는 모오스 트랜지스터에서의 게이트 절연층 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019850005162A KR880000276B1 (ko) | 1985-07-19 | 1985-07-19 | 모오스(mos) 트랜지스터에서의 게이트 절연층 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019850005162A KR880000276B1 (ko) | 1985-07-19 | 1985-07-19 | 모오스(mos) 트랜지스터에서의 게이트 절연층 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR870001678A KR870001678A (ko) | 1987-03-17 |
| KR880000276B1 true KR880000276B1 (ko) | 1988-03-15 |
Family
ID=19241911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019850005162A KR880000276B1 (ko) | 1985-07-19 | 1985-07-19 | 모오스(mos) 트랜지스터에서의 게이트 절연층 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR880000276B1 (ko) |
-
1985
- 1985-07-19 KR KR1019850005162A patent/KR880000276B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR870001678A (ko) | 1987-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0015694B1 (en) | Method for forming an insulating film on a semiconductor substrate surface | |
| KR100313091B1 (ko) | 반도체장치의 ＴａＯＮ 게이트절연막 형성방법 | |
| US3385729A (en) | Composite dual dielectric for isolation in integrated circuits and method of making | |
| EP0010910B1 (en) | Method for forming an insulating film layer on a semiconductor substrate surface | |
| US3652324A (en) | A METHOD OF VAPOR DEPOSITING A LAYER OF Si{11 N{11 {0 ON A SILICON BASE | |
| EP0258394B1 (en) | Fabrication of solid-state devices having thin dielectric layers | |
| US4097314A (en) | Method of making a sapphire gate transistor | |
| US3447958A (en) | Surface treatment for semiconductor devices | |
| KR20000045310A (ko) | 반도체 소자의 게이트 산화막 형성방법 | |
| US3532539A (en) | Method for treating the surface of semiconductor devices | |
| KR880000276B1 (ko) | 모오스(mos) 트랜지스터에서의 게이트 절연층 형성방법 | |
| US4353936A (en) | Method of manufacturing semiconductor device | |
| US4050967A (en) | Method of selective aluminum diffusion | |
| US3666546A (en) | Ion-free insulating layers | |
| KR100230429B1 (ko) | 반도체장치의 실리콘 옥시나이트라이드막 형성방법 | |
| US3668095A (en) | Method of manufacturing a metallic oxide film on a substrate | |
| JP2518406B2 (ja) | 容量絶縁膜の形成方法 | |
| KR0165856B1 (ko) | 침착 터널링 산화물의 제조방법 | |
| Ting et al. | Thin stacked oxide/nitride/oxide dielectrics formation by in situ multiple reactive rapid thermal processing | |
| JPH0855846A (ja) | 酸化珪素膜の加熱処理方法および加熱処理装置 | |
| JPS63119268A (ja) | 半導体装置の製造方法 | |
| JPH07245268A (ja) | 薄膜形成方法 | |
| EP0023925B1 (en) | Method of producing insulating film for semiconductor surfaces and semiconductor device with such film | |
| JP2776109B2 (ja) | 半導体装置の製造方法 | |
| JPH0855848A (ja) | 酸化珪素膜の加熱処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020219 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |