JP2776109B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にＭＯＳ型半導体装置のゲート酸化膜の製造方
法に関する。

【０００２】

【従来の技術】ＭＯＳ型半導体素子を有する半導体装置
においては、ダイナミックＲＡＭに代表されるように高
性能化，高集積化が進み半導体装置の構成要素であるＭ
ＯＳ型半導体素子のゲート酸化膜も薄膜化され、このゲ
ート酸化膜の品質が半導体装置の製造歩留りや信頼性に
大きく影響を及ぼすようになってきている。

【０００３】図５（ａ）〜（ｂ）は従来のゲート酸化膜
を形成する方法を示す縦断面図である。従来、この種の
ゲート酸化膜の製造方法は選択的にシリコン基板５１を
露出させた後（図５（ａ））、例えば、水蒸気などの酸
化性雰囲気中で熱処理を施し図５（ｂ）に示すようにシ
リコン基板表面を所望の厚さにまで酸化シリコン膜に変
換し、ゲート酸化膜５３とする方法であった。尚、図
中、５２は素子分離用のフィールド酸化膜である。

【０００４】ゲート酸化膜の品質低下の原因としては、
（イ）シリコン基板表面の汚染、（ロ）シリコン基板中
の酸素の析出、（ハ）両者の複合などが報告されてい
る。こうした従来の方法で得られる酸化シリコン膜の品
質を向上させるためには、たとえば（ロ）の対策として
ゲート酸化膜を形成するための熱酸化に先立ち、所謂犠
牲酸化と呼ばれる熱処理工程をいれるのが一般的であ
る。これは、通常シリコン基板に含まれる酸素のうちシ
リコン基板表面近くのものが熱処理によりシリコン基板
表面外に外方拡散をおこし、シリコン基板表面の酸素濃
度が低下し酸素はシリコン表面で析出しなくなり、ゲー
ト酸化膜である酸化シリコン膜中に酸素析出物が存在し
なくなるためその品質が向上する。

【０００５】また、（ロ）の対策としては酸化前のシリ
コン基板の表面を塩素ガスを用いて洗浄する方法などが
提案されている。さらに、この種のゲート酸化膜の形成
方法として、選択的にシリコン基板を露出させた後、Ｃ
ＶＤ法あるいはスパッタリング法などにより、所望の厚
さにまで酸化シリコン膜を堆積する方法もある。

【０００６】

【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置の製造方法は、いずれの方法でも以
下に示すような問題点を有する。まず、シリコン基板を
熱酸化してゲート酸化膜である酸化シリコン膜を形成す
る方法では素子分離用のフィールド酸化膜との境界付近
の膜厚が薄くなるという問題点がある（図５Ａ部分）。
これは、フィールド酸化膜形成後にゲート酸化膜を形成
するための熱酸化の際にフィールド酸化膜端から充分離
れてシリコン基板が露出している部分では酸化種が直接
シリコンと反応するのにたいし、フィールド酸化膜近傍
ではフィールド酸化膜を酸化種が拡散してはじめてシリ
コン基板と反応するための時間的遅れが生じるためであ
る。

【０００７】このフィールド酸化膜との境界付近の膜厚
のフィールド酸化膜から充分に離れた所の膜厚に対する
比率を薄膜化率とすれば、上記の従来の方法で得られた
ゲート酸化膜の薄膜化率は、フィールド酸化膜端部の形
状によって若干左右されるが、本願発明者が実験したと
ころによればおおよそ８０％であった。すなわち、２０
ｎｍのゲート酸化膜ではフィールド酸化膜近傍の酸化シ
リコン膜の厚さは１６ｎｍしか得られないことになる。
このようなゲート酸化膜ではその絶縁耐圧は薄い部分で
決って、なんら欠陥のない酸化シリコン膜であっても前
述の例では約１６Ｖとなってしまい、２０ｎｍの酸化シ
リコン膜本来の耐圧２０Ｖは得られないことになる。

【０００８】また、ゲート酸化膜の形成に先立ち犠牲酸
化が行われるが、シリコン基板の結晶表面の品質の問題
はある程度取り除くことが出来るが上述した問題は解決
されない。半導体装置の特性を満足するためのゲート酸
化膜の厚さはフィールド酸化膜から充分に離れた所の膜
厚で決まるため、上記のような酸化シリコン膜をゲート
酸化膜として有すると半導体装置の製造歩留まりの低下
を招くことになる。

【０００９】また、酸化シリコン膜の品質の一つの指標
である酸化シリコン膜中に流し込める電荷量でみると、
膜の厚さに依存し、膜厚が薄くなるとともに指数関数的
に減少することが本願発明者の実験により判明してお
り、たとえば、１５ｎｍの酸化シリコン膜に流し込める
電荷量と１２ｎｍの酸化シリコン膜とを比較すると１２
ｎｍの酸化シリコン膜には１５ｎｍの酸化シリコン膜に
流し込める電荷量の約７０％にすぎない。従って、上述
したゲート酸化膜を有する半導体装置ではその信頼性の
低下をも引き起こす問題がある。

【００１０】また、上述した二つの問題点を同時に解決
する方法として酸化シリコン膜をＣＶＤ法あるいは、ス
パッタリング法により堆積被着する方法がある。しか
し、一般的にはシリコンを熱酸化して得られる酸化シリ
コン膜に比べ、その膜質は劣り絶縁耐圧で比較すると電
界強度で１ＭＶ／ｃｍ以上劣化しているのが現実であ
る。従って、半導体装置の性能を満足する膜厚では製造
歩留まりや信頼性を確保できないという問題がある。

【００１１】本発明はかかる問題点に鑑みてなされたも
のであって、ゲート酸化膜のフィールド近傍での薄膜化
を防止し、膜質の優れた酸化シリコン膜をゲート酸化膜
として有するＭＯＳ型半導体装置を提供することを目的
とし、高性能，高品質の半導体装置を高歩留まりで得る
ことが可能となる。

【００１２】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、選択的にシリコン半導体基板表面を露出する
工程と、このシリコン基板をシリコン材と接して塩酸ガ
スを含む雰囲気中で熱処理する工程と、酸化性雰囲気中
で熱処理する工程を含むことを特徴とする。

【００１３】

【作用】シリコン基板をシリコン材と接して塩酸ガスを
含む雰囲気中で熱処理を施すことにより、シリコン材を
ソースとしてシリコン基板表面にシリコン膜が形成さ
れ、このシリコン膜を熱酸化することによりゲート酸化
膜を形成する。

【００１４】

【実施例】次に本発明の実施例について図面を用いて詳
細に説明する。図１（ａ）〜（ｃ）は本発明の方法を工
程順に示す断面図である。まず、シリコン基板１に既知
の方法を用いて素子分離用のフィールド酸化膜２を選択
的に形成する（図１（ａ））。次に、このシリコン基板
１を表面にシリコン被膜を被着したサセプターにシリコ
ン基板１の表面と接するように積載して塩酸ガスと水素
ガスの混合雰囲気中で熱処理を施す。この熱処理の模式
図を図２に示す。すなわち、サセプター２１にゲート酸
化膜を形成するシリコン基板２２の表面がサセプター２
１と相対するように積載し通常のエピタキシャル成長炉
により温度１１５０℃で実現できる。尚、図中２３はプ
ロセスチューブ、２４はヒーターである。このとき、シ
リコンソースとなるサセプター２１から次の反応により
シリコン基板２２の表面にシリコン層が形成される。

【００１５】Ｓｉ＋２ＨＣｌ＝ＳｉＣｌ₂ ＋Ｈ₂ または、 Ｓｉ＋４ＨＣｌ＝ＳｉＣｌ₄ ＋２Ｈ₂ このシリコン層はシリコン基板表面が露出しているとこ
ろにはシリコン基板が種となって単結晶が、その他の部
分には多結晶が成長する。また、このシリコン層の厚さ
は所望のゲート酸化膜である酸化シリコン膜の約半分で
良く、時間あるいはガス濃度などで制御できる。

【００１６】つぎに、このシリコン基板を図１（ｃ）に
示すように酸化性雰囲気、例えば水素ガスと酸素ガスの
燃焼雰囲気中で酸化処理することによりシリコン層３を
酸化シリコン膜に変換することにより、ゲート酸化膜４
を形成する。このように、一様に堆積被着したシリコン
膜を熱酸化して得られた酸化シリコン膜であるためフィ
ールド酸化膜近傍でも充分離れた所でも同じ膜厚でかつ
シリコン表面を熱酸化して得られる酸化シリコン膜と同
等の品質のゲート酸化膜が得られる。

【００１７】図３（ａ）は、本実施例により厚さが２０
ｎｍとなる様に作製した場合のゲート絶縁耐圧分布を示
すグラフ図であり、図３（ｂ）は従来の方法、ここでは
シリコン基板を熱酸化することにより厚さが２０ｎｍと
なる様に形成したゲート絶縁耐圧分布を示すグラフ図で
ある。図３から明らかなように本実施例の方法において
は厚さ２０ｎｍの酸化シリコン膜本来の耐圧である２０
Ｖに集中して分布しているのに対し従来の方法において
は１６Ｖ付近に集中しており、本発明の方法によればゲ
ート酸化膜に厚さの薄い部分はできていないことがわか
る。

【００１８】また、本実施例の方法で製造されたダイナ
ミックＲＡＭを定格電圧の１．５倍の電源電圧によりス
クリーニング・テストを実施したところ、９８％以上の
良品が得られたのに対し、従来の方法で製造したもので
は６８％の良品しか得られなかった。これは、酸化シリ
コン膜に注入可能な電荷量と一致する。以上のように、
本実施例によればゲート酸化膜の絶縁耐圧が向上し、高
性能かつ高品質の半導体装置を高歩留まりで得ることが
できる。

【００１９】次に、本発明の第２の実施例について説明
する。まず、第１の実施例と同様に素子分離用のフィー
ルド酸化膜を選択的に設け選択的にシリコン基板表面が
露出したシリコン基板を用意する。次に、このシリコン
基板をシリコンソースとなるシリコン基板と同一ボート
に積載して塩酸ガスと窒素ガスの混合雰囲気中で熱処理
を施す。この熱処理の模式図を図４に示す。すなわち、
石英製のボート４１の同一スロットにゲート酸化膜を形
成するシリコン基板４２の表面がシリコンソースとなる
シリコン基板４３と相対するように積載し通常の熱処理
炉により温度１１５０℃で処理する。このとき、第１の
実施例と同様の反応がシリコン基板４２とシリコンソー
スとなるシリコン基板４３との間に生じシリコン基板４
２の表面にはシリコン層が形成される。その後同一の熱
処理炉において水素ガスと酸素ガスの燃焼雰囲気でシリ
コン層を酸化シリコン膜に変換しゲート酸化膜とする。
尚、シリコンソースとなるシリコン基板は単結晶でも多
結晶でもかまわない。本実施例では第１の実施例と同じ
効果が得られると共に、同一の熱処理炉内でシリコン層
と酸化シリコン膜を連続に形成できるためシリコン層表
面の清浄度が保たれ第１の実施例に比べさらに信頼性の
高いゲート酸化膜が形成できる利点がある。

【００２０】

【発明の効果】以上説明したように本発明の方法は、シ
リコン基板表面に新たにシリコン層を堆積酸化するので
フィールド酸化膜近傍でも充分離れたところでも同じ膜
厚で、シリコン表面を熱酸化して得られる酸化シリコン
膜と同等の品質のゲート酸化膜が得られる。さらに、堆
積被着するシリコン層には酸素を含まないので酸素を多
量に含むシリコン基板を直接熱酸化する際に問題となる
シリコン基板表面の酸素濃度を全く考慮する必要がな
い。このように、本発明の方法によれば高性能，高品質
の半導体装置を高歩留まりで得ることができる。

【図面の簡単な説明】

【図１】本発明の方法の第１の実施例の主要工程を示す
断面図（ａ）〜（ｃ）である。

【図２】第１の実施例における熱処理の模式図である。

【図３】ゲート酸化膜の絶縁耐圧分布を本発明（ａ）と
従来例（ｂ）とを比較して示すグラフ図である。

【図４】本発明の第２の実施例における熱処理の模式図
である。

【図５】従来の方法での主要工程を示す断面図（ａ），
（ｂ）である。

【符号の説明】

１，２２，４２，５１ シリコン基板 ２，５２ フィールド酸化膜 ３ シリコン層 ４，５３ ゲート酸化膜 ２１ サセプター ２３ プロセスチューブ ２４ ヒーター ４１ ボート ４３ シリコンソースとなるシリコン基板

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 ＭＯＳ型半導体装置のゲート酸化膜の製
   造方法において、選択的にシリコン基板表面を露出する
   工程と、該シリコン基板をシリコン材と接して塩酸ガス
   を含む雰囲気中で熱処理する工程と、酸化性雰囲気中で
   熱処理する工程を含むことを特徴とする半導体装置の製
   造方法。