JPH09148336A - シリコン半導体基板及びその製造方法 - Google Patents
シリコン半導体基板及びその製造方法Info
- Publication number
- JPH09148336A JPH09148336A JP30479095A JP30479095A JPH09148336A JP H09148336 A JPH09148336 A JP H09148336A JP 30479095 A JP30479095 A JP 30479095A JP 30479095 A JP30479095 A JP 30479095A JP H09148336 A JPH09148336 A JP H09148336A
- Authority
- JP
- Japan
- Prior art keywords
- silicon semiconductor
- semiconductor layer
- semiconductor substrate
- polycrystalline silicon
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/06—Gettering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/147—Silicides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31652—Of asbestos
- Y10T428/31663—As siloxane, silicone or silane
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 シリコン半導体基板のエクトリシンシック・
ゲッタリングを行う場合、シリコン半導体基板のプロセ
スでの熱処理によってゲッタリング能力が低下されてし
まう。 【解決手段】 シリコン半導体基板１の一方の表面に２
ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下の酸素を含
んだ多結晶または非結晶のシリコン半導体層２が形成さ
れる。この多結晶または非結晶のシリコン半導体層２が
エクトリンシック・ゲッタリングの捕獲源とする。熱処
理工程を経てもゲッタリング能力が低下されることがな
く、シリコン半導体基板１での重金属汚染を好適に取り
除くことが可能となる。
ゲッタリングを行う場合、シリコン半導体基板のプロセ
スでの熱処理によってゲッタリング能力が低下されてし
まう。 【解決手段】 シリコン半導体基板１の一方の表面に２
ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下の酸素を含
んだ多結晶または非結晶のシリコン半導体層２が形成さ
れる。この多結晶または非結晶のシリコン半導体層２が
エクトリンシック・ゲッタリングの捕獲源とする。熱処
理工程を経てもゲッタリング能力が低下されることがな
く、シリコン半導体基板１での重金属汚染を好適に取り
除くことが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体基板に関し、
特にゲッタリング源となる欠陥層が形成されたシリコン
基板に関する。
特にゲッタリング源となる欠陥層が形成されたシリコン
基板に関する。
【０００２】
【従来の技術】シリコン基板に形成されるデバイスの微
細化と高集積化が進むに従って、デバイス製造プロセス
中に混入する重金属の影響によるデバイス特性劣化や歩
留まり低下などの問題が益々大きくなっている。そのた
め、この重金属汚染をデバイス形成領域から取り除く技
術（ゲッタリング技術）の重要性が高められている。通
常、このゲッタリング技術としてシリコン中に含まれる
酸素の析出および析出により発生した結晶欠陥を重金属
の捕獲源とするイントリンシック・ゲッタリング法（Ｉ
Ｇ法）や、人工的に与えた機械的損傷から発生した結晶
欠陥を捕獲源とする方法（ＢＤ法）、高濃度のリン拡散
層を重金属の捕獲源とするリンゲッター法（ＰＤＧ
法）、裏面に形成した多結晶シリコン層を捕獲源とする
方法（ＰＧ法）などのエクトリンシック・ゲッタリング
法とがある。
細化と高集積化が進むに従って、デバイス製造プロセス
中に混入する重金属の影響によるデバイス特性劣化や歩
留まり低下などの問題が益々大きくなっている。そのた
め、この重金属汚染をデバイス形成領域から取り除く技
術（ゲッタリング技術）の重要性が高められている。通
常、このゲッタリング技術としてシリコン中に含まれる
酸素の析出および析出により発生した結晶欠陥を重金属
の捕獲源とするイントリンシック・ゲッタリング法（Ｉ
Ｇ法）や、人工的に与えた機械的損傷から発生した結晶
欠陥を捕獲源とする方法（ＢＤ法）、高濃度のリン拡散
層を重金属の捕獲源とするリンゲッター法（ＰＤＧ
法）、裏面に形成した多結晶シリコン層を捕獲源とする
方法（ＰＧ法）などのエクトリンシック・ゲッタリング
法とがある。
【０００３】このエクトリンシック・ゲッタリング法と
しては、例えば、特開平３−２３８８２５号公報には炭
素ドープ多結晶シリコン層を半導体基板の裏面に形成し
たものが、また、特開平２−４７８３６号公報には過飽
和の酸素をドープした多結晶シリコン層を半導体基板の
裏面に形成したものがそれぞれ記載されており、この多
結晶シリコンシリコン層の炭素や酸素をシリコン半導体
基板内部に拡散させ、この酸素や炭素により基板内部で
の酸素析出を促進し、重金属ゲッタリングさせる方法が
とられている。
しては、例えば、特開平３−２３８８２５号公報には炭
素ドープ多結晶シリコン層を半導体基板の裏面に形成し
たものが、また、特開平２−４７８３６号公報には過飽
和の酸素をドープした多結晶シリコン層を半導体基板の
裏面に形成したものがそれぞれ記載されており、この多
結晶シリコンシリコン層の炭素や酸素をシリコン半導体
基板内部に拡散させ、この酸素や炭素により基板内部で
の酸素析出を促進し、重金属ゲッタリングさせる方法が
とられている。
【０００４】
【発明が解決しようとする課題】従来のイントリンシッ
ク・ゲッタリング法の問題点は、酸素析出の機構が極め
て多様かつ複雑な要因を含んでいるため、酸素析出の完
全な制御は非常に困難で、欠陥層の形成が十分でなかっ
たり、逆に無欠陥であるべきデバイス活性領域に欠陥が
発生したりして、半導体装置の製造歩留まりを低下させ
るという問題点があった。さらに、酸素析出が多い場
合、格子間酸素濃度が低下することと、酸素析出物の形
成に伴い転位が発生することによって、シリコン半導体
基板の機械的強度が著しく低下し、半導体装置製造工程
中にシリコン半導体基板にスリップが生じ、半導体装置
の製造歩留まりを低下させるという問題点があった。
ク・ゲッタリング法の問題点は、酸素析出の機構が極め
て多様かつ複雑な要因を含んでいるため、酸素析出の完
全な制御は非常に困難で、欠陥層の形成が十分でなかっ
たり、逆に無欠陥であるべきデバイス活性領域に欠陥が
発生したりして、半導体装置の製造歩留まりを低下させ
るという問題点があった。さらに、酸素析出が多い場
合、格子間酸素濃度が低下することと、酸素析出物の形
成に伴い転位が発生することによって、シリコン半導体
基板の機械的強度が著しく低下し、半導体装置製造工程
中にシリコン半導体基板にスリップが生じ、半導体装置
の製造歩留まりを低下させるという問題点があった。
【０００５】一方、エクトリンシック・ゲッタリング法
においては、ゲッタリングの核となる結晶欠陥や多結晶
シリコンの結晶粒は、半導体装置製造工程中の熱処理で
消滅したり、多結晶シリコンの結晶粒が成長してしまう
ため、半導体装置製造工程中でゲッタリング効果が長続
きしないという問題点がある。また、前記した特開平２
−４７８３６号公報に記載された過飽和の酸素をドープ
した多結晶シリコン膜による基板内部の酸素析出を促進
させる方法では、酸素濃度が低い場合、重金属のゲッタ
リング効果が小さく、また、高濃度の酸素や、特開平３
−２３８８２５号公報に記載されているような高濃度の
炭素をドープした多結晶シリコン膜による基板内部の酸
素析出を促進させる方法では、イントリンシック・ゲッ
タリング法と同様に、シリコン半導体基板内の酸素析出
物の形成に伴い転位が発生することによって、シリコン
半導体基板の機械的強度が著しく低下し、半導体装置製
造工程中にシリコン半導体基板にスリップが生じ、半導
体装置の製造歩留まりを低下させるという問題点があっ
た。
においては、ゲッタリングの核となる結晶欠陥や多結晶
シリコンの結晶粒は、半導体装置製造工程中の熱処理で
消滅したり、多結晶シリコンの結晶粒が成長してしまう
ため、半導体装置製造工程中でゲッタリング効果が長続
きしないという問題点がある。また、前記した特開平２
−４７８３６号公報に記載された過飽和の酸素をドープ
した多結晶シリコン膜による基板内部の酸素析出を促進
させる方法では、酸素濃度が低い場合、重金属のゲッタ
リング効果が小さく、また、高濃度の酸素や、特開平３
−２３８８２５号公報に記載されているような高濃度の
炭素をドープした多結晶シリコン膜による基板内部の酸
素析出を促進させる方法では、イントリンシック・ゲッ
タリング法と同様に、シリコン半導体基板内の酸素析出
物の形成に伴い転位が発生することによって、シリコン
半導体基板の機械的強度が著しく低下し、半導体装置製
造工程中にシリコン半導体基板にスリップが生じ、半導
体装置の製造歩留まりを低下させるという問題点があっ
た。
【０００６】本発明の目的は、ゲッタリング能力が高
く、かつ熱処理を経てもこのゲッタリング能力が低下さ
れることがないシリコン半導体基板とその製造方法を提
供することにある。
く、かつ熱処理を経てもこのゲッタリング能力が低下さ
れることがないシリコン半導体基板とその製造方法を提
供することにある。
【０００７】
【課題を解決するための手段】本発明のシリコン半導体
基板は、その一方の表面に２ａｔｏｍｉｃ％以上２０ａ
ｔｏｍｉｃ％以下の酸素を含んだ多結晶または非結晶の
シリコン半導体層が形成されていることを特徴とする。
また、４ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下の
窒素を含んだ多結晶または非結晶のシリコン半導体層が
形成されていてもよい。
基板は、その一方の表面に２ａｔｏｍｉｃ％以上２０ａ
ｔｏｍｉｃ％以下の酸素を含んだ多結晶または非結晶の
シリコン半導体層が形成されていることを特徴とする。
また、４ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下の
窒素を含んだ多結晶または非結晶のシリコン半導体層が
形成されていてもよい。
【０００８】また、本発明のシリコン半導体基板は、そ
の一方の表面に２ａｔｏｍｉｃ％以上の窒素と１ａｔｏ
ｍｉｃ％以上の酸素を含んだ多結晶または非結晶のシリ
コン半導体層が形成されていることを特徴とする。
の一方の表面に２ａｔｏｍｉｃ％以上の窒素と１ａｔｏ
ｍｉｃ％以上の酸素を含んだ多結晶または非結晶のシリ
コン半導体層が形成されていることを特徴とする。
【０００９】さらに、本発明の製造方法は、シリコン半
導体基板の一方の表面に、２ａｔｏｍｉｃ％以上２０ａ
ｔｏｍｉｃ％以下の酸素を含んだ多結晶のシリコン半導
体層、または４ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％
以下の窒素を含んだ多結晶のシリコン半導体層、或いは
２ａｏｔｍｉｃ％以上の窒素と１ａｔｏｍｉｃ％以上の
酸素を含んだ多結晶シリコンの半導体層を形成すること
は勿論であるが、シリコン半導体基板に先ず前記した酸
素、窒素、酸素と窒素を含む非結晶のシリコン半導体層
を形成した後に、シリコン半導体基板を８００℃から１
１００℃の間の温度で１時間以上熱処理してその非結晶
シリコン半導体層を多結晶シリコン半導体層に変質する
ことが可能である。
導体基板の一方の表面に、２ａｔｏｍｉｃ％以上２０ａ
ｔｏｍｉｃ％以下の酸素を含んだ多結晶のシリコン半導
体層、または４ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％
以下の窒素を含んだ多結晶のシリコン半導体層、或いは
２ａｏｔｍｉｃ％以上の窒素と１ａｔｏｍｉｃ％以上の
酸素を含んだ多結晶シリコンの半導体層を形成すること
は勿論であるが、シリコン半導体基板に先ず前記した酸
素、窒素、酸素と窒素を含む非結晶のシリコン半導体層
を形成した後に、シリコン半導体基板を８００℃から１
１００℃の間の温度で１時間以上熱処理してその非結晶
シリコン半導体層を多結晶シリコン半導体層に変質する
ことが可能である。
【００１０】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明の第１の実施形態を説
明するための基板断面図である。１５０ｍｍ径、厚さ約
６７５μｍ、格子間酸素濃度１．４×１０18ｃｍ-3、抵
抗率約１０Ωｃｍのシリコン半導体基板１に対し、その
一方の主表面、ここでは素子を形成しない側の主面であ
る裏面に、１０００ｓｃｃｍのシラン（ＳｉＨ4 ），０
〜５０ｓｃｃｍの亜酸化窒素（Ｎ2 Ｏ）を用い６５０℃
で通常の減圧化学気相成長法（ＬＰＣＶＤ法）によって
厚さ１μｍの多結晶シリコン半導体層２を形成し、これ
を本発明にかかるシリコン半導体基板の試料とする。
参照して説明する。図１は本発明の第１の実施形態を説
明するための基板断面図である。１５０ｍｍ径、厚さ約
６７５μｍ、格子間酸素濃度１．４×１０18ｃｍ-3、抵
抗率約１０Ωｃｍのシリコン半導体基板１に対し、その
一方の主表面、ここでは素子を形成しない側の主面であ
る裏面に、１０００ｓｃｃｍのシラン（ＳｉＨ4 ），０
〜５０ｓｃｃｍの亜酸化窒素（Ｎ2 Ｏ）を用い６５０℃
で通常の減圧化学気相成長法（ＬＰＣＶＤ法）によって
厚さ１μｍの多結晶シリコン半導体層２を形成し、これ
を本発明にかかるシリコン半導体基板の試料とする。
【００１１】このシリコン半導体基板を、亜酸化窒素の
流量を相違させたものを複数個形成し、しかる上で、多
結晶シリコン半導体層２中の酸素濃度の亜酸化窒素流量
依存性を測定した。図２はその依存性を示したもので、
亜酸化窒素流量が増大するに従って多結晶シリコン半導
体層２中の酸素濃度は増加している。さらに、多結晶シ
リコン半導体層２の平均結晶粒径の多結晶シリコン半導
体層２中の酸素濃度依存性は図３に示すように亜酸化窒
素流量が増加するに従って粒径は小さくなっている。
流量を相違させたものを複数個形成し、しかる上で、多
結晶シリコン半導体層２中の酸素濃度の亜酸化窒素流量
依存性を測定した。図２はその依存性を示したもので、
亜酸化窒素流量が増大するに従って多結晶シリコン半導
体層２中の酸素濃度は増加している。さらに、多結晶シ
リコン半導体層２の平均結晶粒径の多結晶シリコン半導
体層２中の酸素濃度依存性は図３に示すように亜酸化窒
素流量が増加するに従って粒径は小さくなっている。
【００１２】また、これら多結晶シリコン半導体層２を
形成したシリコン半導体基板１を１１００℃で窒素雰囲
気中で熱処理し、多結晶シリコン半導体層２の平均結晶
粒径の熱処理時間依存性を評価した。図４はその依存性
を示したもので、多結晶シリコン半導体層２の酸素濃度
が増加するに従って熱処理経過後の粒径が小さいサイズ
で飽和している。このように酸素を添加した多結晶シリ
コン半導体層２は熱処理を経てもその粒径があまり大き
くならず、このことは重金属のゲッタリング能力が落ち
ないことを意味している。
形成したシリコン半導体基板１を１１００℃で窒素雰囲
気中で熱処理し、多結晶シリコン半導体層２の平均結晶
粒径の熱処理時間依存性を評価した。図４はその依存性
を示したもので、多結晶シリコン半導体層２の酸素濃度
が増加するに従って熱処理経過後の粒径が小さいサイズ
で飽和している。このように酸素を添加した多結晶シリ
コン半導体層２は熱処理を経てもその粒径があまり大き
くならず、このことは重金属のゲッタリング能力が落ち
ないことを意味している。
【００１３】実際にこれら酸素含有量を変化させた多結
晶シリコン半導体層２を形成したシリコン半導体基板１
に重金属（Ｃｕ）を拡散し、多結晶シリコン半導体膜２
が形成されていない方の基板表面の重金属析出物密度か
ら重金属のゲッタリング能力を評価した。図５はその結
果を示したもので、多結晶シリコン半導体層２の酸素濃
度が増加するに従って表面の重金属析出物密度が減少し
ている。特に多結晶シリコン半導体層２の酸素濃度がそ
れぞれ２ａｔｏｍｉｃ％以上の場合、ゲッタリング能力
が高く効果的であった。
晶シリコン半導体層２を形成したシリコン半導体基板１
に重金属（Ｃｕ）を拡散し、多結晶シリコン半導体膜２
が形成されていない方の基板表面の重金属析出物密度か
ら重金属のゲッタリング能力を評価した。図５はその結
果を示したもので、多結晶シリコン半導体層２の酸素濃
度が増加するに従って表面の重金属析出物密度が減少し
ている。特に多結晶シリコン半導体層２の酸素濃度がそ
れぞれ２ａｔｏｍｉｃ％以上の場合、ゲッタリング能力
が高く効果的であった。
【００１４】また、この酸素添加の多結晶シリコン半導
体膜は非結晶シリコン半導体膜を熱処理により多結晶化
しても形成できる。図６は非結晶シリコン半導体膜を熱
処理により多結晶化する方法を説明するための工程順の
基板断面図である。先ず、図６（ａ）のように、シリコ
ン半導体基板１１の一方の主表面に１０００ｓｃｃｍの
シラン（ＳｉＨ4 ），１ｓｃｃｍ以上の亜酸化窒素（Ｎ
2 Ｏ）を用い５８０℃で通常の減圧化学気相成長法（Ｌ
ＰＣＶＤ法）によって厚さ１μｍの非結晶シリコン半導
体層１２を形成する。その後、図６（ｂ）のように、シ
リコン半導体基板１を８００から１１００℃の間の温度
で１時間以上熱処理し、非結晶シリコン半導体層１２を
多結晶シリコン半導体膜１３に形成する。
体膜は非結晶シリコン半導体膜を熱処理により多結晶化
しても形成できる。図６は非結晶シリコン半導体膜を熱
処理により多結晶化する方法を説明するための工程順の
基板断面図である。先ず、図６（ａ）のように、シリコ
ン半導体基板１１の一方の主表面に１０００ｓｃｃｍの
シラン（ＳｉＨ4 ），１ｓｃｃｍ以上の亜酸化窒素（Ｎ
2 Ｏ）を用い５８０℃で通常の減圧化学気相成長法（Ｌ
ＰＣＶＤ法）によって厚さ１μｍの非結晶シリコン半導
体層１２を形成する。その後、図６（ｂ）のように、シ
リコン半導体基板１を８００から１１００℃の間の温度
で１時間以上熱処理し、非結晶シリコン半導体層１２を
多結晶シリコン半導体膜１３に形成する。
【００１５】なお、この非結晶シリコン半導体層１２を
多結晶シリコン半導体層１３に多結晶化するための熱処
理は同様の温度、時間のデバイス形成プロセスの初期熱
処理でも代用できる。したがって、本発明においてはプ
ロセス前の半導体基板としては、前記した多結晶シリコ
ン半導体層１３の代わりに非結晶シリコン半導体層１２
を有するシリコン半導体基板として構成しておけば、プ
ロセスの途中で自然に多結晶シリコン半導体層１３が形
成されることになり、本発明がそのまま適用されること
になる。
多結晶シリコン半導体層１３に多結晶化するための熱処
理は同様の温度、時間のデバイス形成プロセスの初期熱
処理でも代用できる。したがって、本発明においてはプ
ロセス前の半導体基板としては、前記した多結晶シリコ
ン半導体層１３の代わりに非結晶シリコン半導体層１２
を有するシリコン半導体基板として構成しておけば、プ
ロセスの途中で自然に多結晶シリコン半導体層１３が形
成されることになり、本発明がそのまま適用されること
になる。
【００１６】本発明の第２の実施形態について図面を参
照して説明する。図７は本発明の第２の実施形態を説明
するための基板の縦断面図である。１５０ｍｍ径、厚さ
約６７５μｍ、格子間酸素濃度１．４×１０18ｃｍ-3、
抵抗率約１０Ωｃｍのシリコン半導体基板２１に対し、
その裏面となる一方の主表面に１０００ｓｃｃｍのシラ
ン（ＳｉＨ4 ）および０〜５ｓｃｃｍのアンモニア（Ｎ
Ｈ3 ）を用い６５０℃で通常の減圧化学気相成長法（Ｌ
ＰＣＶＤ法）によって厚さ１μｍの多結晶シリコン半導
体層２２を形成し、これを試料とする。
照して説明する。図７は本発明の第２の実施形態を説明
するための基板の縦断面図である。１５０ｍｍ径、厚さ
約６７５μｍ、格子間酸素濃度１．４×１０18ｃｍ-3、
抵抗率約１０Ωｃｍのシリコン半導体基板２１に対し、
その裏面となる一方の主表面に１０００ｓｃｃｍのシラ
ン（ＳｉＨ4 ）および０〜５ｓｃｃｍのアンモニア（Ｎ
Ｈ3 ）を用い６５０℃で通常の減圧化学気相成長法（Ｌ
ＰＣＶＤ法）によって厚さ１μｍの多結晶シリコン半導
体層２２を形成し、これを試料とする。
【００１７】このシリコン半導体基板を、アンモニア流
量が相違する複数個の半導体基板として形成し、その多
結晶シリコン半導体層２２の窒素濃度のアンモニア流量
依存性を測定した。図８はその依存性を示したもので、
アンモニア流量が増加するに従って多結晶シリコン半導
体層２２中の窒素濃度は増加している。さらに、多結晶
シリコン半導体層２２の平均結晶粒径の多結晶シリコン
半導体層２２中の窒素濃度依存性は図９に示すようにア
ンモニア流量が増加するに従って粒径は小さくなってい
る。
量が相違する複数個の半導体基板として形成し、その多
結晶シリコン半導体層２２の窒素濃度のアンモニア流量
依存性を測定した。図８はその依存性を示したもので、
アンモニア流量が増加するに従って多結晶シリコン半導
体層２２中の窒素濃度は増加している。さらに、多結晶
シリコン半導体層２２の平均結晶粒径の多結晶シリコン
半導体層２２中の窒素濃度依存性は図９に示すようにア
ンモニア流量が増加するに従って粒径は小さくなってい
る。
【００１８】また、これら多結晶シリコン半導体層２２
を形成したシリコン半導体基板２１を１１００℃で窒素
雰囲気中で熱処理し、多結晶シリコン半導体層２２の平
均結晶粒径の熱処理時間依存性を評価した。図１０はそ
の依存性を示したもので、多結晶シリコン半導体層２２
の窒素濃度が増加するに従って熱処理経過後の粒径が小
さいサイズで飽和している。このように窒素を添加した
多結晶シリコン半導体膜２２は熱処理を経てもその粒径
があまり大きくならず、このことは第１の実施形態の場
合と同様に、重金属のゲッタリング能力が落ちないこと
を意味している。
を形成したシリコン半導体基板２１を１１００℃で窒素
雰囲気中で熱処理し、多結晶シリコン半導体層２２の平
均結晶粒径の熱処理時間依存性を評価した。図１０はそ
の依存性を示したもので、多結晶シリコン半導体層２２
の窒素濃度が増加するに従って熱処理経過後の粒径が小
さいサイズで飽和している。このように窒素を添加した
多結晶シリコン半導体膜２２は熱処理を経てもその粒径
があまり大きくならず、このことは第１の実施形態の場
合と同様に、重金属のゲッタリング能力が落ちないこと
を意味している。
【００１９】実際にこれら窒素含有量を変化させた多結
晶シリコン半導体層２２を形成したシリコン半導体基板
２１に重金属（Ｃｕ）を拡散し、多結晶シリコン半導体
層２２が形成されていない方の基板表面の重金属析出物
量から重金属のゲッタリング能力を評価した。図１１は
その結果を示したもので、多結晶シリコン半導体層２２
の窒素濃度が増加するに従って表面の重金属析出物量が
減少している。特に多結晶シリコン半導体層２２の窒素
濃度が４ａｔｏｍｉｃ％以上の場合、ゲッタリング能力
が高く効果的であった。さらに、この第２の実施形態の
シリコン半導体基板では、第１の実施形態のシリコン半
導体基板に比べて酸耐性、高温熱処理耐性が高いという
利点も得られる。
晶シリコン半導体層２２を形成したシリコン半導体基板
２１に重金属（Ｃｕ）を拡散し、多結晶シリコン半導体
層２２が形成されていない方の基板表面の重金属析出物
量から重金属のゲッタリング能力を評価した。図１１は
その結果を示したもので、多結晶シリコン半導体層２２
の窒素濃度が増加するに従って表面の重金属析出物量が
減少している。特に多結晶シリコン半導体層２２の窒素
濃度が４ａｔｏｍｉｃ％以上の場合、ゲッタリング能力
が高く効果的であった。さらに、この第２の実施形態の
シリコン半導体基板では、第１の実施形態のシリコン半
導体基板に比べて酸耐性、高温熱処理耐性が高いという
利点も得られる。
【００２０】また、第１の実施形態と同様に、窒素添加
の多結晶シリコン半導体層は非結晶シリコン半導体層を
熱処理により多結晶化しても形成できる。この場合、ま
ず１０００ｓｃｃｍのシラン（ＳｉＨ4 ）および１０ｓ
ｃｃｍ以上のアンニア（ＮＨ3 ）を用い５８０℃で通常
の減圧化学気相成長法（ＬＰＣＶＤ法）によって厚さ１
μｍの非結晶シリコン半導体層を形成する。その後、シ
リコン半導体基板を８００から１１００℃の間の温度で
１時間以上熱処理し、非結晶シリコン半導体層を多結晶
シリコン半導体層として形成する。
の多結晶シリコン半導体層は非結晶シリコン半導体層を
熱処理により多結晶化しても形成できる。この場合、ま
ず１０００ｓｃｃｍのシラン（ＳｉＨ4 ）および１０ｓ
ｃｃｍ以上のアンニア（ＮＨ3 ）を用い５８０℃で通常
の減圧化学気相成長法（ＬＰＣＶＤ法）によって厚さ１
μｍの非結晶シリコン半導体層を形成する。その後、シ
リコン半導体基板を８００から１１００℃の間の温度で
１時間以上熱処理し、非結晶シリコン半導体層を多結晶
シリコン半導体層として形成する。
【００２１】この多結晶化の熱処理は同様の温度，時間
のデバイス形成プロセスの初期熱処理でも代用できる。
したがって、シリコン半導体基板の裏面に非結晶シリコ
ン半導体層を形成しておけば、プロセスによって多結晶
化されることで、本発明が適用されることになる。
のデバイス形成プロセスの初期熱処理でも代用できる。
したがって、シリコン半導体基板の裏面に非結晶シリコ
ン半導体層を形成しておけば、プロセスによって多結晶
化されることで、本発明が適用されることになる。
【００２２】さらに、詳細な説明は省略するが、本発明
者の実験によれば、多結晶シリコン半導体層に２ａｔｏ
ｍｉｃ％以上の窒素および１ａｔｏｍｉｃ％以上の酸素
の両方が添加されていても、第１および第２の実施形態
と同様の効果が得られることが確認された。この場合で
も、プロセス前のシリコン半導体基板としては、その裏
面の半導体層として、多結晶シリコン半導体層の代わり
に非結晶シリコン半導体層が形成されていてもよい。
者の実験によれば、多結晶シリコン半導体層に２ａｔｏ
ｍｉｃ％以上の窒素および１ａｔｏｍｉｃ％以上の酸素
の両方が添加されていても、第１および第２の実施形態
と同様の効果が得られることが確認された。この場合で
も、プロセス前のシリコン半導体基板としては、その裏
面の半導体層として、多結晶シリコン半導体層の代わり
に非結晶シリコン半導体層が形成されていてもよい。
【００２３】
【発明の効果】以上説明したように、本発明は、シリコ
ン半導体基板の裏面に酸素または窒素あるいは酸素と窒
素が含まれている多結晶シリコン半導体層を形成するこ
とにより、ゲッタリング能力が高く、かつ熱処理を経て
もこのゲッタリング能力が弱くなりにくいシリコン半導
体基板を得ることができる。
ン半導体基板の裏面に酸素または窒素あるいは酸素と窒
素が含まれている多結晶シリコン半導体層を形成するこ
とにより、ゲッタリング能力が高く、かつ熱処理を経て
もこのゲッタリング能力が弱くなりにくいシリコン半導
体基板を得ることができる。
【図１】本発明の第１の実施形態のシリコン半導体基板
の断面図である。
の断面図である。
【図２】図１のシリコン半導体基板の多結晶シリコン半
導体層中の酸素濃度の亜酸化窒素流量依存性を示す図で
ある。
導体層中の酸素濃度の亜酸化窒素流量依存性を示す図で
ある。
【図３】図１のシリコン半導体基板の多結晶シリコン半
導体層中の平均結晶粒径の亜酸化窒素流量依存性を示す
図である。
導体層中の平均結晶粒径の亜酸化窒素流量依存性を示す
図である。
【図４】図１のシリコン半導体基板の多結晶シリコン半
導体層中の平均結晶粒径の熱処理時間依存性を示す図で
ある。
導体層中の平均結晶粒径の熱処理時間依存性を示す図で
ある。
【図５】図１のシリコン半導体基板の重金属析出物密度
の多結晶シリコン半導体層中の酸素濃度依存性を示す図
である。
の多結晶シリコン半導体層中の酸素濃度依存性を示す図
である。
【図６】多結晶シリコン半導体層を非結晶シリコン半導
体層を利用して製造する方法を断面図である。
体層を利用して製造する方法を断面図である。
【図７】本発明の第２の実施形態のシリコン半導体基板
の断面図である。
の断面図である。
【図８】図７のシリコン半導体基板の多結晶シリコン半
導体層中の酸素濃度のアンモニア流量依存性を示す図で
ある。
導体層中の酸素濃度のアンモニア流量依存性を示す図で
ある。
【図９】図７のシリコン半導体基板の多結晶シリコン半
導体層中の平均結晶粒径のアンモニア流量依存性を示す
図である。
導体層中の平均結晶粒径のアンモニア流量依存性を示す
図である。
【図１０】図７のシリコン半導体基板の多結晶シリコン
半導体層中の平均結晶粒径の熱処理時間依存性を示す図
である。
半導体層中の平均結晶粒径の熱処理時間依存性を示す図
である。
【図１１】図７のシリコン半導体基板の多結晶シリコン
半導体層中の窒素濃度依存性を示す図である。
半導体層中の窒素濃度依存性を示す図である。
１ シリコン半導体基板 ２ 酸素添加多結晶シリコン半導体層 １１ シリコン半導体基板 １２ 酸素添加非結晶シリコン半導体層 １３ 酸素添加多結晶シリコン半導体層 ２１ シリコン半導体基板 ２２ 窒素添加多結晶シリコン半導体層
Claims (5)
- 【請求項１】 シリコン半導体基板の一方の表面に２ａ
ｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下の酸素を含ん
だ多結晶または非結晶のシリコン半導体層が形成されて
いることを特徴とするシリコン半導体基板。 - 【請求項２】 シリコン半導体基板の一方の表面に４ａ
ｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下の窒素を含ん
だ多結晶または非結晶のシリコン半導体層が形成されて
いることを特徴とするシリコン半導体基板。 - 【請求項３】 シリコン半導体基板の一方の表面に２ａ
ｔｏｍｉｃ％以上の窒素と１ａｔｏｍｉｃ％以上の酸素
を含んだ多結晶または非結晶のシリコン半導体層が形成
されていることを特徴とするシリコン半導体基板。 - 【請求項４】 シリコン半導体基板の一方の表面に、２
ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下の酸素を含
んだ多結晶のシリコン半導体層、または４ａｔｏｍｉｃ
％以上２０ａｔｏｍｉｃ％以下の窒素を含んだ多結晶の
シリコン半導体層、或いは２ａｏｔｍｉｃ％以上の窒素
と１ａｔｏｍｉｃ％以上の酸素を含んだ多結晶のシリコ
ン半導体層を形成する工程を含むことを特徴とするシリ
コン半導体基板の製造方法。 - 【請求項５】 シリコン半導体基板の一方の表面に、２
ａｔｏｍｉｃ％以上２０ａｔｏｍｉｃ％以下の酸素を含
んだ非結晶のシリコン半導体層、または４ａｔｏｍｉｃ
％以上２０ａｔｏｍｉｃ％以下の窒素を含んだ非結晶の
シリコン半導体層、或いは２ａｏｔｍｉｃ％以上の窒素
と１ａｔｏｍｉｃ％以上の酸素を含んだ非結晶のシリコ
ン半導体層を形成する工程と、前記シリコン半導体基板
を８００℃から１１００℃の間の温度で１時間以上熱処
理して前記非結晶シリコン半導体層を多結晶シリコン半
導体層に変質する工程とを含むことを特徴とするシリコ
ン半導体基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30479095A JP2874618B2 (ja) | 1995-11-22 | 1995-11-22 | シリコン半導体基板及びその製造方法 |
| KR1019960054005A KR100217163B1 (ko) | 1995-11-22 | 1996-11-14 | 실리콘 반도체 기판과 그의 제조 방법 |
| US08/749,649 US5894037A (en) | 1995-11-22 | 1996-11-15 | Silicon semiconductor substrate and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30479095A JP2874618B2 (ja) | 1995-11-22 | 1995-11-22 | シリコン半導体基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09148336A true JPH09148336A (ja) | 1997-06-06 |
| JP2874618B2 JP2874618B2 (ja) | 1999-03-24 |
Family
ID=17937274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30479095A Expired - Fee Related JP2874618B2 (ja) | 1995-11-22 | 1995-11-22 | シリコン半導体基板及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5894037A (ja) |
| JP (1) | JP2874618B2 (ja) |
| KR (1) | KR100217163B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005311126A (ja) * | 2004-04-22 | 2005-11-04 | Shin Etsu Handotai Co Ltd | ｐ型シリコン単結晶ウェーハ及びその製造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU5474299A (en) * | 1998-08-10 | 2000-03-06 | Memc Electronic Materials, Inc. | Process for preparation of silicon on insulator substrates with improved resistance to formation of metal precipitates |
| US6100150A (en) * | 1998-09-04 | 2000-08-08 | Taiwan Semiconductor Manufacturing Company | Process to improve temperature uniformity during RTA by deposition of in situ poly on the wafer backside |
| KR100580776B1 (ko) * | 1999-11-04 | 2006-05-15 | 주식회사 하이닉스반도체 | 반도체 소자의 게터링 방법 |
| JP4885426B2 (ja) * | 2004-03-12 | 2012-02-29 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置、半導体装置及びその製造方法 |
| JP2006073580A (ja) * | 2004-08-31 | 2006-03-16 | Sumco Corp | シリコンエピタキシャルウェーハ及びその製造方法 |
| JP5311791B2 (ja) * | 2007-10-12 | 2013-10-09 | 東京エレクトロン株式会社 | ポリシリコン膜の形成方法 |
| KR101012102B1 (ko) * | 2008-05-02 | 2011-02-07 | 주식회사 유진테크 | 극미세 결정립 폴리 실리콘 박막 증착 방법 |
| KR101094554B1 (ko) * | 2009-06-08 | 2011-12-19 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자의 제조방법 |
| US20120074485A1 (en) * | 2009-12-30 | 2012-03-29 | Hynix Semiconductor Inc. | Nonvolatile Memory Device and Manufacturing Method Thereof |
| US8541305B2 (en) * | 2010-05-24 | 2013-09-24 | Institute of Microelectronics, Chinese Academy of Sciences | 3D integrated circuit and method of manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59186331A (ja) * | 1983-04-04 | 1984-10-23 | モンサント・コンパニ− | 半導体基質及び製法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4666532A (en) * | 1984-05-04 | 1987-05-19 | Monsanto Company | Denuding silicon substrates with oxygen and halogen |
| JPS6124240A (ja) * | 1984-07-13 | 1986-02-01 | Toshiba Corp | 半導体基板 |
| US4859552A (en) * | 1987-02-18 | 1989-08-22 | Kabushiki Kaisha Toshiba | Electrophotographic photoreceptor with superlattice structure |
| JPH0247836A (ja) * | 1988-08-10 | 1990-02-16 | Nec Corp | 半導体装置の製造方法 |
| JPH03238825A (ja) * | 1990-02-15 | 1991-10-24 | Mitsubishi Electric Corp | 半導体基板 |
| KR0176155B1 (ko) * | 1995-06-22 | 1999-04-15 | 김광호 | 반도체 장치의 소자분리 방법 |
-
1995
- 1995-11-22 JP JP30479095A patent/JP2874618B2/ja not_active Expired - Fee Related
-
1996
- 1996-11-14 KR KR1019960054005A patent/KR100217163B1/ko not_active IP Right Cessation
- 1996-11-15 US US08/749,649 patent/US5894037A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59186331A (ja) * | 1983-04-04 | 1984-10-23 | モンサント・コンパニ− | 半導体基質及び製法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005311126A (ja) * | 2004-04-22 | 2005-11-04 | Shin Etsu Handotai Co Ltd | ｐ型シリコン単結晶ウェーハ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970030490A (ko) | 1997-06-26 |
| US5894037A (en) | 1999-04-13 |
| KR100217163B1 (ko) | 1999-09-01 |
| JP2874618B2 (ja) | 1999-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7528424B2 (en) | Integrated circuitry | |
| JPS63133650A (ja) | 多結晶シリコン層上にシリサイドの接着層を形成する方法 | |
| JPH09148336A (ja) | シリコン半導体基板及びその製造方法 | |
| JPH09232264A (ja) | 半導体装置の製造方法 | |
| JP3874815B2 (ja) | 半導体装置の作製方法 | |
| JPS639745B2 (ja) | ||
| JP2001044206A (ja) | シリコンウェーハの熱処理方法 | |
| JPH09199379A (ja) | 高品位エピタキシャルウエハ及びその製造方法 | |
| JP3243915B2 (ja) | Ｃｖｄ酸化膜の界面酸化方法 | |
| JP3261444B2 (ja) | 半導体薄膜の製造方法 | |
| KR100343452B1 (ko) | 반도체 장치의 유전막 제조방법 | |
| JP2776109B2 (ja) | 半導体装置の製造方法 | |
| JPS5994809A (ja) | 半導体素子の製造方法 | |
| JPH0653209A (ja) | 半導体装置の製造方法 | |
| JP3236861B2 (ja) | 半導体薄膜の製造方法 | |
| JPH10178020A (ja) | 半導体装置の製造方法 | |
| JPH07263342A (ja) | 半導体装置の製造方法 | |
| JP2830720B2 (ja) | 半導体装置の製造方法 | |
| JP3234054B2 (ja) | 半導体デバイス用シリコンウェーハおよびその製造方法 | |
| JP2000306915A (ja) | シリコンウエハの製造方法 | |
| JPH07221112A (ja) | 半導体ウエーハの製造方法 | |
| JPH0590193A (ja) | 半導体装置の製造方法 | |
| JPH08264791A (ja) | 半導体装置およびその製造方法 | |
| JPH0766191A (ja) | 酸化シリコン薄膜の形成方法 | |
| JPS62128531A (ja) | シリコン基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |