KR100217163B1 - 실리콘 반도체 기판과 그의 제조 방법 - Google Patents
실리콘 반도체 기판과 그의 제조 방법 Download PDFInfo
- Publication number
- KR100217163B1 KR100217163B1 KR1019960054005A KR19960054005A KR100217163B1 KR 100217163 B1 KR100217163 B1 KR 100217163B1 KR 1019960054005 A KR1019960054005 A KR 1019960054005A KR 19960054005 A KR19960054005 A KR 19960054005A KR 100217163 B1 KR100217163 B1 KR 100217163B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon semiconductor
- semiconductor layer
- semiconductor substrate
- atomic
- oxygen
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 157
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 86
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 86
- 239000010703 silicon Substances 0.000 title claims abstract description 86
- 239000000758 substrate Substances 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 65
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 54
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 44
- 239000001301 oxygen Substances 0.000 claims abstract description 44
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 44
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 27
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 24
- 238000010438 heat treatment Methods 0.000 claims abstract description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 229910001385 heavy metal Inorganic materials 0.000 abstract description 21
- 238000005247 gettering Methods 0.000 abstract description 11
- 239000000356 contaminant Substances 0.000 abstract 1
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 21
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 16
- 239000013078 crystal Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 13
- 238000001556 precipitation Methods 0.000 description 9
- 229910021529 ammonia Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- 239000002244 precipitate Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 150000002926 oxygen Chemical class 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 241000208152 Geranium Species 0.000 description 1
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/06—Gettering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/147—Silicides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31652—Of asbestos
- Y10T428/31663—As siloxane, silicone or silane
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Semiconductor Memories (AREA)
Abstract
실리콘 반도체 기판의 상부 표면과 하부 표면중 하나에 실리콘 반도체층(2, 12, 13)을 포함하는 실리콘 반도체 기판(1, 11)으로서, 상기 실리콘 반도체층은 다결정 실리콘(2, 13) 혹은 비결정 실리콘(12)으로 구성되며, 2 atomic%이상 20 atomic%이하의 범위에 있는 산소, 4 atomic%이상 20 atomic%이하의 범위에 있는 질소 혹은 2 atomic%이상의 질소와 1 atomic%이상의 산소 양자를 포함한다. 다결정 실리콘 혹은 비결정 실리콘 반도체층은 외부적 게더링(gettering)을 위한 핵심으로써 작용한다.
실리콘 반도체 기판에서, 실리콘 반도체 기판에 열처리를 가한다 할지라도, 게더링 성능은 저하되지 않는다. 그러므로, 실리콘 반도체 기판에 있는 중금속에 의해 발생된 오염물질을 제거하는 것이 가능하다.
Description
본 발명은 실리콘 반도체 기판과 그의 제조방법에 관한 것으로, 특히 게더링이 수행되는 결함층을 포함하는 실리콘 기판에 관한 것이다.
디바이스(device)가 미세화와 고집적화로 실리콘 기판에 형성될 때, 제조과정중에 디바이스로 유도되는 중금속에 의한 장치의 성능 저하 및 제조 수율저하를 막는 것이 점점 중요하게 되었다. 그러므로, 디바이스 형성 영역밖으로 중금속을 제거하기 위한 기술이 개발되고 있다. 그런 기술을 게더링 기술이라고 한다. 일반적으로, 게더링 기술은 내부적 게더링과 외부적 게더링으로 그룹화될 수 있다. 내부적 게더링(IG)에서는, 실리콘에 포함된 산소의 석출과 그런 석출에 의해 발생된 결정 결함이 중금속이 포획기로써 작용한다. 외부적 게더링은 또한 BD, PDG 및 PG로 그룹화 된다. 소위 말하는 BD 기술에서, 인공적으로 주어진 기계적인 손상으로 인한 결정 결함이 중금속의 포획기로써 작용한다. 인 게더링(PDG)에서는, 짙게 인으로 도프(dop)된 확산층이 중금속의 포획기로써 작용한다. 다결정 게더링(PG) 기술에서는, 실리콘 기판 위의 상부면에 형성된 다결정층이 중금속의 포획기로써 작용한다.
이를테면, 일본 특개평 3-238825는 반도체 기판의 상부면 위에 형성된 탄소 도프된 다결정 실리콘층을 중금속을 포획하기 위하여 사용하는 외부적 게더링을 제안하고 있다. 또다른 예로써, 일본 특개평 2-47836은 중금속을 포획하기 위하여, 과포화 산소로 도프된 다결정 실리콘층을 반도체 기판의 상부면에 형성하는 또다른 외부적 게더링을 제안하고 있다.
상기의 외부적 게더링 기술에서, 다결정층의 각각에 포함된 탄소와 산소는 실리콘 반도체 기판 안에 확산된다. 그렇게 확산된 산소와 탄소는 중금속 포획을 위한 게더링을 수행하도록 기판에 포함된 산소의 석출을 용이하게 한다.
종래의 내부적 게더링은 산소를 석출하기 위한 기구가 극단적으로 다양하고 복잡한 요소를 지니고 있기 때문에, 결함층의 불충분한 형성으로 산소 석출을 완전하게 제어하는 것이 어려우며, 임의의 경함을 지니지 않은 디바이스 형성 영역 안에서는 결합이 나타나고, 반도체 디바이스의 제조 수율을 감소시키는 문제점을 지니고 있다. 또 다른 문제점은 산소가 많이 석출될 때, 실리콘 반도체 기판의 기계적 강도는 격자간의 산소 농도의 감소와 산소 석출로 인한 전위의 발생에 의해서 두드러지게 감소되며, 그것에 의해서 반도체 디바이스 제조광정 중에 실리콘 반도체 기판안에 슬립(slip)이 나타나고, 그 결과로써, 반도체 디바이스의 제조 수율을 감소시킨다.
외부적 게더링은 게더링을 위한 핵심으로써 작용하는 다결정 실리콘결정 그레인(grain)과 결정 결함 양자가 반도체 디바이스 제조과정중에 수행되는 열처리에서 제거되며, 혹은 다결정 실리콘의 결정 그레인이 성장하여서, 게더링 효과가 반도체 디바이스 제조공정이 완성되기까지 유지될 수 없게 한다.
상술된 특개평 2-47836에서 제안된 과포화 산소로 도프된 다결정 실리콘층에 의해서 기판에 함유된 산소의 석출을 용이하게 하는 방법에 있어서, 산소 농도가 낮을 때는, 중금속에 대하여 작은 게더링 효과만을 얻을 수 있다. 상술된 특개평 3-238825에서 제안된 것처럼, 짙게 산소 혹은 탄소로 도프된 다결정 실리콘막에 의해서 기판에 함유된 산소의 석출을 용이하게 하는 방법에 있어서는, 상술된 내부적 게더링과 비슷하게, 실리콘 반도체 기판의 기계적 강도가 실리콘 반도체 기판 밖으로의 산소 석출물에 따른 전위의 발생으로 인해 두드러지게 감소되어서, 반도체 디바이스 제조과정중에 실리콘 반도체 기판 안에 슬립이 나타나고, 반도체 디바이스의 제조 수율을 감소시키는 결과를 발생시킨다.
제1도는 본 발명의 제1실시예에 따라 제조된 실리콘 반도체 기판의 단면도이다.
제2도는 제1도에서 설명된 실리콘 반도체 기판에 형성된 다결정 실리콘 반도체층에 대하여 산화질소의 유동율에 따른 산소 농도의 의존도를 보여주는 그래프이다.
제3도는 제1도에서 설명된 실리콘 반도체 기판에 형성된 다결정 실리콘 반도체층에 대하여 산화질소의 유동율에 대한 결정 그레인(grain)의 평균 직경의 의존도를 보여주는 그래프이다.
제4도는 제1도에서 설명된 실리콘 반도체 기판에서 형성된 다결정 실리콘 반도체층에 대하여 열 아닐링(annealing) 시간에 대한 결정 그레인의 평균 직경의 의존도를 보여주는 그래프이다.
제5도는 제1도에서 설명된 실리콘 반도체 기판의 대하여 다결정 실리콘 반도체층 안의 산소 농도에 대한 중금속 석출물의 밀도의 의존도를 보여주는 그래프이다.
제6(a)도 및 제6(b)도는 다결정 실리콘 반도체층으로부터 비결정 실리콘 반도체층을 제조하는 방법의 각각의 단계를 보여주는 단면적도이다.
제7도는 본 발명의 제2실시예에 따라 제조된 실리콘 반도체 기판의 단면적도이다.
제8도는 제7도에서 설명된 실리콘 반도체 기판에 형성된 다결정 실리콘 반도체층에 대하여 암모니아의 유동율에 대한 질소 농도의 의존도를 나타내는 그래프이다.
제9도는 제7도에서 설명된 실리콘 반도체 기판에서 형성된 다결정 실리콘 반도체층에 대하여 암모니아의 유동율에 따른 결정 그레인의 평균 직경의 의존도를 보여주는 그래프이다.
제10도는 제7도에서 설명된 실리콘 반도체 기판에서 형성된 다결정 반도체층에 대하여 열 아닐링 시간에 대한 결정 그레인의 평균 직경의 의존도를 보여주는 그래프이다.
제11도는 제7도에서 설명된 실리콘 반도체 기판에 대하여 다결정 실리콘 반도체층에서의 질소 농도에 대한 중금속 석출물의 농도의 의존도를 보여주는 그래프이다.
* 도면의 주요부분에 대한 부호의 설명
1,11,21 : 실리콘 반도체 기판 2,13 : 다결정 실리콘 반도체층
12 : 비결정 실리콘 반도체층 22 : 실리콘 반도체층
본 발명은 실리콘 반도체 기판에 열처리를 가할 때 조차도, 높은 게더링 성능을 저하시키지 않는 실리콘 반도체 기판을 제공하는 것이다.
한 측면에서, 실리콘 반도체 기판의 상부 표면과 하부 표면중 하나에 실리콘 반도체층을 포함하고 있는 실리콘 반도체 기판으로서, 실리콘 반도체층이 다결정 실리콘과 비결정 실리콘 중에 하나로 구성되어 있으며, 2 atomic%이상 20 atomic%이하의 범위에서 산소를 포함하는 것을 특징으로 하는 실리콘 반도체 기판을 제공하는 것이다.
산소 대신에, 실리콘 반도체층은 4 atomic%이상 20 atomic%이하의 질소 혹은 2 atomic%이상의 질소와 1 atomic%이하의 산소를 포함할 수도 있다.
다른 측면에서, 기판의 상부 표면과 하부 표면중 하나에 실리콘 반도체층을 형성하는 단계를 포함하고 있으며, 상기 실리콘 반도체층은 (a) 2 atomic%이상 20 atomic%이하의 산소, (b) 4 atomic%이상 20 atomic%이하의 질소 및 (c) 2 atomic%이상의 질소와 1 atomic%이상의 산소중에 하나를 포함하는 것을 특징으로 하는 실리콘 반도체 기판의 제조방법을 제공하는 것이다.
실리콘 반도체층은 상술된 것과 같은 양의 다결정 실리콘 대신에, 비결정 실리콘으로 구성될 수도 있으며, 이러한 경우에, 상기 방법은 비결정 실리콘을 다결정 실리콘으로 변환하기 위하여 실리콘 반도체 기판을 가열하는 부가적인 단계가 포함되어야만 한다. 상기 실리콘 반도체 기판은 바람직하게는 한 시간이상 동안 800℃이상 1100℃이하의 온도에서 가열되어진다.
산소, 질소, 혹은 산소 및 질소를 포함하는 다결정 실리콘층은 게더링 성능을 강화하는 것이 가능하며, 실리콘 반도체 기판이 열적으로 가열될지라도, 그 게더링 성능이 저하되지 않게 한다.
제1도에 대하여, 150㎜의 직경, 675㎛의 두께, 1.4×1018㎝-3의 격자간 산소농도 및 약 10Ωㆍ㎝의 저항을 갖는 실리콘 반도체 기판(1)을 제조했다. 주 표면중 하나에 있어서, 즉, 디바이스가 제조되지 않는 바닥표면에서, 1㎛의 두께를 갖는 다결정 실리콘 반도체층(2)을 처리 기체로써 1000sccm의 실란(SiH4)과 0-50sccm에서의 산화질소(N2O)를 사용하여 650℃ 저압화학기상증착(LPCVD)법에 의해서 형성했다.
그러므로, 제조된 실리콘 반도체 기판은 이하에서 샘플로써 사용된다.
0 내지 50sccm의 범위에서 변화된 산화질소의 유동율을 가지고 상술된 것과 같은 크기를 갖는 다수의 실리콘 반도체 기판을 제조했다.
그러므로, 상기 의존도는 산화질소의 유동율에 대한 다결정 실리콘 반도체층(2)안의 산소 농도로 측정된다. 제2도가 그 결과이다. 제2도에서 명확한 것처럼, 다결정 실리콘 반도체층(2)에서의 산소 농도는 산화질소 유동율이 증가될 때 증가된다. 제3도는 다결정 실리콘 반도체층(2) 안에서의 산소에 대한 결정 그레인의 평균 직경의 의존도를 보여준다. 제3도에서 보여준 것처럼, 산화질소 유동율이 증가될 때, 평균 직경은 감소된다.
다결정 실리콘 반도체층(2)을 갖는 실리콘 반도체 기판(1)은 질소대기에서 1100℃에서 열처리되었다. 열처리 시간상에서 다결정 실리콘 반도체층(2)에서의 결정 그레인의 평균 직경의 의존도가 평가되었다. 제4도가 그 결과이다. 제4도에서 볼 수 있는 것처럼, 다결정 실리콘 반도체층(2)에서의 산소 농도가 증가할 때, 열처리가 가해진 결정 그레인의 직경은 더 작은 값에서 포화되었다. 그러므로, 그 안에 산소를 포함하는 다결정 실리콘 반도체층(2)에서의 결정 그레인의 직경은 다결정 실리콘 반도체층(2)에 열처리가 된다 하더라도, 많이 증가되지 않으며, 이것은 중금속에 대한 상기 층(2)의 게더링 성능이 저하되지 않음을 의미한다.
상이한 산소 농도를 갖는 다결정 실리콘 반도체층(2)에 형성된 다수의 실리콘 반도체 기판(1)을 제조했으며, 상기 실리콘 반도체 기판(1) 안에 구리(Cu)를 확산시켰다. 그러므로, 중금속 석출의 밀도가 다결정 실리콘 반도체층(2)이 형성되지 않은 기판(1)의 주 표면에서 측정되었다. 중금속에 대한 게더링 성능은 측정된 중금속 석출 밀도를 기초로하여 평가되었다. 제5도는 평가의 결과를 보여준다. 제5도에서 보여진 것처럼, 다결정 실리콘 반도체층(2)에서의 산소농도가 증가될 때, 중금속 석출물 밀도는 감소한다. 특히, 다결정 반도체층(2)이 2 atomic%이상의 산소농도를 지닐 때, 더 높은 게더링 성능을 얻을 수 있다.
제6(a)도 및 제6(b)도에 대하여, 여기 이하에서는 본 발명에 따른 제2실시예를 설명한다. 그 안에 산소를 포함하고 있는 다결정 실리콘 반도체층은 비결정 실리콘 반도체막을 열적으로 아닐링함으로써 형성될 수 있다. 우선, 제6(a)도에서 설명된 것처럼, 실리콘 반도체 기판(11)의 주면중 하나 위에 1000sccm에서의 실란(SiH4)과 1sccm 이상의 산화질소(N2O)를 사용하여 580℃에서 저압화학기상증착(LPCVD)법에 의하여 비결정 실리콘 반도체층(12)을 형성한다. 상기 비결정 실리콘 반도체층(12)은 1㎛의 두께를 갖는다. 그러므로, 제6(b)도에서 설명된 것처럼, 실리콘 반도체 기판(1)은 1시간이상 동안 800℃ 내지 1100℃ 범위의 온도에서 가열하여 비결정 실리콘 반도체층(12)이 다결정 실리콘 반도체층(13)으로 변환되게 한다.
상술된 것과 같은 시간과 온도에서 디바이스 제조 과정동안 초기단계에서 수행되는 열 처리는 비결정 실리콘 반도체층(12)을 다결정 실리콘 반도체층(13)으로 전환하기 위한 열처리를 대신할 수도 있다. 그러므로, 반도체 디바이스 제조과정을 시작하기에 앞서서, 상술된 다결정 실리콘 반도체층(13) 대신에 실리콘 반도체 기판(11)의 표면 위에 비결정 실리콘 반도체층(12)을 형성함으로써, 다결정 실리콘 반도체층(13)은 제조과정 동안, 즉 본 발명이 실행되는 동안 자연적으로 형성된다.
제7도에서, 여기 이하에서는 제3실시예가 설명된다. 150㎜의 직경, 675㎛의 두께 1.4×1018㎝-3의 격자간 산소농도 및 약 10Ωㆍ㎝의 저항을 갖는 실리콘 반도체 기판(21)을 제조했다. 주표면중 하나에 있어서, 즉, 디바이스가 제조되지 않는 바닥표면에서, 1㎛의 두께를 갖는 다결정 실리콘 반도체층(2)을 공정기체로써 1000sccm에서 실란(SiH4)과 0-50sccm의 암모니아(NH3)를 사용하여 650℃ 저압화학기상증착(LPCVD)법에 의해서 형성했다. 그러므로, 제조된 실리콘 반도체층은 제3실시예에서 샘플로써 사용된다.
상술된 크기를 갖는 다수의 실리콘 반도체 기판(21)이 1 내지 5sccm의 범위에서 변화하는 암모니아의 유동율로 제조된다. 그러므로, 상기 의존도는 암모니아의 유동율에 대한 다결정 실리콘 반도체층(22)에서의 질소 농도로 측정된다. 제8도는 그 결과를 보여준다. 제8도에서 명확히 알 수 있는 것처럼, 다결정 실리콘 반도체층(22)에서의 질소 농도는 암모니아 유동율이 증가될 때 증가된다. 제9도는 다결정 실리콘 반도체층(22)에서의 질소 농도에 대한 결정 그레인의 평균 직경의 의존도를 보여준다. 제9도에서 볼 수 있는 것처럼, 평균 직경은 암모니아 유동율이 증가할 때 감소한다.
다결정 실리콘 반도체층(22)을 갖는 실리콘 반도체 기판(21)은 질소대기의 1100℃에서 열처리되었다. 열처리시간에 대한 다결정 실리콘 반도체층(22)에서의 결정 그레인의 평균 직경의 의존도가 평가되었다. 제10도는 그 결과를 보여준다. 제10도에서 볼 수 있는 것처럼, 다결정 실리콘 반도체층(22)에서의 질소의 농도가 증가될 때, 열처리가 가해진 결정 그레인의 직경은 더 작은 값에서 포화된다. 그러므로, 그 안에 산소를 포함하고 있는 다결정 실리콘 반도체층(22)에서의 결정 그레인의 직경은, 다결정 실리콘 반도체층(22)이 열처리가 되었다 하더라도, 그렇게 많이 증가되지 않으며, 이것은 상술된 제1실시예와 비슷하게, 중금속에 대한 상기 층(22)의 게더링 성능이 저하되지 않음을 의미한다.
상이한 질소 농도를 갖고 있는 다결정 실리콘 반도체층(22)으로 형성된 다수의 실리콘 반도체 기판(21)이 제조되었고, 구리(Cu)를 실리콘 반도체 기판(21)에 확산시켰다. 그러므로, 중금속 석출물의 농도는 다결정 실리콘 반도체층(22)이 형성되지 않은 기판(21)의 주면에서 측정되었다. 중금속에 대한 게더링의 성능은 측정된 중금속의 석출물 밀도를 기초로하여 평가하였다. 제11도에서 볼 수 있는 것처럼, 다결정 실리콘층(22)에서의 질소 농도가 증가할 때, 중금속 석출 밀도는 감소된다. 특히, 다결정 실리콘 반도체층(22)은 4 atomic% 이상의 질소 농도를 갖을 때, 더 높은 게더링 성능을 얻을 수 있다.
상술된 제3실시예는 제1실시예에 대한 실리콘 반도체 기판에 산처리와 높은 온도의 열처리로 더 높은 저항을 제공한다.
그 안에 질소를 포함하는 다결정 실리콘 반도체층은 제2실시예와 비슷하게, 비결정 실리콘 반도체막을 열적으로 아닐링함으로써 형성된다.
우선, 실리콘 반도체 기판의 주면중 하나 위에 1000sccm의 실란(SiH4)과 10sccm이상의 암모니아(NH3)를 사용하여 580℃에서 저압 화학기상증착(LPCVD)법에 의하여 비결정 실리콘 반도체층을 형성한다. 상기 비결정 실리콘 반도체층은 1㎛의 두께를 갖는다. 그러므로, 실리콘 반도체 기판은 1시간 이상동안 800℃ 내지 1100℃ 범위의 온도에서 가열하여 비결정 실리콘 반도체층이 다결정 실리콘 반도체층으로 변환되게 한다.
제1실시예와 비슷하게, 상술된 것과 같은 시간동안 같은 온도에서의 제조과정중 초기단계에서 수행되는 열 처리는 비결정 실리콘 반도체층을 다결정 실리콘 반도체층으로 전환하기 위한 열처리를 대신할 수도 있다. 그러므로, 반도체 디바이스 제조과정을 시작하기에 앞서서, 상술된 다결정 실리콘 반도체층 대신에 실리콘 반도체 기판의 한 표면 위에 비결정 실리콘 반도체층을 형성함으로써, 다결정 실리콘 반도체층은 제조과정 동안 자연적으로 형성된다.
발명자는 제1 내지 제3실시예에 의해서 제공된 것과 같은 장점을 제공하는 산소와 질소 양자를 포함하는 다결정 실리콘 반도체층을 증명하기 위한 실험을 유도했다. 비록 상기 실험의 결과가 상세하게 주어지지는 않았을지라도, 2 atomic%이상의 질소와 1atomic%이상의 산소를 포함하는 다결정 실리콘 반도체층은 제1 내지 제3실시예에서와 같은 장점을 제공한다는 것이 증명되었다. 상술된 실시예와 비슷하게, 비결정 실리콘 반도체층이 반도체 디바이스 제조과정에 앞서서 다결정 실리콘 반도체층 대신에 실리콘 반도체 기판의 주면 위에 형성될 수도 있다. 비결정 실리콘 반도체층은 제조과정동안 가열되어서, 다결정 실리콘 반도체층으로 변환된다.
본 발명은 실리콘 반도체 기판의 표면에 4 atomic%이상 20 atomic%이하의 범위에 있는 산소, 4 atomic%이상 20 atomic%이하의 범위에 있는 질소 혹은 2 atomic%이상의 질소와 1 atomic%이상의 산소 양자를 포함하는 다결정 실리콘 반도체층을 형성하여 게더링 성능을 향상시키면, 실리콘 반도체 기판에 열처리를 가한다 할지라도, 게더링 성능이 저하되지 않게 한다.
Claims (5)
- 실리콘 반도체 기판의 상부 표면과 하부 표면중 하나에 실리콘 반도체층(2, 12, 13)을 구비하는 실리콘 반도체 기판(1, 11)에 있어서, 상기 실리콘 반도체층이 다결정 실리콘(2, 13)과 비결정 실리콘(12)중 하나로 구성되며, 2 atomic%이상 20 atomic%이하의 산소를 포함하는 것을 특징으로 하는 실리콘 반도체 기판.
- 실리콘 반도체 기판의 상부 표면과 하부 표면중 하나에 실리콘 반도체층(22)을 구비하는 실리콘 반도체 기판(21)에 있어서, 상기 실리콘 반도체층(22)이 다결정 실리콘과 비결정 실리콘중 하나로 구성되며, 4 atomic%이상 20 atomic%이하의 질소를 포함하는 것을 특징으로 하는 실리콘 반도체 기판.
- 실리콘 반도체 기판의 상부 표면과 하부 표면중 하나에 실리콘 반도체층을 구비하는 실리콘 반도체 기판에 있어서, 상기 실리콘 반도체층이 다결정 실리콘과 비결정 실리콘중 하나로 구성되며, 2 atomic%이상의 질소와 1 atomic%이상의 산소를 포함하는 것을 특징으로 하는 실리콘 반도체 기판.
- 실리콘 반도체 기판(1)의 상부 표면과 하부 표면중 하나에 실리콘 반도체층(2)을 형성하는 단계를 구비하는 실리콘 반도체 기판(1)의 제조방법에 있어서, 상기 실리콘 반도체층(2)은 다결정 실리콘을 구비하며, (a) 2 atomic%이상 20 atomic%이하의 산소, 또는 (b) 4 atomic%이상 20 atomic%이하의 질소, 또는 (c) 2 atomic%이상의 질소와 1 atomic%이상의 산소 양자를 포함하는 것을 특징으로 하는 실리콘 반도체 기판 제조방법.
- 실리콘 반도체 기판의 상부 표면과 하부 표면중 하나에 실리콘 반도체층(12)을 형성하는 단계를 구비하는 실리콘 반도체 기판(11)의 제조방법에 있어서, 상기 실리콘 반도체층(12)은 비결정 실리콘을 구비하며, (a) 2 atomic%이상 20 atomic%이하의 산소, 또는 (b) 4 atomic%이상 20 atomic%이하의 질소, 또는 (c) 2 atomic%이상의 질소와 1 atomic%이상의 산소 양자를 포함하며, 또한 (d) 상기 실리콘 반도체 기판(11)을 가열하여 상기 비결정 실리콘(12)을 다결정 실리콘(13)으로 변환시키는 단계를 구비하는 것을 특징으로 하는 실리콘 반도체 기판 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP95-304790 | 1995-11-22 | ||
| JP30479095A JP2874618B2 (ja) | 1995-11-22 | 1995-11-22 | シリコン半導体基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970030490A KR970030490A (ko) | 1997-06-26 |
| KR100217163B1 true KR100217163B1 (ko) | 1999-09-01 |
Family
ID=17937274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960054005A KR100217163B1 (ko) | 1995-11-22 | 1996-11-14 | 실리콘 반도체 기판과 그의 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5894037A (ko) |
| JP (1) | JP2874618B2 (ko) |
| KR (1) | KR100217163B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101196576B1 (ko) * | 2007-10-12 | 2012-11-01 | 도쿄엘렉트론가부시키가이샤 | 폴리실리콘막 형성 방법 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU5474299A (en) * | 1998-08-10 | 2000-03-06 | Memc Electronic Materials, Inc. | Process for preparation of silicon on insulator substrates with improved resistance to formation of metal precipitates |
| US6100150A (en) * | 1998-09-04 | 2000-08-08 | Taiwan Semiconductor Manufacturing Company | Process to improve temperature uniformity during RTA by deposition of in situ poly on the wafer backside |
| KR100580776B1 (ko) * | 1999-11-04 | 2006-05-15 | 주식회사 하이닉스반도체 | 반도체 소자의 게터링 방법 |
| JP4885426B2 (ja) * | 2004-03-12 | 2012-02-29 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置、半導体装置及びその製造方法 |
| JP4826993B2 (ja) * | 2004-04-22 | 2011-11-30 | 信越半導体株式会社 | ｐ型シリコン単結晶ウェーハの製造方法 |
| JP2006073580A (ja) * | 2004-08-31 | 2006-03-16 | Sumco Corp | シリコンエピタキシャルウェーハ及びその製造方法 |
| KR101012102B1 (ko) * | 2008-05-02 | 2011-02-07 | 주식회사 유진테크 | 극미세 결정립 폴리 실리콘 박막 증착 방법 |
| KR101094554B1 (ko) * | 2009-06-08 | 2011-12-19 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자의 제조방법 |
| US20120074485A1 (en) * | 2009-12-30 | 2012-03-29 | Hynix Semiconductor Inc. | Nonvolatile Memory Device and Manufacturing Method Thereof |
| US8541305B2 (en) * | 2010-05-24 | 2013-09-24 | Institute of Microelectronics, Chinese Academy of Sciences | 3D integrated circuit and method of manufacturing the same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59186331A (ja) * | 1983-04-04 | 1984-10-23 | モンサント・コンパニ− | 半導体基質及び製法 |
| US4666532A (en) * | 1984-05-04 | 1987-05-19 | Monsanto Company | Denuding silicon substrates with oxygen and halogen |
| JPS6124240A (ja) * | 1984-07-13 | 1986-02-01 | Toshiba Corp | 半導体基板 |
| US4859552A (en) * | 1987-02-18 | 1989-08-22 | Kabushiki Kaisha Toshiba | Electrophotographic photoreceptor with superlattice structure |
| JPH0247836A (ja) * | 1988-08-10 | 1990-02-16 | Nec Corp | 半導体装置の製造方法 |
| JPH03238825A (ja) * | 1990-02-15 | 1991-10-24 | Mitsubishi Electric Corp | 半導体基板 |
| KR0176155B1 (ko) * | 1995-06-22 | 1999-04-15 | 김광호 | 반도체 장치의 소자분리 방법 |
-
1995
- 1995-11-22 JP JP30479095A patent/JP2874618B2/ja not_active Expired - Fee Related
-
1996
- 1996-11-14 KR KR1019960054005A patent/KR100217163B1/ko not_active IP Right Cessation
- 1996-11-15 US US08/749,649 patent/US5894037A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101196576B1 (ko) * | 2007-10-12 | 2012-11-01 | 도쿄엘렉트론가부시키가이샤 | 폴리실리콘막 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5894037A (en) | 1999-04-13 |
| JP2874618B2 (ja) | 1999-03-24 |
| JPH09148336A (ja) | 1997-06-06 |
| KR970030490A (ko) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6746939B2 (en) | Production method for solid imaging device | |
| JPS63316476A (ja) | 半導体装置およびその製造方法 | |
| KR100217163B1 (ko) | 실리콘 반도체 기판과 그의 제조 방법 | |
| US5637528A (en) | Semiconductor device manufacturing method including dry oxidation | |
| JPH0648686B2 (ja) | ゲッタリング能力の優れたシリコンウェーハおよびその製造方法 | |
| CN1087208A (zh) | 去除硅中的杂质及提高其少数载流子寿命的方法 | |
| KR100647940B1 (ko) | 무결함 영역을 가진 반도체 | |
| JPH08139295A (ja) | Ｓｏｉ基板 | |
| JP2863198B2 (ja) | 半導体集積回路装置の製造方法およびそれによって得られる半導体集積回路装置 | |
| JP2830705B2 (ja) | 半導体装置の製造方法 | |
| JP3579069B2 (ja) | 半導体装置の製造方法 | |
| KR100455847B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JP3110332B2 (ja) | 半導体装置の製造方法 | |
| JP2000353706A (ja) | 半導体装置の製造方法 | |
| US6323098B1 (en) | Manufacturing method of a semiconductor device | |
| JP3673538B2 (ja) | 不揮発性半導体記憶装置の形成方法 | |
| JP3157194B2 (ja) | 半導体装置の製造方法 | |
| KR19980055759A (ko) | 폴리실리콘층 형성 방법 | |
| JPH11162991A (ja) | 半導体装置の製造方法 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| EP0093848A2 (en) | Semiconductor device fabrication process utilizing an added annealing step | |
| JP2000100824A (ja) | 半導体装置の製造方法 | |
| JP2830720B2 (ja) | 半導体装置の製造方法 | |
| JPH0613390A (ja) | 半導体装置の製造方法 | |
| JPH0810765B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030523 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |