JP2863198B2

JP2863198B2 - 半導体集積回路装置の製造方法およびそれによって得られる半導体集積回路装置

Info

Publication number: JP2863198B2
Application number: JP1144346A
Authority: JP
Inventors: 久幸加藤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-06-07
Filing date: 1989-06-07
Publication date: 1999-03-03
Anticipated expiration: 2014-03-03
Also published as: JPH039571A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、半導体集積回路装置の製造技術に関し、特
に気相成長（以下、CVDという）中にCVD膜の厚さ方向の
特性を変化させる技術およびそれによって得られる半導
体集積回路装置に適用して有効な技術に関するものであ
る。

〔従来の技術〕

CVD膜の堆積中にその厚さ方向の特性を変化させる技
術については、例えば特開昭61-095556号公報に記載が
あり、二酸化ケイ素等からなる保護膜に含有されるリン
（Ｐ）濃度によって膜の硬度が変化する現象を利用し
て、保護膜をCVD法によって形成する際、リン（Ｐ）濃
度を変化させ、保護膜中にリン濃度の異なる層を形成
し、これらリン濃度の異なる相互作用によって、保護膜
の機械的強度を増加させ、内部応力に起因する保護膜の
クラック等の発生を防止する技術について説明されてい
る。

また、従来、例えばMNOS（Metal Nitride Oxide Semi
conductor）メモリ素子における窒化膜や不純物がドー
プされた多結晶シリコン（以下、ドープトポリSiとい
う）膜をCVD法によって堆積する場合は、反応ガスの流
量比は最初から最後まで一定にしており、その膜の厚さ
方向の特性は略均一になっていた。

〔発明が解決しようとする課題〕

ところが、上記従来の技術においては、以下の問題が
あることを本発明者は見出した。

すなわち、公報に記載された従来技術においては、CV
D膜の電気的特性を変化させることについての考慮がな
されておらず、例えば半導体集積回路装置の製造処理工
程である水素アニール処理やプラズマ処理の際に生じた
水素イオンや電子等の荷電粒子あるいは光等が、層間絶
縁膜や表面保護膜等の薄膜化に伴って、これらを透過
し、その下方の素子や配線等にダメージを与え素子や配
線の電気的特性を変動させたり、あるいは素子破壊とい
った不良を発生させたりする問題があった。

また、例えばMNOSメモリ素子においては、窒化膜に蓄
積される電子（あるいは正孔）がその上部からリークし
てしまうことを防止するため、その製造に際して窒化膜
を形成した後、水素アニール処理を施して窒化膜上部の
トラップ準位を埋めているが、この水素アニール処理で
はトラップ準位の数やトラップレベルの深さ等の制御が
困難であった。

このため、従来は、窒化膜内のトラップ準位数を少な
めにして水素アニール処理を施していたが、この場合、
充分なトラップ準位数を確保することができず、MNOSメ
モリ素子の電気的特性の向上が阻害されていた。

さらに、ドープトポリSi膜においては、例えばドープ
トポリSi膜がSi基板と接続される部分の接合深さを浅く
するためや界面の安定化のため、不純物の濃度を低くす
る必要があるが、不純物の濃度を低くすると膜中の不純
物の分布が不均一となり、膜の抵抗値が増加してしまう
問題があった。

本発明は上記課題に着目してなされたものであり、そ
の目的は、気相成長膜に電気的特性層を形成することに
よって、半導体集積回路装置の電気的特性を向上させる
ことのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、
明細書の記述および添付図面から明らかになるであろ
う。

〔課題を解決するための手段〕

本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、以下のとおりである。

すなわち、半導体基板上に気相成長膜を堆積する際、
反応ガスの流量比を時間的に変化させる半導体集積回路
装置であって、前記気相成長膜が前記半導体基板上に構
成された所定の集積回路を形成するためのドープト多結
晶シリコン膜であり、前記反応ガスがドーパントガスで
ある。

〔作用〕

上記した手段によれば、気相成長膜をドープトポリSi
膜とし、電気的特性層を膜の抵抗値を設定するための抵
抗値制御層としたことにより、例えばドープトポリSi膜
と半導体基板との界面近傍の層の不純物濃度を低くして
接合深さを浅く、かつその上層に抵抗値制御層を形成し
て膜全体の抵抗値を低くすることができるため、半導体
集積回路装置の電気的特性を向上させることが可能とな
る。

〔実施例１〕第１図は本発明の一実施例である半導体集積回路装置
に堆積された気相成長膜の要部拡大断面図、第２図はこ
の半導体集積回路装置における気相成長膜の厚さ方向に
おけるトラップ準位密度を示すグラフ図、第３図はこの
半導体集積回路装置のMNOSメモリ素子部分を示す半導体
基板の部分断面図、第４図（ａ）〜（ｄ）はこの半導体
集積回路装置の製造工程を示す半導体基板の部分断面
図、第５図はこの半導体集積回路装置の製造工程中にお
ける反応ガスと堆積時間との関係を示すグラフ図であ
る。

第３図に示す本実施例１の半導体集積回路装置は、例
えばｐ形のシリコン（Si）単結晶からなる半導体基板
（以下、基板という）1aの素子形成領域にｎチャネルの
MNOSメモリセル２を備えるEEPROM（Electorically Eras
able and Programable ROM）である。

MNOSメモリセル２は、基板1aの上部に形成された拡散
層3a,3aと、基板1aの上面に形成された二酸化ケイ素（S
iO₂）等からなるゲート酸化膜4aと、ゲート酸化膜4aの
上面に、例えば高温低圧CVD法によって堆積された窒化S
i（Si_XN_Y）等からなる窒化膜（気相成長膜）５と、窒化
膜５の上面に形成されたｎ形ポリSi等からなるゲート電
極6aとから構成されている。

拡散層3a,3aは、ｎ形不純物リン（Ｐ）、あるいはヒ
素（As）等が、基板1aの上部にドープされ形成されてお
り、基板1a上に堆積された層間絶縁膜7aの所定の位置に
開孔されたコンタクトホール8aを介してアルミニウム
（Al）−Si−銅（Cu）等からなるメタル配線9aと導通さ
れている。なお、基板1a上に形成された各MNOSメモリセ
ル２間は、SiO₂等からなるフィールド酸化膜10およびそ
の下層のｐ形不純物ホウ素（Ｂ）等が導入されてなるチ
ャネルストッパ11によって電気的に分離されている。

MNOSメモリセル２の情報の書き込みは、ゲート電極6a
に正（あるいは負）の電圧を印加して電子（あるいは正
孔）を基板1aからゲート酸化膜4aを介して窒化膜５へ注
入して行われる。

また、情報の消去は、書き込み時とは逆極性の電圧を
ゲート電極6aに印加して行われる。

本実施例１においては、MNOSメモリセル２における窒
化膜５が、第１図および第２図に示すように、特性の異
なる層によって構成されている。

すなわち、窒化膜５における最下層には、例えば厚さ
d₁＝50Å程の特性層5aが形成されている。特性層5aにお
けるトラップ準位密度X₁は、例えば×10¹⁷個／cm³程で
ある。

その上層には、例えば厚さd₁〜d₂＝80Å程の特性層5b
が形成されている。特性層5bにおけるトラップ準位密度
X₂は、例えば×10¹⁸個／cm³程である。

さらに、窒化膜5bの上層には、例えば厚さd₂〜d₃＝10
0Å程の特性層5cが形成されており、そのトラップ準位
密度は最下層の特性層5aと等しく、例えば×10¹⁷個／cm
³程である。

窒化膜５を構成する特性層5a〜5cのうち、その中間に
位置する特性層5bは、その上下の特性層5a,5cよりもト
ラップ準位数が多く、かつそのレベルの浅いSiリッチな
層であり、情報の記憶に特に寄与する電荷捕獲準位層と
なっている。

すなわち、窒化膜５は、電荷捕獲準位層である特性層
5bにより電荷の保持に必要な充分な数のトラップ準位を
確保できる構造となっている上、特性層5bの上層に形成
された比較的トラップ準位数の少ない特性層5cにより窒
化膜５の上方からの電荷のリークを防止できる構造とな
っている。

次に、本実施例１の半導体集積回路装置の製造方法を
第４図（ａ）〜（ｄ）および第５図により説明する。

第４図（ａ）は、本実施例の半導体集積回路装置の製
造工程中における基板1aの断面を示しており、基板1aの
素子分離領域には、チャネルストッパ11およびフィール
ド酸化膜10が形成され、さらにこのフィールド酸化膜10
に囲まれた素子形成領域にはゲート酸化膜4aが形成され
ている。

このような基板1aを、例えば高温低圧CVD装置の反応
室内に収容した後、反応室内の圧力および温度を一定の
状態に維持して、反応室内にアンモニア（NH₃）および
ジクロルシラン（SiH₂CL₂）等の反応ガスを供給する。
この時、第５図に示すように、反応ガスのうちジクロル
シランガスの流量値Ｙとする。なお、アンモニアガスに
代えてヒドラジン（NH₂NH₂）等でも適用できる。

そして、この状態をt₁時間（例えば３分間）程続けて
基板1a上に特性層5a（第１図参照）を形成した後、例え
ばジクロルシランガスの流量値のみを最初に設定された
流量値Ｙよりも増加（例えば３倍程）させ、この状態を
t₁〜t₂時間（例えば３分間）程続けて特性層5aの上面に
電荷捕獲準位層である特性層5bを形成する。

続いて、t₂時間後、ジクロルシランガスの流量値を最
初に設定された流量値Ｙに戻し、この状態をt₂〜t₃時間
（例えば10分間程）続けて特性層5cを形成する。

すなわち、本実施例１においては、ジクロルシランガ
スの流量や堆積時間等の条件により、各特性層5a〜5bに
おけるトラップ準位数や特性層5bの最適な位置等を制御
しながら、窒化膜５を堆積する。

なお、このようなガス流量の増減は、CVD装置の主記
憶部に予め読み込まれたプログラムに基づいて制御され
ている（第４図（ｂ））。

次いで、窒化膜５の上面にｎ形ポリSi等からなる導電
膜をCVD法等によって堆積した後、その上面にフォトレ
ジスト（以下、レジストという）膜12を均一に塗布し、
そのレジスト膜12をガラスマスクを用いたエッチング法
によりパターン形成する。続いて、このレジストパター
ンをマスクにして、レジスト膜12に被覆されていない部
分のｎ形ポリSi等からなる導電膜および窒化膜５をエッ
チング除去し、ゲート電極6aを形成する（第４図
（ｃ））。

その後、ゲート電極6aをマスクにして基板1aにｎ形不
純物リンあるいはヒ素を注入し、熱処理を施して不純物
を結晶格子に組み込み、拡散層3a,3aを形成する。続い
て、基板1aの上面に層間絶縁膜7aを堆積した後、この層
間絶縁膜7aの所定の位置に拡散層3a,3aに達するコンタ
クトホール8aを開孔する（第４図（ｄ））。

そして、基板1aの上面にAl−Si−Cu合金等からなるメ
タル膜を堆積した後、これをパターンニングしてメタル
配線9aを形成し、第３図に示した半導体集積回路装置を
製造する。

このように本実施例１によれば、以下の効果を得るこ
とができる。

（１）.MNOSメモリセル２は、それを構成する窒化膜の
中央に形成された特性層5bにより電荷の保持に必要なト
ラップ準位数を確保している上、窒化膜５の最上層に形
成された特性層5cにより電荷のリークを防止できる構造
となっているため、信頼性の高い情報の書き込みおよび
読み出しを行うことが可能である。

（２）．窒化膜５の堆積の際に、ジクロルシランガスの
流量や各特性層5a〜5cの堆積時間等の条件により、電荷
捕獲準位層である特性層5bにおけるトラップ準位の数や
特性層5bの位置等を制御するため、その制御精度が良好
であり、特性層5bにおけるトラップ準位数や特性層5bの
位置等の設定精度を大幅に向上させることが可能とな
る。

（３）．上記（２）により、MNOSメモリセル２の電荷保
持特性を大幅に向上させることが可能となる。

（４）．窒化膜５の堆積後、従来技術と異なりトラップ
準位を埋め込むための水素アニール処理を施す必要がな
いため、半導体集積回路装置の製造時間および製造工数
を低減させることが可能となる。

（５）．上記（４）により、EEPROMの製造中の汚染や自
然酸化膜の生成等が防止される。

（６）．上記（１）〜（５）により、信頼性の高いEEPR
OMを得ることが可能となる。

〔実施例２〕第６図は本発明の他の実施例である半導体集積回路装
置に堆積された気相成長膜の要部拡大断面図、第７図は
第６図に示した気相成長膜の厚さ方向におけるダングリ
ングボンド数を示すグラフ図、第８図は第６図に示した
気相成長膜を備える半導体集積回路装置を示す半導体基
板の部分断面図、第９図（ａ），（ｂ）は第８図に示し
た半導体集積回路装置の製造方法を示す半導体基板の部
分断面図、第10図は第６図に示した気相成長膜を堆積す
る際の反応ガス流量と堆積時間との関係を示すグラフ図
である。

本実施例２の半導体集積回路装置を第８図により説明
する。

例えばｐ形Si単結晶からなる基板1bにおいて、フィー
ルド酸化膜10に囲まれた素子形成領域には、LDD構造のM
OSトランジスタ13が形成されている。MOSトランジスタ1
3は、基板1bの上部にｎ形不純物リンおよびヒ素等がド
ープされてなる拡散層3b,3bと、基板1bの上面に形成さ
れたゲート酸化膜4bと、ゲート酸化膜4bの上面に堆積さ
れたポリサイド構造のゲート電極6bとから構成されてい
る。

フィールド酸化膜10の上面には、ｎ形ポリSi等からな
るポリSi配線14が形成されている。そして、このような
ポリSi配線14およびMOSトランジスタ13を被覆するよう
に、基板1b上には、例えば高温低圧CVD法によって形成
されたSiO₂等からなる層間絶縁膜（気相成長膜）15が堆
積されている。

本実施例２においては、層間絶縁膜15が、第６図およ
び第７図に示すように、特性の異なる層によって構成さ
れている。

すなわち、層間絶縁膜15は、ダングリングボンド数が
互いに異なる特性層15aおよび特性層（捕獲準位層）15b
によって構成されている。

最下層の特性層15aの厚さd₁は、例えば1000Å程であ
り、層内におけるダングリングボンド数X₁は、例えば×
10¹⁸個／cm³程である。

その上層の特性層15bの厚さd₁〜d₂は、例えば500Å程
であり、層内におけるダングリングボンド数X₂は特性層
15aよりも多く、例えば×10¹⁹個／cm³程である。

ところで、特性層15aは、特性層15bよりもダングリン
グボンド数が少ないため、その結合状態が特性層15bよ
りも安定している。このため、特性層15aは、特性層15b
よりも硬い特性を備えている。

反対に特性層15bは、特性層15aよりもダングリングボ
ンド数が多いため、特性層15aよりも柔軟な特性を備え
ている上、層間絶縁膜15の上方から侵入する例えば電荷
や水素イオン等の電荷粒子や光等を捕獲吸収する特性を
備えている。

したがって、層間絶縁膜15は、比較的硬い特性を備え
る特性層15aと柔軟な特性を備える特性層15bとによって
クラック等が生じ難い構造となっているとともに、上下
の配線間の絶縁のみならず、特性層15bによってその下
方に形成されたMOSトランジスタ13やゲート酸化膜4b、
あるいはポリSi配線14等を電荷粒子や光等から保護でき
る構造となっている。

層間絶縁膜15の所定の位置には、拡散層3b,3bに達す
るコンタクトホール8bおよびポリSi配線14に達するコン
タクトホール8cが開孔されており、これらを介してメタ
ル配線9bと拡散層3b、メタル配線9bとポリSi配線14とが
各々導通されている。

層間絶縁膜15の上面には、SiO₂およびSi₃N₄等からな
る保護膜16が堆積されている。

次に、本実施例２の半導体集積回路装置の製造方法を
第９図（ａ），（ｂ）および第10図により説明する。

第９図（ａ）は、半導体集積回路装置の製造工程中に
おける基板1bの部分断面図を示しており、フィールド酸
化膜10に囲まれた素子形成領域には、LDD構造を有するM
OSトランジスタ13が形成されている。

このような基板1bを、例えば高温低圧CVD装置の反応
室内に収容した後、反応室内の圧力および温度を一定の
状態に維持して、反応室内に酸化窒素（N₂O）およびシ
ラン（SiH₄）等の反応ガスを供給する。この時、第10図
に示すように、反応ガスのうちシランガスの流量値Ｙと
する。なお、酸化窒素ガスに代えて酸素ガスや二酸化炭
素ガス等でも適用できる。

そして、この状態をt₁時間（例えば10分間）程続けて
基板1b上に特性層15a（第６図参照）を形成した後、例
えばシランガスの流量値のみを最初に設定された流量値
Ｙよりも増加（例えば３倍程）させ、この状態をt₁〜t₂
時間（例えば10分間）程続けて特性層15aの上面に捕獲
準位層である特性層15bを形成する。

すなわち、層間絶縁膜15の堆積の際に、シランガスの
流量や堆積時間等の条件により、ダングリングボンド数
等を制御し、特性層15a,15bを形成する（第９図
（ｂ））。

次に、層間絶縁膜15の所定の位置に拡散層3bに達する
コンタクトホール8b（第８図参照）およびポリSi配線14
に達するコンタクトホール8cを開孔する。続いて、層間
絶縁膜15の上面にAl−Si−Cu合金等からなるメタル膜を
堆積し、これをパターンニングしてメタル配線9bを形成
する。そして、層間絶縁膜15の上面に、保護膜16をCVD
法等によって堆積し、第８図に示した半導体集積回路装
置を製造する。

ところで、層間絶縁膜15を形成した後のメタル配線9b
の加工や保護膜16の堆積工程の際、プラズマ処理による
光や電荷、あるいは水素アニール処理による水素イオン
等が発生するが、これらは層間絶縁膜15に形成された捕
獲準位層である特性層15bにより捕獲吸収される。

このように本実施例２によれば、層間絶縁膜15は、比
較的硬い特性を備える特性層15aと柔軟な特性を備える
特性層15bとによってクラック等が生じ難い構造となっ
ているとともに、ダングリングボンド数の多い特性層15
bによってその上方から侵入する電荷や水素イオン等の
電荷粒子や光等を捕獲吸収することが可能である。

したがって、半導体集積回路装置の製造中および製造
後に生じた電荷粒子や光等に起因するMOSトランジスタ1
3やポリSi配線14等の電気的特性の変動や劣化、あるい
はMOSトランジスタ13の破壊を抑制することができるた
め、半導体集積回路装置の電気的特性を大幅に向上させ
ることが可能となる。

〔実施例３〕第11図は本発明のさらに他の実施例である半導体集積
回路装置に堆積された気相成長膜の要部拡大断面図、第
12図は第11図に示した気相成長膜の厚さ方向におけるド
ーパント濃度を示すグラフ図、第13図（ａ），（ｂ）は
第11図に示した気相成長膜を備える半導体集積回路装置
の製造工程を示す半導体基板の要部拡大断面図、第14図
は第11図に示した気相成長膜を堆積する際のドーパント
ガス流量と堆積時間との関係を示すグラフ図である。

第11図に示すように、本実施例３の半導体集積回路装
置における気相成長膜は、例えば高温低圧CVD法によっ
て層間絶縁膜7bの上面に堆積形成されたドープトポリSi
配線17である。

本実施例３においては、ドープトポリSi配線17が、第
11図および第12図に示すように、例えばｎ形不純物リン
の濃度の互いに異なる特性層17aおよび特性層（抵抗値
制御層）17bによって構成されている。

最下層の特性層17aの厚さd₁は、例えば1000Å程であ
り、層内における不純物濃度X₁は、例えば×10²⁰個／cm
³程でる。

その上層の特性層17bの厚さd₁〜d₂は、例えば500Å程
であり、層内における不純物濃度X₂は特性層17aよりも
高く、例えば×10²¹個／cm³程である。

特性層17bにおける不純物分布は、略均一となってお
り、ドープトポリSi配線17の抵抗値は、とくにこの特性
層17bの厚さや不純物量等によって制御される構造とな
っている。

ドープトポリSi配線17は、層間絶縁膜7bに開孔された
コンタクトホール8dを介して基板1c上部にｎ形不純物リ
ン等がドープされ形成された拡散層3cに接合されてい
る。

なお、図示しないが、基板1cの素子形成領域には、MO
Sトランジスタ等の素子が形成されている。

次に、本実施例３の半導体集積回路装置の製造方法を
第13図（ａ），（ｂ）および第14図により説明する。

まず、基板1cの上部に拡散層3cを形成した後、基板1c
上に層間絶縁膜7bを堆積し、さらにその層間絶縁膜7bに
拡散層3cに達するコンタクトホール8dを開孔する（第13
図（ａ））。

次いで、このような基板1cを、例えば高温低圧CVD装
置の反応室内に収容した後、反応室内の圧力および温度
を一定の状態に維持して、反応室内にシラン（SiH₄）等
の反応ガスを供給する。この時点では、第14図に示すよ
うに、ドーパントガスは供給しない。なお、反応ガスは
種々変更可能であり、例えばシランガスに代えてジシラ
ンガス等でも適用できる。

そして、この状態をt₁時間（例えば20分間）程続けて
基板1c上に不純物がドープされていない特性層17a（第1
1図参照）を形成した後、反応室内にドーパントガスと
して例えばフォスフィン（PH₃）を10scc/m程で供給す
る。

この状態をt₁〜t₂時間（例えば10分間）程続けて特性
層17aの上層に、抵抗値制御層である特性層17bを形成
し、基板1c上にドープトポリSi膜を堆積する。続いて、
堆積されたポリｉ膜をパターン形成してポリSi配線17を
形成する。

その後、熱処理を施して特性層17bにおける不純物を
拡散させ、その分布を略均一にさせるとともに、不純物
をその下層の特性層17aにも拡散させて不純物濃度の低
い特性層17aを形成する。この際、基板1cと接合した特
性層17aには初期段階では不純物がドープされていない
ため、接合深さX_jの増加が防止される。

このように本実施例３によれば、ドープトポリSi膜を
堆積する際、その初期段階ではドーパントガスを供給し
ない状態で膜を堆積して不純物がドープされていない特
性層17aを形成し、続いてドーパントガスを供給して不
純物が略均一にドープされた特性層17bを形成できるた
め、その後の熱拡散処理の際、接合深さX_jを増加させる
ことなく、ドープトポリSi配線17の抵抗値を低下させる
ことが可能となる。

この結果、半導体集積回路装置の電気的特性を大幅に
向上させることが可能となる。

以上、本発明者によってなされた発明を実施例に基づ
き具体的に説明したが、本発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。

例えば、前記実施例１においては、膜堆積中に変化さ
せる反応ガスをジクロルシランガスとした場合について
説明したが、これに限定されるものではなく種々変更可
能であり、例えばシラン（SiH₄）ガス、モノフッ化シラ
ン（SiH₃F）ガス、あるいはモノクロルシラン（SiH₃C
l）ガスでも適用できる。

また、前記実施例２においては、膜堆積中に変化させ
る反応ガスをシランガスとした場合について説明した
が、これに限定されるものではなく種々変更可能であ
り、例えばジクロルシランやモノフッ化シランのガスで
も適用できる。

また、前記実施例２においては、本発明を層間絶縁膜
に適用した場合について説明したが、これに限定される
ものではなく種々変更可能であり、例えば表面保護膜に
も適用できる。この場合も表面保護膜堆積後に生じた電
荷や水素イオン等が、表面保護膜下方の素子や配線へダ
メージを与えることを防止することが可能となる。

また、前記実施例３においては、ドーパントガスをフ
ォスフィンガスとした場合について説明したが、これに
限定されるものではなく種々変更可能であり、例えばジ
ボラン（B₂H₆）やアルシン（AsH₃）でも適用できる。

また、前記実施例３においては、本発明をドープトポ
リSi配線に適用した場合について説明したが、これに限
定されるものではなく種々変更可能であり、例えばゲー
ト電極やドープトポリSi抵抗にも適用できる。ゲート電
極に適用した場合は、ゲート電極と基板との界面の安定
性を向上させる等の効果が得られる。また、ドープトポ
リSi抵抗に適用した場合、中抵抗等の抵抗値の設定が容
易となる等の効果が得られる。

また、前記実施例１〜３においては、気相成長膜を高
温低圧CVD法によって堆積した場合について説明した
が、これに限定されるものではなく、例えば光CVD法等
でも適用できる。

以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野であるMOS構造の素子が
形成された半導体集積回路装置に適用した場合について
説明したが、これに限定されず種々適用可能であり、例
えばバイポーラ形トランジスタが形成された他の半導体
集積回路装置に適用することも可能である。

〔発明の効果〕

本願において開示される発明のうち、代表的なものに
よって得られる効果を簡単に説明すれば、下記のとおり
である。

すなわち、気相成長膜をドープトポリSi膜とし、電気
的特性層を膜の抵抗値を設定するための抵抗値制御層と
したことにより、例えばドープトポリSi膜において半導
体基板との界面近傍に不純物濃度の低い層を形成して半
導体基板の接合深さを浅くし、かつその上層に抵抗値制
御層を形成して膜全体の抵抗値を低くすることができる
ため、半導体集積回路装置の電気的特性を大幅に向上さ
せることが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例である半導体集積回路装置に
堆積された気相成長膜の要部拡大断面図、第２図はこの半導体集積回路装置における気相成長膜の
厚さ方向におけるトラップ順位密度を示すグラフ図、第３図はこの半導体集積回路装置のMNOSメモリ素子部分
を示す半導体基板の部分断面図、第４図（ａ）〜（ｄ）はこの半導体集積回路装置の製造
工程を示す半導体基板の部分断面図、第５図はこの半導体集積回路装置の製造工程中における
反応ガスと生成時間との関係を示すグラフ図、第６図は本発明の他の実施例である半導体集積回路装置
に堆積された気相成長膜の要部拡大断面図、第７図は第６図に示した気相成長膜の厚さ方向における
ダングリングボンド数を示すグラフ図、第８図は第６図に示した気相成長膜を備える半導体集積
回路装置を示す半導体基板の部分断面図、第９図（ａ），（ｂ）は第８図に示した半導体集積回路
装置の製造方法を示す半導体基板の部分断面図、第10図は第６図に示した気相成長膜を堆積する際の反応
ガス流量と堆積時間との関係を示すグラフ図、第11図は本発明のさらに他の実施例である半導体集積回
路装置に堆積された気相成長膜の要部拡大断面図、第12図は第11図に示した気相成長膜の厚さ方向における
ドーパント濃度を示すグラフ図、第13図（ａ），（ｂ）は第11図に示した気相成長膜を備
える半導体集積回路装置の製造工程を示す半導体基板の
要部拡大断面図、第14図は第11図に示した気相成長膜を堆積する際のドー
パントガス流量と堆積時間との関係を示すグラフ図であ
る。 1a〜1c……半導体基板、２……MNOSメモリセル、3a〜3c
……拡散層、4a,4b……ゲート酸化膜、５……窒化膜
（気相成長膜）、5a,5c,15a,17a……特性層、5b……特
性層（電荷捕獲準位層）、15b……特性層（捕獲準位
層）、17b……特性層（抵抗値制御層）、6a,6b……ゲー
ト電極、7a,7b……層間絶縁膜、8a〜8d……コンタクト
ホール、9a……メタル配線、10……フィールドー酸化
膜、11……チャネルストッパ、12……レジスト膜、13…
…MOSトランジスタ、14……ポリSi配線、15……層間絶
縁膜（気相成長膜）、16……保護膜、17……ドープトポ
リSi配線（気相成長膜）。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０１Ｌ 29/792 (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 29/788 - 29/792 H01L 21/8247 H01L 27/04 H01L 21/31 H01L 21/822

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板上に気相成長膜を堆積する際、
反応ガスの流量比を時間的に変化させる半導体集積回路
装置の製造方法であって、前記気相成長膜が前記半導体
基板上に構成された所定の集積回路を形成するためのド
ープト多結晶シリコン膜であり、前記反応ガスがドーパ
ントガスであることを特徴とする半導体集積回路装置の
製造方法。
【請求項２】半導体基板上の所定の集積回路を構成する
ドープト多結晶シリコン膜の少なくとも一部に抵抗値を
設定するための抵抗値制御層を形成したことを特徴とす
る請求項１の半導体集積回路装置の製造方法によって得
られる半導体集積回路装置。