KR100315018B1 - 디램디바이스의전하저장전극형성방법 - Google Patents
디램디바이스의전하저장전극형성방법 Download PDFInfo
- Publication number
- KR100315018B1 KR100315018B1 KR1019980025788A KR19980025788A KR100315018B1 KR 100315018 B1 KR100315018 B1 KR 100315018B1 KR 1019980025788 A KR1019980025788 A KR 1019980025788A KR 19980025788 A KR19980025788 A KR 19980025788A KR 100315018 B1 KR100315018 B1 KR 100315018B1
- Authority
- KR
- South Korea
- Prior art keywords
- amorphous silicon
- silicon layer
- gas
- forming
- charge storage
- Prior art date
Links
- 238000003860 storage Methods 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims abstract description 25
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 65
- 239000010410 layer Substances 0.000 claims abstract description 63
- 230000008021 deposition Effects 0.000 claims abstract description 21
- 239000011229 interlayer Substances 0.000 claims abstract description 16
- 239000012159 carrier gas Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 239000007789 gas Substances 0.000 claims description 34
- 239000012535 impurity Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910007264 Si2H6 Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 단시간에 단순한 공정으로 전하 저장 전극을 형성하는 디램 디바이스의 전하 저장 전극 형성방법을 개시한다. 개시된 본 발명은 모스 트랜지스터가 구비된 반도체 기판 상에 모스 트랜지스터의 소정 부분을 노출시키는 콘택홀을 포함하는 층간 절연막을 형성하는 단계와, 상기 노출된 모스 트랜지스터 부분과 콘택되도록 비정질 실리콘층을 형성하는 단계와, 상기 비정질 실리콘층의 소정 부분을 패터닝하는 단계 및 상기 층간 절연막 상의 비정질 실리콘층 상에 요철부를 형성하는 단계를 포함하며, 상기 비정질 실리콘층의 증착시, N2 및 He 캐리어 가스를 주입하는 것을 특징으로 한다.
Description
본 발명은 디램 디바이스의 전하 저장 전극 형성방법에 관한 것으로, 보다 구체적으로는, 단시간에 단순한 공정으로 전하 저장 전극을 형성하는 디램 디바이스의 전하 저장 전극 형성방법에 관한 것이다.
현재의 디램 디바이스는 큰 용량을 얻기 위하여, 전하 저장 전극의 면적을증대시키는데 주력하고 있다. 이와같이 표면적을 증대시키기 위한 방법으로 종래에는 더블 스택(double stack) 구조, 코어 산화막을 이용한 실린더(cylinder) 구조, 또는 실린더 구조에 반구형 실리콘 물질(hemisphere silicon grain: 이하 HSG 물질)을 도포하여 표면적을 증대시키는 구조가 제안되었다.
그중 실린더 구조의 전하 저장 전극에 HSG 물질을 도포하는 구조가 가장 전하 저장 전극의 표면적을 넓힐 수 있다. 하지만, 상기 구조는 제조공정이 매우 복잡하고, 인접하는 전하 저장 전극과 브리지(bridge)가 발생될 소지가 높다.
따라서, 종래에는 단순한 공정으로도 표면적을 증대시킬 수 있도록, 도 1과 같이 단순한 스택 구조가 제안되었다.
즉, 도 1a에 도시된 바와 같이, 모스 트랜지스터(도시되지 않음)가 구비된 반도체 기판(1) 상에 층간 절연막(2)을 증착한다음, 모스 트랜지스터의 접합 영역(1a)이 노출되도록 층간 절연막(2)을 식각하여 콘택홀을 형성한다.
그후, 노출된 접합 영역(1a)과 콘택되도록 전하 저장 전극용 비정질 실리콘층(3)을 저온 기상 증착방식으로 증착한다. 이때, 비정질 실리콘층(3)은 520℃의 온도 및 1 Torr 이하의 압력에서 SiH4가스 또는 Si2H6가스를 주입하여 형성된다.
도 1b에 도시된 바와 같이, 비정질 실리콘층(3)을 전하 저장 전극의 형태로 패터닝한다음, 결과물 표면에 표면적 증대용 HSG 물질(4)을 증착한다. 이때, HSG 물질(4)은 비정질 실리콘층 표면에만 증착되는 성질을 가지므로, 층간 절연막(3)의 표면에는 증착되지 않는다. 따라서, 패터닝된 비정질 실리콘층(3)에는 HSG 물질(4)에 의하여 표면 돌기가 발생되므로, 전하 저장 전극(5)의 표면적이 증대된다.
그러나, 상기한 종래 기술에 따르면 다음과 같은 문제점이 있다.
즉, 상기와 같이 전하 저장 전극의 형태를 갖추기 위하여는 비정질 실리콘층(3)을 적어도 1㎛ 이상으로 증착하여야 한다. 그러나, 상기한 비정질 실리콘층(3)은 종래기술과 같은 조건으로 형성하면, 증착 속도가 15Å/min에 불과하므로, 1㎛ 정도의 두께를 얻기 위하여는 약 10시간 가까이의 시간이 요구된다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로, 비정질 실리콘층의 증착 속도를 개선하여, 전하 저장 전극을 형성하는 시간을 단축시킬 수 있는 디램 디바이스의 전하 저장 전극 형성방법을 제공하는 것이다.
도 1a 및 도 1b는 종래의 디램 디바이스의 전하 저장 전극의 형성방법을 설명하기 위한 도면.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 디램 디바이스의 전하 저장 전극의 형성방법을 설명하기 위한 도면.
도 3a 내지 도 3c는 본 발명의 다른 실시예에 따른 디램 디바이스의 전하 저장 전극의 형성방법을 설명하기 위한 도면.
(도면의 주요 부분에 대한 부호의 설명)
10,20 : 기판 11,21 : 층간 절연막
12,22,23 : 비정질 실리콘층 13,24 : HSG
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, 모스 트랜지스터가 구비된 반도체 기판 상에 모스 트랜지스터의 소정 부분을 노출시키는 콘택홀을 포함하는 층간 절연막을 형성하는 단계와, 상기 노출된 모스 트랜지스터 부분과 콘택되도록 비정질 실리콘층을 형성하는 단계와, 상기 비정질 실리콘층의 소정 부분을 패터닝하는 단계 및 상기 층간 절연막 상의 비정질 실리콘층 상에 요철부를 형성하는 단계를 포함하며, 상기 비정질 실리콘층의 증착시, N2및 He 캐리어 가스를 주입하는 것을 특징으로 한다.
본 발명에 의하면, 디램 디바이스에서 전하 저장 전극용 비정질 실리콘막을형성하는 공정시, 반응로의 온도를 500 내지 550℃로 하고, 압력을 1 Torr 이하로 한 다음, SiH4가스와 Si2H6가스를 메인 가스로 이용하고, 비정질 실리콘막이 빠른 증착 속도로 증착되도록 하기 위하여, N2또는 He 캐리어 가스를 소정량 만큼 주입한다. 이에따라, 비정질 실리콘막의 증착 속도가 크게 개선되어, 제조 공정 시간이 감축된다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 2a 및 도 2b는 본 발명에 따른 디램 디바이스의 전하 저장 전극 형성방법을 설명하기 위한 단면도이다.
본 발명의 실시예는, 도 2a에 도시된 바와같이, 모스 트랜지스터(도시되지 않음)가 구비된 반도체기판(10)상에 층간절연막(11)을 증착한다음, 모스트랜지스터의 접합영역(10a)이 노출되도록 층간절연막(11)을 식각하여 콘택홀(H)을 형성한다.
그다음, 노출된 접합 영역(10a)과 콘택되도록 전하 저장 전극용 비정질 실리콘층(12)을 다음과 같은 방식으로 형성한다. 이때, 비정질 실리콘층은 불순물이 도핑되지 않은 층 또는 불순물이 도핑된 층이 모두 선택될 수 있으며, 예를들어, 불순물이 도핑되지 않은 비정질을 형성할 경우에는, 비정질 실리콘을 형성하는 반응로의 온도를 550℃ 이하, 예를들어, 500 내지 550℃로 하고, 압력은 1 Torr 이하, 예를들어, 0.1 내지 1 Torr로 유지시킨다. 그리고나서, 반응로내에 메인 가스로서, SiH4가스와 Si2H6가스를 각각 500sccm 이하, 바람직하게는 300 내지 500 sccm 정도를 주입하면서, 빠른 증착 속도를 갖게하기 위하여, N2또는 He 캐리어 가스를 1000sccm 이상, 바람직하게는 1000 내지 2000sccm 정도를 주입한다.
또한, 불순물이 도핑된 비정질 실리콘층을 형성하기 위하여는 상기 증착시, N2가스 또는 SiH4가스에 희석된 PH3가스를 도펀트 가스로 하여 400sccm 이하로 분사한다. 여기서, 불순물이 도핑되지 않은 비정질 실리콘층을 형성하면, 증착후, 불순물을 별도로 이온주입한다.
이어서, 비정질 실리콘층(12)을 전하 저장 전극의 크기로 패터닝한다. 이어서, 비정질 실리콘층(12) 표면에 발생되는 자연 산화막을 산화물을 제거하는 통상의 용액인 BOE 용액 또는 HF 증기등에 의하여 제거하여 준다. 그후, HSG용 시드(seed)를 형성하기 위하여, 반응로 내부를 10-3Torr 이하의 압력으로 유지시킨다음, SiH4가스 또는 Si2H6가스를 소정 유량만큼 주입한다. 그리고나서, 반응로 내부의 압력을 10-4torr 이하의 압력 예를들어, 10-7Torr로 하고, 온도를 500 내지 620℃ 정도로 유지한다음, 어닐링을 실시한다. 그러면, 비정질 실리콘층(12) 표면에 HSG(13)가 형성되어, 표면에 요철부를 갖는 전하 저장 전극(14)이 완성된다.
여기서, 표 1은 종래의 방식에 따른 비정질 실리콘층과 본 실시예에 따른 비정질 실리콘층을 비교하여 나타낸 표이다.
(표 1)
| 온도 | 압력 | SiH4(sccm) | Si2H6(sccm) | PH3(sccm) | N2(sccm) | 두께(Å) | 불순물(P)농도(E20) | 증착시간(min) | 증착속도(Å/min) | |
| 종래 | 520 | 1 | 1000 | - | 59 | 700 | 1.5 | 56.8 | 12.32 | |
| 본 발명 | 520 | 0.7 | 350 | 400 | 0 | 1700 | 1069 | - | 5 | 214 |
| 350 | 400 | 200 | 1977 | 0.31 | 14 | 114.21 | ||||
| 350 | 400 | 300 | 1941 | 0.55 | 14 | 138.64 | ||||
| 350 | 400 | 500 | 6307 | 1.17 | 60 | 105.12 |
상기 표에 의하면 종래의 증착 속도보다 본 발명에의 증착속도가 현저히 증가하였음을 알 수 있다.
도 3a 내지 도 3c는 본 발명의 다른 실시예를 설명하기 위한 것으로, 먼저, 도 3a에 도시된 바와같이, 모스 트랜지스터(도시되지 않음)가 구비된 반도체 기판(20) 상에 층간 절연막(21)을 증착한다음, 모스 트랜지스터의 접합 영역(20a)이 노출되도록 층간 절연막(21)을 식각하여 콘택홀(H2)을 형성한다.
그다음, 노출된 접합 영역(20a)과 콘택되도록 제 1 비정질 실리콘층(22)을 상기 실시예 1과 동일하게 상기 결과물을 충분히 매립시킬 정도로 형성한다. 이때, 비정질 실리콘층은 불순물이 도핑되지 않도록 형성할 수도 있고, 또는 불순물이 도핑될 수도 있다. 불순물이 도핑되지 않을 경우에는, 비정질 실리콘을 형성하는 반응로 온도를 500 내지 550℃로 하고, 압력은 0.1 내지 3 Torr 이하로 유지시킨다.
이어서, 반응로내에 메인 가스로서, SiH4가스와 Si2H6가스를 각각 500sccm 이하, 바람직하게는 300 내지 500 sccm 정도를 주입하면서, 빠른 증착 속도를 갖게하기 위하여, N2또는 He 캐리어 가스를 1000sccm 이상, 바람직하게는 1000 내지 2000sccm 정도를 주입한다.
또한, 불순물이 도핑된 비정질 실리콘층을 형성하기 위하여는 상기 증착시,N2가스 또는 SiH4가스에 희석된 PH3가스를 도펀트 가스로 하여 400sccm 이하로 분사한다. 여기서, 불순물이 도핑되지 않은 비정질 실리콘층을 형성하면, 증착후, 불순물을 별도로 이온주입한다.
그다음, 도 3b에 도시된 바와 같이, 제 1 비정질 실리콘층(22)을 상기 층간 절연막(21) 표면이 노출될때까지 에치백 또는 화학적 기계적 연마(chemical mechanical polishing)하여, 상기 제 1 비정질 실리콘층(22)을 콘택홀(H2)내에 매립시킨다음, 매립된 제 1 비정질 실리콘층(22) 표면에 발생되는 자연 산화막을 BOE 용액 또는 HF 증기등에 의하여 제거하여 준다.
이어서, 도 3c에서와 같이, 콘택홀내의 제 1 비정질 실리콘층(22)과 콘택되도록 제 2 비정질 실리콘층(23)을 제 1 비정질 실리콘층(22)과 동일한 방식으로 증착한다. 이때, 제 2 비정질 실리콘층(23)은 불순물이 포함되지 않을 수도 있고, 또는 포함될 수도 있다.
그다음, 상기 제 2 비정질 실리콘층(23)을 전하 저장 전극의 형태로 패터닝한다음, 반응로 내부를 10-3Torr 이하의 압력으로 유지시킨다음, HSG용 시드(seed)로서, SiH4가스 또는 Si2H6가스를 30sccm 이하로 제 2 비정질 실리콘층(23)상에 주입한다.
이어서, 반응로 내부의 압력을 10-4torr 이하의 압력 예를들어, 10-7Torr로 하고, 온도를 500 내지 620℃ 정도로 유지한다음, 어닐링을 실시하여, 제 2 비정질실리콘층(23) 표면에 HSG(24)을 형성하므로써, 전하 저장 전극(25)을 완성한다.
이때, 상기 제 1 비정질 실리콘층(22)과 제 2 비정질 실리콘층(23)이 모두 불순물이 도핑되지 않은 경우에는 각각의 비정질 실리콘층의 증착후, 약 750℃ 정도의 온도에서 포클 이온(PoCl3) 또는 PH3가스를 도핑하거나, 또는 P를 포함하는 이온을 주입한다.
또는 제 1 비정질 실리콘층(22)은 불순물이 포함되지 않으며, 제 2 비정질 실리콘층(23)은 불순물이 포함되었을 경우, 별도의 불순물 이온 주입 공정없이 열처리에 의하여, 제 2 비정질 실리콘층(23)에 포함된 불순물들을 제 1 비정질 실리콘층(22)으로 외방확산되므로써 제 1 비정질 실리콘층(22)의 전도성을 개선한다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 디램 디바이스에서 전하 저장 전극용 비정질 실리콘막을 형성하는 공정시, 반응로의 온도를 500 내지 550℃로 하고, 압력을 1 Torr 이하로 한 다음, SiH4가스와 Si2H6가스를 메인 가스로 이용하고, 비정질 실리콘막이 빠른 증착 속도로 증착되도록 하기 위하여, N2또는 He 캐리어 가스를 소정량 만큼 주입하므로써 비정질 실리콘막의 증착 속도가 크게 개선되어, 제조 공정 시간이 감축된다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (9)
- 모스 트랜지스터가 구비된 반도체 기판 상에 모스 트랜지스터의 소정 부분을 노출시키는 콘택홀을 포함하는 층간 절연막을 형성하는 단계;상기 노출된 모스 트랜지스터 부분과 콘택되도록 비정질 실리콘층을 형성하되, 상기 비정질 실리콘층은 550℃ 이하의 온도와 1 Torr 이하의 압력 및 메인가스인 SiH4가스와 Si2H6가스, 및 N2또는 He 캐리어 가스를 주입하여 형성하는 단계;상기 비정질 실리콘층의 소정 부분을 패터닝하는 단계; 및상기 충간 절연막상의 비정질실리콘층상에 요철부를 형성하는 단계를 포함하는 것을 특징으로 하는 디램 디바이스의 전하 저장 전극 형성방법.
- 제 1 항에 있어서, 상기 비정질 실리콘층의 증착온도는 500 내지 550℃ 인 것을 특징으로 하는 디램 디바이스의 전하 저장 전극 형성방법.
- 제 1 항에 있어서, 상기 비정질 실리콘층의 증착시 압력은 0.1내지 1 Torr인 것을 특징으로 하는 디램 디바이스의 전하 저장 전극 형성방법.
- 제 1 항에 있어서, 상기 SiH4가스와 Si2H6가스는 각각 300 내지 500sccm 로 주입하는 것을 특징으로 하는 디램 디바이스의 전하 저장 전극 형성방법.
- 제 1 항에 있어서, 상기 층간 절연막 상부의 비정질 실리콘층 상부에 요철을 형성하는 단계는, 압력을 10-3 Torr 이하의 압력에서 실리콘 시드용 물질을 주입하는 단계; 상기 압력을 더 낮추어서 어닐링하여, 요철부를 형성하는 단계를 포함하는 것을 특징으로 디램 디바이스의 전하 저장 전극 형성방법.
- 제 5 항에 있어서, 상기 실리콘 시드용 물질은 SiH4가스 또는 Si2H6가스인 것을 특징으로 하는 디램 디바이스의 전하 저장 전극 형성방법.
- 제 5 항에 있어서, 상기 어닐링 단계시 압력은 약 10-7Torr 정도인 것을 특징으로 하는 디램 디바이스의 전하 저장 전극 형성방법.
- 제 6항에 있어서, 상기 어닐링 단계시 온도는 500 내지 620℃ 인 것을 특징으로 하는 디램 디바이스의 전하 저장 전극 형성방법.
- 제 1 항에 있어서, 상기 비정질 실리콘층은 불순물이 도핑된 비정질 실리콘 또는 불순물이 포함되지 않은 비정질 실리콘층인 것을 특징으로 하는 디램 디바이스의 전하 저장 전극 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025788A KR100315018B1 (ko) | 1998-06-30 | 1998-06-30 | 디램디바이스의전하저장전극형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025788A KR100315018B1 (ko) | 1998-06-30 | 1998-06-30 | 디램디바이스의전하저장전극형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000004356A KR20000004356A (ko) | 2000-01-25 |
| KR100315018B1 true KR100315018B1 (ko) | 2002-09-04 |
Family
ID=19542176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980025788A KR100315018B1 (ko) | 1998-06-30 | 1998-06-30 | 디램디바이스의전하저장전극형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100315018B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100394235B1 (ko) * | 2000-12-12 | 2003-08-06 | 현 석 조 | 다층 구조의 도광판 방식 표시판 및 이의 구동장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629222A (ja) * | 1992-07-09 | 1994-02-04 | Nippondenso Co Ltd | 半導体装置の製造方法 |
| JPH09199497A (ja) * | 1996-01-22 | 1997-07-31 | Nippon Steel Corp | ＳｉＣの熱酸化膜の改善方法 |
-
1998
- 1998-06-30 KR KR1019980025788A patent/KR100315018B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629222A (ja) * | 1992-07-09 | 1994-02-04 | Nippondenso Co Ltd | 半導体装置の製造方法 |
| JPH09199497A (ja) * | 1996-01-22 | 1997-07-31 | Nippon Steel Corp | ＳｉＣの熱酸化膜の改善方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100394235B1 (ko) * | 2000-12-12 | 2003-08-06 | 현 석 조 | 다층 구조의 도광판 방식 표시판 및 이의 구동장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000004356A (ko) | 2000-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100207444B1 (ko) | 반도체 장치의 고유전막/전극 및 그 제조방법 | |
| KR100282413B1 (ko) | 아산화질소 가스를 이용한 박막 형성 방법 | |
| KR100401503B1 (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| US5518946A (en) | Process for fabricating capacitors in dynamic RAM | |
| US20030029839A1 (en) | Method of reducing wet etch rate of silicon nitride | |
| JP2863198B2 (ja) | 半導体集積回路装置の製造方法およびそれによって得られる半導体集積回路装置 | |
| KR100315018B1 (ko) | 디램디바이스의전하저장전극형성방법 | |
| US5646061A (en) | Two-layer polysilicon process for forming a stacked DRAM capacitor with improved doping uniformity and a controllable shallow junction contact | |
| KR100315016B1 (ko) | 디램디바이스의전하저장전극형성방법 | |
| JP2004072065A (ja) | 半導体素子のコンデンサ製造方法 | |
| KR100426492B1 (ko) | 반도체소자의전하저장전극형성방법 | |
| JP2004179281A (ja) | 半導体集積回路の製造方法 | |
| KR950011644B1 (ko) | 표면적이 증대된 전하저장전극 제조방법 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| KR100377171B1 (ko) | 반구형 실리콘을 이용한 반도체 소자의 캐패시터 형성방법 | |
| KR19980055759A (ko) | 폴리실리콘층 형성 방법 | |
| KR100390901B1 (ko) | 에스램 소자의 트랜지스터 제조방법 | |
| KR100504434B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| US6218243B1 (en) | Method of fabricating a DRAM capacitor | |
| KR100713901B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JPH0344068A (ja) | 半導体装置の製造方法 | |
| KR100356479B1 (ko) | 플래시 메모리 셀 제조 방법 | |
| KR100335328B1 (ko) | 반도체장치 제조방법 | |
| KR970000975B1 (ko) | 캐패시터의 저장전극 제조방법 | |
| KR100505452B1 (ko) | 반도체 소자의 캐패시터 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |