KR100335328B1 - 반도체장치 제조방법 - Google Patents
반도체장치 제조방법 Download PDFInfo
- Publication number
- KR100335328B1 KR100335328B1 KR1020000010193A KR20000010193A KR100335328B1 KR 100335328 B1 KR100335328 B1 KR 100335328B1 KR 1020000010193 A KR1020000010193 A KR 1020000010193A KR 20000010193 A KR20000010193 A KR 20000010193A KR 100335328 B1 KR100335328 B1 KR 100335328B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- dopant
- flow rate
- gas
- silicon
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 34
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 59
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 55
- 239000010703 silicon Substances 0.000 claims abstract description 55
- 239000002019 doping agent Substances 0.000 claims abstract description 53
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 23
- 239000010408 film Substances 0.000 claims description 154
- 239000003990 capacitor Substances 0.000 claims description 26
- 238000009792 diffusion process Methods 0.000 claims description 19
- 239000010410 layer Substances 0.000 claims description 15
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 11
- 239000011229 interlayer Substances 0.000 claims description 11
- 229910052698 phosphorus Inorganic materials 0.000 claims description 11
- 239000011574 phosphorus Substances 0.000 claims description 11
- 239000010409 thin film Substances 0.000 claims description 10
- 230000005012 migration Effects 0.000 claims description 8
- 238000013508 migration Methods 0.000 claims description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 229910000077 silane Inorganic materials 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 239000007789 gas Substances 0.000 description 39
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
실리콘산화막과 접촉하는 도프트실리콘막을 성장시킬 때, 먼저, 목적으로 하는 도펀트농도용보다 높은 가스유량을 사용하여 막을 성장시키고, 약간의 시간이 경과한 후에, 상기 유량이 목적으로 하는 도펀트농도용의 유량으로 점차 감소된 후, 필요한 두께로 막을 성장시킨다.
Description
본 발명은 반도체장치 및 그 제조방법에 관한 것으로서, 보다 상세하게는, 실리콘산화막과 접하도록 형성된 도프트실리콘막을 갖는 반도체장치 및 그 제조방법에 관한 것이다.
반도체장치 제조공정에 있어서, 도프트실리콘막이 형성되는 여러가지 공정단계들이 있다.
이는, 예컨대 DRAM에서, 게이트전극, 비트라인, 스택캐패시터등의 부분에서 널리 사용된다.
이 도프트실리콘막은 단층전극 또는 금속실리사이드막 조합한 적층전극으로서 사용된다.
종래에는, 이러한 도프트실리콘막은, 일반적으로, 저압CVD공정을 사용하여 불순물을 의도적으로 도핑시키지 않은 언드프트폴리실리콘막을 성장시킨 후, 옥시삼염화인등의 불순물중에서 열처리를 수행하여 소위 고상확산 또는 이온주입을 실시하여, 이온을 주입함으로써 제조된다.
한편, 언드프트폴리실리콘막을 형성하는 것 대신에, 배치형 저압CVD를 사용하여 초기부터 도펀트를 포함하는 실리콘막을 형성하는 것도 가능하며, 이 경우에, 600℃등의 온도에서의 폴리실리콘상은 막두께의 균일성과 불순물농도가 매우 불량하기 때문에, 일반적으로 사용되는 방법은 600℃이하의 온도를 사용하여 비정질실리콘막이 형성된다.
비정질실리콘으로 막을 형성하는 경우, 막의 형성후에 800℃이상의 온도를 인가하여 결정화를 일으켜, 도전체를 형성한다.
언드프트실리콘막의 형성 후에 불순물을 주입하는 전자의 방법과 도프트실리콘막을 형성하는 방법을 비교하면, 언드프트실리콘막에 불순물을 주입하는 전자의 방법에서는, 불순물이 표면으로부터 주입되고, 반면, 도프트실리콘막의 경우에는, 도핑공정이 수행되면서 막이 형성된다.
최근, 반도체 제조공정이 점점 복잡해짐에 따라, 공정단계를 감소시키기 위해서, 시작부터 도프트실리콘막을 형성하는 방법이 주로 사용되는 방법이 되었다.
최근, 각종 전자소자의 집적정도가 증가함에 따라, 예컨대, 고집적도를 갖는 DRAM의 제조에 있어서, 이러한 종류의 디바이스에 요구되는 용량전극에서의 축적전하용량을 확보하기 위해서 제안된 하나의 방법은, Applied Physics Letters, Vo1. 61(1992) 159-161에 나타내진 바와 같이, 스택캐패시커전극상에 미세한 표면요철을 갖는 HSG(Hemispherical Grained)폴리실리콘막을 형성하는 것이다.
용량전극상에 이러한 종류의 HSG폴리실리콘막을 형성하는 경우에, 이미 패터닝되어 용량전극을 형성한 인도핑 비정질실리콘막상의 자연산화막을 희석플루오르화수소산을 사용하여 제거한 후, 물로 수세한다.
다음에, 자연산화막의 재형성을 방지하기 위해서, 400℃이하의 저온으로 열처리를 수행하고, 고진공이 유지된 오븐에서 570∼580℃의 온도로 다시 열처리한다.
다음에, 이 온도에서 10∼20sccm의 유량으로 SiH4가스 또는 Si2H6가스를 오븐내에 주입하여, 인도핑 비정질실리콘막상에 HSG씨드를 형성한 후, 가스주입을 정지하여, 수분간 열처리(포스트어닐링)를 수행한다.
이 공정을 수행함으로써, 인도핑 비정질실리콘막의 표면상에 HSG폴리실리콘막이 형성된다.
이하, 도 4a 내지 도 4c 및 도 5a 내지 도 5c를 참조하여, 종래기술에 따른 인도핑 실리콘막을 사용하는 DRAM제조공정을 설명한다.
p형 실리콘기판(301)의 소자분리영역상에 필드산화막(302)이 형성된다.
게이트산화막과 게이트산화막상에 워드라인으로서 제공되는 게이트전극(303)을 형성한 후, 이온주입등을 수행하여, 용량용 확산층(304)과 비트라인용 확산층(305)을 형성한다.
다음에, CVD(화학적기상증착)를 사용하여 실리콘산화절연막(306)을 증착한 후, 비트라인이 형성된다.
또한, 실리콘산화절연막(308)을 증착한 후, 포토레지스트(미도시)를 마스크로 사용하여, n형 확산영역(304)의 표면을 노출시키는 콘택홀(309)을 형성한다.(도 4a 참조)
다음에, 가스로서, 예컨대, PH3, SiH4, 또는 N2를 사용하는 LPCVD를 이용하여, 인도핑 비정질실리콘막(310)을 600∼700㎚의 두께로 증착한다.(도 4b 참조)
목적으로 하는 인농도가 1E20atoms/㎤인 경우에, 이 막성장은, SiH4가스의유량은 1600sccm, PH3가스의 유량은 30∼35sccm, 압력은 0.7∼0.8Torr이고, 가스유량은 선장공정시간내에서 거의 일정하게 유지되는 조건에서 수행된다.
성장중의 가스시퀀스에 관해서는, 특개평9-69521호 공보에 나타내진 바와 같이, SiH4가스를 먼저 주입하고 나서 PH3가스를 주입하는 것이 가능하고, 또한, 이 가스들을 동시에 주입하는 것도 가능하다.
어느 경우에서도, 막내의 농도를 변화시킬 필요가 없다면, PH3가스의 유량은 성장중에서 거의 일정하게 유지된다.
다음에, 포토레지스트막이 인가되고, 노광 및 현상되어, 패터닝된다.(도 4c 참조)
다음에, 포토레지스트막(311)을 마스크로 사용하여, 인도핑실리콘막(310)상에 드라이에칭을 수행하여 스택캐패시터전극(312)을 형성한다.(도 5a 참조)
최종적으로, 희석플루오르화수소산을 사용하여 상기 막의 표면상의 자연산화막을 제거하고 HSG처리를 수행하여, 인도핑실리콘막의 표면에 요철을 형성하여, 하부캐패시터전극을 완성한다.(도 5b 참조)
그러나, 상술한 막성장방법에서, 막성장의 초기단계에서는 인이 주입되지 않기 때문에, 하부실리콘산화막과의 경계에서 인농도가 낮은 현상이 발생한다.
HSG처리단계이외에서는, 막성장 후에 열처리가 수행되기 때문에, 계면에서의 저농도는 상부로부터의 확산에 의해 평균화되어, 문제가 되지 않는다.
그러나, HSG전극이 형성될 때, 비정질상태네서 처리가 수행되기 때문에, 아래와 같은 문제점이 발생한다.
특히, HSG는 실리콘원자의 마이그레이션이기 때문에, 이 마이그레이션을 저해하는 인의 농도가 낮을 수록, 마이그레이션의 속도는 증가한다.
따라서, 계면부근의 인도핑실리콘막은 고속 마이그레이션을 나타낸다.
즉, 전처리공정에서의 부착물이 전극간의 하부실리콘산화막의 씨딩을 방해하는 경우에, 도 5c에 도시된 바와 같이, 계면영역에서의 실리콘원자의 마이그레이션속도가 높기 때문에, 전극들이 결합되어, 쇼트를 일으킬 수 있다.
따라서, 본 발명의 목적은, 상술한 종래기술의 문제점을 해결하기 위한 것으로, 하부실리콘산화막과 도프트실리콘막간의 상(phase) 또는 계면에서 실리콘원자의 마이그레이션을 감소시키는 반도체장치 및 반도체장치 제조방법을 제공하는 것이다.
도 1a 내지 도 1c는 본 발명에 따른 반도체장치 제조방법의 공정단면도이다.
도 2a 및 도 2b는 본 발명에 따른 반도체장치 제조방법의 공정단면도이다.
도 3은 본 발명에 따른 막성장가스 시퀀스를 나타내는 도면이다.
도 4a 내지 도 4c는 종래기술에 따른 반도체장치 제조방법의 공정단면도이다.
도 5a 내지 도 5c는 종래기술에 따른 반도체장치 제조방법의 공정단면도이다.
※도면의 주요부분에 대한 부호의 설명
101 : p형실리콘기판 102 : 필드산화막
103 : 게이트전극 104 : 캐패시터확산층
105 : 비트라인확산층 106,108 : 층간절연막
107 : 비트라인 109 : 콘택홀
110 : 인도핑실리콘막 111 : 포토레지스트막
112 : 스택캐패시터전극 113 : HSG
120 : 게이트산화막
상술한 목적을 달성하기 위해서, 본 발명은 기본적으로 다음의 기술적개념들을 갖는다. 본 발명의 제 1 면은 실리콘산화막과 접하도록 형성되는 도프트실리콘막을 갖는 반도체장치 제조방법으로서, 이 방법은, 상기 실리콘산화막의 인터페이스에 상기 도프트실리콘막을 형성할 때 인가되는 목적으로 하는 막성장조건의 도펀트농도보다 높은 도펀트농도를 갖는 도펀트가스유량으로 상기 도프트실리콘막을 성장시키는 단계와, 상기 목적으로 하는 도펀드농도를 위한 조건을 실현시키는 유량까지 도펀트가스의 유량을 점차로 감소시키면서 막을 성장시키는 단계와, 그리고상기 목적으로 하는 도펀트농도의 막형성조건으로 막을 성장시키는 단계를 구비하는 방법이며, 본 발명의 제 2 면은, 기판상에, 적어도, 용량용 확산층과, 그의 주요상면과 상기 용량용 확산층의 표면을 연결하는 비아홀을 가지며 실리콘산화막으로 이루어진 층간절연막과, 그리고 상기 층간절연막의 주요상면과 상기 비아홀내에 형성되고 도프트실리콘막으로 이루어진 스택캐패시터전극을 구비하고, 상기 산화실리콘층간절연막의 주요상면과 상기 실리콘도프트스택캐패시터전극의 저면사이에 형성된 상부는 적어도 2개의 실리콘박막을 구비하며, 각 박막들은 각각 서로 다른 도핑조건을 갖는 반도체장치이다.
이하, 첨부도면을 참조하여 본 발명에 따른 반도체장치 제조방법의 바람직한 실시예를 설명한다.
상술한 바와 같이, 본 발명의 바람직한 실시예중의 하나는 실리콘산화막과 접하도록 형성된 도프트실리콘막을 갖는 반도체장치 제조방법으로서, 이 방법은, 실리콘산화막의 인터페이스에 도프트실리콘막을 형성할 때 인가되는 목적으로 하는 막형성조건의 도펀트농도보다 높은 도펀트농도를 갖는 도펀트가스유량으로 도프트실리콘막을 성장시키는 단계와, 목적으로 하는 도펀드농도의 조건을 실현시키는 유량까지 도펀트가스의 유량을 점차로 감소시키면서 막을 성장시키는 단계와, 목적으로 하는 도펀트농도의 막형성조건에서 막을 성장시키는 단계를 구비한다.
상술한 바와 같이, 본 발명은, PH3의 유량을 초기부터 목적으로 하는 막형성조건에서 행해지는 것보다 높은 값으로 하여 인농도를 상승시킨다.
또한, 상술한 문제점은 계면에서만 발생하기 때문에, 소정의 시간이 경과한 후에, PH3의 유량을 정상적인 설정유량까지 감소시켜, 막의 깊이방향으로의 인농도의 균일성을 향상시킨다.
본 발명에 따른 반도체장치 제조방법의 바람직한 실시예에 있어서, 도 1a 내지 도 1c 및 도 2a 및 도 2b의 관련 공정단면도를 참조하여, 인도핑실리콘막을 사용하는 DRAM을 제조하는 경우를 설명한다.
p형실리콘기판(101)의 소자분리영역에 필드산화막(102)을 형성하고, 필드산화막으로 덮여지지 않은 실리콘기판의 일부분상에 게이트산화막(120)을 형성한다.
게이트산화막(120)과 필드산화막(102)상에 워드라인으로서도 제공되는 게이트전극(103)을 형성한 후, 이온주입등을 실시하여, 캐패시터확산층(104)과 비트라인확산층(105)을 형성한다.
다음에, CVD를 사용하여 실리콘산화절연막(106)을 형성한 후, 비트라인(107)을 형성한다.
또한, 실리콘산화절연막(108)을 증착한 후에, 포토레지스트막(미도시)을 마스크로 사용하여, n형확산층(104)의 표면을 노출시키는 콘택홀(109)을 형성한다.(도 1a 참조)
다음에, 재료로서, 예컨대, PH3, SiH4, 그리고 N2가스를 사용하는 LPCVD(저압CVD)를 사용하여 인도핑 비정질실리콘막을 형성한다.(도 1b 참조)
이 단계에서, 먼저, PH3의 유량은 목적으로 하는 인농도를 달성하는 데 요구되는 유량의 두 배인 60∼70sccm이고, 소정의 시간, 예컨대 10초가 경과한 후에, 1600sccm의 유량으로 SiH4가스를 주입하기 시작한다.
이 공정을 30초동안 지속한다.
이 공정이 수행되는 동안에, 인도핑 비정질실리콘막(110a)이 형성된다.
대략 30초가 더 경과한 후에, 대략 10초동안 PH3가스의 유량을 점차로 30∼35sccm까지 감소시키고(이 기간동안에 성장된 인도핑실리콘막을 인도핑실리콘막(110b)라고 한다), PH3가스의 유량이 안정화된 후에, 추가로 인도핑실리콘막(110c)이 600∼700㎚두께로 성장된다. 이 막성장을 위한 가스시퀀스는 도 3에 도시된 바와 같다.
이 공정에서, 인도핑비정질실리콘막(110a)의 두께는 5㎚미만인 것이 바람직하고, 인도핑비정질실리콘막(110b)의 두께는 5㎚미만인 것이 바람직하다.
다음에, 포토레지스트막이 도포되고, 노광 및 현상되어 패터닝된다.(도 1c 참조)
다음에, 포토레지스트막(111)을 마스크로 사용하여, 인도핑실리콘막을 드라이에칭하여 스택캐패시터전극(112)을 형성한다.(도 2a 참조)
마지막으로, 희석플루오르화수소산을 사용하여 막표면의 자연산화막을 제거하고, HSG처리를 수행하여, 인도핑실리콘막의 표면에 요철(HSG:113)을 형성함으로써, 하부용량전극을 완성한다.(도 2b 참조)
본 발명은, 게이트전극, 비트배선, DRAM의 상부전극등의 실리콘산화막에 접하여 형성되는 도프트실리콘막이 사용되는 막형성공정에 필요한 변경을 가하여 사용될 수 있다.
또한, 상술한 실시예는 도펀트가스로서 인가스(PH3)등의 인함유가스에 관해서만 설명하였지만, 본 발명은 이에 한정되지 않고, 예컨대, 비소나 붕소를 포함하는 가스를 사용하는 것도 가능하다.
상술한 바와 같이, 본 발명에 따른 반도체장치 제조방법에 있어서, 도프트실리콘막은 저압CVD공정에 의해서 성장되는 것이 바람직하다.
또한, 본 발명에 있어서, 막형성가스로서 사용되는 가스는 실란가스가 바람직하고, 도펀트가스로서 사용되는 가스는 인, 붕소, 또는 비소중의 하나를 포함하는 가스인 것이 바람직하다.
한편, 본 발명에 따른 반도체장치 제조방법에 있어서, 목적으로 하는 도펀트농도를 위한 조건의 막형성단계에서 사용되는 것보다 높은 도펀트가스유량으로 막을 형성하는 단계에서, 도펀트가스는 막성장가스가 주입되기 전에 막성장대기중으로 주입된다.
또한, 본 발명에 따른 반도체장치 제조방법에 있어서, 목적으로 하는 도펀트농도를 위한 조건의 막형성단계에서 사용되는 것보다 높은 도펀트가스유량으로 막을 형성하는 단계에서, 도펀트가스의 유량은 목적으로 하는 도펀트농도를 위한 막형성조건에서 사용되는 유량의 적어도 2배이다.
또한, 본 발명에 따른 반도체장치 제조방법에 있어서, 목적으로 하는 도펀트농도를 위한 조건의 막형성단계에서 사용되는 것보다 높은 도펀트가스유량으로 막을 형성하는 단계에서 형성된 도프트실리콘막의 두께는 5㎚이하이다.
상술한 바와 같이, 본 발명의 방법에 의해 생산된 반도체장치는, 기판상에, 적어도, 용량용 확산층과, 그의 주요상면과 용량용 확산층의 표면을 연결하는 비아홀을 가지며 실리콘산화막으로 이루어진 층간절연막과, 그리고 층간절연막의 주요상면과 비아홀내에 형성되고 도프트실리콘막으로 이루어진 스택캐패시터전극을 구비하고, 산화실리콘층간절연막의 주요상면과 실리콘도프트스택캐패시터전극의 저면사이에 형성된 상부는 적어도 2개의 실리콘박막을 구비하며, 각 박막들은 각각 서로 다른 도핑조건을 갖는 것을 특징으로 한다.
본 발명에 따른 반도체장치는, 60∼70sccm의 도펀트가스유량으로 형성되며 층간절연막의 주요상면에 직접적으로 접하는 제 1 도프트실리콘박막과, 60∼70sccm에서 30∼35sccm으로 점차 감소된 도펀트가스유량으로 형성되며 스택캐패시터전극의 저면에 직접적으로 접하는 제 2 도프트실리콘박막을 구비하는 것을 특징으로 한다.
본 발명에 따르면, 하부실리콘산화막과 인도핑실리콘막간의 계면에서의 저농도영역이 없기 때문에, HSG전극형성시의 실리콘마이그레이션에의한 쇼트발생을 대폭적으로 억제한다.
또한, 다른 공정에서, 예컨대, 확산층과 다소 접촉하더라도, 확산층으로부터 플러그로 인이 확산되는 것을 억제할 수 있다.
Claims (11)
- 실리콘산화막과 접하도록 형성되는 도프트실리콘막을 갖는 반도체장치 제조방법에 있어서:상기 실리콘산화막의 인터페이스에 상기 도프트실리콘막을 형성할 때 인가되는 목적으로 하는 막성장조건의 도펀트농도보다 높은 도펀트농도를 갖는 도펀트가스유량으로 상기 도프트실리콘막을 성장시키는 단계와;상기 목적으로 하는 도펀드농도를 위한 조건을 실현시키는 유량까지 도펀트가스의 유량을 점차로 감소시키면서 막을 성장시키는 단계와; 그리고상기 목적으로 하는 도펀트농도의 막형성조건으로 막을 성장시키는 단계를 구비하는 반도체장치 제조방법.
- 제 1 항에 있어서, 상기 도프트실리콘막은 저압CVD공정에 의해서 성장되는 것을 특징으로 하는 반도체장치 제조방법.
- 제 1 항에 있어서, 막형성가스로서 사용되는 가스는 실란가스이고, 도펀트가스로서 사용되는 가스는 인, 붕소, 또는 비소를 포함하는 가스인 것을 특징으로 하는 반도체장치 제조방법.
- 제 1 항에 있어서, 상기 목적으로 하는 도펀트농도를 위한 조건의 막형성단계에서 사용되는 것보다 높은 도펀트가스의 유량으로 막을 성장시키는 단계에서, 도펀트가스는 막성장가스가 주입되기 전에 막성장대기중으로 주입되는 것을 특징으로 하는 반도체장치 제조방법.
- 제 1 항에 있어서, 상기 목적으로 하는 도펀트농도를 위한 조건의 막형성단계에서 사용되는 것보다 높은 도펀트가스의 유량으로 막을 성장시키는 단계에서, 상기 도펀트가스의 유량은 상기 목적으로 하는 도펀트농도를 위한 막형성조건에서 사용되는 유량의 적어도 2배인 것을 특징으로 하는 반도체장치 제조방법.
- 제 1 항에 있어서, 상기 목적으로 하는 도펀트농도를 위한 조건의위한 조건의서 사용되는 것보다 높은 도펀트가스의 유량으로 막을 성장시키는 단계에서, 상기 도프트실리콘막의 두께는 5㎚이하인 것을 특징으로 하는 반도체장치 제조방법.
- 제 1 항에 있어서, 상기 도펀트가스의 유량으로 막을 형성하는 단계에서 형성된 도프트실리콘막의 전체두께는 600∼700㎚인 것을 특징으로 하는 반도체장치 제조방법.
- 제 1 항에 있어서, 상기 도프트실리콘막에 의해 반도체장치의 캐패시터의 용량전극이 형성되는 것을 특징으로 하는 반도체장치 제조방법.
- 제 8 항에 있어서, 상기 방법은, 상기 용량전극표면상에 실리콘원자의 마이그레이션에 의해 형성된 미세한 요철을 형성하는 단계를 추가로 구비하는 것을 특징으로 하는 반도체장치 제조방법.
- 기판상에, 적어도, 용량용 확산층과, 그의 주요상면과 상기 용량용 확산층의 표면을 연결하는 비아홀을 가지며 실리콘산화막으로 이루어진 층간절연막과, 그리고 상기 층간절연막의 주요상면과 상기 비아홀내에 형성되고 도프트실리콘막으로 이루어진 스택캐패시터전극을 구비하고, 상기 산화실리콘층간절연막의 주요상면과 상기 실리콘도프트스택캐패시터전극의 저면사이에 형성된 상부는 적어도 2개의 실리콘박막을 구비하며, 각 박막들은 각각 서로 다른 도핑조건을 갖는 반도체장치.
- 제 10 항에 있어서, 60∼70sccm의 도펀트가스유량으로 형성되며 상기 층간절연막의 주요상면에 직접적으로 접하는 제 1 도프트실리콘박막과, 60∼70sccm에서 30∼35sccm으로 점차 감소된 도펀트가스유량으로 형성되며 상기 스택캐패시터전극의 상기 저면에 직접적으로 접하는 제 2 도프트실리콘박막을 구비하는 것을 특징으로 하는 반도체장치 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-070724 | 1999-03-16 | ||
| JP07072499A JP3233217B2 (ja) | 1999-03-16 | 1999-03-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000071396A KR20000071396A (ko) | 2000-11-25 |
| KR100335328B1 true KR100335328B1 (ko) | 2002-05-06 |
Family
ID=13439793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000010193A KR100335328B1 (ko) | 1999-03-16 | 2000-02-29 | 반도체장치 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3233217B2 (ko) |
| KR (1) | KR100335328B1 (ko) |
| GB (1) | GB2353403B (ko) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63255972A (ja) * | 1987-04-14 | 1988-10-24 | Toshiba Corp | 半導体装置の製造方法 |
| US5208479A (en) * | 1992-05-15 | 1993-05-04 | Micron Technology, Inc. | Method of increasing capacitance of polycrystalline silicon devices by surface roughening and polycrystalline silicon devices |
| US5877052A (en) * | 1998-06-11 | 1999-03-02 | Vanguard International Semiconductor Corporation | Resolution of hemispherical grained silicon peeling and row-disturb problems for dynamic random access memory, stacked capacitor structures |
-
1999
- 1999-03-16 JP JP07072499A patent/JP3233217B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-29 KR KR1020000010193A patent/KR100335328B1/ko not_active IP Right Cessation
- 2000-03-16 GB GB0006371A patent/GB2353403B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000269456A (ja) | 2000-09-29 |
| GB0006371D0 (en) | 2000-05-03 |
| JP3233217B2 (ja) | 2001-11-26 |
| GB2353403A (en) | 2001-02-21 |
| GB2353403B (en) | 2001-07-18 |
| KR20000071396A (ko) | 2000-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7238613B2 (en) | Diffusion-enhanced crystallization of amorphous materials to improve surface roughness | |
| US6699752B2 (en) | Formation of conductive rugged silicon | |
| KR0131743B1 (ko) | 디램셀의 저장전극 형성방법 | |
| KR100338848B1 (ko) | Ｈｓｇ 형상을 가진 반도체 장치의 제조방법 | |
| KR20000035373A (ko) | 용량소자 형성방법 | |
| KR100335328B1 (ko) | 반도체장치 제조방법 | |
| KR100423908B1 (ko) | 반구형 실리콘막들의 밀도 및 균일도 향상 방법 | |
| KR100416376B1 (ko) | 메모리 소자의 제조 방법 | |
| KR100372640B1 (ko) | 선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법 | |
| JPH03234051A (ja) | 容量素子の製造方法 | |
| KR100315018B1 (ko) | 디램디바이스의전하저장전극형성방법 | |
| KR100474538B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR100377171B1 (ko) | 반구형 실리콘을 이용한 반도체 소자의 캐패시터 형성방법 | |
| KR0136916B1 (ko) | 반도체소자의 제조방법 | |
| KR100268124B1 (ko) | 반도체 소자의 전하저장전극 제조방법 | |
| KR970000975B1 (ko) | 캐패시터의 저장전극 제조방법 | |
| KR950011644B1 (ko) | 표면적이 증대된 전하저장전극 제조방법 | |
| KR100354278B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100494127B1 (ko) | 반도체소자의 플러그 형성방법 | |
| KR100327570B1 (ko) | 반도체소자의 플러그라인 제조방법 | |
| KR20000043619A (ko) | 반도체장치의 제조방법 | |
| KR20050104229A (ko) | 반도체 소자의 제조방법 | |
| KR20030000838A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20040096341A (ko) | 반도체 소자의 제조방법 | |
| KR20030049568A (ko) | 도전 플러그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |