JP3233217B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3233217B2 JP3233217B2 JP07072499A JP7072499A JP3233217B2 JP 3233217 B2 JP3233217 B2 JP 3233217B2 JP 07072499 A JP07072499 A JP 07072499A JP 7072499 A JP7072499 A JP 7072499A JP 3233217 B2 JP3233217 B2 JP 3233217B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- gas
- impurity concentration
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にシリコン酸化膜に接して形成されるド
ープトシリコン膜を有する半導体装置の製造方法に関す
るものである。
方法に関し、特にシリコン酸化膜に接して形成されるド
ープトシリコン膜を有する半導体装置の製造方法に関す
るものである。
【０００２】
【従来の技術】半導体装置の製造工程において、不純物
を含んだシリコン膜の形成工程は多岐に及んでいる。例
えばＤＲＡＭ（ダイナミック・ランダム・アクサス・メ
モリ）ではゲート電極、ビット配線、スタックト・キャ
パシタ等広範囲に用いられており、これらの不純物を含
んだシリコン膜は単層の電極として、あるいは金属シリ
サイド膜との積層膜の電極として用いられている。これ
ら不純物を含んだシリコン膜の形成は従来より、いくつ
かの方法がある。特に代表的なものとして減圧ＣＶＤ法
により不純物を意図的にドーピングしないアンドープト
多結晶シリコン膜を成長した後、オキシ三塩化リン等の
不純物中で熱処理をして固層拡散する方法や、イオン注
入技術を用いて不純物を打ち込む方法がある。あるいは
アンドープト多結晶シリコン膜ではなく、減圧ＣＶＤ法
にてそのまま不純物を含んだシリコン膜を通常のバッチ
式の減圧ＣＶＤ装置を用いて形成する場合、多結晶相の
ような温度（６００℃以上）では膜厚や不純物濃度のウ
ェーハ間の均一性が非常に悪いため、非晶質シリコンが
成膜される温度（６００℃以下）で形成する方法が一般
的である。非晶質シリコンにて成膜する場合、８００℃
以上の熱が成膜した後加わることによって結晶化し、導
電体となる。前者のアンドープトシリコン膜成膜後に不
純物を導入する方法とドープトシリコン膜を成膜する方
法を比較すると、アンドープトシリコン膜に不純物を導
入する方法は、不純物の導入が表面から行われ、ドープ
トシリコン膜はドーピングを行ないながら成膜するとい
う点で異なる。
を含んだシリコン膜の形成工程は多岐に及んでいる。例
えばＤＲＡＭ（ダイナミック・ランダム・アクサス・メ
モリ）ではゲート電極、ビット配線、スタックト・キャ
パシタ等広範囲に用いられており、これらの不純物を含
んだシリコン膜は単層の電極として、あるいは金属シリ
サイド膜との積層膜の電極として用いられている。これ
ら不純物を含んだシリコン膜の形成は従来より、いくつ
かの方法がある。特に代表的なものとして減圧ＣＶＤ法
により不純物を意図的にドーピングしないアンドープト
多結晶シリコン膜を成長した後、オキシ三塩化リン等の
不純物中で熱処理をして固層拡散する方法や、イオン注
入技術を用いて不純物を打ち込む方法がある。あるいは
アンドープト多結晶シリコン膜ではなく、減圧ＣＶＤ法
にてそのまま不純物を含んだシリコン膜を通常のバッチ
式の減圧ＣＶＤ装置を用いて形成する場合、多結晶相の
ような温度（６００℃以上）では膜厚や不純物濃度のウ
ェーハ間の均一性が非常に悪いため、非晶質シリコンが
成膜される温度（６００℃以下）で形成する方法が一般
的である。非晶質シリコンにて成膜する場合、８００℃
以上の熱が成膜した後加わることによって結晶化し、導
電体となる。前者のアンドープトシリコン膜成膜後に不
純物を導入する方法とドープトシリコン膜を成膜する方
法を比較すると、アンドープトシリコン膜に不純物を導
入する方法は、不純物の導入が表面から行われ、ドープ
トシリコン膜はドーピングを行ないながら成膜するとい
う点で異なる。
【０００３】近年の益々煩雑になっている半導体製造工
程においては、工程数を少しでも減少させる目的で、ド
ープトシリコン膜を形成する方法が主流になりつつあ
る。
程においては、工程数を少しでも減少させる目的で、ド
ープトシリコン膜を形成する方法が主流になりつつあ
る。
【０００４】また近年における半導体装置の各種素子の
高集積化、例えばＤＲＡＭの高集積化に伴って必要とな
る容量電極における蓄積電荷容量確保の手段として、例
えばＡｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ
Ｖｏｌ．６１（１９９２）１５９−１６１に示される
ように、表面に微細な凹凸を有するＨＳＧ（Ｈｅｍｉｓ
ｐｈｅｒｉｃａｌ Ｇｒａｉｎｅｄ）ポリシリコン膜を
スタック容量電極上に形成することが提案されている。
高集積化、例えばＤＲＡＭの高集積化に伴って必要とな
る容量電極における蓄積電荷容量確保の手段として、例
えばＡｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ
Ｖｏｌ．６１（１９９２）１５９−１６１に示される
ように、表面に微細な凹凸を有するＨＳＧ（Ｈｅｍｉｓ
ｐｈｅｒｉｃａｌ Ｇｒａｉｎｅｄ）ポリシリコン膜を
スタック容量電極上に形成することが提案されている。
【０００５】このＨＳＧポリシリコン膜を容量電極の表
面に形成する場合には、例えば、あらかじめ容量電極形
状にパターニングされたリンドープアモルファスシリコ
ン膜の表面上の自然酸化膜を希弗酸により除去した後、
これを水洗し、続いて自然酸化膜の再成長が起こらない
ように４００℃以下の低温で、しかもあらかじめ超高真
空雰囲気に保たれた炉内において５７０〜５８０℃の温
度まで超高真空雰囲気にて加熱する。その後、この温度
でＳｉＨ4、又はＳｉ2Ｈ6ガスを１０〜２０ＳＣＣＭの
流量で数分間炉内に導入し、リンドープアモルファスシ
リコン膜上にＨＳＧの核形成（核付け）を行い、更にガ
ス導入を停止して数分間熱処理（ポストアニール）す
る。この処理によりリンドープアモルファスシリコン膜
の表面上にＨＳＧポリシリコン膜が形成される。
面に形成する場合には、例えば、あらかじめ容量電極形
状にパターニングされたリンドープアモルファスシリコ
ン膜の表面上の自然酸化膜を希弗酸により除去した後、
これを水洗し、続いて自然酸化膜の再成長が起こらない
ように４００℃以下の低温で、しかもあらかじめ超高真
空雰囲気に保たれた炉内において５７０〜５８０℃の温
度まで超高真空雰囲気にて加熱する。その後、この温度
でＳｉＨ4、又はＳｉ2Ｈ6ガスを１０〜２０ＳＣＣＭの
流量で数分間炉内に導入し、リンドープアモルファスシ
リコン膜上にＨＳＧの核形成（核付け）を行い、更にガ
ス導入を停止して数分間熱処理（ポストアニール）す
る。この処理によりリンドープアモルファスシリコン膜
の表面上にＨＳＧポリシリコン膜が形成される。
【０００６】以下に従来のリンープシリコン膜を用いた
ＤＲＡＭの製造方法について図４及び図５を参照して説
明する。
ＤＲＡＭの製造方法について図４及び図５を参照して説
明する。
【０００７】Ｐ型シリコン基板３０１の表面の素子分離
領域にフィールド酸化膜３０２を形成し、フィールド酸
化膜で覆われていないシリコン基板上にゲート酸化膜を
形成する。ゲート酸化膜上及びフィールド酸化膜上に、
ワード線を兼ねるゲート電極３０３を形成した後、イオ
ン注入法等により、容量用拡散層３０４及びビット線用
拡散層３０５を形成する。次にＣＶＤ（Chemical Vapor
Deposition：化学気相成長）法により酸化シリコン系
の絶縁膜３０６を堆積した後、ビット線３０７を形成す
る。更にシリコン酸化膜系の絶縁膜３０８を堆積した
後、フォトレジスト膜（図示せず）をマスクとしてｎ型
拡散層３０４の表面を露出させるコンタクトホール３０
９を開口する（図４（ａ））。
領域にフィールド酸化膜３０２を形成し、フィールド酸
化膜で覆われていないシリコン基板上にゲート酸化膜を
形成する。ゲート酸化膜上及びフィールド酸化膜上に、
ワード線を兼ねるゲート電極３０３を形成した後、イオ
ン注入法等により、容量用拡散層３０４及びビット線用
拡散層３０５を形成する。次にＣＶＤ（Chemical Vapor
Deposition：化学気相成長）法により酸化シリコン系
の絶縁膜３０６を堆積した後、ビット線３０７を形成す
る。更にシリコン酸化膜系の絶縁膜３０８を堆積した
後、フォトレジスト膜（図示せず）をマスクとしてｎ型
拡散層３０４の表面を露出させるコンタクトホール３０
９を開口する（図４（ａ））。
【０００８】次に、例えばＰＨ3、ＳｉＨ4及びＮ2の混
合ガスを原料とするＬＰＣＶＤ（LowPressure CVD：減
圧気相成長）法により、リンドープアモルファスシリコ
ン膜３１０を６００〜７００ｎｍ程度堆積する（図４
（ｂ））。この時の成膜条件は、目的とするリン濃度を
１Ｅ２０ａｔｏｍｓ／ｃｍ3とするとＳｉＨ4ガス１６０
０ｓｃｃｍ、ＰＨ3ガス３０〜３５ｓｃｃｍ、成膜圧力
０．７〜０．８Ｔｏｒｒであり、ガス流量は成膜時間内
ほぼ一定である。成膜時のガスシーケンスに関しては、
特開平９−６９５２１号公報に示されるようなＳｉＨ4
ガスを先に流してからＰＨ3ガスを流し始める方法でも
同時に流し始める場合のどちらでも良い。どちらにして
もＰＨ3ガスの流量は濃度を膜中で変える必要がない限
りは成膜中ほぼ一定である。
合ガスを原料とするＬＰＣＶＤ（LowPressure CVD：減
圧気相成長）法により、リンドープアモルファスシリコ
ン膜３１０を６００〜７００ｎｍ程度堆積する（図４
（ｂ））。この時の成膜条件は、目的とするリン濃度を
１Ｅ２０ａｔｏｍｓ／ｃｍ3とするとＳｉＨ4ガス１６０
０ｓｃｃｍ、ＰＨ3ガス３０〜３５ｓｃｃｍ、成膜圧力
０．７〜０．８Ｔｏｒｒであり、ガス流量は成膜時間内
ほぼ一定である。成膜時のガスシーケンスに関しては、
特開平９−６９５２１号公報に示されるようなＳｉＨ4
ガスを先に流してからＰＨ3ガスを流し始める方法でも
同時に流し始める場合のどちらでも良い。どちらにして
もＰＨ3ガスの流量は濃度を膜中で変える必要がない限
りは成膜中ほぼ一定である。
【０００９】次にフォトレジスト膜を塗布して露光・現
像しパターニングを行う（図４（ｃ））。
像しパターニングを行う（図４（ｃ））。
【００１０】次にフォトレジスト３１１をマスクとして
リンドープシリコン膜３１０をスタック容量電極３１２
形状にドライエッチングを行う（図５（ａ））。
リンドープシリコン膜３１０をスタック容量電極３１２
形状にドライエッチングを行う（図５（ａ））。
【００１１】最後に希弗酸溶液によって膜表面の自然酸
化膜除去後、ＨＳＧ化を行ってリンドープトシリコン膜
表面を凹凸化（ＳＨＧ３１３）して下部電極を完成させ
る（図５（ｂ））。
化膜除去後、ＨＳＧ化を行ってリンドープトシリコン膜
表面を凹凸化（ＳＨＧ３１３）して下部電極を完成させ
る（図５（ｂ））。
【００１２】
【発明が解決しようとする課題】しかしながら上記の成
膜方法では、成膜初期の段階ではリンが取り込まれにく
いため、下地シリコン酸化膜との界面付近においてリン
濃度が低くなるという現象が起こる。ＨＳＧ工程以外の
場合は成膜後に熱処理がかかるためにその界面付近の低
濃度部は上部より拡散されて平均化され問題とはならな
いが、ＨＳＧ電極を形成する場合にはアモルファス状態
で処理が行われるため以下のようなことが起こる。
膜方法では、成膜初期の段階ではリンが取り込まれにく
いため、下地シリコン酸化膜との界面付近においてリン
濃度が低くなるという現象が起こる。ＨＳＧ工程以外の
場合は成膜後に熱処理がかかるためにその界面付近の低
濃度部は上部より拡散されて平均化され問題とはならな
いが、ＨＳＧ電極を形成する場合にはアモルファス状態
で処理が行われるため以下のようなことが起こる。
【００１３】ＨＳＧはシリコン原子のマイグレーション
であるため、マイグレーションを阻害するリンの濃度が
低いほどその速度も増大する。従って、界面付近のリン
ドープシリコン膜はマイグレーション速度が大きくな
る。つまり、前処理の際の付着物等により電極間の下地
シリコン酸化膜上の選択性が崩れて核付けがされた場
合、図５（ｃ）のように界面付近のシリコン原子のマイ
グレーション速度が大きいために電極間がつながり、シ
ョートを起こす可能性がある。
であるため、マイグレーションを阻害するリンの濃度が
低いほどその速度も増大する。従って、界面付近のリン
ドープシリコン膜はマイグレーション速度が大きくな
る。つまり、前処理の際の付着物等により電極間の下地
シリコン酸化膜上の選択性が崩れて核付けがされた場
合、図５（ｃ）のように界面付近のシリコン原子のマイ
グレーション速度が大きいために電極間がつながり、シ
ョートを起こす可能性がある。
【００１４】従って本発明の解決すべき課題は、下地シ
リコン酸化膜−ドープシリコン膜界面におけるシリコン
原子のマイグレーションを抑えることである。
リコン酸化膜−ドープシリコン膜界面におけるシリコン
原子のマイグレーションを抑えることである。
【００１５】
【課題を解決するための手段】上述の課題を解決するた
めに本発明では、成膜初期においてＰＨ3ガスの流量を
通常の目的とする成膜条件の流量よりも高くすることで
リン濃度を上げている。さらに上述の課題は界面のみで
あるため一定時間経過後には徐々にＰＨ3流量を設定流
量まで減少させ、膜中の深さ方向のでのリン濃度均一性
を向上させている。
めに本発明では、成膜初期においてＰＨ3ガスの流量を
通常の目的とする成膜条件の流量よりも高くすることで
リン濃度を上げている。さらに上述の課題は界面のみで
あるため一定時間経過後には徐々にＰＨ3流量を設定流
量まで減少させ、膜中の深さ方向のでのリン濃度均一性
を向上させている。
【００１６】即ち本発明は、シリコン酸化膜と接して形
成されるドープトシリコン膜を有する半導体装置の製造
方法において、該ドープトシリコン膜を、目的とする不
純物濃度成膜条件よりも不純物ガスを高い流量により成
膜する工程と、目的とする不純物濃度成膜条件まで不純
物ガスを徐々に減少させながら成膜する工程と、目的と
する不純物濃度成膜条件で成膜する工程とを含み、
（１）前記目的とする不純物濃度成膜条件よりも不純物
ガスを高い流量により成膜する工程においては、成膜ガ
スよりも不純物ガスの方を先に成膜雰囲気中に導入す
る、（２）前記目的とする不純物濃度成膜条件よりも不
純物ガスを高い流量により成膜するドープトシリコン膜
厚が５ｎｍ以下である、又は（３）前記目的とする不純
物濃度成膜条件よりも不純物ガスを高い流量により成膜
する工程においては、成膜ガスよりも不純物ガスの方を
先に成膜雰囲気中に導入し、且つ該工程により成膜する
ドープトシリコン膜厚が５ｎｍ以下であることを特徴と
する半導体装置の製造方法に関するものである。
成されるドープトシリコン膜を有する半導体装置の製造
方法において、該ドープトシリコン膜を、目的とする不
純物濃度成膜条件よりも不純物ガスを高い流量により成
膜する工程と、目的とする不純物濃度成膜条件まで不純
物ガスを徐々に減少させながら成膜する工程と、目的と
する不純物濃度成膜条件で成膜する工程とを含み、
（１）前記目的とする不純物濃度成膜条件よりも不純物
ガスを高い流量により成膜する工程においては、成膜ガ
スよりも不純物ガスの方を先に成膜雰囲気中に導入す
る、（２）前記目的とする不純物濃度成膜条件よりも不
純物ガスを高い流量により成膜するドープトシリコン膜
厚が５ｎｍ以下である、又は（３）前記目的とする不純
物濃度成膜条件よりも不純物ガスを高い流量により成膜
する工程においては、成膜ガスよりも不純物ガスの方を
先に成膜雰囲気中に導入し、且つ該工程により成膜する
ドープトシリコン膜厚が５ｎｍ以下であることを特徴と
する半導体装置の製造方法に関するものである。
【００１７】
【実施例】実施例１ 以下に本発明のリンドープシリコン膜を用いたＤＲＡＭ
の製造方法について図１及び図２の工程断面図を参照し
て説明する。
の製造方法について図１及び図２の工程断面図を参照し
て説明する。
【００１８】Ｐ型シリコン基板１０１の表面の素子分離
領域にフィールド酸化膜１０２を形成し、フィールド酸
化膜で覆われていないシリコン基板上にゲート酸化膜を
形成する。ゲート酸化膜上及びフィールド酸化膜上に、
ワード線を兼ねるゲート電極１０３を形成した後、イオ
ン注入法等により、容量用拡散層１０４及びビット線用
拡散層１０５を形成する。次にＣＶＤ法により酸化シリ
コン系の絶縁膜１０６を堆積した後、ビット線１０７を
形成する。更にシリコン酸化膜系の絶縁膜１０８を堆積
した後、フォトレジスト膜（図示せず）をマスクとして
ｎ型拡散層１０４５の表面を露出させるコンタクトホー
ル１０９を開口する（図１（ａ））。
領域にフィールド酸化膜１０２を形成し、フィールド酸
化膜で覆われていないシリコン基板上にゲート酸化膜を
形成する。ゲート酸化膜上及びフィールド酸化膜上に、
ワード線を兼ねるゲート電極１０３を形成した後、イオ
ン注入法等により、容量用拡散層１０４及びビット線用
拡散層１０５を形成する。次にＣＶＤ法により酸化シリ
コン系の絶縁膜１０６を堆積した後、ビット線１０７を
形成する。更にシリコン酸化膜系の絶縁膜１０８を堆積
した後、フォトレジスト膜（図示せず）をマスクとして
ｎ型拡散層１０４５の表面を露出させるコンタクトホー
ル１０９を開口する（図１（ａ））。
【００１９】次に、例えばＰＨ3、ＳｉＨ4及びＮ2の混
合ガスを原料とするＬＰＣＶＤ法により、リンドープア
モルファスシリコン膜１１０ａを６００〜７００ｎｍ程
度堆積する（図１（ｂ））。この時のＰＨ3流量は目的
とするリン濃度に用いる条件の倍である６０〜７０ｓｃ
ｃｍとする。一定時間、たとえば、１０秒程度経過後に
ＳｉＨ4ガスを１６００ｓｃｃｍ流し始める。更に３０
秒程度経過後にＰＨ3ガスの流量を徐々に３０〜３５ｓ
ｃｃｍまで減少させていき（その間に成膜される膜をリ
ンドープトシリコン膜１１０ｂと呼ぶ）、そのまま積算
６００〜７００ｎｍ程度までリンドープトシリコン膜１
１０ｃを堆積する。成膜時のガスシーケンスを図３に示
す。
合ガスを原料とするＬＰＣＶＤ法により、リンドープア
モルファスシリコン膜１１０ａを６００〜７００ｎｍ程
度堆積する（図１（ｂ））。この時のＰＨ3流量は目的
とするリン濃度に用いる条件の倍である６０〜７０ｓｃ
ｃｍとする。一定時間、たとえば、１０秒程度経過後に
ＳｉＨ4ガスを１６００ｓｃｃｍ流し始める。更に３０
秒程度経過後にＰＨ3ガスの流量を徐々に３０〜３５ｓ
ｃｃｍまで減少させていき（その間に成膜される膜をリ
ンドープトシリコン膜１１０ｂと呼ぶ）、そのまま積算
６００〜７００ｎｍ程度までリンドープトシリコン膜１
１０ｃを堆積する。成膜時のガスシーケンスを図３に示
す。
【００２０】次にフォトレジスト膜を塗布して露光・現
像しパターニングを行う（図１（ｃ））。
像しパターニングを行う（図１（ｃ））。
【００２１】次にフォトレジスト１１１をマスクとして
リンドープトシリコン膜をスタック容量電極１１２の形
状にドライエッチングを行う（図２（ａ））。
リンドープトシリコン膜をスタック容量電極１１２の形
状にドライエッチングを行う（図２（ａ））。
【００２２】最後に希弗酸溶液によって膜表面の自然酸
化膜除去後ＨＳＧ化を行ってリンドープトシリコン膜表
面を凹凸化（ＨＳＧ１１３）して下部電極を完成させる
（図２（ｂ））。
化膜除去後ＨＳＧ化を行ってリンドープトシリコン膜表
面を凹凸化（ＨＳＧ１１３）して下部電極を完成させる
（図２（ｂ））。
【００２３】本発明はゲート電極、ビット配線、ＤＲＡ
Ｍの上部電極などのシリコン酸化膜に接して形成される
ドープトシリコン膜を用いる工程に同様に用いることが
可能である。又、上記の説明では不純物ガスとしてフォ
スフィンガス（ＰＨ3）などの燐を含むガスについての
み説明したが、その他、砒素やボロンを含むガスを使用
することも可能である。
Ｍの上部電極などのシリコン酸化膜に接して形成される
ドープトシリコン膜を用いる工程に同様に用いることが
可能である。又、上記の説明では不純物ガスとしてフォ
スフィンガス（ＰＨ3）などの燐を含むガスについての
み説明したが、その他、砒素やボロンを含むガスを使用
することも可能である。
【００２４】
【発明の効果】本発明を用いることにより、下地シリコ
ン酸化膜−リンドープトシリコン膜界面における低濃度
領域がなくなるため、ＨＳＧ電極形成時のシリコンマイ
グレーションによるショートを大幅に抑制することが可
能である。また他工程においても拡散層と接続する場合
などは多少ながらも拡散層からプラグへのリンの拡散を
抑制することができる。
ン酸化膜−リンドープトシリコン膜界面における低濃度
領域がなくなるため、ＨＳＧ電極形成時のシリコンマイ
グレーションによるショートを大幅に抑制することが可
能である。また他工程においても拡散層と接続する場合
などは多少ながらも拡散層からプラグへのリンの拡散を
抑制することができる。
【図１】本発明の製造工程の断面模式図である。
【図２】本発明の製造工程の断面模式図である。
【図３】本発明の成膜ガスシーケンスである。
【図４】従来の製造工程の断面模式図である。
【図５】従来の製造工程の断面模式図である。
１０１，３０１ Ｐ型シリコン基板 １０２，３０２ フィールド酸化膜 １０３，３０３ ゲート電極 １０４，３０４ 容量用拡散層 １０５，３０５ ビット線用拡散層 １０６，１０８，３０６，３０８ 層間絶縁膜 １０７，３０８ ビット線 １０９，３０９ コンタクトホール １１０，３１０ リンドープトシリコン膜 １１１，３１１ フォトレジスト
Claims (8)
- 【請求項１】 シリコン酸化膜と接して形成されるドー
プトシリコン膜を有する半導体装置の製造方法におい
て、該ドープトシリコン膜を、シリコン酸化膜界面で目
的とする不純物濃度成膜条件よりも不純物ガスを高い流
量により成膜する工程と、目的とする不純物濃度成膜条
件まで不純物ガスを徐々に減少させながら成膜する工程
と、目的とする不純物濃度成膜条件で成膜する工程とを
含み、前記目的とする不純物濃度成膜条件よりも不純物
ガスを高い流量により成膜する工程においては、成膜ガ
スよりも不純物ガスの方を先に成膜雰囲気中に導入する
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 シリコン酸化膜と接して形成されるドー
プトシリコン膜を有する半導体装置の製造方法におい
て、該ドープトシリコン膜を、シリコン酸化膜界面で目
的とする不純物濃度成膜条件よりも不純物ガスを高い流
量により成膜する工程と、目的とする不純物濃度成膜条
件まで不純物ガスを徐々に減少させながら成膜する工程
と、目的とする不純物濃度成膜条件で成膜する工程とを
含み、前記目的とする不純物濃度成膜条件よりも不純物
ガスを高い流量により成膜するドープトシリコン膜厚が
５ｎｍ以下であることを特徴とする半導体装置の製造方
法。 - 【請求項３】 シリコン酸化膜と接して形成されるドー
プトシリコン膜を有する半導体装置の製造方法におい
て、該ドープトシリコン膜を、シリコン酸化膜界面で目
的とする不純物濃度成膜条件よりも不純物ガスを高い流
量により成膜する工程と、目的とする不純物濃度成膜条
件まで不純物ガスを徐々に減少させながら成膜する工程
と、目的とする不純物濃度成膜条件で成膜する工程とを
含み、前記目的とする不純物濃度成膜条件よりも不純物
ガスを高い流量により成膜する工程においては、成膜ガ
スよりも不純物ガスの方を先に成膜雰囲気中に導入し、
且つ該工程により成膜するドープトシリコン膜厚が５ｎ
ｍ以下であることを特徴とする半導体装置の製造方法。 - 【請求項４】 減圧ＣＶＤで前記ドープトシリコン膜を
成長することを特徴とする請求項１から３のいずれか１
項に記載の半導体装置の製造方法。 - 【請求項５】 成膜ガス及び不純物ガスとしてそれぞれ
シランガス及び、燐、ボロンまたは砒素を含むガスを使
用することを特徴とする請求項１から４のいずれか１項
に記載の半導体装置の製造方法。 - 【請求項６】 前記目的とする不純物濃度成膜条件より
も不純物ガスを高い流量により成膜する工程において、
不純物ガス流量は目的とする不純物濃度成膜条件の少な
くとも２倍以上であることを特徴とする請求項１から５
のいずれか１項に記載の半導体装置の製造方法。 - 【請求項７】 前記ドープトシリコン膜が半導体装置
のキャパシタ部の容量電極を構成するものである請求項
１から６のいずれか１項に記載の半導体装置の製造方
法。 - 【請求項８】 前記容量電極表面にシリコン原子のマイ
グレーションによる微小な凹凸を形成する工程を有する
請求項７に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07072499A JP3233217B2 (ja) | 1999-03-16 | 1999-03-16 | 半導体装置の製造方法 |
| KR1020000010193A KR100335328B1 (ko) | 1999-03-16 | 2000-02-29 | 반도체장치 제조방법 |
| GB0006371A GB2353403B (en) | 1999-03-16 | 2000-03-16 | Method for manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07072499A JP3233217B2 (ja) | 1999-03-16 | 1999-03-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000269456A JP2000269456A (ja) | 2000-09-29 |
| JP3233217B2 true JP3233217B2 (ja) | 2001-11-26 |
Family
ID=13439793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07072499A Expired - Fee Related JP3233217B2 (ja) | 1999-03-16 | 1999-03-16 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3233217B2 (ja) |
| KR (1) | KR100335328B1 (ja) |
| GB (1) | GB2353403B (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63255972A (ja) * | 1987-04-14 | 1988-10-24 | Toshiba Corp | 半導体装置の製造方法 |
| US5208479A (en) * | 1992-05-15 | 1993-05-04 | Micron Technology, Inc. | Method of increasing capacitance of polycrystalline silicon devices by surface roughening and polycrystalline silicon devices |
| US5877052A (en) * | 1998-06-11 | 1999-03-02 | Vanguard International Semiconductor Corporation | Resolution of hemispherical grained silicon peeling and row-disturb problems for dynamic random access memory, stacked capacitor structures |
-
1999
- 1999-03-16 JP JP07072499A patent/JP3233217B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-29 KR KR1020000010193A patent/KR100335328B1/ko not_active IP Right Cessation
- 2000-03-16 GB GB0006371A patent/GB2353403B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000269456A (ja) | 2000-09-29 |
| GB0006371D0 (en) | 2000-05-03 |
| GB2353403B (en) | 2001-07-18 |
| GB2353403A (en) | 2001-02-21 |
| KR100335328B1 (ko) | 2002-05-06 |
| KR20000071396A (ko) | 2000-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4873205A (en) | Method for providing silicide bridge contact between silicon regions separated by a thin dielectric | |
| US7176109B2 (en) | Method for forming raised structures by controlled selective epitaxial growth of facet using spacer | |
| KR100207444B1 (ko) | 반도체 장치의 고유전막/전극 및 그 제조방법 | |
| US20050048766A1 (en) | Method for fabricating a conductive plug in integrated circuit | |
| KR100406580B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| JP2674963B2 (ja) | Ｄｒａｍセルのキャパシター製造方法 | |
| US6221730B1 (en) | Fabrication method of semiconductor device with HSG configuration | |
| JP2830705B2 (ja) | 半導体装置の製造方法 | |
| JP2636796B2 (ja) | 半導体装置の製造方法 | |
| JPH1022467A (ja) | 半導体装置及びその製造方法 | |
| JP3233217B2 (ja) | 半導体装置の製造方法 | |
| US6403455B1 (en) | Methods of fabricating a memory device | |
| US6689668B1 (en) | Methods to improve density and uniformity of hemispherical grain silicon layers | |
| JP2836371B2 (ja) | 半導体装置の製造方法 | |
| JP3058136B2 (ja) | 半導体容量素子及びその製造方法 | |
| EP0321746B1 (en) | Method for providing bridge contact between regions separated by a thin dielectric | |
| JPH03234051A (ja) | 容量素子の製造方法 | |
| JP2814962B2 (ja) | 半導体装置の製造方法 | |
| JPH0786434A (ja) | 半導体装置の製造方法 | |
| KR100377171B1 (ko) | 반구형 실리콘을 이용한 반도체 소자의 캐패시터 형성방법 | |
| US6333531B1 (en) | Dopant control of semiconductor devices | |
| JP3439381B2 (ja) | 半導体装置の製造方法 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| JPH07130875A (ja) | 容量素子の形成方法 | |
| JPH05145060A (ja) | 半導体コンタクトホールの構造およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |