JP2814962B2

JP2814962B2 - 半導体装置の製造方法

Info

Publication number: JP2814962B2
Application number: JP7222390A
Authority: JP
Inventors: 史記相宗
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1995-08-30
Filing date: 1995-08-30
Publication date: 1998-10-27
Anticipated expiration: 2015-08-30
Also published as: JPH0969521A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特にドープト多結晶シリコン膜、あるいはド
ープト多結晶シリコン膜と金属シリサイド膜による積層
膜を配線または電極として用いた半導体装置の製造方法
に関する。

【０００２】

【従来の技術】半導体装置の製造工程において、不純物
を含んだリコン膜の形成工程は多岐に及んでいる。例え
ばＤＲＡＭ（ダイナミック・ランダム・アクサス・メモ
リ）ではゲート電極、ビット配線、スタックト・キャパ
シタ等広範囲に用いられており、これらの不純物を含ん
だシリコン膜は単層の電極として、あるいは金属シリサ
イド膜との積層膜の電極として用いられている。これら
不純物を含んだシリコン膜の形成は従来より、いくつか
の方法がある。特に代表的なものとして減圧ＣＶＤ法に
より不純物を意図的にドーピングしないアンドープト多
結晶シリコン膜を成長した後、オキシ三塩化リン等の不
純物中で熱処理をして固層拡散する方法や、イオン注入
技術を用いて不純物を打ち込む方法がある。あるいはア
ンドープト多結晶シリコン膜ではなく、減圧ＣＶＤ法に
てそのまま不純物を含んだシリコン膜を通常のバッチ式
の減圧ＣＶＤ装置を用いて形成する場合、多結晶相のシ
リコンが成膜されるような温度（６００℃以上）では膜
厚や不純物濃度のウェーハ間の均一性が非常に悪いた
め、非晶質シリコンが成膜される温度（６００℃以下）
で形成する方法が一般的である。非晶質シリコンにて成
膜する場合、８００℃以上の熱が成膜した後加わること
によって結晶化し、導電体となる。前者のアンドープト
シリコン膜に不純物を導入する方法とドープトシリコン
膜を成膜する方法を比較すると、アンドープシリコン膜
に不純物を導入する方法は、不純物の導入が表面から行
われ、ドープトシリコン膜はドーピングを行ないながら
成膜するという点で異なる。近年の益々煩雑になってい
る半導体製造工程においては、工程数を少しでも減少さ
せる目的で、ドープトシリコン膜を形成する方法が主流
になりつつある。

【０００３】以下に従来のドープトシリコン膜を用いた
ＤＲＡＭの製造方法について説明する。

【０００４】まず、図１０（ａ）に示すように、所定の
素子分離領域１１で区画された例えばＰ型シリコン基板
１０の活性領域上に７００〜９００℃程度で熱酸化を行
ないゲート酸化膜１２を形成した後、リン濃度１．５×
１０²⁰ｃｍ^-3程度のドープト非晶質シリコン膜１３を約
１００ｎｍ成膜する。続いてスパッタ法を用いてタング
ステンシリサイド膜１４を約１００ｎｍ成膜する。ここ
でタングステンシリサイド膜１４ヘリンが拡散し、ドー
プトシリコン膜中のリン濃度が低下することを補償する
目的でイオン注入技術を用いてウェーハ全面に５×１０
¹⁹ｃｍ^-2程度リンを打ち込むこともある。このとき注入
のエネルギーは３０ｋｅＶ程度で、ドープト非晶質シリ
コン膜１３とタングステンシリサイド膜１４の界面にリ
ンが到達するようにする。

【０００５】次にリソグラフィー技術とドライエッチン
グ技術を用いてタングステンシリサイド膜１４とドープ
ト非晶質シリコン膜１３の連続エッチングを行うことに
よって、図１０（ｂ）に示すように、ここでＤＲＡＭの
トランジスタのゲート電極パターン１５（ワード線パタ
ーンを兼ねる）を形成する。次に、リン又はヒ素のイオ
ン注入を行いＮ型注入層１６−１，１６−２を形成す
る。

【０００６】続いて図１０（ｃ）に示すように、層間絶
縁膜１７としてリン−ボロンを含む酸化シリコン膜（Ｂ
ＰＳＧ膜）を５００ｎｍ程度成膜し、窒素雰囲気下で熱
処理をし、表面段差を低減させる。このときの熱処理に
おいて下のドープト非晶質シリコン膜１３が結晶化して
ドープト多結晶シリコン膜１３ａとなり、ワード線を兼
ねるゲート電極が完成する。次にリソグラフィー技術と
ドライエッチング技術を用いて開口寸法３５０ｎｍのコ
ンタクト孔１８を開口する。次に再びリン濃度２×１０
²⁰ｃｍ^-3程度のドープト非晶質シリコン膜１９を１００
ｎｍ成膜し、コンタクト孔１８内部を埋め込む。この後
タングステンシリサイド膜２０を１００ｎｍ成膜し、再
び前述の条件でリンのイオンを注入する。続いてリソグ
ラフィー技術とドライエッチング技術を用いてタングス
テンシリサイド膜−ドープト非晶質シリコン膜をパター
ニングしてビット配線を形成する。次に、図１１（ａ）
に示すように、層間絶縁膜２１を形成し、熱処理による
平坦化を行ない、Ｎ型拡散層１６−２ａに達するコンタ
クト孔２２を形成し、ドープト非晶質シリコン膜２３を
堆積しパターニングし、図１１（ｂ）に示すように、キ
ャパシタ絶縁膜２５を形成し、キャパシタのプレート電
極２６を形成する。ドープト非晶質シリコン膜１９は層
間絶縁膜２１の平坦化の熱処理の際、ドープト非晶質シ
リコン膜２３は容量絶縁膜形成工程の際、必然的に加わ
る熱によって結晶化し、ドープト多結晶シリコン膜１９
ａ，スタック電極２４となる。

【０００７】

【発明が解決しようとする課題】以上のような従来技術
を用いたＤＲＡＭの製造工程、特にドープトシリコン膜
を用いた工程に関して、以下に示すような不具合点があ
った。

【０００８】まずゲート電極を形成する工程でドープト
シリコン膜中の不純物が必要な部分から不必要な部分に
拡散してしまうといった問題であった。即ちドープトシ
リコン膜中の不純物が、後の工程にて必然的に加わる熱
処理によってタングステンシリサイド膜中に拡散した
り、ドープトシリコン膜−ゲート絶縁膜界面に偏析して
しまったりするという問題である。

【０００９】タングステンシリサイドは不純物の固溶度
が大きく、このためドープトシリコン膜の不純物濃度が
低い場合、不純物が殆どタングステンシリサイド膜中に
吸収されてしまう。ドープトシリコン膜の不純物濃度が
低下するとゲート電極としてゲート酸化膜に面している
部分の空間電荷領域が広がってしまい、トランジスタの
特性を悪化させるという問題があるため、前述のように
不純物イオンを注入することによってこうしたタングス
テンシリサイド膜中への不純物の拡散を補償させてい
た。しかしイオン注入時のエネルギーによってドープト
シリコン膜の結晶格子が破壊されてしまうことから注入
後の不純物の深さ方向に分布が生じ、深い部分まで到達
したイオンについてはゲート電極下のゲート酸化膜に対
してダメージを与えてしまい、ゲート酸化膜の絶縁性を
劣化させてしまうという問題があった。

【００１０】ことに最近の微細化するデバイスではその
加工上の問題からゲート電極部分の段差を低減させる必
要性が大きく、このためゲート電極がますます薄くなっ
ていることからイオン注入法によるドーピングは次第に
困難になっていた。

【００１１】そこでドープトシリコン膜中の不純物濃度
をはじめから高くする方法も考えられる。しかし濃度の
高いドープト非晶質シリコン膜を熱処理すると酸化膜と
の界面で不純物の偏析が生じやすいという問題があっ
た。これはドープト非晶質シリコン膜が結晶化する際、
８５０℃以下の比較的低温の熱処理では結晶化の速度が
緩慢であり、シリコン原子同士が結合する間に不純物が
充分移動するため不純物原子が膜中から‘押し出され
る’ことによる。近年のデバイスにおいては素子の拡散
層領域を小さく抑える目的で、熱処理工程はますます低
温化されており、ドープトシリコンからの不純物の‘押
し出し’減少をいかに少なく抑えるかは重要になってい
た。

【００１２】ゲート電極やビット配線層にみられるよう
な絶縁膜−ドープトシリコン−シリサイド構造の深さ方
向の不純物分布について具体的に説明する。図１２，図
１３は、酸化シリコン膜（絶縁膜）−リンドープシリコ
ン膜約１００ｎｍ−タングステンシリサイド膜約１００
ｎｍという構造のリンドープシリコン膜中の深さ方向の
不純物分布を示したものである。

【００１３】図１２（ａ）、（ｂ）はドープトシリコン
のリン濃度が約８×１０19ｃｍ-3の比較的低い濃度の場
合の成膜後と熱処理後の不純物の深さ方向の分布で、図
１３（ａ）、（ｂ）はドープトシリコン膜中のリン濃度
が３×１０20ｃｍ-3と濃いドープトシリコン膜のそれで
ある。各図おいて（ａ）が熱処理を行う前、即ち結晶化
前、（ｂ）が熱処理後、即ち結晶化後を示す。それぞれ
の図をみると熱処理を行うとドープトシリコン膜のシリ
サイド近傍からリンが抜けてしまい濃度が低下するのが
わかる。特にもともとリン濃度の低いドープトシリコン
膜の場合はタングステンシリサイド膜界面のリンが大き
く減少していることがわかる。また酸化シリコン膜との
界面ではリンの偏析が起こっていることも確認される。
リン濃度が低い水準でもある程度は偏析は生じている。
ゲート電極にこうした構造を適用する場合、不純物の偏
析によって不純物が極端に濃い領域がある場合、後工程
に加わる熱処理によって２次再結晶が起こり、これによ
ってゲート酸化膜に局所的に大きなストレスを与え、絶
縁耐圧の低下を招く。図１４に、ゲート酸化膜の耐圧不
良の相対頻度の一例を示す。耐圧不良の判定基準は電流
密度０．１ｍＡ／ｃｍ2 とした。電界強度４〜８ＭＶ／
ｃｍ付近のＢモード不良が１〜２割程度存在している。

【００１４】またドープトシリコン膜からの不純物の偏
析の問題はゲート電極のみならず、コンタクトを有する
配線や電極、すなわちビット配線やスタック電極につい
てもみられていた。これはドープトシリコン膜形成後熱
処理中に不純物が押し出されることによって、コンタク
ト下の拡散層とコンタクトの間に不純物が偏析し、更に
熱処理を行うことによって偏析した不純物が基板中に拡
散してしまうという現象である。コンタクトを有するド
ープトシリコン膜の成長では、成長開始時の入炉の際に
必然的にシリコン基板表面に自然酸化膜が形成されてし
まう。このシリコン基板とドープトシリコン膜界面の自
然酸化膜層中にリンが偏析し、基板中への拡散源とな
る。図１５に、リンドープシリコン膜とシリコン基板と
のコンタクト部分におけるリン濃度の分布の一例を示
す。このようなリンの偏析、拡散により、コンタクト付
近のトランジスタのチャネル長を変化させたり、寄生ト
ランジスタのしきい値電圧を低下させたり等の素子への
悪影響を及ぼすといった深刻な問題があった。

【００１５】従って本発明の第１の目的は、ゲート絶縁
膜などの絶縁膜との界面や半導体基板とのコンタクト界
面に不純物が偏析するのを防止できるドープトシリコン
膜の形成方法を提供することにある。また、本発明の第
２の目的は、ドープトシリコン膜と金属シリサイド膜と
の２層膜を形成する際にドープトシリコン膜中の不純物
濃度の均一性を改善する方法を提供することにある。

【００１６】

【課題を解決するための手段】本発明第１の半導体装置
の製造方法は、半導体基板上の所定の絶縁膜を被覆する
よう成膜ガスを流しながらアンドープト非晶質シリコン
膜を形成する工程と、前記成膜ガスを引き続き流しなが
ら不純物ガスを徐々に所定のガス流量に達するまで導入
し、所定の間前記成膜ガス及び前記不純物ガスを流し続
けて第１のドープト非晶質シリコン膜を形成する工程
と、熱処理によって多結晶化する工程とを含むドープト
多結晶シリコン膜の形成工程を備えるというものであ
る。

【００１７】本発明第２の半導体装置の製造方法は、半
導体基板上の所定の絶縁膜を被覆するよう成膜ガスを流
しながらアンドープト非晶質シリコン膜を形成する工程
と、前記成膜ガスを引き続き流しながら不純物ガスを徐
々に所定のガス流量に達するまで導入し、所定の間前記
成膜ガス及び前記不純物ガスを流し続けて第１のドープ
ト非晶質シリコン膜を形成する工程と、前記成膜ガスを
その流量を徐々に下げると同時に前記不純物ガスを前記
所定のガス流量よりも徐々に上げてそれぞれ一定のガス
流量になるよう調節し、所定の間前記成膜ガス及び前記
不純物ガスを流し続けて前記第１のドープト非晶質シリ
コン膜より高濃度の第２のドープト非晶質シリコン膜を
形成する工程と、金属シリサイド膜を堆積する工程と、
熱処理によって非晶質シリコンを多結晶化する工程とを
含むドープト多結晶シリコン膜−金属シリサイド膜の２
層膜形成工程を備えるというものである。

【００１８】第１，第２の半導体装置の製造方法におい
て、絶縁膜がゲート絶縁膜又は半導体基板の表面部に選
択的に形成された前記半導体基板の表面部と導電型を異
にする不純物拡散層に達するコンタクト孔を有する層間
絶縁膜とすることができる。又、減圧ＣＶＤ法で非晶質
シリコン膜を形成することができる。その場合、成膜ガ
ス及び不純物ガスとしてそれぞれシランガス及びホスフ
ィンガスを使用することができる。更に、成膜ガス及び
不純物ガスの供給を中断して酸素ガスを供給して非晶質
シリコン膜に酸素を吸着させる工程を挿入し、それによ
ってドープト多結晶シリコン膜中の前記吸着部に対応す
る部分に不純物を偏析させるようにすることもでき、厚
さ０．５ｎｍ〜２ｎｍの吸着層を形成するのがよい。

【００１９】最初にノンドープ非晶質シリコン膜を形成
するので、絶縁膜との界面への不純物の編析による不純
物濃度の異常上昇を緩和する。

【００２０】

【発明の実施の形態】次に本発明の第１の実施の形態に
ついて説明する。本発明の第１の実施の形態はトランジ
スタのゲート電極のドープトシリコン膜−金属シリサイ
ド構造の形成方法に関する。まず従来の技術と同様にし
て、図１０（ａ）に示すように素子分離領域１１で区画
されたＰ型シリコン基板１０の活性領域上に、酸化性雰
囲気下で熱処理を行うことによってゲート酸化膜１２を
１０ｎｍ程度形成する。次に減圧ＣＶＤ装置を用いてリ
ンドープトシリコン膜を以下の要領で約１００ｎｍ成長
する。

【００２１】本発明の第１の実施の形態における非晶質
シリコン膜の形成時におけるシランガスとホスフィンガ
スの流量について示した成膜シーケンスを図１（ａ）に
示す。ここでシランガスは１００％のものを使用し、ホ
スフィンガスは１％の窒素ベースのものを使用してい
る。成膜温度は５３０℃前後、成膜時圧力は２ｔｏｒｒ
前後の値を用いる。この条件で非晶質シリコン膜を成膜
した場合、成膜速度は膜のリン濃度にほとんど依存せ
ず、およそ２．４〜２．８ｎｍ／ｍｉｎ程度で安定であ
る。

【００２２】まず成膜の初期段階でシランガスのみを使
用し３〜４分程度成膜を行なうことによって厚さ１０ｎ
ｍ程度のノンドープト非晶質シリコン膜が形成される。
引き続きシランガスを流しながらホスフィンガスを徐々
に反応管内に導入し、５ｓｃｃｍ／ｍｉｎ程度の割合で
ホスフィンの流量を上昇させていく。ホスフィンガスの
流量が２０ｓｃｃｍ程度に達したらそのままの流量比で
２０分程度そのままガスを流し続ける。こうして、厚さ
５０ｎｍ程度のリン濃度約０．８×１０²⁰ｃｍ^-3の低い
リン濃度の第１のドープト非晶質シリコン層が形成され
る。引き続き再びホフィンガスの流量を１０ｓｃｃｍ／
ｍｉｎ程度の割合で１００ｓｃｃｍ程度まで増加させ、
シランの流量を４０ｓｃｃｍ／ｍｉｎの割合で８００ｓ
ｃｃｍ程度まで減少させる。そのままの状態で１０分程
度成膜を行うことで厚さ４０ｎｍ程度の第２のドープト
非晶質シリコン膜を形成し、合計で約１００ｎｍの非晶
質シリコン膜が形成される。ホスフィン流量が１００ｓ
ｃｃｍに達した後のリン濃度は約３×１０²⁰ｃｍ^-3と高
くなる。結局成膜した非晶質シリコン膜中のリン濃度は
図１（ｂ）に示されるものとなる。

【００２３】非晶質シリコン膜（図１０（ａ）の１３に
対応）の成膜工程終了後はスパッタ技術を用いて従来例
と同様にタングステンシリサイド膜１４を１００ｎｍ程
度成膜し、リソグラフィー技術をドライエッチング技術
を用いてタングステンシリサイドとリンドープトシリコ
ンの積層構造の配線層をパターニングし、ゲート電極パ
ターン（ワード配線パターンを兼ねる）を形成する。ゲ
ート電極パターン形成後は層間絶縁膜１７を形成し、リ
フローのための熱処理を加えた後、コンタクト孔を開口
し、ビット配線を形成し、更に層間絶縁膜を形成しキャ
パシタ電極部分を形成すればＤＲＡＭを得ることがでか
る。非晶質シリコン膜は、その後に行なわれる層間絶縁
膜のリフローやキャパシタ絶縁膜形成工程で８５０度程
度の熱処理が加わり、出来上がりの製品においてはリン
ドープト多結晶シリコン膜となっている。

【００２４】こうして成膜を行ったシリコン膜につい
て、成膜直後（非晶質シリコン膜）と製品出来上がり後
（多結晶シリコン膜）の深さ方向のリン濃度分布を図２
（ａ）及び図２（ｂ）に示す。成膜直後には、ゲート酸
化膜に接した下の部分のリン濃度は極めて低く、タング
ステンシリサイド膜に接した上の部分のリン濃度は濃い
ものとなっている。したがってシリコン膜中のタングス
テンシリサイド膜に近い領域では、熱処理時にタングス
テンシリサイド膜中に拡散されるのに充分な量の不純物
が存在するため更にイオン注入法によって不純物を打ち
込む必要もなく、またゲート酸化膜に近い領域では不純
物量が極めて少ないためゲート酸化膜との界面に不純物
が偏析する量を低く抑えることができる。また成膜直後
の不純物分布は深さ方向に連続的に変化しているため熱
処理を加えた後ではその分布はほぼ均一なものとなる。

【００２５】実際に本発明の第１の実施の形態を用いて
製作したゲート電極はタングステンシリサイド中に不純
物が拡散することによる多結晶シリコン膜の高抵抗化が
起こらず、また不純物の偏析によるゲート酸化膜の劣化
を殆ど無くすることができる。図３にゲート酸化膜につ
いて０から１０ＭＶ／ｃｍの電界強度を所定時間加えた
際のウェーハあたりの耐圧不良の相対頻度を示す。なお
絶縁耐圧は０．１ｍＡ／ｃｍ²の電流密度で判定した。
従来技術を用いたゲート電極の場合（図１４）４〜８Ｍ
Ｖ／ｃｍ付近のＢモード不良が１〜２割程度存在してい
る。これに対し本実施の形態を用いることにより、これ
らの不良率が半分以下に低減していることがわかる。こ
れは従来技術で用いていたイオン注入を用いていないこ
とと、ゲート酸化膜界面への不純物の偏析が減少してい
るためであり、本実施例によってゲート電極およびゲー
ト絶縁膜の特性を大幅に改善することができる。

【００２６】次に本発明の第２の実施の形態について説
明する。まず従来技術及び第１の実施の形態と同様にし
て素子分離領域１１を有するＰ型シリコン基板１０を酸
化性雰囲気下で熱処理を行うことによって活性領域上に
ゲート酸化膜１２を１０ｎｍ程度形成する。次に減圧Ｃ
ＶＤ装置を用いて非晶質シリコン膜を以下の要領で約１
００ｎｍ成長する。

【００２７】非晶質シリコン膜の成長は温度５３０℃、
圧力１．８ｔｏｒｒでガス流量のみ経時的に変化させ
る。ガス流量の時間的な変化の図を図４（ａ）に示す。
まず成膜の初期段階でシランガスのみを使用し３〜４分
程度成膜を行なうことによって厚さ１０ｎｍ程度のノン
ドープト非晶質シリコン膜が形成される。引き続きシラ
ンガスを流しながらホスフィンガスを徐々に反応管内に
導入し、５ｓｃｃｍ／ｍｉｎ程度の割合でホスフィンの
流量を上昇させていく。ホスフィンの流量が２０ｓｃｃ
ｍ程度になったらそのままの状態で一旦シランおよびホ
スフィンガスの供給を止め、１％窒素希釈した酸素を反
応炉内に１５ｓｃｃｍ導入し、５分程度晒す。ここでリ
ンドープト非晶質シリンコン膜表面に酸素の吸着層が約
１ｎｍ程度形成される。次に再びシランおよびホスィン
ガスを供給し、２０分程度元のガス流量で成膜を継続す
る。続いて再度シランおよびホスフィンガスの供給を止
め、１％窒素希釈した酸素を反応炉内に１５ｓｃｃｍ導
入し、５分程度晒した後、今度はシランを８００ｓｃｃ
ｍ、ホスフィンを１００ｓｃｃｍ導入し１５分程度高い
リン濃度のリンドープト非晶質シリコン膜を形成する。
結局非晶質シリコン膜の成膜直後のリン濃度分布は図４
（ｂ）に示されるようになる。

【００２８】こうして非晶質シリコン膜を成膜した後、
スパッタ法等を用いてタングステンシリサイド膜を１０
０ｎｍ成膜し、リソグラフィー技術とドライエッチング
技術を用いてゲート電極パターンを形成する。その後は
層間絶縁膜を形成し、リフローのための熱処理を加えた
後、コンタクト孔を開口し、ビット配線を形成し、更に
層間絶縁膜を形成し容量電極部分を形成する。

【００２９】本実施例を用いたゲート電極用のシリコン
膜の深さ方向の不純物分布を成膜直後と熱処理を経て出
来上がったもので比較したのが図５（ａ）と図５（ｂ）
である。この図をみると成膜直後は途中酸化性雰囲気で
晒すことによる酸素吸着層に対応する部分近傍で不純物
の偏析がそれぞれ生じることがわかる。また一方本発明
の第１の実施の形態に比べて下のゲート酸化膜との界面
に偏析している不純物の量は著しく減少していることが
わかる。これは即ち熱処理時、膜中の酸素吸着層が変化
した恐らくはシリコン酸化物を含む層に不純物が捕獲さ
れていることによってゲート酸化膜界面に到達する不純
物量が減少していることを示している。

【００３０】こうして形成したリンドープト多結晶シリ
コン膜を用いて作製したゲート電極下のゲート酸化膜の
耐圧不良の相対頻度を図６に示す。これをみると従来存
在したＢモード不良が殆ど見られなくなっていることが
わかる。これは従来技術で用いたイオン注入を用いてい
ないことと、不純物の偏析が殆どなくなっているためで
ある。なお途中の吸着層は１ｎｍ前後という極めて薄い
もののため、僅かに抵抗率が増加してしまう程度で、上
下の層を絶縁してキャパシタを形成してしまうようなこ
とはない。このように本発明の第２の実施の形態をもち
いた場合、第１の実施の形態に比べ成膜時のガス系が増
加するが、不純物の偏析を抑制することに対しては第１
の実施の形態に優るという利点を有している。

【００３１】次に本発明の第３の実施の形態に関して説
明する。本実施例は本発明のドープトシリコン膜の成長
方法をＤＲＡＭ等におけるスタック型の容量下部電極の
形成に用いた場合のものである。

【００３２】図１０（ａ）〜図１１（ａ）のコンタクト
孔２２の形成までは、従来技術もしくは第１又は第２の
実施の形態のいずれかと同様である。

【００３３】続いて本発明の主要部分である不純物を含
んだシリコン膜の形成工程を行う。図７（ａ）に示すシ
ーケンスを用い、リンを不純物として有するシリコン膜
を堆積する。まず１００％のシランを用いて不純物を含
まないノンドープト非晶質シリコン膜を５分間程度堆積
し、引き続いて１％のホスフィンを反応管内に徐々に導
入し、約２０ｓｃｃｍ程度の流量となった所で約２時間
成膜を行い、ホスフィンガスの流量を一定とするもので
ある。

【００３４】成膜直後のリン濃度の深さ方向の分布を図
７（ｂ）に示す。本実施の形態のシリコン膜の成長方法
を行うことによって、成膜後の状態では、コンタクトに
接続された部分で約１０〜１５ｎｍのノンドープト非晶
質シリコン膜を形成後にドープト非晶質シリコン膜を形
成し、全体で約３００ｎｍのシリコン膜を形成する。

【００３５】非晶質シリコン膜形成後はスタック電極パ
ターンを形成し、約８００℃、０．３ｔｏｒｒにてジク
ロロシランとアンモニアの混合雰囲気中にて処理するこ
とで窒化シリコン膜（キャパシタ絶縁膜）を約５ｎｍ形
成する。窒化シリコン膜の形成後は再びドープトシリコ
ン膜を約１５０ｎｍ形成する。

【００３６】本実施の形態で非晶質シリコン膜は窒化シ
リコン膜形成時の８００℃程度の温度で容易に結晶化す
る。また結晶化の際に不純物であるリンの拡散が生じ
る。最終的なドープト多結晶シリコン膜とＮ型拡散層１
６−２ａ界面における不純物の深さ方向の分布を図８に
示す。従来のＰドープトシリコン膜を用いた場合の深さ
方向の不純物分布を示す図１５と比較すると、本実施の
形態を用いた場合は従来より不純物の偏析量が大きく抑
えられ、そのため基板中への不純物の拡散距離が小さく
なっていることがわかる。この結果、不純物濃度分布の
変化に起因する従来に生じていたような素子の特性劣化
を大きく抑制される。

【００３７】また本実施の形態において、第２の実施の
形態と同様に、成膜途中に酸素を吸着させる工程を挿入
することもできる。不純物濃度の高い非晶質シリコン膜
や後工程の熱処理温度が高い場合、第３の実施の形態で
は不純物の拡散防止の効果が不十分であるが、図９に示
すように、アンドープト非晶シリコン膜−ドープト非晶
質シリコン膜界面から１０〜５０ｎｍ程度離れた付近に
１〜２層の吸着層を導入することによって、より大きな
不純物拡散の防止効果を得ることができる。

【００３８】以上、ドープト多結晶シリコン膜−タング
ステンシリサイド膜をゲートに使用する場合について説
明したが、ビット配線などの配線として使用する場合に
本発明を適用することができる。又、ドープト多結晶シ
リコン膜をキャパシタの下部電極に使用する場合につい
て説明したが、ゲート電極等の配線として使用する場合
にも適用することができる。

【００３９】更に、シリコン膜にリンをドーピングする
場合についてのべたが、不純物は特にリンに限定される
ことは無く、砒素やアンチモンのｎ型不純物は勿論、ボ
ロン等のｐ型不純物を含むドープトシリコンについても
そのまま適用可能である。

【００４０】また更に、金属シリサイドについてもタン
グステンシリサイドのみならず、チタンシリサイド、モ
リブデンシリサイド等の他の金属シリサイドについても
本発明は適用可能である。

【００４１】

【発明の効果】以上説明したように本発明は、絶縁膜上
にまずアンドープト非晶質シリコン膜を堆積した後ドー
プト非晶質シリコン膜を堆積し、その後熱処理を行なっ
て多結晶化するので、絶縁膜との界面もしくは絶縁膜に
設けられたコンタクト孔部で接触する半導体基板との界
面付近の不純物の偏析が抑制され、素子特性への悪影響
を防止できる効果がある。ドープト多結晶シリコン膜と
金属シリサイド膜の２層膜を形成する場合には、金属シ
リサイド膜側に高濃度のドープト非晶質シリコン膜を形
成すれば、熱処理後の多結晶シリコン膜中の不純物濃度
が金属シリサイド膜側で他の部分より低くなって高抵抗
となるのを防止できる。更に、非晶質シリコン膜の成膜
を中断して酸素を吸着させる工程を挿入することによっ
て、不純物を多結晶シリコン膜中の吸着部に対応する部
分に偏析させることによって好ましくない拡散を抑制で
きるので一層大きな効果が得られる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における成膜ガス及
び不純物ガスの流量変化を示すグラフ（図１（ａ））及
び成膜時のリン濃度分布を示すグラフ（図１（ｂ））で
ある。

【図２】第１の実施の形態における非晶質シリコン膜中
のリン濃度分布を示すグラフ（図２（ａ））及び多結晶
シリコン膜中のリン濃度分布を示すグラフ（図２
（ｂ））である。

【図３】第１の実施の形態によるゲートの耐圧不良の相
対頻度を示すグラフである。

【図４】本発明の第２の実施の形態におけるガスの流量
変化を示すグラフ（図４（ａ））及び成膜時のリン濃度
分布を示すグラフ（図４（ａ））である。

【図５】第２の実施の形態における非晶質シリコン膜中
のリン濃度分布を示すグラフ（図５（ａ））及び多結晶
シリコン膜中の濃度分布を示すグラフ（図５（ｂ））で
ある。

【図６】第２の実施の形態によるゲートの耐圧不良の相
対不良の相対頻度を示すグラフである。

【図７】本発明の第３の実施の形態における成膜ガス及
び不純物ガスの流量変化を示すグラフ（図７（ａ））及
び成膜時のリン濃度分布を示すグラフ（図７（ｂ））で
ある。

【図８】第３の実施の形態におけるコンタクト部近傍の
リン濃度分布を示すグラフである。

【図９】第３の実施の形態の変形を説明するためのガス
の流量変化を示すグラフ（図９（ａ））及び成膜中の不
純物濃度分布を示すグラフ（図９（ｂ））である。

【図１０】ＤＲＡＭの製造方法について説明するための
（ａ）〜（ｃ）に分図して示す工程順断面図である。

【図１１】図１０に続いて（ａ），（ｂ）に分図して示
す工程順断面図である。

【図１２】従来の技術によるシリコン膜中の成膜直後の
リン濃度分布の一例を示すグラフ（図１２（ａ））及び
熱処理後のリン濃度分布の一例を示すグラフ（図１２
（ｂ））である。

【図１３】従来の技術によるシリコン膜中の成膜直後の
リン濃度分布の他の例を示すグラフ（図１３（ａ））及
び熱処理後のリン濃度分布の他の例を示すグラフ（図１
３（ｂ））である。

【図１４】従来の技術によるゲートの耐圧不良の相対頻
度を示すグラフである。

【図１５】従来の技術によるコンタクト部近傍のリン濃
度分布を示す図である。

【符号の説明】

１０Ｐ型シリコン基板１１素子分離領域１２ゲート酸化膜１３ドープト非晶質シリコン膜１４タングステンシリサイド膜１５ゲート電極パターン１６−１，１６−２Ｎ型注入層１７層間絶縁膜１８コンタクト孔１９ドープト非晶質シリコン膜２０タングステンシリサイド膜２１層間絶縁膜２２コンタクト孔２３ドープトシリコン膜２４アタック電極２５キャパシタ絶縁膜２６プレート電極

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 H01L 21/3213 H01L 21/44 - 21/445 H01L 21/768

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板上の所定の絶縁膜を被覆する
よう成膜ガスを流しながらアンドープト非晶質シリコン
膜を形成する工程と、前記成膜ガスを引き続き流しなが
ら不純物ガスを徐々に所定のガス流量に達するまで導入
し、所定の間前記成膜ガス及び前記不純物ガスを流し続
けて第１のドープト非晶質シリコン膜を形成する工程
と、熱処理によって多結晶化する工程とを含むドープト
多結晶シリコン膜の形成工程を備えることを特徴とする
半導体装置の製造方法。としている。
【請求項２】半導体基板上の所定の絶縁膜を被覆する
よう成膜ガスを流しながらアンドープト非晶質シリコン
膜を形成する工程と、前記成膜ガスを引き続き流しなが
ら不純物ガスを徐々に所定のガス流量に達するまで導入
し、所定の間前記成膜ガス及び前記不純物ガスを流し続
けて第１のドープト非晶質シリコン膜を形成する工程
と、前記成膜ガスをその流量を徐々に下げると同時に前
記不純物ガスを前記所定のガス流量よりも徐々に上げて
それぞれ一定のガス流量になるよう調節し、所定の間前
記成膜ガス及び前記不純物ガスを流し続けて前記第１の
ドープト非晶質シリコン膜より高濃度の第２のドープト
非晶質シリコン膜を形成する工程と、金属シリサイド膜
を堆積する工程と、熱処理によって非晶質シリコンを多
結晶化する工程とを含むドープト多結晶シリコン膜−金
属シリサイド膜の２層膜形成工程を備えることを特徴と
する半導体装置の製造方法。
【請求項３】絶縁膜がゲート絶縁膜又は半導体基板の
表面部に選択的に形成された前記半導体基板の表面部と
導電型を異にする不純物拡散層に達するコンタクト孔を
有する層間絶縁膜である請求項１又は２記載の半導体装
置の製造方法。
【請求項４】減圧ＣＶＤ法で非晶質シリコン膜を形成
する請求項１，２又は３記載の半導体装置の製造方法。
【請求項５】成膜ガス及び不純物ガスとしてそれぞれ
シランガス及びホスフィンガスを使用する請求項４記載
の半導体装置の製造方法。
【請求項６】成膜ガス及び不純物ガスの供給を中断し
て酸素ガスを供給して非晶質シリコン膜に酸素を吸着さ
せる工程を挿入し、それによってドープト多結晶シリコ
ン膜中の前記吸着部に対応する部分に不純物を偏析させ
るようにする請求項４又は５記載の半導体装置の製造方
法。
【請求項７】厚さ０．５ｎｍ〜２ｎｍの吸着層を形成
する請求項６記載の半導体装置の製造方法。