JPH0547702A - 不純物ドープト半導体膜製造方法 - Google Patents
不純物ドープト半導体膜製造方法Info
- Publication number
- JPH0547702A JPH0547702A JP20306591A JP20306591A JPH0547702A JP H0547702 A JPH0547702 A JP H0547702A JP 20306591 A JP20306591 A JP 20306591A JP 20306591 A JP20306591 A JP 20306591A JP H0547702 A JPH0547702 A JP H0547702A
- Authority
- JP
- Japan
- Prior art keywords
- doped
- layer
- impurity
- film
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、浅い不純物拡散層を有す
る、低い抵抗率で良好なカバレージを持つ均一に不純物
ドープされた半導体膜の製造方法を提供することにあ
る。 【構成】 単結晶半導体基板３を覆う絶縁体層２内の開
口部１を、気相成長法を用いて、アモルファスまたは多
結晶半導体層で埋込む、不純物ドープト半導体膜を製造
するに際し、半導体層をドーピングする不純物ソースの
放出と停止を堆積工程中に繰り返し行い、不純物をドー
プした半導体膜４と、不純物をドープしていない半導体
膜５との交互積層を形成し、次にこの交互積層をアニー
ルして、不純物を活性化し、ドープした層とドープして
いない層との間の不純物の相互拡散により均一にドープ
した膜６を形成し、絶縁体層２内の開口部１直下の半導
体基板３の表面に浅い不純物拡散層７を形成する。
る、低い抵抗率で良好なカバレージを持つ均一に不純物
ドープされた半導体膜の製造方法を提供することにあ
る。 【構成】 単結晶半導体基板３を覆う絶縁体層２内の開
口部１を、気相成長法を用いて、アモルファスまたは多
結晶半導体層で埋込む、不純物ドープト半導体膜を製造
するに際し、半導体層をドーピングする不純物ソースの
放出と停止を堆積工程中に繰り返し行い、不純物をドー
プした半導体膜４と、不純物をドープしていない半導体
膜５との交互積層を形成し、次にこの交互積層をアニー
ルして、不純物を活性化し、ドープした層とドープして
いない層との間の不純物の相互拡散により均一にドープ
した膜６を形成し、絶縁体層２内の開口部１直下の半導
体基板３の表面に浅い不純物拡散層７を形成する。
Description
【０００１】
【産業上の利用分野】この発明は半導体デバイスの製造
方法に関し、特に、不純物ドーパント拡散ソースまたは
導電体として使用される半導体膜の気相成長法（以下Ｃ
ＶＤとする）に関するものである。
方法に関し、特に、不純物ドーパント拡散ソースまたは
導電体として使用される半導体膜の気相成長法（以下Ｃ
ＶＤとする）に関するものである。
【０００２】
【従来の技術】不純物をドープした半導体膜を形成する
現在の製造技術によれば、ＣＶＤ法を用いてシリコンの
ような不純物のドープされていないアモルファスや多結
晶の膜を堆積させた後、この膜をＣＶＤ処理チャンバか
ら取り出して、ｎ形膜とするためにはリンやヒ素のよう
な不純物をドープし、ｐ形膜とするためにはホウ素をド
ープしている。このドーピングは、イオン注入法や拡散
炉内でのガスソースドーピング法で行うことができる。
ドープトシリコンを形成する他の方法としては、その場
（ｉｎ−ｓｉｔｕ）不純物ドープトシリコンのＣＶＤ法
があり、このＣＶＤ法では、シリコン堆積中のＣＶＤ処
理室内に不純物ソースガスを導入し、それによって堆積
膜をドーピングし、ドープされていない膜に必要な別個
の不純物ドーピング工程を省略している。
現在の製造技術によれば、ＣＶＤ法を用いてシリコンの
ような不純物のドープされていないアモルファスや多結
晶の膜を堆積させた後、この膜をＣＶＤ処理チャンバか
ら取り出して、ｎ形膜とするためにはリンやヒ素のよう
な不純物をドープし、ｐ形膜とするためにはホウ素をド
ープしている。このドーピングは、イオン注入法や拡散
炉内でのガスソースドーピング法で行うことができる。
ドープトシリコンを形成する他の方法としては、その場
（ｉｎ−ｓｉｔｕ）不純物ドープトシリコンのＣＶＤ法
があり、このＣＶＤ法では、シリコン堆積中のＣＶＤ処
理室内に不純物ソースガスを導入し、それによって堆積
膜をドーピングし、ドープされていない膜に必要な別個
の不純物ドーピング工程を省略している。
【０００３】
【発明が解決しようとする課題】高いアスペクト比を持
つサブハーフミクロンのコンタクトホールでは、シリコ
ン膜の抵抗率にしたがって接触抵抗を下げるために、コ
ンタクトホールの底部に堆積したシリコンをドープする
ことは困難である。コンタクトホールはドープされてい
ないシリコンで埋めて、必要とされるシリコンの導電形
に基いて、リンまたは他のイオンを注入することができ
る。しかし、ホールの底部までイオンを注入するために
は大きな加速電圧が必要であるし、直径が小さく且つ深
いコンタクトホールでは、頂部のコンタクトホールエッ
ジによってコンタクトホールの底部にできる影を避ける
ため、表面に垂直にコンタクトホールにイオンを注入さ
せなければならない。
つサブハーフミクロンのコンタクトホールでは、シリコ
ン膜の抵抗率にしたがって接触抵抗を下げるために、コ
ンタクトホールの底部に堆積したシリコンをドープする
ことは困難である。コンタクトホールはドープされてい
ないシリコンで埋めて、必要とされるシリコンの導電形
に基いて、リンまたは他のイオンを注入することができ
る。しかし、ホールの底部までイオンを注入するために
は大きな加速電圧が必要であるし、直径が小さく且つ深
いコンタクトホールでは、頂部のコンタクトホールエッ
ジによってコンタクトホールの底部にできる影を避ける
ため、表面に垂直にコンタクトホールにイオンを注入さ
せなければならない。
【０００４】コンタクトホールは、複数の薄層に堆積さ
れたノンドープトシリコンで埋め込むことができる。こ
の場合、各層の堆積に続いて、コンタクトホール内のシ
リコンの抵抗率を低くするように、イオン注入やガスソ
ースドーピングが行われる。シリコンは工程毎に堆積さ
れるので、シリコン層間に薄い自然の酸化膜ができる。
これによって、接触抵抗が増加する。
れたノンドープトシリコンで埋め込むことができる。こ
の場合、各層の堆積に続いて、コンタクトホール内のシ
リコンの抵抗率を低くするように、イオン注入やガスソ
ースドーピングが行われる。シリコンは工程毎に堆積さ
れるので、シリコン層間に薄い自然の酸化膜ができる。
これによって、接触抵抗が増加する。
【０００５】不純物ソースガスとシリコンソースガスと
が混合されてドープト膜が堆積されるその場ドープトシ
リコンは、１つの層に堆積することができ、これによっ
て酸化物の中間層の形成を防止できる。その場ドープト
膜は、最初に堆積され次にドープされる膜よりも十分に
低い抵抗率を有しているが、コンタクトホールのカバレ
ージが、堆積されドープされた膜に比べて劣っており、
接触抵抗を増大する空胴を有するコンタクトホール埋込
み部となる。加えて、その場ドープトシリコン内の不純
物ドーパントの高濃度の故に、コンタクトホール埋込み
部からシリコン基板内へのドーパントの拡散は、相当な
ものである。同様の拡散は、堆積されたノンドープトシ
リコンに対してドープする工程においても起こる。基板
へのこの拡散は、ソース／ドレイン拡散層を深くし、浅
い接合型トランジスタ構造デバイスの性能に影響を与え
る。
が混合されてドープト膜が堆積されるその場ドープトシ
リコンは、１つの層に堆積することができ、これによっ
て酸化物の中間層の形成を防止できる。その場ドープト
膜は、最初に堆積され次にドープされる膜よりも十分に
低い抵抗率を有しているが、コンタクトホールのカバレ
ージが、堆積されドープされた膜に比べて劣っており、
接触抵抗を増大する空胴を有するコンタクトホール埋込
み部となる。加えて、その場ドープトシリコン内の不純
物ドーパントの高濃度の故に、コンタクトホール埋込み
部からシリコン基板内へのドーパントの拡散は、相当な
ものである。同様の拡散は、堆積されたノンドープトシ
リコンに対してドープする工程においても起こる。基板
へのこの拡散は、ソース／ドレイン拡散層を深くし、浅
い接合型トランジスタ構造デバイスの性能に影響を与え
る。
【０００６】本発明の目的は、このような問題点を解決
した不純物ドープト半導体膜の製造方法を提供すること
にある。
した不純物ドープト半導体膜の製造方法を提供すること
にある。
【０００７】
【課題を解決するための手段】本発明は、単結晶半導体
基板を覆う絶縁体層内の開口部を、気相成長法を用い
て、アモルファスまたは多結晶半導体層で埋込む、不純
物ドープト半導体膜の製造方法であって、半導体層をド
ーピングする不純物ソースの放出と停止を堆積工程中に
繰り返して行い、不純物をドープした半導体膜と、不純
物をドープしていない半導体膜との交互積層を形成し、
次にこの交互積層をアニールして、不純物を活性化し、
上記ドープした層とドープしていない層との間の不純物
の相互拡散により均一にドープした膜を形成し、上記絶
縁体層内の開口部直下の半導体基板の表面に浅い不純物
拡散層を形成することを特徴とする。
基板を覆う絶縁体層内の開口部を、気相成長法を用い
て、アモルファスまたは多結晶半導体層で埋込む、不純
物ドープト半導体膜の製造方法であって、半導体層をド
ーピングする不純物ソースの放出と停止を堆積工程中に
繰り返して行い、不純物をドープした半導体膜と、不純
物をドープしていない半導体膜との交互積層を形成し、
次にこの交互積層をアニールして、不純物を活性化し、
上記ドープした層とドープしていない層との間の不純物
の相互拡散により均一にドープした膜を形成し、上記絶
縁体層内の開口部直下の半導体基板の表面に浅い不純物
拡散層を形成することを特徴とする。
【０００８】
【作用】その場ドープト膜は低いシート抵抗値を有する
が、不十分なコンタクトホールカバレージを有してい
る。一方、ドープされていない膜は十分なコンタクトホ
ールカバレージを有するが、高いシート抵抗値を有して
いる。したがって、ドープされたシリコンとドープされ
ていないシリコンとを交互に積層してコンタクトホール
を埋め込めば、低い抵抗値と十分なコンタクトホールカ
バレージを達成できる。ドープされた層は、膜をアニー
ルして層内の不純物を活性化するときに、ドーパントソ
ースとして役立つ。アニール温度は、ドープされた層内
に集中した不純物をドープされていない層に拡散させ、
それにより、比較的均一にドープされたシリコン膜を形
成する。ドープされた層からドープされていない層への
不純物の拡散は、シリコン基板への拡散を減少させるよ
うに作用する。不純物ソースガス濃度と流量を調整する
ことで、交互に積層される層の数と、層の厚さと、コン
タクトホールカバレージと、コンタクトホール埋込み部
抵抗率と、埋込み部からシリコン基板へのドーパント拡
散深さとを制御することができる。
が、不十分なコンタクトホールカバレージを有してい
る。一方、ドープされていない膜は十分なコンタクトホ
ールカバレージを有するが、高いシート抵抗値を有して
いる。したがって、ドープされたシリコンとドープされ
ていないシリコンとを交互に積層してコンタクトホール
を埋め込めば、低い抵抗値と十分なコンタクトホールカ
バレージを達成できる。ドープされた層は、膜をアニー
ルして層内の不純物を活性化するときに、ドーパントソ
ースとして役立つ。アニール温度は、ドープされた層内
に集中した不純物をドープされていない層に拡散させ、
それにより、比較的均一にドープされたシリコン膜を形
成する。ドープされた層からドープされていない層への
不純物の拡散は、シリコン基板への拡散を減少させるよ
うに作用する。不純物ソースガス濃度と流量を調整する
ことで、交互に積層される層の数と、層の厚さと、コン
タクトホールカバレージと、コンタクトホール埋込み部
抵抗率と、埋込み部からシリコン基板へのドーパント拡
散深さとを制御することができる。
【０００９】
【実施例】図１は、不純物ドープト半導体膜の製造方法
を説明するための各工程での断面図である。
を説明するための各工程での断面図である。
【００１０】この方法では、シリコン基板３を覆うＳｉ
Ｏ2 層２内の開口部１を、低圧気相成長法（以下ＬＰＣ
ＶＤ法）を用いて、リンをドープしたシリコン膜４とド
ープされていないシリコン膜５とを交互に堆積させるこ
とにより、被覆しまたは埋め込む。そのＬＰＣＶＤ法の
条件を以下に示す。
Ｏ2 層２内の開口部１を、低圧気相成長法（以下ＬＰＣ
ＶＤ法）を用いて、リンをドープしたシリコン膜４とド
ープされていないシリコン膜５とを交互に堆積させるこ
とにより、被覆しまたは埋め込む。そのＬＰＣＶＤ法の
条件を以下に示す。
【００１１】 堆積温度：５１０℃ 堆積圧力：８６０ｍＴｏｒｒ シリコンソースガスとその流量：Ｓｉ2 Ｈ6 ，１００ｓ
ｃｃｍ リンソースガスとその流量 ：４％ＰＨ3 ，７５ｓｃ
ｃｍ キャリヤガスとその流量 ：Ｎ2 ，２３７５ｓｃｃ
ｍ ドープされたシリコンとドープされていないシリコンと
の交互積層は、堆積工程中のリンソースガス供給の交互
の開閉によって堆積される。
ｃｃｍ リンソースガスとその流量 ：４％ＰＨ3 ，７５ｓｃ
ｃｍ キャリヤガスとその流量 ：Ｎ2 ，２３７５ｓｃｃ
ｍ ドープされたシリコンとドープされていないシリコンと
の交互積層は、堆積工程中のリンソースガス供給の交互
の開閉によって堆積される。
【００１２】図１（ａ）では、不純物ソースガスを供給
して、不純物ドープト半導体層４を堆積している。
して、不純物ドープト半導体層４を堆積している。
【００１３】続いて、図１（ｂ）では、不純物ソースガ
スを停止して、ノンドープト半導体層５を堆積してい
る。
スを停止して、ノンドープト半導体層５を堆積してい
る。
【００１４】図１（ｃ）は、開口部１が埋込まれるまで
以上の工程を交互に行った状態を示している。
以上の工程を交互に行った状態を示している。
【００１５】処理チャンバより膜を取り出し、続いて８
５０℃の窒素内でアニールする。半導体層はアニール処
理によって、半導体層内の不純物が活性化しおよび拡散
し、一様にドープされた半導体膜６となる。このとき、
不純物がシリコン基板３に拡散して、浅い不純物拡散層
７が形成される。
５０℃の窒素内でアニールする。半導体層はアニール処
理によって、半導体層内の不純物が活性化しおよび拡散
し、一様にドープされた半導体膜６となる。このとき、
不純物がシリコン基板３に拡散して、浅い不純物拡散層
７が形成される。
【００１６】以上の実施例では、交互積層を、不純物ド
ープト半導体層４から堆積したが、ノンドープト半導体
層５の堆積から開始してもよい。
ープト半導体層４から堆積したが、ノンドープト半導体
層５の堆積から開始してもよい。
【００１７】以上本発明の一実施例について説明した
が、比較のために、その場ドープト膜と、２層・堆積お
よび拡散膜と一緒に、本発明の交互積層その場ドープト
膜の堆積条件を以下に示す。
が、比較のために、その場ドープト膜と、２層・堆積お
よび拡散膜と一緒に、本発明の交互積層その場ドープト
膜の堆積条件を以下に示す。
【００１８】 サンプルＡ：２層の堆積され拡散された膜 工程１：第１のシリコン膜の堆積：１００ｎｍ厚さ 堆積温度：５１０℃ 堆積圧力：５００ｍＴｏｒｒ シリコンソースガス／キャリヤガスとその流量：２０％
ＳｉＨ4 ／８０％Ｈｅ，１４４０ｓｃｃｍ 工程２：第１のリン拡散 拡散温度と時間：８５０℃，３０分 リンソースとその流量：ＰＯＣＬ3 ，７０ｓｃｃｍ 工程３：第２のシリコン膜の堆積：３００ｎｍ厚さ 堆積温度：５１０℃ 堆積圧力：５００ｍＴｏｒｒ シリコンソースガス／キャリヤガスとその流量：２０％
ＳｉＨ4 ／８０％Ｈｅ，１４４０ｓｃｃｍ 工程４：第２のリン拡散 拡散温度と時間：８５０℃，３０分 リンソースとその流量：ＰＯＣＬ3 ，７０ｓｃｃｍ サンプルＢ：その場リンドープト膜 工程１：シリコン膜の堆積：３００ｎｍ厚さ 堆積温度：５１０℃ 堆積圧力８６０ｍＴｏｒｒ シリコンソースガスとその流量：Ｓｉ2 Ｈ6 ，１００ｓ
ｃｃｍ リンソースガスとその流量：４％ＰＨ3 ，７５ｓｃｃｍ キャリヤガスとその流量：Ｎ2 ，２３７５ｓｃｃｍ サンプルＣ：交互積層のその場ドープト膜 工程１：ドープされていないシリコン膜の堆積：１００
ｎｍ厚さ 堆積温度：５１０℃ 堆積圧力：８６０ｍＴｏｒｒ シリコンソースガスとその流量：Ｓｉ2 Ｈ6 ，１００ｓ
ｃｃｍ キャリヤガスとその流量：Ｎ2 ，２４５０ｓｃｃｍ 工程２：ドープされたシリコン膜の堆積：１００ｎｍ厚
さ 堆積温度：５１０℃ 堆積圧力：８６０ｍＴｏｒｒ シリコンソースガスとその流量：Ｓｉ2 Ｈ6 ，１００ｓ
ｃｃｍ リンソースガスとその流量：４％ＰＨ3 ，７５ｓｃｃｍ キャリヤガスとその流量：Ｎ2 ，２３７５ｓｃｃｍ 工程３：ドープされていないシリコン膜の堆積：１００
ｎｍ厚さ 堆積温度：５１０℃ 堆積圧力：８６０ｍＴｏｒｒ シリコンソースガスとその流量：Ｓｉ2 Ｈ6 ，１００ｓ
ｃｃｍ キャリヤガスとその流量：Ｎ2 ，２４５０ｓｃｃｍ これらのサンプル膜は、薄い酸化物層で覆われて不純物
の蒸着を防ぐとともに、総アニール時間が３時間で８５
０℃のアニールを施される。その処理工程の条件は以下
の通りである。
ＳｉＨ4 ／８０％Ｈｅ，１４４０ｓｃｃｍ 工程２：第１のリン拡散 拡散温度と時間：８５０℃，３０分 リンソースとその流量：ＰＯＣＬ3 ，７０ｓｃｃｍ 工程３：第２のシリコン膜の堆積：３００ｎｍ厚さ 堆積温度：５１０℃ 堆積圧力：５００ｍＴｏｒｒ シリコンソースガス／キャリヤガスとその流量：２０％
ＳｉＨ4 ／８０％Ｈｅ，１４４０ｓｃｃｍ 工程４：第２のリン拡散 拡散温度と時間：８５０℃，３０分 リンソースとその流量：ＰＯＣＬ3 ，７０ｓｃｃｍ サンプルＢ：その場リンドープト膜 工程１：シリコン膜の堆積：３００ｎｍ厚さ 堆積温度：５１０℃ 堆積圧力８６０ｍＴｏｒｒ シリコンソースガスとその流量：Ｓｉ2 Ｈ6 ，１００ｓ
ｃｃｍ リンソースガスとその流量：４％ＰＨ3 ，７５ｓｃｃｍ キャリヤガスとその流量：Ｎ2 ，２３７５ｓｃｃｍ サンプルＣ：交互積層のその場ドープト膜 工程１：ドープされていないシリコン膜の堆積：１００
ｎｍ厚さ 堆積温度：５１０℃ 堆積圧力：８６０ｍＴｏｒｒ シリコンソースガスとその流量：Ｓｉ2 Ｈ6 ，１００ｓ
ｃｃｍ キャリヤガスとその流量：Ｎ2 ，２４５０ｓｃｃｍ 工程２：ドープされたシリコン膜の堆積：１００ｎｍ厚
さ 堆積温度：５１０℃ 堆積圧力：８６０ｍＴｏｒｒ シリコンソースガスとその流量：Ｓｉ2 Ｈ6 ，１００ｓ
ｃｃｍ リンソースガスとその流量：４％ＰＨ3 ，７５ｓｃｃｍ キャリヤガスとその流量：Ｎ2 ，２３７５ｓｃｃｍ 工程３：ドープされていないシリコン膜の堆積：１００
ｎｍ厚さ 堆積温度：５１０℃ 堆積圧力：８６０ｍＴｏｒｒ シリコンソースガスとその流量：Ｓｉ2 Ｈ6 ，１００ｓ
ｃｃｍ キャリヤガスとその流量：Ｎ2 ，２４５０ｓｃｃｍ これらのサンプル膜は、薄い酸化物層で覆われて不純物
の蒸着を防ぐとともに、総アニール時間が３時間で８５
０℃のアニールを施される。その処理工程の条件は以下
の通りである。
【００１９】 ＳｉＯ2 保護層：３３ｎｍ厚さ 酸化温度：８５０℃ 酸化ガス：Ｏ2 ：Ｈ2 ＝１：１ 酸化時間：３０分 炉アニール アニール温度：８５０℃ アニールガス：Ｎ2 アニール時間：１５０分 ＳｉＯ2 保護層除去：１：３０ＢＨＦ ＳｉＯ2 上に堆積したこの３つのサンプル膜の抵抗率を
図２に示す。
図２に示す。
【００２０】サンプルＡは３．８９×１０-3Ω−ｃｍの
高い抵抗率を有し、サンプルＢ，Ｃはそれぞれ０．７０
２×１０-3Ω−ｃｍと０．９７８×１０-3Ω−ｃｍの低
い抵抗率を有する。シリコン基板上に堆積されたサンプ
ル膜のアニール前後の、２次イオン質量分析計（ＳＩＭ
Ｓ）による、リン不純物濃度の不純物プロファイルを、
図３，図４，図５に示す。図３はサンプルＡを、図４は
サンプルＢを、図５はサンプルＣを示している。アニー
ル後には、堆積されたシリコン膜からリンドーパントが
シリコン基板にさらに拡散していることが解る。参考と
して、リン不純物濃度が１×１０16ａｔｏｍｓ／ｃｍ3
の場合、図３のサンプルＡではリン拡散深さは約３８３
ｎｍであり、図４のサンプルＢでは約４４０ｎｍであ
り、図５のサンプルＣでは約１３４ｎｍである。サンプ
ルＡは高い抵抗率と基板内への深い拡散を有している。
サンプルＢは低い抵抗率を有するが、基板内への深い拡
散を有している。サンプルＣは低い抵抗率と基板内への
浅い拡散を共に有している。このように、その場ドープ
トシリコン層を交互に堆積する方法により、低い抵抗率
で、しかも極めて浅い接合を有する膜が得られる。この
方法は、トランジスタのソース／ドレイン拡散領域の形
成、およびコンタクトホールの埋込みに用いることがで
きる。
高い抵抗率を有し、サンプルＢ，Ｃはそれぞれ０．７０
２×１０-3Ω−ｃｍと０．９７８×１０-3Ω−ｃｍの低
い抵抗率を有する。シリコン基板上に堆積されたサンプ
ル膜のアニール前後の、２次イオン質量分析計（ＳＩＭ
Ｓ）による、リン不純物濃度の不純物プロファイルを、
図３，図４，図５に示す。図３はサンプルＡを、図４は
サンプルＢを、図５はサンプルＣを示している。アニー
ル後には、堆積されたシリコン膜からリンドーパントが
シリコン基板にさらに拡散していることが解る。参考と
して、リン不純物濃度が１×１０16ａｔｏｍｓ／ｃｍ3
の場合、図３のサンプルＡではリン拡散深さは約３８３
ｎｍであり、図４のサンプルＢでは約４４０ｎｍであ
り、図５のサンプルＣでは約１３４ｎｍである。サンプ
ルＡは高い抵抗率と基板内への深い拡散を有している。
サンプルＢは低い抵抗率を有するが、基板内への深い拡
散を有している。サンプルＣは低い抵抗率と基板内への
浅い拡散を共に有している。このように、その場ドープ
トシリコン層を交互に堆積する方法により、低い抵抗率
で、しかも極めて浅い接合を有する膜が得られる。この
方法は、トランジスタのソース／ドレイン拡散領域の形
成、およびコンタクトホールの埋込みに用いることがで
きる。
【００２１】
【発明の効果】本発明によるその場ドープトシリコン層
を交互に堆積する方法は、低い抵抗率で、しかも極めて
浅い接合を有する膜を得ることがでえきる。本発明を用
いて、コンタクトホールを埋め込めば、低い抵抗値と十
分なコンタクトホールカバレージを達成できる。また、
交互に堆積した層のうちドープされた層は、膜をアニー
ルして層内の不純物を活性化するときに、ドーパントソ
ースとして役立つ。しかも、アニール温度は、ドープさ
れた層内に集中した不純物をドープされていない層に拡
散させるため、比較的均一にドープされたシリコン膜を
形成するとともに、ドープされた層からドープされてい
ない層への不純物の拡散は、シリコン基板への拡散を減
少させることもできる。
を交互に堆積する方法は、低い抵抗率で、しかも極めて
浅い接合を有する膜を得ることがでえきる。本発明を用
いて、コンタクトホールを埋め込めば、低い抵抗値と十
分なコンタクトホールカバレージを達成できる。また、
交互に堆積した層のうちドープされた層は、膜をアニー
ルして層内の不純物を活性化するときに、ドーパントソ
ースとして役立つ。しかも、アニール温度は、ドープさ
れた層内に集中した不純物をドープされていない層に拡
散させるため、比較的均一にドープされたシリコン膜を
形成するとともに、ドープされた層からドープされてい
ない層への不純物の拡散は、シリコン基板への拡散を減
少させることもできる。
【００２２】加えて、本発明の方法では、不純物ソース
ガス濃度と流量を調整することで、交互に積層される層
の数と、層の厚さと、コンタクトホールカバレージと、
コンタクトホール埋込み部抵抗率と、埋込み部からシリ
コン基板へのドーパント拡散深さとをそれぞれ制御する
ことができる利点も兼ね備えている。
ガス濃度と流量を調整することで、交互に積層される層
の数と、層の厚さと、コンタクトホールカバレージと、
コンタクトホール埋込み部抵抗率と、埋込み部からシリ
コン基板へのドーパント拡散深さとをそれぞれ制御する
ことができる利点も兼ね備えている。
【００２３】尚、本発明はトランジスタのソース／ドレ
イン拡散領域の形成等にも用いることができる事は言う
までもない。
イン拡散領域の形成等にも用いることができる事は言う
までもない。
【図１】不純物ドープト半導体膜製造方法を示す図であ
る。
る。
【図２】サンプルＡ，Ｂ，Ｃの抵抗率を示す図である。
【図３】サンプルＡのリン不純物濃度プロファイルを示
す図である。
す図である。
【図４】サンプルＢのリン不純物濃度プロファイルを示
す図である。
す図である。
【図５】サンプルＣのリン不純物濃度プロファイルを示
す図である。
す図である。
１ 開口部 ２ 絶縁体層 ３ 半導体基板 ４ 不純物がドープされた半導体層 ５ 不純物がドープされていない半導体層 ６ 一様にドープされた半導体膜 ７ 浅い不純物拡散層
Claims (1)
- 【請求項１】単結晶半導体基板を覆う絶縁体層内の開口
部を、気相成長法を用いて、アモルファスまたは多結晶
半導体層で埋込む、不純物ドープト半導体膜の製造方法
であって、 半導体層をドーピングする不純物ソースの放出と停止を
堆積工程中に繰り返して行い、不純物をドープした半導
体膜と、不純物をドープしていない半導体膜との交互積
層を形成し、 次にこの交互積層をアニールして、不純物を活性化し、
上記ドープした層とドープしていない層との間の不純物
の相互拡散により均一にドープした膜を形成し、 上記絶縁体層内の開口部直下の半導体基板の表面に浅い
不純物拡散層を形成することを特徴とする不純物ドープ
ト半導体膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20306591A JPH0547702A (ja) | 1991-08-14 | 1991-08-14 | 不純物ドープト半導体膜製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20306591A JPH0547702A (ja) | 1991-08-14 | 1991-08-14 | 不純物ドープト半導体膜製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547702A true JPH0547702A (ja) | 1993-02-26 |
Family
ID=16467760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20306591A Pending JPH0547702A (ja) | 1991-08-14 | 1991-08-14 | 不純物ドープト半導体膜製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547702A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0969521A (ja) * | 1995-08-30 | 1997-03-11 | Nec Corp | 半導体装置の製造方法 |
-
1991
- 1991-08-14 JP JP20306591A patent/JPH0547702A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0969521A (ja) * | 1995-08-30 | 1997-03-11 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4873205A (en) | Method for providing silicide bridge contact between silicon regions separated by a thin dielectric | |
| KR100642627B1 (ko) | 다결정 실리콘 구조물의 제조 방법 | |
| JP2706469B2 (ja) | 半導体装置の製造方法 | |
| US6177696B1 (en) | Integration scheme enhancing deep trench capacitance in semiconductor integrated circuit devices | |
| US9865691B2 (en) | Poly sandwich for deep trench fill | |
| JPS625350B2 (ja) | ||
| EP0707344B1 (en) | Semiconductor device using a polysilicium thin film and production thereof | |
| US5712181A (en) | Method for the formation of polycide gate in semiconductor device | |
| JP3199452B2 (ja) | Ｐｎｐ装置用ｐ埋め込み層の製造方法 | |
| US20030207530A1 (en) | Shallow trench isolation process for reduced junction leakage | |
| KR20030053313A (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| US6417058B1 (en) | SiGe/poly for low resistance extrinsic base npn transistor | |
| US6445043B1 (en) | Isolated regions in an integrated circuit | |
| JPH0547702A (ja) | 不純物ドープト半導体膜製造方法 | |
| JPH0648690B2 (ja) | 半導体装置の製造方法 | |
| EP0321746B1 (en) | Method for providing bridge contact between regions separated by a thin dielectric | |
| JP3064363B2 (ja) | Ｓｉ薄膜の形成方法 | |
| JP2814962B2 (ja) | 半導体装置の製造方法 | |
| JP2576373B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| KR930011113B1 (ko) | 반도체장치의 접촉플러그 제조방법 | |
| JPH01298717A (ja) | 半導体装置の製造方法 | |
| KR0127265B1 (ko) | 불순물 도핑 방법 | |
| JPH05145060A (ja) | 半導体コンタクトホールの構造およびその製造方法 | |
| JP3233217B2 (ja) | 半導体装置の製造方法 |