JPS625350B2 - - Google Patents
Info
- Publication number
- JPS625350B2 JPS625350B2 JP54134312A JP13431279A JPS625350B2 JP S625350 B2 JPS625350 B2 JP S625350B2 JP 54134312 A JP54134312 A JP 54134312A JP 13431279 A JP13431279 A JP 13431279A JP S625350 B2 JPS625350 B2 JP S625350B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline
- polycrystalline semiconductor
- semiconductor layer
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000002019 doping agent Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 4
- 229910052710 silicon Inorganic materials 0.000 claims 4
- 239000010703 silicon Substances 0.000 claims 4
- 230000005669 field effect Effects 0.000 claims 2
- 238000010438 heat treatment Methods 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 96
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 30
- 235000012239 silicon dioxide Nutrition 0.000 description 23
- 239000000377 silicon dioxide Substances 0.000 description 23
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000011800 void material Substances 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 239000002253 acid Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000637 aluminium metallisation Methods 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000254 damaging effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/018—Compensation doping
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/02—Contacts, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/025—Deposition multi-step
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/122—Polycrystalline
Description
【発明の詳細な説明】
本発明は、金属−絶縁物−半導体を有する装置
の製造に関するものである。特に下の薄い酸化物
絶縁層への酸の作用を避けるために、多結晶シリ
コン・ゲートに過剰の粒子（grain）が成長する
こと及びボイド（void）が形成されることを防ぐ
新規な方法に関するものである。
の製造に関するものである。特に下の薄い酸化物
絶縁層への酸の作用を避けるために、多結晶シリ
コン・ゲートに過剰の粒子（grain）が成長する
こと及びボイド（void）が形成されることを防ぐ
新規な方法に関するものである。
金属とゲートの接点が薄いゲート酸化物との垂
直な位置合せにより生じる、薄いゲート酸化物層
及び多結晶シリコン・ゲートを有する金属−酸化
物−半導体の装置の製造においては、これまで良
い装置の歩留りはなぜか低かつた。これらの低い
歩留りの原因である損傷機構は次のようなもので
あることを発見した。
直な位置合せにより生じる、薄いゲート酸化物層
及び多結晶シリコン・ゲートを有する金属−酸化
物−半導体の装置の製造においては、これまで良
い装置の歩留りはなぜか低かつた。これらの低い
歩留りの原因である損傷機構は次のようなもので
あることを発見した。
即ち、多結晶シリコン層のドーピングが、多結
晶シリコン・ゲート内に過剰の粒子を成長させる
こと及びその結果ボイドが形成されることに寄与
している。次のプロセスの間に、フツ化水素酸が
ボイドをしみ通り、薄い二酸化シリコン絶縁層に
作用する。この結果、絶縁層の絶縁効果が実質的
に減少し、それでより低い印加電圧で装置はシヨ
ート及びブレークダウンを起こすことになる。
晶シリコン・ゲート内に過剰の粒子を成長させる
こと及びその結果ボイドが形成されることに寄与
している。次のプロセスの間に、フツ化水素酸が
ボイドをしみ通り、薄い二酸化シリコン絶縁層に
作用する。この結果、絶縁層の絶縁効果が実質的
に減少し、それでより低い印加電圧で装置はシヨ
ート及びブレークダウンを起こすことになる。
それゆえに、本発明の主目的は、薄いゲート酸
化物構造の装置を作る従来の方法で一般に起こつ
ている多結晶シリコンのボイドの形成及び次のゲ
ート酸化物への酸の作用を減少させることによ
り、比較的高い歩留りを有する金属−酸化物−半
導体の装置を作る新規な方法を提供することであ
る。
化物構造の装置を作る従来の方法で一般に起こつ
ている多結晶シリコンのボイドの形成及び次のゲ
ート酸化物への酸の作用を減少させることによ
り、比較的高い歩留りを有する金属−酸化物−半
導体の装置を作る新規な方法を提供することであ
る。
これは、多結晶シリコン・ゲートを形成する新
規な技術により達成される。即ち、従来のように
ゲートにドーパントを付着する代わりに、真性な
多結晶シリコンの最初の層が、始めに酸化物の近
くに付着される。それから１つ以上の多結晶シリ
コンのドープされた層が最初の真性な層の上に付
着される。次の熱プロセス・ステツプの間に、ド
ーパントはドープされた多結晶層から最初の真性
な層へ拡散し、これにより適当な装置の動作に所
望なドーパント・プロフイールが提供される。し
かし最初の多結晶層の真性の性質により、粒子の
成長及びボイドの形成が減少される。これにより
フツ化水素酸による下のゲート酸化物への作用が
実質的に減少し、高歩留りの装置が達成される。
規な技術により達成される。即ち、従来のように
ゲートにドーパントを付着する代わりに、真性な
多結晶シリコンの最初の層が、始めに酸化物の近
くに付着される。それから１つ以上の多結晶シリ
コンのドープされた層が最初の真性な層の上に付
着される。次の熱プロセス・ステツプの間に、ド
ーパントはドープされた多結晶層から最初の真性
な層へ拡散し、これにより適当な装置の動作に所
望なドーパント・プロフイールが提供される。し
かし最初の多結晶層の真性の性質により、粒子の
成長及びボイドの形成が減少される。これにより
フツ化水素酸による下のゲート酸化物への作用が
実質的に減少し、高歩留りの装置が達成される。
第１図には、参照番号１と印された通常の半導
体ウエハ又は基体（好ましくはＰ−導電型）が示
されている。基体１の上表面上に約300Åの厚さ
に二酸化シリコン層２が成長される。層２の上に
約300Åの厚さの窒化シリコン層３が付着され
る。約500Åの厚さの第２の二酸化シリコン層４
が層３の上に付着される。フオトレジスト層５が
二酸化シリコン層４の上に付着される。層２，３
及び４が基板１の上表面上に伸びているが、フオ
トレジスト層５は示されているような形状にされ
る。基板は通常の食刻プロセスが施され、付着さ
れたフオトレジスト層５により保護されていない
二酸化シリコン層４の部分が食刻して取り除かれ
る。この結果の構造体が第１図に示されている。
体ウエハ又は基体（好ましくはＰ−導電型）が示
されている。基体１の上表面上に約300Åの厚さ
に二酸化シリコン層２が成長される。層２の上に
約300Åの厚さの窒化シリコン層３が付着され
る。約500Åの厚さの第２の二酸化シリコン層４
が層３の上に付着される。フオトレジスト層５が
二酸化シリコン層４の上に付着される。層２，３
及び４が基板１の上表面上に伸びているが、フオ
トレジスト層５は示されているような形状にされ
る。基板は通常の食刻プロセスが施され、付着さ
れたフオトレジスト層５により保護されていない
二酸化シリコン層４の部分が食刻して取り除かれ
る。この結果の構造体が第１図に示されている。
第２図では、基板が次にホウ素でドープされた
ソース及びドレイン領域６，６′を提供するため
に、ホウ素のイオン注入に晒される。ホウ素イオ
ンは二酸化シリコン層２及び窒化シリコン層３を
貫通するが、所望の領域６，６′への注入を限定
するためにマスクとして働くフオトレジスト層５
へは貫通しない。それからフオトレジスト層５が
取り除かれる。二酸化シリコン層２及び窒化シリ
コン層３が次に、マスクとして働く二酸化シリコ
ン層４の真下の部分を除いて、食刻して取り除か
れる。二酸化シリコン層４も最終的にこの食刻ス
テツプの間に取り除かれて、この結果第２図に示
されている構造体が提供される。
ソース及びドレイン領域６，６′を提供するため
に、ホウ素のイオン注入に晒される。ホウ素イオ
ンは二酸化シリコン層２及び窒化シリコン層３を
貫通するが、所望の領域６，６′への注入を限定
するためにマスクとして働くフオトレジスト層５
へは貫通しない。それからフオトレジスト層５が
取り除かれる。二酸化シリコン層２及び窒化シリ
コン層３が次に、マスクとして働く二酸化シリコ
ン層４の真下の部分を除いて、食刻して取り除か
れる。二酸化シリコン層４も最終的にこの食刻ス
テツプの間に取り除かれて、この結果第２図に示
されている構造体が提供される。
さて第３図では、窒化シリコン層３が７，７′
に示されている酸化物領域を提供するために、約
5000Åの厚い二酸化シリコン層を成長させる次の
ステツプのマスクとして働いている。第２図の窒
化シリコン層３及び二酸化シリコン層２が次に取
り除かれて、第３図に示されているような構造体
が提供される。酸化物領域７，７′はホウ素がイ
オン注入された領域６，６′の上の部分まで下方
に成長する。
に示されている酸化物領域を提供するために、約
5000Åの厚い二酸化シリコン層を成長させる次の
ステツプのマスクとして働いている。第２図の窒
化シリコン層３及び二酸化シリコン層２が次に取
り除かれて、第３図に示されているような構造体
が提供される。酸化物領域７，７′はホウ素がイ
オン注入された領域６，６′の上の部分まで下方
に成長する。
次に第４図では、厚い酸化物領域７，７′の間
の開孔の所で露出している領域の上に、薄い二酸
化シリコン層９が成長している。二酸化シリコン
層９は形成される装置のゲート絶縁酸化物を構成
する。二酸化シリコン層９は約250Åの厚さであ
ると良い。二酸化シリコン層９の直ぐ真下にホウ
素でドープされた領域８を提供するために、しき
い調節されたホウ素のイオン注入が行なわれる。
この結果の構造体が第４図に示されている。
の開孔の所で露出している領域の上に、薄い二酸
化シリコン層９が成長している。二酸化シリコン
層９は形成される装置のゲート絶縁酸化物を構成
する。二酸化シリコン層９は約250Åの厚さであ
ると良い。二酸化シリコン層９の直ぐ真下にホウ
素でドープされた領域８を提供するために、しき
い調節されたホウ素のイオン注入が行なわれる。
この結果の構造体が第４図に示されている。
さて第５及び第６図を参照して、本発明の新規
なステツプが述べられる。約1000Åの厚さの多結
晶シリコンの実質的に真性な層１０が基板の上に
付着され、それでゲート酸化物層９及び厚い酸化
物層領域７，７′を覆う。多結晶シリコン層１０
の真性の性質は、以下に述べられるように本発明
にとつて重要である。その結果の構造体が第５図
に示されている。
なステツプが述べられる。約1000Åの厚さの多結
晶シリコンの実質的に真性な層１０が基板の上に
付着され、それでゲート酸化物層９及び厚い酸化
物層領域７，７′を覆う。多結晶シリコン層１０
の真性の性質は、以下に述べられるように本発明
にとつて重要である。その結果の構造体が第５図
に示されている。
第６図に示されているように、次に約1000Åの
厚さの第２の多結晶シリコン層１１が最初の真性
な層１０の上に付着される。第２の多結晶層１１
は適当にドープされる。好ましくはリンの不純物
原子が約1018原子／cm3の濃度であると良い。それ
から約1000Åの厚さの第３の多結晶シリコン１２
が第２の層１１の上に付着される。この第３の層
１２は好ましくは、層１１のドーパント濃度に比
べて比較的より強くドープされると良い。好まし
くはリンの不純物原子が約1020原子／cm3の濃度で
あると良い。この結果の構造体が第６図に示され
ている。
厚さの第２の多結晶シリコン層１１が最初の真性
な層１０の上に付着される。第２の多結晶層１１
は適当にドープされる。好ましくはリンの不純物
原子が約1018原子／cm3の濃度であると良い。それ
から約1000Åの厚さの第３の多結晶シリコン１２
が第２の層１１の上に付着される。この第３の層
１２は好ましくは、層１１のドーパント濃度に比
べて比較的より強くドープされると良い。好まし
くはリンの不純物原子が約1020原子／cm3の濃度で
あると良い。この結果の構造体が第６図に示され
ている。
３つの別々の層１０，１１，１２を付着するプ
ロセスの代わりに、傾斜したドーパント濃度を有
する単一の多結晶シリコン層を付着しても良い。
これは、薄いゲート酸化物層９に隣接する実質的
に真性な物質から始めて上記ゲート酸化物層９か
ら離れるに連れてドーパント濃度が傾斜して増加
する。
ロセスの代わりに、傾斜したドーパント濃度を有
する単一の多結晶シリコン層を付着しても良い。
これは、薄いゲート酸化物層９に隣接する実質的
に真性な物質から始めて上記ゲート酸化物層９か
ら離れるに連れてドーパント濃度が傾斜して増加
する。
次の熱プロセス・ステツプの間に、結果とし
て、層１１及び１２から最初の真性な層１０へド
ーパントが拡散し、この結果適当な動作に必要な
不純物濃度プロフイールを有する多結晶シリコ
ン・ゲートが生じる。層１１及び１２から層１０
へのドーパントの拡散がプロセスのこの段階で完
了することを意味するものではないが、３つの多
結晶シリコン層１０，１１，１２は、第７図では
単一に融合した層１３として示されている。
て、層１１及び１２から最初の真性な層１０へド
ーパントが拡散し、この結果適当な動作に必要な
不純物濃度プロフイールを有する多結晶シリコ
ン・ゲートが生じる。層１１及び１２から層１０
へのドーパントの拡散がプロセスのこの段階で完
了することを意味するものではないが、３つの多
結晶シリコン層１０，１１，１２は、第７図では
単一に融合した層１３として示されている。
最初の多結晶層１０の実質的に真性な性質は、
本発明にとつて重要な利点を提供する。即ち、ド
ーパントが実質的に存在しないことにより、多結
晶シリコンでの粒子の成長やボイドの形成が減少
する。そしてこれは、フツ化水素酸が多結晶シリ
コン層のボイドにしみ通り、次のプロセス・ステ
ツプの間に薄いゲート酸化物層９に作用する傾向
を減少させる。これによりゲート酸化物層９の絶
縁機能は実質的に保護され、この結果装置は、最
初の多結晶シリコン層１０が実質的に真性でない
ように提供される装置に比べて、より高いブレー
クダウン電圧を有しシヨートがより少なくなる。
本発明にとつて重要な利点を提供する。即ち、ド
ーパントが実質的に存在しないことにより、多結
晶シリコンでの粒子の成長やボイドの形成が減少
する。そしてこれは、フツ化水素酸が多結晶シリ
コン層のボイドにしみ通り、次のプロセス・ステ
ツプの間に薄いゲート酸化物層９に作用する傾向
を減少させる。これによりゲート酸化物層９の絶
縁機能は実質的に保護され、この結果装置は、最
初の多結晶シリコン層１０が実質的に真性でない
ように提供される装置に比べて、より高いブレー
クダウン電圧を有しシヨートがより少なくなる。
第２の層１１が比較的適度な不純物濃度のみを
有し、第３の層１２が比較的濃い不純物濃度を有
することにより、多結晶シリコン・ゲート内の粒
子の成長及びボイドの形成がさらに減少すること
が発見された。
有し、第３の層１２が比較的濃い不純物濃度を有
することにより、多結晶シリコン・ゲート内の粒
子の成長及びボイドの形成がさらに減少すること
が発見された。
第７乃至第１３図に示されたプロセスの残りの
ステツプは先行技術では従来から良く知られたも
のであるので、要約してのみ述べる。第７図で
は、前では１０，１１，１２と示され、ここでは
単一の層１３として示されている融合した多結晶
シリコン層の上に、二酸化シリコン層１４が成長
又は付着される。窒化シリコン層１５がそれから
二酸化シリコン層１４の上に付着され、そして他
の二酸化シリコン層１６が層１５の上に付着され
る。層１４は好ましくは約100Åの厚さで、層１
５は好ましくは約300Åの厚さで、層１６は好ま
しくは約500Åの厚さであると良い。この結果の
構造体が第７図に示されている。
ステツプは先行技術では従来から良く知られたも
のであるので、要約してのみ述べる。第７図で
は、前では１０，１１，１２と示され、ここでは
単一の層１３として示されている融合した多結晶
シリコン層の上に、二酸化シリコン層１４が成長
又は付着される。窒化シリコン層１５がそれから
二酸化シリコン層１４の上に付着され、そして他
の二酸化シリコン層１６が層１５の上に付着され
る。層１４は好ましくは約100Åの厚さで、層１
５は好ましくは約300Åの厚さで、層１６は好ま
しくは約500Åの厚さであると良い。この結果の
構造体が第７図に示されている。
第８図では、通常のフオトリソグラフイ及び食
刻のステツプが行なわれ、層１３，１４及び１５
に対して示されているような形状が画成される。
それからＮ＋のソース及びドレイン領域１７，１
７′を形成するために、ヒ素のイオン注入が行な
われる。この結果の構造体が第８図に示されてい
る。
刻のステツプが行なわれ、層１３，１４及び１５
に対して示されているような形状が画成される。
それからＮ＋のソース及びドレイン領域１７，１
７′を形成するために、ヒ素のイオン注入が行な
われる。この結果の構造体が第８図に示されてい
る。
さて第９図では、他の多結晶シリコン層１８が
構造体の上に、好ましくは約4000Åの厚さ付着さ
れる。層１８が薄い酸化物領域の上に伸びていな
いなら、層１８はフツ化水素酸による酸化物への
損傷作用なしにドープされる。それから第９図に
示されている構造体を提供するために、二酸化シ
リコン層１９が層１８の上に付着される。
構造体の上に、好ましくは約4000Åの厚さ付着さ
れる。層１８が薄い酸化物領域の上に伸びていな
いなら、層１８はフツ化水素酸による酸化物への
損傷作用なしにドープされる。それから第９図に
示されている構造体を提供するために、二酸化シ
リコン層１９が層１８の上に付着される。
さて第１０図では、通常のフオトリソグラフイ
及び食刻のステツプが行なわれて、多結晶シリコ
ン層１８及び二酸化シリコン層１９の部分が取り
除かれる。それから第１１図に示されているよう
に、約3000Åの厚い二酸化シリコン層が成長し
て、２０に示されているように、二酸化シリコン
層１９及び領域７，７′と一体となる。
及び食刻のステツプが行なわれて、多結晶シリコ
ン層１８及び二酸化シリコン層１９の部分が取り
除かれる。それから第１１図に示されているよう
に、約3000Åの厚い二酸化シリコン層が成長し
て、２０に示されているように、二酸化シリコン
層１９及び領域７，７′と一体となる。
次に第１２図では、二酸化シリコン層１４及び
窒化シリコン層１５が通常のフツ化水素酸食刻に
より取り除かれる。このステツプの間に、もし多
結晶シリコン・ゲート層１３が過剰の粒子が成長
しボイドの形成が行なわれているなら、フツ化水
素酸はボイドにしみ通り薄いゲート酸化物層９に
作用することになり、これにより装置はより低い
ブレークダウン電圧を持つことになる。しかしな
がら、最初の多結晶シリコン層１０が実質的に真
性であるなら、次のプロセス・ステツプの間の粒
子の成長及びボイドの形成される傾向は実質的に
減少し、これによつてフツ化水素酸による薄いゲ
ート酸化物層９への作用を及ぼす確率は減少す
る。この確率はさらに、第２の多結晶シリコン層
１１のドーパント濃度を比較的適度な濃度にする
ことにより減少される。
窒化シリコン層１５が通常のフツ化水素酸食刻に
より取り除かれる。このステツプの間に、もし多
結晶シリコン・ゲート層１３が過剰の粒子が成長
しボイドの形成が行なわれているなら、フツ化水
素酸はボイドにしみ通り薄いゲート酸化物層９に
作用することになり、これにより装置はより低い
ブレークダウン電圧を持つことになる。しかしな
がら、最初の多結晶シリコン層１０が実質的に真
性であるなら、次のプロセス・ステツプの間の粒
子の成長及びボイドの形成される傾向は実質的に
減少し、これによつてフツ化水素酸による薄いゲ
ート酸化物層９への作用を及ぼす確率は減少す
る。この確率はさらに、第２の多結晶シリコン層
１１のドーパント濃度を比較的適度な濃度にする
ことにより減少される。
最後に第１３図には、アルミニウム・メタライ
ゼーシヨン（metallization）層２２が構造体の上
に付着され、多結晶シリコン・ゲート１３との導
電接点が形成されてプロセスは完了する。
ゼーシヨン（metallization）層２２が構造体の上
に付着され、多結晶シリコン・ゲート１３との導
電接点が形成されてプロセスは完了する。
第１乃至第４図は、本発明のプロセスを実施す
るのに示された始めのステツプで従来技術を示し
ている。第５及び第６図は、多結晶シリコンの最
初の真性な層を付着する新規なステツプを示す。
第７乃至第１３図は、第５及び第６図に示された
新規なステツプの後に行なわれる続きのステツプ
で従来技術を示している。 １０……真性な多結晶シリコン層、１１……適
度にドープされた多結晶シリコン層、１２……強
くドープされた多結晶シリコン層。
るのに示された始めのステツプで従来技術を示し
ている。第５及び第６図は、多結晶シリコンの最
初の真性な層を付着する新規なステツプを示す。
第７乃至第１３図は、第５及び第６図に示された
新規なステツプの後に行なわれる続きのステツプ
で従来技術を示している。 １０……真性な多結晶シリコン層、１１……適
度にドープされた多結晶シリコン層、１２……強
くドープされた多結晶シリコン層。
Claims (1)
- 【特許請求の範囲】 １ シリコン基体を準備し、上記基体の表面に薄
い絶縁層を形成し、上記絶縁層の上に最初の多結
晶半導体物質の真性な層を付着し、上記最初の真
性な多結晶層の上にドーパントを含む少なくとも
１つの追加の多結晶半導体層を付着し、シリコン
基体を加熱して上記追加の多結晶層から上記最初
の多結晶層へドーパントの一部を拡散させ、上記
追加の多結晶半導体層上に絶縁膜を付着し、ゲー
ト電極を形成するため多結晶半導体層およびその
上の絶縁膜をパターンニングし、上記多結晶半導
体層上の絶縁膜を除去することを含む絶縁ゲート
形電界効果半導体装置の製造方法。 ２ シリコン基体を準備し、上記基体の表面に薄
い絶縁層を形成し、上記絶縁層の上に実質的に真
性な部分からはじまり次第にドーパント濃度を増
す多結晶半導体層を付着し、シリコン基体を加熱
してドーパントを上記実質的に真性な部分に拡散
させ、上記多結晶半導体層上に絶縁膜を付着し、
ゲート電極を形成するため多結晶半導体層および
その上の絶縁膜をパターンニングし、上記多結晶
半導体層上の絶縁膜を除去することを含む絶縁ゲ
ート形電界効果半導体装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/974,577 US4249968A (en) | 1978-12-29 | 1978-12-29 | Method of manufacturing a metal-insulator-semiconductor utilizing a multiple stage deposition of polycrystalline layers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5591176A JPS5591176A (en) | 1980-07-10 |
| JPS625350B2 true JPS625350B2 (ja) | 1987-02-04 |
Family
ID=25522204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13431279A Granted JPS5591176A (en) | 1978-12-29 | 1979-10-19 | Method of fabricating semiconductor device |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4249968A (ja) |
| EP (1) | EP0013317B1 (ja) |
| JP (1) | JPS5591176A (ja) |
| CA (1) | CA1120605A (ja) |
| DE (1) | DE2967090D1 (ja) |
| IT (1) | IT1165429B (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5662353A (en) * | 1979-10-29 | 1981-05-28 | Toshiba Corp | Semiconductor device and its manufacturing method |
| US4317273A (en) * | 1979-11-13 | 1982-03-02 | Texas Instruments Incorporated | Method of making high coupling ratio DMOS electrically programmable ROM |
| JPS5688818A (en) * | 1979-12-17 | 1981-07-18 | Hitachi Ltd | Polycrystalline silicon membrane and its production |
| US4329186A (en) * | 1979-12-20 | 1982-05-11 | Ibm Corporation | Simultaneously forming fully implanted DMOS together with enhancement and depletion mode MOSFET devices |
| US4441246A (en) * | 1980-05-07 | 1984-04-10 | Texas Instruments Incorporated | Method of making memory cell by selective oxidation of polysilicon |
| US4380773A (en) * | 1980-06-30 | 1983-04-19 | Rca Corporation | Self aligned aluminum polycrystalline silicon contact |
| US4359816A (en) * | 1980-07-08 | 1982-11-23 | International Business Machines Corporation | Self-aligned metal process for field effect transistor integrated circuits |
| US4488162A (en) * | 1980-07-08 | 1984-12-11 | International Business Machines Corporation | Self-aligned metal field effect transistor integrated circuits using polycrystalline silicon gate electrodes |
| US4358326A (en) * | 1980-11-03 | 1982-11-09 | International Business Machines Corporation | Epitaxially extended polycrystalline structures utilizing a predeposit of amorphous silicon with subsequent annealing |
| JPS5799736A (en) * | 1980-12-12 | 1982-06-21 | Toshiba Corp | Fabrication of semiconductor substrate |
| DE3047140A1 (de) * | 1980-12-15 | 1982-07-22 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen einer monolithisch integrierten halbleiterschaltung |
| US4542580A (en) * | 1983-02-14 | 1985-09-24 | Prime Computer, Inc. | Method of fabricating n-type silicon regions and associated contacts |
| US4609568A (en) * | 1984-07-27 | 1986-09-02 | Fairchild Camera & Instrument Corporation | Self-aligned metal silicide process for integrated circuits having self-aligned polycrystalline silicon electrodes |
| US4744862A (en) * | 1984-10-01 | 1988-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing methods for nonlinear semiconductor element and liquid crystal display panel using the same |
| US5061986A (en) * | 1985-01-22 | 1991-10-29 | National Semiconductor Corporation | Self-aligned extended base contact for a bipolar transistor having reduced cell size and improved electrical characteristics |
| US5045916A (en) * | 1985-01-22 | 1991-09-03 | Fairchild Semiconductor Corporation | Extended silicide and external contact technology |
| US5227316A (en) * | 1985-01-22 | 1993-07-13 | National Semiconductor Corporation | Method of forming self aligned extended base contact for a bipolar transistor having reduced cell size |
| US4648175A (en) * | 1985-06-12 | 1987-03-10 | Ncr Corporation | Use of selectively deposited tungsten for contact formation and shunting metallization |
| JP2706469B2 (ja) * | 1988-06-01 | 1998-01-28 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US4978626A (en) * | 1988-09-02 | 1990-12-18 | Motorola, Inc. | LDD transistor process having doping sensitive endpoint etching |
| US5158903A (en) * | 1989-11-01 | 1992-10-27 | Matsushita Electric Industrial Co., Ltd. | Method for producing a field-effect type semiconductor device |
| US5141892A (en) * | 1990-07-16 | 1992-08-25 | Applied Materials, Inc. | Process for depositing highly doped polysilicon layer on stepped surface of semiconductor wafer resulting in enhanced step coverage |
| KR920020763A (ko) * | 1991-04-19 | 1992-11-21 | 김광호 | 반도체장치 및 그 제조방법 |
| KR930008018B1 (ko) * | 1991-06-27 | 1993-08-25 | 삼성전자 주식회사 | 바이씨모스장치 및 그 제조방법 |
| US5444302A (en) * | 1992-12-25 | 1995-08-22 | Hitachi, Ltd. | Semiconductor device including multi-layer conductive thin film of polycrystalline material |
| US5480830A (en) * | 1995-04-04 | 1996-01-02 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making depleted gate transistor for high voltage operation |
| JP3383140B2 (ja) * | 1995-10-02 | 2003-03-04 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| US5981364A (en) * | 1995-12-06 | 1999-11-09 | Advanced Micro Devices, Inc. | Method of forming a silicon gate to produce silicon devices with improved performance |
| US5767004A (en) * | 1996-04-22 | 1998-06-16 | Chartered Semiconductor Manufacturing, Ltd. | Method for forming a low impurity diffusion polysilicon layer |
| JPH10247725A (ja) * | 1997-03-05 | 1998-09-14 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6060360A (en) * | 1997-04-14 | 2000-05-09 | Taiwan Semiconductor Manufacturing Company | Method of manufacture of P-channel EEprom and flash EEprom devices |
| US5851891A (en) * | 1997-04-21 | 1998-12-22 | Advanced Micro Devices, Inc. | IGFET method of forming with silicide contact on ultra-thin gate |
| US7192829B2 (en) * | 1998-07-17 | 2007-03-20 | Micron Technology, Inc. | Methods of forming floating gate transistors |
| US7268065B2 (en) * | 2004-06-18 | 2007-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of manufacturing metal-silicide features |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49118373A (ja) * | 1973-03-12 | 1974-11-12 | ||
| JPS5368165A (en) * | 1976-11-30 | 1978-06-17 | Nec Corp | Production of semiconductor device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3519901A (en) * | 1968-01-29 | 1970-07-07 | Texas Instruments Inc | Bi-layer insulation structure including polycrystalline semiconductor material for integrated circuit isolation |
| NL161920C (nl) * | 1971-03-12 | 1980-03-17 | Hitachi Ltd | Werkwijze voor het vervaardigen van een half- geleiderinrichting, waarbij de roostervervorming t.g.v. doteerstoffen wordt gecompenseerd. |
| US4087571A (en) * | 1971-05-28 | 1978-05-02 | Fairchild Camera And Instrument Corporation | Controlled temperature polycrystalline silicon nucleation |
| US3738880A (en) * | 1971-06-23 | 1973-06-12 | Rca Corp | Method of making a semiconductor device |
| GB1501114A (en) * | 1974-04-25 | 1978-02-15 | Rca Corp | Method of making a semiconductor device |
| JPS5928992B2 (ja) * | 1975-02-14 | 1984-07-17 | 日本電信電話株式会社 | Ｍｏｓトランジスタおよびその製造方法 |
| JPS606108B2 (ja) * | 1976-07-07 | 1985-02-15 | 株式会社東芝 | 半導体装置の製造方法 |
| US4180826A (en) * | 1978-05-19 | 1979-12-25 | Intel Corporation | MOS double polysilicon read-only memory and cell |
-
1978
- 1978-12-29 US US05/974,577 patent/US4249968A/en not_active Expired - Lifetime
-
1979
- 1979-10-15 CA CA000337620A patent/CA1120605A/en not_active Expired
- 1979-10-19 JP JP13431279A patent/JPS5591176A/ja active Granted
- 1979-11-19 DE DE7979104584T patent/DE2967090D1/de not_active Expired
- 1979-11-19 EP EP79104584A patent/EP0013317B1/de not_active Expired
- 1979-12-18 IT IT28125/79A patent/IT1165429B/it active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49118373A (ja) * | 1973-03-12 | 1974-11-12 | ||
| JPS5368165A (en) * | 1976-11-30 | 1978-06-17 | Nec Corp | Production of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5591176A (en) | 1980-07-10 |
| EP0013317A2 (de) | 1980-07-23 |
| EP0013317A3 (en) | 1982-01-27 |
| IT1165429B (it) | 1987-04-22 |
| US4249968A (en) | 1981-02-10 |
| DE2967090D1 (en) | 1984-08-09 |
| EP0013317B1 (de) | 1984-07-04 |
| CA1120605A (en) | 1982-03-23 |
| IT7928125A0 (it) | 1979-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS625350B2 (ja) | ||
| US4354309A (en) | Method of manufacturing a metal-insulator-semiconductor device utilizing a graded deposition of polycrystalline silicon | |
| US5858843A (en) | Low temperature method of forming gate electrode and gate dielectric | |
| US7485516B2 (en) | Method of ion implantation of nitrogen into semiconductor substrate prior to oxidation for offset spacer formation | |
| JPH0693462B2 (ja) | バイポーラ・トランジスタ及びその製造方法 | |
| JPS6336147B2 (ja) | ||
| JP2775194B2 (ja) | 半導体装置および半導体分離構造を製造する方法 | |
| US6254676B1 (en) | Method for manufacturing metal oxide semiconductor transistor having raised source/drain | |
| JPH0727915B2 (ja) | 半導体装置の製造方法 | |
| US6373108B1 (en) | Semiconductor device having reduced sheet resistance of source/drain regions | |
| US6281131B1 (en) | Methods of forming electrical contacts | |
| JPH058870B2 (ja) | ||
| US6797569B2 (en) | Method for low topography semiconductor device formation | |
| JP2803548B2 (ja) | 半導体装置の製造方法 | |
| JPH07245397A (ja) | 半導体装置の製造方法 | |
| RU1830156C (ru) | Способ изготовлени полупроводниковых приборов | |
| JPH0298143A (ja) | Ｌｄｄ構造ポリシリコン薄膜トランジスタの製造方法 | |
| JPH0640549B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPH06196494A (ja) | 半導体装置の製造方法 | |
| JPH11330281A (ja) | バイポ―ラ及びｂｉｃｍｏｓデバイスの作製プロセス | |
| CN107452629B (zh) | 功率半导体器件及其制造方法 | |
| JPH08316477A (ja) | 半導体素子の製造方法 | |
| JP2790010B2 (ja) | 半導体装置の製造方法 | |
| KR0186186B1 (ko) | 반도체소자의 제조방법 | |
| JP3312541B2 (ja) | 薄膜半導体装置の製造方法 |