JPH0727915B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0727915B2
JPH0727915B2 JP2246363A JP24636390A JPH0727915B2 JP H0727915 B2 JPH0727915 B2 JP H0727915B2 JP 2246363 A JP2246363 A JP 2246363A JP 24636390 A JP24636390 A JP 24636390A JP H0727915 B2 JPH0727915 B2 JP H0727915B2
Authority
JP
Japan
Prior art keywords
layer
region
semiconductor device
manufacturing
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2246363A
Other languages
English (en)
Other versions
JPH03112136A (ja
Inventor
ヤコブス マリア ヨセフ イョスクイン ウィルヘルムス
ファン デイク ヤン
Original Assignee
エヌ ベー フィリップス フルーイランペンファブリケン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エヌ ベー フィリップス フルーイランペンファブリケン filed Critical エヌ ベー フィリップス フルーイランペンファブリケン
Publication of JPH03112136A publication Critical patent/JPH03112136A/ja
Publication of JPH0727915B2 publication Critical patent/JPH0727915B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、バイポーラトランジスタのような半導体装置
の製造方法に関するものである。
（従来の技術） 米国特許第US-A-4772566号明細書には一主表面に隣接し
て一導電型の第１装置領域を有する半導体本体を設け、
前記の第１装置領域内に反対導電型の第２装置領域の非
本質的な補助領域を形成する為の不純物がドーピングさ
れたドープ層を前記の一主表面上に設け、このドープ層
を通る孔を形成し、この孔を画成する前記ドープ層の側
壁上に絶縁材料の第１部分とこの第１部分上に異なる材
料の第２部分とを形成し、前記の第１装置領域内に反対
導電型の第２装置領域の本質的な補助領域を形成すると
ともにこの本質的な補助領域内に一導電型の第３装置領
域を形成する不純物を導入することにより半導体装置を
製造する半導体装置の製造方法が記載されている。
この米国特許第US-A-4772566号明細書に記載された方法
は、第１装置領域がコレクタ領域を有し、第２及び第３
装置領域がそれぞれベース及びエミッタ領域を構成して
いるバイポーラトランジスタの製造に関するものであ
る。
ここに、“本質的な補助領域”とは第２装置領域の能動
領域、すなわち米国特許第US-A-4772566号明細書に記載
されたバイポーラトランジスタの場合には能動ベース領
域を意味するとともに、“非本質的な補助領域”とは第
２装置領域に対する接触を助長する為に“本質的な補助
領域”に接触する領域を意味するものとする。
米国特許第US-A-4772566号明細書に記載されているよう
に、ドープ層はドープ多結晶層、例えばドープ多結晶珪
素層として設けられている。この多結晶珪素層を規制し
て、本質的なベース領域及びエミッタ領域を形成する不
純物を導入すべき孔を形成するとともにコレクタ接点孔
を形成した後、多結晶層上に薄肉の熱酸化物層を成長せ
しめる。また、ベース及びエミッタ孔をマスクして不純
物を導入し、これにより高ドープのコレクタ接点領域を
形成する。この高ドープコレクタ接点領域の形成後、こ
の孔をマスクし、次に本質的なベース領域を形成する不
純物を注入する。次に、適正な誘電体層、例えば二酸化
珪素層を堆積し、これに多結晶層を被覆する。この多結
晶層も多結晶珪素層としうる。次に多結晶層を異方性エ
ッチングして第２部分を形成し、次に多結晶のこの第２
部分をマスクとして用いて誘電体をエッチングし、これ
により絶縁第１部分を形成する。次に、多結晶珪素層を
堆積し、これに一導電型の不純物をドーピングし、これ
に続いてこの不純物を下側の半導体本体に拡散してエミ
ッタ領域を形成する。
米国特許第US-A-4772566号明細書に記載された方法は、
第１及び第２部分より成る複合絶縁スペーサを採用し、
これによりエミッタ領域と非本質的なベース領域との良
好な分離を達成してエミッタベース降服電圧を低くする
おそれのあるホットキャリア効果を無くしうるようにし
ている。又、ドーパントを多結晶珪素中に逃すことによ
りトランジスタパラメータの幾何学的依存性を低減せし
めている。
（発明が解決しようとする課題） しかし、複合スペーサのエッチングは、半導体本体に対
し大きな選択度を以て第１及び第２部分をエッチングし
うる処理で行う必要がある。その理由は、さもないと、
本質的な補助領域を形成する為に導入する不純物の一部
分がエッチング処理中失われる為である。異方性エッチ
ング処理は第１及び第２部分の形成を良好に制御しうる
が、極めて大きな選択度を得ることができず、一方、湿
式エッチング処理は大きな選択度を得ることができるが
第２部分をアンダーエッチングしてしまうおそれがある
為、寸法が良好に制御されない。
本発明の目的は、本質的な補助領域と第３装置領域との
分離すなわちオフセットを良好に制御し、バイポーラト
ランジスタの場合に幅（すなわち通常エミッタ領域の一
主表面に平行な方向に測定したエミッタ領域の寸法）に
対する電流増幅率の依存性を減少させるとともに、本質
的な補助領域と第３装置領域との良好に制御される分離
の結果非本質的な補助領域と第３装置領域とが良好に制
御されて分離される為にホットキャリア効果を無くすの
を助長させるようにした半導体装置の製造方法を提供せ
んとするにある。
（課題を解決するための手段） 本発明半導体装置の製造方法は、一主表面に隣接して一
導電型の第１装置領域を有する半導体本体を設け、前記
第１装置領域内に反対導電型の第２装置領域の非本質的
補助領域を形成する為の不純物を半導体本体内に拡散す
るドープ層を前記の一主表面上に設け、このドープ層を
通る孔を形成し、この孔を経て反対導電型の結合領域を
形成する不純物を導入し、前記の第１の窓を経て前記の
第２装置領域の真性補助領域を形成する不純物を導入
し、絶縁材料の第１層を前記の孔に被覆し、前記の孔を
画成するドープ層の側壁上にこの絶縁材料の第１部分を
残すようにこの絶縁材料をエッチングしてこの第１部分
により前記の孔よりも小さな第１の窓を画成し、この窓
を経て第２装置領域の本質的な補助領域を形成する不純
物を導入し、前記の第一層とは異なる材料の第２層を前
記の窓に被覆し、前記の第１部分の絶縁材料又は前記の
第１の窓の表面を形成する材料をエッチングしないエッ
チング処理を用いて前記の第２層を前記の第１部分に対
し選択的にエッチングして絶縁材料の前記の第１部分上
に異なる材料の第２部分を形成し、この第２部分により
前記の第１の窓よりも小さな第２の窓を画成し、一導電
型の第３装置領域を形成する不純物を小さな前記の第２
の窓を経て前記の本質的な補助領域内に導入することを
特徴とする。
従って、本発明による方法を用いると、本質的な補助領
域、例えばバイポーラトランジスタの本質的なベース領
域を形成する不純物は絶縁第１部分によって画成された
第１の窓を経て導入され、一方、第３装置領域（この領
域はバイポーラトランジスタの場合エミッタ領域を形成
する）を形成する不純物は第１部分とは異なる材料の第
２部分により画成された、第１の窓よりも小さな第２の
窓を経て導入される為、第３装置領域を非本質的な補助
領域から充分に離間させてホットキャリア効果を防止し
うる。更に、絶縁第１部分を形成する前に、不純物が孔
を経て導入され、非本質的及び本質的な補助領域を接続
する為の反対導電型の結合領域が形成される。この結合
領域は非本質的な補助領域と第３装置領域とを充分に離
間させ、エッジ効果及び漏洩電流の発生を防止するか或
いは少なくとも第１及び第３装置領域間に生じるおそれ
のあるパンチスルーを防止しうる。一般に、結合領域を
形成する不純物は、この結合領域が第２装置領域の本質
的な補助領域よりも浅くなり且つ少量にドーピングされ
て第１及び第２部分の規制中のいかなる変化も第２装置
領域の本質的な補助領域の幅（すなわち通常、バイポー
ラトランジスタの本質的なベース領域を構成する本質的
な補助領域の場合半導体本体中の深さ）に著しい影響を
及ぼさないようなドーズ量及びエネルギーを用いて注入
する。
絶縁第１部分は前記の孔の上に設けた絶縁第１層を異方
性エッチングすることにより形成し、第２部分は前記の
絶縁第１層とは異なる材料より成り前記の第１の窓上に
設けた第２層を前記の第１部分に対して選択的に異方性
エッチングすることにより形成することができる。前記
の第２部分は絶縁部分とすることもできる。絶縁第１部
分は、酸化物層、例えば酸化珪素層をドープ層上に堆積
し、次にこの酸化物層を異方性エッチングして絶縁第１
部分を残すことにより規制し、一方、第２部分は、多結
晶層、例えば多結晶珪素層をドープ層上に堆積し、次に
この多結晶層を異方性エッチングして第２部分を残すよ
うにして規制することができる。又、第２層を形成する
前に他の絶縁層、例えば酸化珪素層を第１の窓上に設
け、第２部分のエッチングを容易にするとともに第２部
分を規制した際に前記の他の絶縁層によりこの第２部分
を前記の孔内で露出された半導体本体の表面から離間せ
しめるようにすることができる。この方法によれば、本
質的な補助領域、バイポーラトランジスタの場合本質的
なベース領域の幅、すなわち半導体本体中の深さを絶縁
第１部分を形成する絶縁材料のエッチングにおける変化
に感応しにくくしうる。更に、特にバイポーラトランジ
スタの場合、本質的なベース及びエミッタ領域の分離制
御により電流増幅率がエミッタ領域の幅（すなわち一主
表面に沿う寸法）に依存するのを著しく低減せしめる
為、電流増幅率は第３装置領域の寸法の減少により著し
く低下することがない。
（実施例） 図面は単に線図的なものであり、種々の寸法を実際のも
のに比例して描いておらず、明瞭の為に厚さを他の寸法
に比べて誇張して示してある。
図面を参照するに、半導体装置の製造方法を示してお
り、この方法は、一主表面11に隣接して一導電型の第１
装置領域20を有する半導体本体10を設ける工程と、前記
の１主表面11上に前記の第１装置領域20内に反対導電型
の第２装置領域40（第８図）の非本質的な補助領域41を
形成する為の不純物がドーピングされた層（ドープ層）
30を設ける工程と、このドープ層30に孔31を形成する工
程と、孔31を画成するドープ層30の側壁32上に絶縁材料
の第１部分50を形成するとともにこの第１部分50上に異
なる材料の第２部分60を形成する工程と、孔31を経て不
純物を導入し、第１装置領域20内に反対導電型の第２装
置領域40の本質的な補助領域42を形成するとともにこの
本質的な補助領域42内に一導電型の第３装置領域70を形
成する工程とを有する。
本発明によれば、この方法に、ドープ層30の側壁32上に
絶縁第１部分50を形成して第１窓80を形成する前に孔31
を経て反対導電型の結合補助領域43を形成する不純物を
導入する工程と、第180を経て第２装置領域40の本質的
な補助療育42を形成する不純物を導入する工程と、絶縁
第１部分50上に第２部分60を形成して小さな第２窓90を
形成する工程と、第２窓90を経て第３装置領域70を形成
する不純物を導入する工程とを含める。
図面に示す特定の例を参照するに、相補的なｎ及びｐチ
ャネル絶縁ゲート電界効果トランジスタ（IGFET）を同
じ半導体中にバイポーラトランジスタと一緒に形成する
処理であるBiCMOS処理で集積化するのに適したものとし
うる、或いは純粋なバイポーラ処理に用いうるバイポー
ラトランジスタを製造する本発明による方法をこれらの
図面に示してある。
以下に説明する例では、半導体本体10が、反対導電型、
この場合ｐ導電型で代表的に10Ω‐cmの固有抵抗の単結
晶珪素基板１を有し、適切なマスクを用いてこの基板内
に一導電型（本例ではｎ導電型）の不純物を導入して装
置領域２に高ドープ領域21を形成する。この高ドープ領
域21は後にバイポーラトランジスタのコレクタ領域20の
一部を形成する。代表的に８〜12Ω‐cmの固有抵抗のｐ
導電型珪素より成る層３（図面には破線で示してある）
を基板１上にエピタキシアル成長させ、これにより高ド
ープ領域21を埋設させる。
次に、通常のホトリソグラフ（写真食刻）及びエッチン
グ技術を用いてマスク層（図示せず）を形成し、不純物
を導入、この場合燐イオンを注入してｎ導電型領域22を
埋設領域21のすぐ上に且つこの領域21に接触させて形成
する。この領域22はコレクタ領域20の主補助領域を構成
する。
次に、例えば酸化珪素‐窒化珪素耐酸化マスク（図示せ
ず）を用いた通常の珪素局部酸化技術を用いてフィール
ド酸化物領域４を形成することにより、装置領域２を他
の装置領域（図示せず）から画成、すなわち分離する。
この段階で必要に応じ種々のしきい値調整用のイオン注
入を行うことができる。また、図示していないが、イオ
ン注入によりフィールド酸化物領域４の下側に高導電性
のチャネルストッパ領域を形成することができる。第１
図に示すように、フィールド酸化物領域4a,4bは、装置
領域２を画成するのに加えて、コレクタ接点領域23を画
成する作用をする。このコレクタ接点領域23は一導電型
の不純物が二度ドーピングされるものであり、一度目は
コレクタ領域20の主補助領域22の形成中に行い、二度目
は適切なマスクを介して行うもので、これによりコレク
タ領域20にオーム接触しうる高ドープ接点領域を形成す
る。
次に、通常の低圧化学蒸着技術（LPCVD）を用いてドー
ピング可能層300、通常半導体層、本例では多結晶珪素
層を堆積する。次に、装置領域２上で多結晶珪素にｐ導
電型イオン本例では硼素イオンを注入する。
次に、装置領域２上に絶縁層35、例えば二酸化珪素層を
堆積する。
次に、絶縁層35上に通常のマスク（図示せず）を形成
し、次に通常の技術を用いて絶縁層35及もびドーピング
された多結晶パターン化し、ドープ層30を画成するとと
もに孔31を形成し、これにより第２図に示す構造を生ぜ
しめる。
次に、第２装置領域40の結合領域43を形成する為にドー
ズ量及びエネルギーを低くしてｐ導電型イオン、本例で
は硼素イオンを注入する。この結合領域43は浅い領域で
あり、代表的に約10KeVのエネルギー及び約1012〜約10
13イオン/cm2のドーズ量の硼素（B+）イオンを用いる。
この浅い結合領域43の目的は後に説明する。
絶縁層35及びドープ層のパターン化の後、露出された珪
素表面領域上に薄肉の熱酸化物層33を成長させる。次
に、第３図に示す構造上に打絶縁層５、本例ではテトラ
エチルオルトシリケート（TEOS）を堆積させる。この処
理段階までに、ドープ層30から半導体本体１中にある量
の硼素イオンを拡散せしめて予備領域41aを形成するこ
とができる。この予備領域41aは最終的に第２装置領域4
0の非本質的な補助領域41を構成する。次に、通常のプ
ラズマエッチング（例えばCF4又はCHF3＋O2プラズマ）
技術を用いて絶縁層５を異方性エッチングし、第４図に
示すように孔31を画成するドープ層30の側壁32上に絶縁
第１部分すなわちスペーサ50を残す。第３装置領域すな
わちエミッタ領域70の所望幅が約0.4μｍで孔31の所望
幅が約1.0μｍである場合には、絶縁層５の厚さは、絶
縁第１部分すなわちスペーサ50が露出表面領域11aに隣
接するその最も幅広の位置で約0.2μｍの幅（或いは厚
さ）となるように選択する。
絶縁第１部分50を形成する異方性エッチング中、半導体
本体１の露出表面領域11aが少量だけ失われる、すなわ
ち除去され、且つこの露出表面領域11aで注入された浅
い補助領域43を形成するための硼素イオンのいくらか或
いはすべてさえも失われる、すなわち除去される。しか
し、少量の硼素イオンは残存させることができる。
第４図に示すように絶縁第１部分50の形成後、約25nmの
厚さ薄肉の他の絶縁層36、例えば熱酸化物層を堆積し、
本例ではｐ導電型の不純物を導入して第５図に示すよう
に、最終的に本例ではバイポーラトランジスタの本質的
なベース領域を構成する本質的な補助領域42を形成する
予備領域42を得る。通常のマスク層（図示せず）を用い
てこのイオン注入からコレクタ接点領域23をマスクす
る。本例では、35KeVのエネルギー及び約２〜５×1013
イオン/cm2の範囲のドーズ量で硼素（B+）イオンを注入
することによりｐ型導電型不純物を導入する。或いは
又、前記の他の絶縁層36を形成する前に予備領域42aを
形成するためのｐ導電型不純物を導入することができ
る。この場合、前記の他の絶縁層36を堆積層、例えばTE
OS層とすることができる。
次に、通常の低圧化学蒸着技術を用いて薄肉の他の絶縁
層36上に約0.15μｍの厚さの非ドープ（すなわち意図的
にドーピングしない）多結晶材料、本例では非ドープ多
結晶珪素の層６を堆積する。
次に、異方性処理、例えば本例における熱酸化物或いは
TEOSのような絶縁材料に対して高い選択性で多結晶珪素
をエッチングする塩素プラズマエッチング処理を用いて
多結晶珪素層６をエッチングする。非ドープ多結晶珪素
層６のこの異方性エッチングにより、小さな、例えば前
述したエミッタ寸法の場合0.1μｍの非ドープ多結晶珪
素スペーサが得られ、これによって第６図に示すように
第１部分50上に第２部分60を形成する。
薄肉の他の絶縁層36は多結晶珪素層６をエッチングする
のに用いた腐食剤から半導体表面領域11aをマスクし、
この腐食剤により珪素表面領域11aを浸食することなく
多結晶珪素層６を高選択性を似てエッチングしうるよう
にする。このことは、本質的なベース領域42の幅、すな
わち通常は半導体本体中の深さが、第１及び第２部分50
及び60を形成するのに用いるエッチング処理に感応しな
いということを意味する。また、絶縁層36は多結晶珪素
第２部分60の下側に障壁を形成し、ｐ型不純物が半導体
本体から多結晶珪素第２部分60内に拡散されるのを防止
する。
従って、非ドープ多結晶珪素絶縁第２部分60は小さな第
２窓90を画成し、この窓を経てｎ導電型不純物を導入し
て第３装置領域、この場合エミッタ領域70を形成しう
る。
次に、表面領域11aを被覆する薄肉の他の絶縁層36を、
多結晶珪素第２部分60の下側の部分36aのみを残して除
去する。薄肉の他の絶縁層36は、例えば第１部分50を形
成するのに用いたようなプラズマエッチング処理を用い
ることにより、珪素表面領域11aに対して高い選択性を
以てエッチングしうる為、表面領域11aの浸食、従って
本質的な補助領域42を形成するために導入された不純物
の損失が回避されるか或いは少なくとも減少される。
次に、通常のLPCVD技術によって小さな第２窓90内にド
ーピング可能層７、本例では他の多結晶珪素層を堆積
し、これにｎ導電型不純物、この場合砒素（As+）イオ
ンを約7.5×1015イオン/cm2のドーズ量及び約75KeVのエ
ネルギーで注入することによりドーピングする。通常の
ホトリソグラフ及びエッチング技術を用いてドープ多結
晶珪素層７をパターン化して第７図に示すように所望領
域を被覆する層７のみを残した後、半導体本体を例えば
窒素雰囲気中で約60分間約925℃に加熱してｎ導電型不
純物をドープ層７から半導体本体１中に拡散させ、これ
により第３領域、本例ではエミッタ領域70を形成する。
またこの加熱処理により、以前に導入された不純物をド
ライブイン拡散させて第２装置領域、本例ではベース領
域40の非本質的な補助領域41及び本質的な補助領域42を
形成する。或いは又、不純物をドープ層から拡散させる
ことによりエミッタ領域70を形成する代わりにエミッタ
領域70を形成する不純物を簡単に注入することができ
る。
多結晶珪素第２部分60の下側の薄肉の他の絶縁層の残存
部分36aはドープ層７内の不純物（或いはエミッタ領域7
0を形成する為に注入される不純物）が第２部分60を通
過して半導体本体１内に入るのを阻止する作用をする。
浅い結合領域43は本質的な補助領域42よりも浅く且つ少
量にドーピングされている。しかし、エミッタ領域70の
区域の外部で結合領域43は非本質的な補助領域41及び本
質的な補助領域42間に良好な低抵抗結合が生じるように
作用する。従って、結合領域43は非本質的な補助領域41
をエミッタ領域70から充分に離間させて漏洩電流及び寄
生バイポーラ作動の可能性を減少せしめるとともに、エ
ミッタ領域70及びコレクタ領域20間のパンチスルーの可
能性を無くすか或いは少なくとも回避するようにしう
る。
第７図に示すようにエミッタ領域70を形成した後、他の
マスク層（図示せず）を被着し、接点孔をあけ、第１レ
ベルの金属化、例えばチタニウム‐タングステン合金の
層とこれに続く珪素含有アルミニウムの層を通常の技術
により堆積し且つパターン化し、第８図に示すようにコ
レクタ接点電極Ｃ、ベース接点電極Ｂ及びエミッタ接点
電極Ｅを形成する。電極に対するオーム接触を改善する
為に、珪化物層、例えばコバルト又はチタニウム珪化物
層を金属化堆積の前に露出珪素表面上に通常の自己整合
法で形成しうる。
上述した方法では、本質的なベース領域42を形成する不
純物は絶縁第１部分50により画成された第１窓を経て導
入され、エミッタ領域を形成する不純物は絶縁第１部分
50に対して選択的なエッチング処理により形成された第
２部分60により画成された小さな第２窓90を経て導入さ
れる。これによりエミッタ領域70を非本質的なベース領
域41から充分に離間してホットキャリア効果を防止する
ことができるようになる。また、第２部分60は絶縁第１
部分50から独立して画成される為、本質的な補助領域42
の幅（すなわち、バイポーラトランジスタの本質的なベ
ース領域の場合には通常半導体本体中への深さ）をより
正確に制御でき且つ絶縁第１部分50を形成する酸化物の
オーバーエッチングに影響されにくくしうる。更に、特
にバイポーラトランジスタの場合に、本質的なベース及
びエミッタ領域を別々の窓を介して形成することにより
電流増幅率（ｈfe）はエミッタ領域の幅（すなわち、通
常、一主表面11に平行な寸法）に一層依存しないように
なり、従って電流増幅率はエミッタ領域の寸法の減少に
よって著しく劣化しないようになる。特に、上述した方
法を用いることにより、約0.4μｍの測定エミッタ幅を
有するバイポーラトランジスタの電流増幅率は、同じ方
法を用いて製造した約10μｍのエミッタ幅を有するバイ
ポーラトランジスタの電流増幅率に比べてそれほど劣化
しないということを本発明者は確かめた。
上述した方法では、第１部分50及び第２部分60を酸化珪
素（TEOS）及び非ドープ多結晶珪素（この非ドープ多結
晶珪素をこのような関係において絶縁性とみなす）を以
てそれぞれ形成しているが、第２部分60を形成するのに
用いた材料を絶縁第１部分50の材料に対して選択的にエ
ッチングしうるならば他の材料を用いることができる。
従って、例えば、第１部分50を酸化珪素部分とし、第２
部分60を窒化珪素部分とすることができる。第１部分50
及び半導体本体に対し高選択性で容易にエッチングしう
る材料が第２部分60を形成する為に得られるならば、他
の絶縁層36を所望に応じ省略しうる。前述した例におけ
るように、他の絶縁層36が第２部分60の下側に存在する
個所では、第２部分60を半導体を以て或いは導電性材
料、例えばドープ多結晶珪素をも以て形成しうる。ま
た、ドープ層30及び層７に対しては多結晶珪素とは異な
るドーピング可能材料、例えば非晶質珪素を用いること
もできる。
更に、本発明を用いた方法は、エミッタ領域70を中心と
して対称的でない、すなわち例えばベース接点領域41が
エミッタ領域の一側にのみ設けられたバイポーラトラン
ジスタに適用できるとともに、第８図に示すバーチカル
型のバイポーラトランジスタに加えてラテラル型のバイ
ポーラトランジスタにも適用しうる。又、本発明を用い
た方法は他の型の半導体装置にも適用しうる。
又、前述した導電型は反対にでき、且つ本発明を用いた
方法は、半導体本体１を珪素とは異なる材料、例えば砒
化ガリウムのようなIII−Ｖ族材料を以て形成しうるこ
と勿論である。
【図面の簡単な説明】 第１及び２図は、バイポーラトランジスタを製造する本
発明による方法での工程を示す半導体本体の一部の断面
図、 第３〜７図は、バイポーラトランジスタを製造する本発
明による方法の他の工程を示す第１及び２図の半導体本
体の一部の拡大断面図、 第８図は、本発明による方法を用いて製造したバイポー
ラトランジスタを示す断面図である。 １……基板、２……装置領域 ４……フィールド酸化物領域 ５……絶縁層、６……多結晶珪素層 10……半導体本体、11……主表面 20……第１装置領域（コレクタ領域）、21……埋設領域 22……ｎ導電型領域（主補助領域）、23……コレクタ接
点領域 30……ドープ層、31……孔 33……熱酸化物層、35,36……絶縁層 40……第２装置領域、41……非本質的な補助領域 42……本質的な補助領域（ベース領域）、50……第１部
分（スペーサ） 60……第２部分、70……第３装置領域（エミッタ領域） 80……第１窓、90……第２窓
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−241962（ＪＰ，Ａ) 特開 昭64−10668（ＪＰ，Ａ) 特開 昭64−59955（ＪＰ，Ａ)

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】一主表面に隣接して一導電型の第１装置領
    域を有する半導体本体を設け、前記の第１装置領域内に
    反対導電型の第２装置領域の非本質的補助領域を形成す
    る為の不純物を半導体本体内に拡散するドープ層を前記
    の一主表面上に設け、このドープ層を通る孔を形成し、
    この孔を経て反対導電型の結合領域を形成する不純物を
    導入し、絶縁材料の第１層を前記の孔に被覆し、前記の
    孔を画成するドープ層の側壁上にこの絶縁材料の第１部
    分を残すようにこの絶縁材料をエッチングしてこの第１
    部分により前記の孔よりも小さな第１の窓を画成し、こ
    の窓を経て第２装置領域の本質的な補助領域を形成する
    不純物を導入し、前記の第一層とは異なる材料の第２層
    を前記の窓に被覆し、前記の第１部分の絶縁材料又は前
    記の第１の窓の表面を形成する材料をエッチングしない
    エッチング処理を用いて前記の第２層を前記の第１部分
    に対し選択的にエッチングして絶縁材料の前記の第１部
    分上に異なる材料の第２部分を形成し、この第２部分に
    より前記の第１の窓よりも小さな第２の窓を画成し、一
    導電型の第３装置領域を形成する不純物を小さな前記の
    第２の窓を経て前記の本質的な補助領域内に導入するこ
    とを特徴とする半導体装置の製造方法。
  2. 【請求項２】請求項１に記載の半導体装置の製造方法に
    おいて、前記の第２装置領域の本質的な補助領域よりも
    浅くなり且つ少量にドーピングされるようなドープ量及
    びエネルギーを用いて前記の結合領域を形成する不純物
    を導入することを特徴とする半導体装置の製造方法。
  3. 【請求項３】請求項１又は２に記載の半導体装置の製造
    方法において、前記の第２層を設ける前に第１の窓に他
    の絶縁層を被覆し、前記の第２層はこの他の絶縁層に対
    して選択的にエッチングすることを特徴とする半導体装
    置の製造方法。
  4. 【請求項４】請求項１〜３のいずれか一項に記載の半導
    体装置の製造方法において、前記の第２層を絶縁材料の
    層として設けることを特徴とする半導体装置の製造方
    法。
  5. 【請求項５】請求項１〜４のいずれか一項に記載の半導
    体装置の製造方法において、前記の第１層及び第２層を
    それぞれ酸化珪素及び多結晶珪素の層として設けること
    を特徴とする半導体装置の製造方法。
  6. 【請求項６】請求項１〜５のいずれか一項に記載の半導
    体装置の製造方法において、一導電型の不純物をドーピ
    ングした層を第２の窓内に設けることにより、第３装置
    領域を形成する不純物を導入することを特徴とする半導
    体装置の製造方法。
  7. 【請求項７】請求項１〜６のいずれか一項に記載の半導
    体装置の製造方法において、前記の第1,第２及び第３装
    置領域をバイポーラトランジスタのコレクタ，ベース及
    びエミッタ領域として形成することを特徴とする半導体
    装置の製造方法。
  8. 【請求項８】請求項１〜７のいずれか一項に記載の半導
    体装置の製造方法を用いて製造したことを特徴とする半
    導体装置。
JP2246363A 1989-09-20 1990-09-18 半導体装置の製造方法 Expired - Lifetime JPH0727915B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8921262.5 1989-09-20
GB8921262A GB2236901A (en) 1989-09-20 1989-09-20 A method of manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
JPH03112136A JPH03112136A (ja) 1991-05-13
JPH0727915B2 true JPH0727915B2 (ja) 1995-03-29

Family

ID=10663360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2246363A Expired - Lifetime JPH0727915B2 (ja) 1989-09-20 1990-09-18 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US5023192A (ja)
EP (1) EP0421507B1 (ja)
JP (1) JPH0727915B2 (ja)
KR (1) KR910007162A (ja)
DE (1) DE69027644T2 (ja)
GB (1) GB2236901A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227317A (en) * 1989-04-21 1993-07-13 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit bipolar transistor device
JPH05226352A (ja) * 1992-02-17 1993-09-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
WO1994016461A1 (en) * 1993-01-04 1994-07-21 Vlsi Technology, Inc. Cmos locos isolation for self-aligned npn bjt in a bicmos process
JP2606648B2 (ja) * 1993-03-19 1997-05-07 日本電気株式会社 バイポーラトランジスタ及びその製造方法
US5444003A (en) * 1993-06-23 1995-08-22 Vlsi Technology, Inc. Method and structure for creating a self-aligned bicmos-compatible bipolar transistor with a laterally graded emitter structure
US5866462A (en) * 1995-09-29 1999-02-02 Analog Devices, Incorporated Double-spacer technique for forming a bipolar transistor with a very narrow emitter
KR100245813B1 (ko) * 1997-05-28 2000-03-02 윤종용 자기정합형 더블 폴리실리콘 바이폴라 트랜지스터및 그의 제조방법
FR2776828B1 (fr) * 1998-03-31 2003-01-03 Sgs Thomson Microelectronics Region de base-emetteur d'un transistor bipolaire submicronique
KR100486265B1 (ko) * 2002-09-19 2005-05-03 삼성전자주식회사 바이폴라 트랜지스터 및 그 제조 방법
EP1717861B1 (en) 2005-04-27 2010-08-25 STMicroelectronics Srl Vertical MOSFET transistor operating as a selector in nonvolatile memory devices
TWI383502B (zh) * 2007-10-02 2013-01-21 Chunghwa Picture Tubes Ltd 畫素結構及其製造方法
CN101409262B (zh) * 2007-10-10 2010-06-09 中华映管股份有限公司 像素结构的制造方法
US8765607B2 (en) * 2011-06-01 2014-07-01 Freescale Semiconductor, Inc. Active tiling placement for improved latch-up immunity
US10032868B2 (en) * 2016-09-09 2018-07-24 Texas Instruments Incorporated High performance super-beta NPN (SBNPN)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2508704B1 (fr) * 1981-06-26 1985-06-07 Thomson Csf Procede de fabrication de transistors bipolaires integres de tres petites dimensions
US4483726A (en) * 1981-06-30 1984-11-20 International Business Machines Corporation Double self-aligned fabrication process for making a bipolar transistor structure having a small polysilicon-to-extrinsic base contact area
DE3330895A1 (de) * 1983-08-26 1985-03-14 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von bipolartransistorstrukturen mit selbstjustierten emitter- und basisbereichen fuer hoechstfrequenzschaltungen
JPS6081862A (ja) * 1983-10-12 1985-05-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
NL8402856A (nl) * 1984-09-18 1986-04-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US4610730A (en) * 1984-12-20 1986-09-09 Trw Inc. Fabrication process for bipolar devices
JPH0658912B2 (ja) * 1985-05-07 1994-08-03 日本電信電話株式会社 バイポーラトランジスタの製造方法
EP0246682A1 (en) * 1986-04-23 1987-11-25 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device comprising an electrode made of polycrystalline silicon
JPS63111667A (ja) * 1986-10-29 1988-05-16 Mitsubishi Electric Corp 半導体装置の製造方法
JP2565159B2 (ja) * 1987-03-28 1996-12-18 ソニー株式会社 半導体装置及びその製造方法
US4772566A (en) * 1987-07-01 1988-09-20 Motorola Inc. Single tub transistor means and method
JPH0616513B2 (ja) * 1987-07-02 1994-03-02 日本電気株式会社 Ｎｐｎ型バイポーラトランジスタの製造方法
JPS6459955A (en) * 1987-08-31 1989-03-07 Nec Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
EP0421507A3 (en) 1991-11-06
JPH03112136A (ja) 1991-05-13
DE69027644D1 (de) 1996-08-08
DE69027644T2 (de) 1997-01-16
KR910007162A (ko) 1991-04-30
EP0421507A2 (en) 1991-04-10
GB2236901A (en) 1991-04-17
GB8921262D0 (en) 1989-11-08
EP0421507B1 (en) 1996-07-03
US5023192A (en) 1991-06-11

Similar Documents

Publication Publication Date Title
US4503601A (en) Oxide trench structure for polysilicon gates and interconnects
US4521448A (en) Method of manufacturing semiconductor device
JP2663402B2 (ja) Ｃｍｏｓ集積回路デバイスの製造方法
JPH0628266B2 (ja) 半導体装置の製造方法
JPH0328059B2 (ja)
JP3489832B2 (ja) セルフアラインｃｍｏｓプロセス
US7456070B2 (en) Method of fabricating a bipolar transistor with high breakdown voltage collector
JPH0727915B2 (ja) 半導体装置の製造方法
KR950010287B1 (ko) 베이스 재결합 전류가 낮은 바이폴라 트랜지스터를 갖는 바이폴라 상보형 금속 산화물 반도체 제조 방법
EP0467636B1 (en) Method of manufacturing field effect transistors
US6130136A (en) Bipolar transistor with L-shaped base-emitter spacer
JPH0241170B2 (ja)
US5516708A (en) Method of making single polysilicon self-aligned bipolar transistor having reduced emitter-base junction
US5882976A (en) Method of fabricating a self-aligned double polysilicon NPN transistor with poly etch stop
US6444536B2 (en) Method for fabricating bipolar transistors
US5747374A (en) Methods of fabricating bipolar transistors having separately formed intrinsic base and link-up regions
JPH0648690B2 (ja) 半導体装置の製造方法
JP3165715B2 (ja) 半導体装置の製造方法
JP3207883B2 (ja) バイポーラ半導体装置の製造方法
JP3104067B2 (ja) 半導体装置の製法
US20020076907A1 (en) Transistor having a silicided gate and method of forming
JP3093615B2 (ja) 半導体装置の製造方法
JP3030123B2 (ja) 半導体装置の製造方法
JP2546650B2 (ja) バイポ−ラトランジスタの製造法
JP3848782B2 (ja) 半導体装置の製造方法