JPS6081862A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置およびその製造方法、特にバイポー
ラ型トランジスタの素子構造およびその製造方法に関す
るものである。

〔従来技術〕

従来、この種の半導体装置としては、特願昭５２−１３
７５５４号に開示されている。この半導体装置は、ベー
ス領域の周囲にＰ＋ポリシリコンからなるベース引き出
し用電極を設け、このベース引き出し用電極の表面の一
部に熱酸化により形成された５１０２からなる酸化膜を
設け、この酸化膜により忙ポリシリコンからなるエミッ
タ電極とベース電極とが電気的に分離され、かつベース
領域、エミッタ領域およびエミッタのコンタクト領域が
同一形成用パターンによって形成され、ベース引き出４
− し用電極はエミッタ領域から一定の距離に位置している
構成となっている。

このように構成される半導体装置において、酸化膜は、
高濃度にボロンが添加されたベース引き出し用電極の酸
化速度が大きいことと、その形成された酸化膜にボロン
が多量に添加されており、かんしょうふつ酸液によるエ
ツチング速度が、ボロンが添加されていない酸化膜よシ
も遅いことを利用している。このため、エミッタ・ベー
ス接合の表面保護膜はベース引き出し電極の表面を酸化
して得られるので、ボロンが多量に添加された酸化膜と
なる。しかしながら、ボロンが多量に添加された酸化膜
は吸湿性が大きいことから、従来の製造方法で製作した
半導体装置は信頼性が低下するという問題があった。ま
た、ベース引き出し用電極のボロン濃度は、１×１０２
１／ｃｒｎ８以上と極めて高濃度であり、酸化膜にもボ
ロンが多量に含まれていることから、酸化膜形成時、エ
ミッタ拡散等の熱処理により、Ｖベース補償領域がエミ
ッタ領域と接触し、エミッタ・ベース接合の耐圧を低下
させ、電流増幅率ｈＦＥの低下を招き、トランジスタの
歩留りを低下させる原因となっていた。

〔発明の目的および構成〕

したがって本発明は、前述した従来の欠点を除去するた
めにかされたものであり、その目的とするところは、酸
化膜と化学気相成長法（ＣＶＤ法）よりボロン含有率の
極めて低い絶縁膜とを形成し、これらをエミッタ・ベー
ス接合の表面保護膜とすることにより、信頼性が高くか
つ電流増幅率の低下、変動が小さい高歩留りを可能とし
た半導体装置およびその製造方法を提供することにある
。

以下、図面を用いて本発明の詳細な説明する。

〔発明の実施例〕

第１図は本発明による半導体装置の一例を示す要部断面
構成図である。同図において、１はＮ形単結晶基板、２
は素子間分離用熱酸化膜、３は！エミッタ領域、４は戸
ベース領域、５はＳ、Ｏ８膜、６はＳ＋ａＮ＋膜、７は
ポリシリコンからなるベース電極、８はポリシリコン酸
化膜、９はベース領域４、ベース電極７上に単結晶基板
１の熱酸化層９ａ。

化学気相成長（ＣＶＤ）法により形成されたＣＶＤ５ｉ
Ｏ８層９ｂ、Ｐ＋ポリシリコン酸化層９ｃおよびポリシ
リコン層９ｄを順次積層して形成された絶縁層、１０は
エミッタ領域３および絶縁層９上に形成されたポリシリ
コンからなるエミッタ電極、１１はエミッタ電極１０上
に形成された金属電極、１２はベース電極７上に形成さ
れた金属電極である。

このような構成において、第２図に要部拡大断面図で示
すようにベース領域４．ベース電極７上に相互に分離さ
れた単結晶基板１の熱酸化層９ａ。

ＣｖＤＳｉ０２層９ｂ、ポリシリコン酸化層９ｃおよび
ポリシリコン層９ｄからなる絶縁膜９を形成することに
より、ベース電極Ｔとエミッタ電極１ｏとが絶縁分離さ
れるとともに、ベース領域４とエミッタ領域３との接合
部が単結晶基板１の主面上において保護されることにな
り、したがって、エミッタ・ベース接合面の主面上の位
置およびその近傍を覆う部分はボロンの含有率が極めて
少ない絶縁膜が形成される。また、ポリシリコンにより
形成されたベース電極７およびその上に形成された７− 絶縁層９がポリシリコンの酸化膜のみで構成されておら
ず、単結晶基板１の熱酸化層９　ａ　、　ｃＶＤｓｉｏ
２層９ｂおよびポリシリコン酸化層９ｃにより形成され
ており、特に熱酸化層９ａおよびＣＶＤ５ｉＯ，層９ｂ
はエミツタ窓の内側に延在した構成となっている。

この結果、エミッタの開口面積を従来構成に比べてさら
に小さくできるとともに、ベース補償拡散領域４ａ　と
エミッタ領域３を容易にかつ確実に分離することができ
る。

次に、本発明による半導体装置の製造方法について説明
する。

第３図（、）〜（０は本発明による半導体装置の製造方
法をＮＰＮ　）ランジスタの製造方法に適用した一例を
示す要部断面工程図であシ、前述の図と同一部分は同一
符号を付して説明する。まず同図（＆）に示すようにＮ
形単結晶基板１の表面所定位置にＬＯＣＯ８法により選
択的に熱酸化膜２を膜厚約１μｍ程度の厚さに形成する
。次に同図０）に示すようにこの基板１を熱酸化あるい
はＣＶＤ法によりその表面に膜厚約５００Ａ程度の５ｉ
ｎ２膜５を形成し、＝８− さらにその上に通常の常圧あるいは減圧ＣＶＤ法により
８１８Ｎ、膜６．将来ペース電極となるノンドープポリ
シリコン膜１３を形成する。この場合、例えば５ｉ８Ｎ
、膜６は約１５００Ａ程度、ノンドープポリシリコン膜
１３は約５０００Ａ程度の厚さにそれぞれ形成する。次
にこのノンドープシリコン膜１３上にＳｉｇＮ＋膜１４
を形成し、この５ｉ８Ｎ、膜１４を利用してＬＯＣＯ８
法により同図（ｃ）に示すようにノンドープポリシリコ
ン膜１３の不要な部分を酸化する。この場合、不要領域
にはポリシリコン酸化膜８が形成される。次に同図（ｄ
）に示すように表面に５ｉ８Ｎ、膜１５を形成し、将来
トランジスタのエミッタとベース領域とを形成する部分
にイオン注入用マスクを形成する。この場合、例えばポ
リシリコン膜１６と酸化シリコン膜１７とを形成し、フ
ォトリソグラフィ技術とドライ加工技術とにより、イオ
ン注入用マスクを形成する。また、マスクハレジストで
も良い。次にノンドープシリコン膜１３にボロンを注入
する。この場合、例えばボロンを５Ｘ１０”個／ｃｒｎ
２程度多量注入によりドーズし、部分的に戸ポリシリコ
ン膜１８を形成する。

次に熱処理により、イオン注入損傷を回復させるととも
に、ボロンをマスク下のポリシリコン膜１３中にも適量
拡散させる。次にポリシリコン膜１６と酸化シリコン膜
１７とで形成されたイオン注入用マスクおよび５ｉ８Ｎ
、膜１５を除去した後、ノンドープポリシリコンの方が
ピボリシリコンよりもエツチング速度が速いエツチング
液、例えばＫＯＨ等のエツチング液を用いてノンドープ
ポリシリコン膜１３のみを除去して同図（、）に示すよ
うにボロン添加のポリシリコン膜１８からなる前述した
ベース電極７を形成する。なお、同図（、）に示す構造
を実現する手段として他の方法を用いることも可能であ
る。すなわち、具体的には同図（ｂ）の工程でノンドー
プポリシリコン膜１３を形成する代りにピボリシリコン
膜を形成するかあるいは同図（ｂ）または同図（ｃ）の
工程で形成したノンドープポリシリコン膜１３の全面に
ボロンをイオン注入等で添加した後に公知のりソグラフ
イ技術と加工技術とによりエミッタ用窓を有した戸ポリ
シリコン膜１８を同図（ｄ）に示す形態で構成すること
も可能である。

次に同図（ｆ）に示すようにビボリシリコン膜から々る
ベース電極７を酸化し、その上面および側面に酸化膜１
９を形成する。この場合、酸化前にボロンをさらにベー
ス電極７に拡散等で追加しても良い。次に希ぶつ酸によ
るライトエツチング後、５ｉ８Ｎ、膜６を熱リン酸等で
エツチングする。この場合、Ｐ＋ポリシリコン膜からな
るペース電極γ下の８１８Ｎ、膜６も同時に約０．７μ
ｍ程度の適量のサイドエツチングを行なう。引き続きＳ
１０．膜５をエツチングする。次に同図（ｈ）に示すよ
うに表面にノンドープポリシリコン膜２０を形成する。

この場合、このノンドープポリシリコン膜２０は完全な
ノンドープポリシリコンでなくても良く、例えば１０１
７個／Ｃｍ　”　程度の極めて微量のボロンがドープさ
れていても良い。また、この場合、このノンドープポリ
シリコン膜２０は同図（ｇ）の工程で除去されたＳ、８
Ｎ、膜６とＳｉＯ２膜５との消失部分にも充填して形成
される。次に熱処理を行なって戸ポリシリコン膜からな
るベース電極７からボロンをノンド−１１− プボリシリコン膜２０に適量拡散させる。この場合、同
図（ｉ）に示すようにノンドープポリシリコン膜２０の
一部がＰ＋ポリシリコン膜膜種１変化し、とのＰ＋ポリ
シリコン膜膜種１ボロン含有率がベース電極７よりも増
加している。また、単結晶基板１とベース電極７とがＰ
＋ポリシリコン膜膜種１より、前述したベース拡散領域
４ａ　と接続し、ベース引き出し電極が形成される。次
にノンドープポリシリコンを戸ポリシリコンよりも速く
エツチングする例えば、ＫＯＨ等のエツチング溶液でエ
ツチングして同図（ｊ）に示すようにノンドープポリシ
リコン膜２０を除去する。この場合、ノンドープポリシ
リコン膜２０にボロンがｌＸｌ０１７個／ｃｍ８程度ド
ープされていても選択的なエツチングを問題なく行なう
ことができる。次にこの単結晶基板１を熱酸化して同図
（ｋ）に示すように５ｉｎ２膜２２を形成する。この場
合、このＳｉｎ、膜２２は単結晶基板１のエミッタとな
る部分の開口部のほかに酸化膜１９の上面、側面および
ビボリシリコン膜２１の側面に例えば約７００Ａ程度の
厚さに形成される。その　１２− 後、イオン注入法等により、ボロンをとのＳｉｎ、膜２
２を通して単結晶基板１中に注入して前述したベース領
域４を形成する。次に同図（イ）に示すように化学気相
成長法（ＣＶＤ法）により、例えば厚さ約２０００Ａ程
度の５ＩＯ２膜２３を５ＩＯ８膜２２に重ねて形成する
。この場合１Ｓｉｎ２膜２３の代すニ５ｉ８Ｎ、膜等の
絶縁膜でも良い。次に同図ｈ）に示すように（至）法に
より５１０２膜２３上に例えば厚さ２０００〜４０００
Ａ程度のポリシリコン膜２４を形成する。この場合、Ｃ
ＶＤ法を用いるため、ＳｉＯ２膜２３膜上３ポリシリコ
ン膜２４に含まれるボロンは極めて低い濃度にすること
が可能となる。次に方向性のあるドライ加工によりこの
ポリシリコン膜２４を除去する。この場合、同図（、）
に示すように穴の部分の周囲にポリシリコン膜２４の残
った残渣部２４ａが形成される。次に同図（０）に示す
ようにポリシリコン残渣部２４＆をマスクとしてＳｉＯ
２膜２３膜上３２２をエツチング除去し、エミッタ領域
形成用の窓２５を開設する。この場合、ＳｉＯ２膜２３
膜上３２２の除去はドライ加工、　ＨＦ系のエツチング
あるいはこれらの組合せを用いる。次に同図（ｐ）に示
すように窓２５に接触してノンドープポリシリコンを形
成し、これにＡ８等のＮ形不純物をドープしてＭポリシ
リコン膜２６とする。そして、これを不純物源としてエ
ミッタ拡散を行なって前述したエミッタ領域３を形成す
る。その後、とのすポリシリコン膜２６を加工してエミ
ッタ１！Ｗ！、１０を形成する。次に同図（Ｑ）に示す
ように従来のトランジスタの形成工程と同様にベースコ
ンタクトの窓開を行なってＡ／、等のベース電極用金属
電極１２およびエミッタ電極用金属電極１１を形成する
ことにより、ＮＰＮトランジスタが完成する。なお、同
図（ａに示す完成されたＮＰＮ　）ランジスタにおいて
、５１０２膜２２は第１図の熱酸化層９ａ　、ｓｉｏ、
膜２３は第１図ｔ７）　ＣＶＤ５ＨＯｚ層９ｂ　、酸化
膜１９は第１図のピボリシリコン酸化層９ｃ　、ポリシ
リコン残渣部２４ａは第１図のポリシリコン層９ｄにそ
れぞれ対応するものである。

また、前述した実施例においては、第３図（ｃ）に示す
工程から同図（ｄ）に示す工程にまたがって前述したよ
うにノンドープポリシリコン膜１３を戸ポリシリコン膜
１８に変え、通常のフォトエツチング技術を用いて同図
（ｆ）に示す工程の穴を形成しても良い。また、第３図
（ｐ）に示す工程ですポリシリコン膜２６を形成せずに
拡散、イオン注入等によりエミッタ領域３を形成しても
良い。

このような製造方法によれば、第３図（ｋ）に示す工程
で形成される熱酸化による８１０２膜２２と、同図（イ
）に示す工程で形成されるＣＶＤ法による５ｉ０２膜２
３とによってエミッタ・ベース接合は保護される。また
両方の５ＩＯ２膜２２．２３はともにボロンが極めて少
なく、従来の方法における高濃度にボロンを含んだ酸化
シリコン膜がエミッタ・ベース接合の保護膜となること
による信頼性上の問題がなくなる。特に第３図（イ）に
示す工程で形成される膜が８，８Ｎ、膜の場合にはさら
に信頼性上良好な保護膜の構成となる。また、第３図（
ｊ）に示す工程でＰ＋ポリシリコン膜膜種１形成状況、
つまり同図（ｉ）に示す工程のボロン拡散の程度と、同
図（イ）、　（ｒｒＯに示す工程で形成されるＱ０法に
よる５Ｉ０２膜２３と１５− ポリシリコン膜２４の膜厚とによりエミッタとピベース
補償拡散領域４ａとの位置関係を第２図に示すように任
意に制御性良く決定することができるので、従来構造に
みられるようなｔベース補償拡散領域とエミッタとの接
触によるエミッタ・ベース接合の逆耐圧の低下と電流増
幅率ｈｐ’ｇが低下する問題は生じない。また、第３図
（ｄ）に示す工程で戸ポリシリコン膜１８中のイオン注
入されたボロンを適当な熱処理により、ノンドープポリ
シリコン膜１３が減少する方向に拡散させ、次の同図（
、）に示す工程でこのノンドープポリシリコン膜１３の
みをエツチングして除去し、穴を形成する。このため、
この穴はりゾグラフイ技術の最小寸法より小さくするこ
とができる。また、第３図（ｆ）に示す工程でポリシリ
コン酸化膜１９．同図（イ）に示す工程でＳ、０．膜２
３および同図に）に示す工程でポリシリコン膜２４の形
成はいずれも前述した穴をさらに小さくする方向の工程
であり、これらの寸法を適量に選ぶことにより、約０．
１μｍ程度のエミツタ幅を、通常の最小寸法約２μｍ程
度のリソグラ１６− フイ技術を用いて実現することが可能である。このよう
に１つの図柄で極めて微細なエミッタ領域。

ベース領域、ベース電極部、エミッタおよびベースコン
タクト部を全て形成することができる。次に、この実施
例の効果を従来のプレーナ構造の場合と比較して以下に
説明する。すなわち、最小寸法約２μｍのりソグラフイ
技術を使用し、エミッタ幅約０．５μｍ、エミッタとベ
ースコンタクト間の距離約０．３μｍ、ベースコンタク
ト幅約０．３μｍのＮＰＮトランジスタを製作し、ベー
ス・コレクタ間の寄生容量を従来のプレーナ構造の１１
５〜１／７　に減小させ、さらにベース抵抗も約１１５
程度に減小させ、この分だけトランジスタの高速化を達
成することができた。例えばＤタイプのマスタースレイ
プによる識別回路を本発明による製造方法でモノリシッ
クＩＣとして試作し、同じ約２μｍのりソグラフィ技術
を用いて従来のプレーナ法では約６００ＭＨ，Ｌの動作
であったが、本発明のものでは約３ＧＴ（、まで動作可
能となった。

〔発明の効果〕

以上説明したように本発明によれば、信頼性が高くかつ
電流増幅率の低下、変動が小さい高歩留りを可能とした
半導体装置が得られるという極めて優れた効果を有する
。

【図面の簡単な説明】

第１図は本発明による半導体装置の一例を示す要部断面
構成図、第２図は第１図の要部拡大断面図、第３図（、
）〜（Ｑ）は本発明による半導体装置の製造方法の一例
を示す要部断面工程図である。 １・・・・Ｎ形単結晶基板、２・・・・素子間分離用酸
化膜、３・・・・狛エミッタ領域、４・・・・ピベース
領域、ペース補償拡散領域、５・・・・５１０２膜、６
・・・・５ｉ８Ｎ、膜、Ｔ・・・・ベース電極、８・・
・・ポリシリコン酸化膜、９・・・・絶縁層、９ａ　・
・・・熱酸化層、９ｂ　・・・・ＣＶＤＳｉＯ２層、９
ｃ　・・・・ピボリシリコン酸化層、９ｄ　・・・・ポ
リシリコン層、１０・・・・エミッタ電極、１１．１２
・・・・金属電極、１３・・・・ノンドープシリコン膜
、１’４．１５・・苧・Ｓｉ８Ｎ４膜、１６・・・・ポ
リシリコン膜、１Ｔ・・・・酸化シリコン膜、１８・・
・・針ポリシリコン膜、１９・・・・酸化膜、２０．。 ・・ノンドープポリシリコン膜、２１・・・・針ポリシ
リコン膜、２２．２３・・・・ＳｉＯ２膜、２４・・・
・ポリシリコン膜、２４ａ・・・・ポリシリコン残渣部
、２５・・・・窓、２６・・・・狛ポリシリコン膜。　
゛ 特許出願人　日本電信電話公社 代理人山川　政樹 手続補正書（力代） 特許庁長官殿　″′″′　層９．２：’１３　。 １、事件の表示 昭和豆８年特　許願第ｔ　’？　ｏ　２ｒ、！＝号２、
終明の名称 牛卑材挨ｌおよび・・＋ｔｙ＋嬰表方広３、補正をする
者 事件との関係　特　許　出願人

Claims (4)

【特許請求の範囲】
1. （１）第１の導電型を有する半導体層内にその主面側に
   第２の導電型を有する第１の半導体領域が形成され、前
   記第１の半導体領域内に前記第１の導電型を有する第２
   の半導体領域が形成されて前記半導体層、前記第１の半
   導体領域および前記第２の半導体領域をそれぞれコレク
   タ領域、ペース領域およびエミッタ領域とするバイポー
   ラ型トランジスタが構成され、前記半導体層の主面上に
   前記第１の半導体領域の外縁部上の位置より外方に延長
   する第１の絶縁膜が形成され、前記第１の絶縁膜上およ
   び前記第１の絶縁膜の前記第１の半導体領域の外縁部上
   の位置における側面上に延長して導電性を有する第１の
   多結晶半導体膜が前記第１の半導体領域に連結して形成
   され、前記第１の多結晶半導体膜と前記第１の半導体領
   域との連結部の内縁は前記第１と第２との半導体領域と
   の接合面の主面上位置より外方に位置し、前記第１の多
   結晶半導体膜表面上に第２の絶縁層が形成され、前記第
   ２の絶縁層は主面−ヒにおいて前記第１と第２の半導体
   領域との接合面の主面上の位置および前記接合面位置近
   傍の前記第１と第２の半導体領域の一部を覆い、前記第
   １の多結晶半導体膜の前記第１の絶縁膜に延長する部分
   にベース電極としての第１の電極が連結され、前記第２
   の半導体領域上にエミッタ電極としての第２の電極が第
   ２の多結晶半導体膜を介してまたは介することなしに連
   結してなる半導体装置において、前記第２の絶縁層は少
   なくとも前記接合面の主面−ヒの位置およびその近傍を
   覆う部分が前記半導体層を熱酸化して形成された熱酸化
   層と、前記熱酸化層上に化学気相成長法で形成された酸
   化層と、前記第１の多結晶半導体層を熱酸化して形成さ
   れた熱酸化層とで構成することを特徴とした半導体装置
   。
2. （２）単結晶基板の主面上所定位置に素子間分離用の酸
   化膜を形成する工程と、前記半導体層主面上に第１のＳ
   ｉｎ、膜を形成する工程と、前記第１のＳｉｎ２膜上に
   ５ｊ８Ｎ４膜を形成する工程と、前記５ｊａＮ、膜上に
   第１の単結晶半導体膜を形成する工程と、前記第１の単
   結晶半導体膜の不要部分を選択的に酸化する工程と、前
   記第１の単結晶半導体膜のエミッタ形成部位を除去しか
   つ残存する第１の単結晶半導体膜中にボロンを注入拡散
   させる工程と、前記第１の単結晶半導体膜の表面を酸化
   し第２の絶縁膜を形成する工程と、前記エミッタ形成部
   位に位置する前記５１８Ｎ、膜を除去しかつ残存した第
   １の単結晶半導体膜の下部に位置する前記Ｓｉ８Ｎ４膜
   の側面を適量サイドエツチングする工程と、前記サイド
   エッチした前記Ｓ　ｉ　８Ｎ、膜下の前記第１の５ｉｎ
   ２膜を除去する工程と、前記サイドエッチで除去された
   前記５１８Ｎ４膜およびこの８１８Ｎ、膜下の除去され
   た前記第１の５ＩＯ２膜の消失した部分を少なくとも充
   填して第２の単結晶半導体膜を形成する工程と、前記第
   ２の単結晶半導体膜に前記第１の単結晶半導体膜から適
   量のボロンを拡散させる工程と、前記単結晶基板中にベ
   ース補償拡散領域を形成する工程と、前記第２の単結晶
   半導体膜を異方性エツチングによりボロンが拡散された
   部分以外を除去する工程と、前記第２の単結晶半導体膜
   の除去により開口された単結晶基板の主面上。 第２の単結晶半導体膜の側面および前記第２の絶縁膜上
   に第３の絶縁膜を形成する工程と、前記単結晶基板主面
   上の前記第３の絶縁膜を介してイオン注入を行ないベー
   ス領域を形成する工程と、前記第３の絶縁膜の上面およ
   び側面上に気相成長法により第４の絶縁膜を形成する工
   程と、前記第４の絶縁膜上に第３の単結晶半導体膜を形
   成する工程と、前記第３の単結晶半導体膜、前記第４の
   絶縁膜および第３の絶縁膜を方向性のドライ加工または
   方向性のドライ加工とウェットエツチングにより開口の
   側壁に前記第３および第４の絶縁膜の一部を残存させた
   形態で除去しエミッタコンタクトの開口を形成する工程
   と、前記エミッタコンタクトの開口を介してエミッタ領
   域を形成する工程とを少なくとも含むことを特徴とする
   半導体装置の製造方法。
3. （３）前記絶縁膜をＳｉＯ□膜としたことを特徴とする
   特３− 許請求の範囲第２項記載の半導体装置の製造方法。
4. （４）前記第４の絶縁膜を５ｉ８Ｎ、膜とすることを特
   徴とする特許請求の範囲第２項記載の半導体装置の製造
   方法。