JPH0547923A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、素子分離技術におけるチャネル・
ストッパの形成において、注入されるイオンの横方向の
拡散を抑え接合耐圧の劣化を招くことなしに、素子分離
能力を向上させる半導体装置の製造方法を提供する。 【構成】 半導体基板上に素子分離領域開口部を設けた
耐酸化選択マスクを堆積し、局所酸化法により局所酸化
半導体膜を形成する素子分離膜形成工程を備えた半導体
装置の製造方法であって、局所酸化半導体膜形成工程の
前にエッチバック法により耐酸化選択マスクの素子分離
領域開口部内壁に半導体膜からなる側壁を形成し、これ
を含む素子分離領域を局所酸化させて、両側端部に肉厚
部分を有する素子分離膜を形成し、この肉厚部分をイオ
ン注入用マスクとして素子分離膜の下の中央部に選択的
にチャネル・ストッパを形成する工程を備えたことを特
徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
関するものであって、特に局所酸化法による素子分離膜
形成技術の改善に向けられている。

【０００２】

【従来の技術】半導体集積回路の素子分離に用いられる
フィールド酸化シリコン膜の形成方法として局所酸化法
（ＬＯＣＯＳ；Local Oxidation of Silicon）が広く用
いられている。このＬＯＣＯＳはシリコン基板上にシリ
コン酸化膜、及び素子分離膜を形成する領域を選択的に
除去するようにパターニングされた窒化シリコン膜を順
に形成し、この窒化シリコン膜を耐酸化マスクとして局
所的に熱酸化を行い素子分離酸化シリコン膜を形成する
方法である。

【０００３】しかし、この方法にあっては局所酸化の工
程において、例えば酸化シリコン膜を通して横方向にも
酸化が進みバーズ・ビークが発生し、これが大きくなる
と素子形成領域（チャネル領域）にまで及び、余分な面
積を占有して回路の集積化を低下させるなどの問題を引
き起こした。

【０００４】これを解決するためにいくつかの方法が開
発されている。その中に、下敷シリコン膜と窒化シリコ
ン膜との間に多結晶シリコン膜などのバッファ層を挟ん
だ構造のＬＯＣＯＳ（ＢＰＬ；Polysilicon Buffered L
OCOS）、また、局所酸化シリコン膜を形成する熱酸化工
程の前に、窒化シリコン膜の素子分離領域開口部端の内
壁に多結晶シリコンの側壁（サイド・ウォール・スペー
サ）を設ける工程を加え、熱酸化工程において素子分離
領域側端での局所酸化シリコン膜のチャネル領域への成
長を抑え、バーズ・ビークを低減させる方法がある（参
考文献：國尾ら，第５１回応用物理学会学術後援会，２
７ａ−Ｄ−９，１９９０）。

【０００５】しかし、上記従来法では、バーズ・ビーク
の低減により回路の集積度向上が見込まれるが、素子の
微細化に伴う電気的特性の劣化については以下に示す問
題が残る。

【０００６】素子分離領域の幅が小さくなると、通常の
ＬＯＣＯＳでは素子分離膜をシリコン基板に対し十分深
く形成することが困難になり、深い領域でのパンチスル
ーが発生しやすくなる。現在、十分な素子分離能力を有
する素子分離領域を形成するため、ｎ型トランジスタで
は、素子分離膜形成の熱酸化工程の前にホウ素（Ｂ）な
どのイオン注入を行い、チャネル・ストッパと呼ばれる
高いイオン濃度のｐ型領域を素子分離膜の下に形成し、
隣接する素子を電気的に分離する構成が適用されてい
る。

【０００７】しかし、微細化が進むにつれ、素子分離能
力を向上させるためのイオン注入量の増加が、チャネル
・ストッパ領域と接触するソース及びドレインの素子分
離膜との接合部の耐圧劣化や接合容量の増加を招く問題
や、また、熱工程によるチャネル・ストッパ領域のイオ
ンの横方向（チャネル領域方向）への拡散が引き起こす
トランジスタの狭チャネル効果などの問題が無視できな
くなってきている。

【０００８】これらの中で熱処理による電気特性の劣化
を緩和する手段として素子分離領域の酸化シリコン膜形
成のための熱酸化工程の後にイオン注入を行い、熱工程
によるイオンの拡散を抑制するチャネル・ストッパの形
成方法がある。

【０００９】しかし、この場合、膜厚の大きい酸化シリ
コン膜下にチャネル・ストッパを形成するため、イオン
注入強度を大きくしなければならない。そのため、チャ
ネル領域にもイオンが侵入し、基板バイアス効果の増大
などを招く恐れがある。

【００１０】そこで、素子分離膜形成後、レジストをパ
ターニング形成してイオン注入領域を制限し、チャネル
領域へのイオンの侵入を防ぐ方法が開発されている（参
考文献：堀口ら，第３８回応用物理学会学術後援会，３
１ａ−Ｔ−８，１９９１）。これは素子分離膜形成後、
イオン注入の強度を大きくしても素子分離膜下のみにチ
ャネル・ストッパが形成されるよう、イオン注入マスク
として厚いレジスト層をチャネル領域上にパターニング
形成してイオン注入を行うもので、素子分離膜上にもイ
オン注入マスクをパターニング形成すると素子分離膜下
の中央部にのみ選択的にチャネル・ストッパを形成する
ことも可能になる。

【００１１】しかし、この方法によれば、素子分離領域
の幅がサブミクロン程度に小さくなると、チャネル・ス
トッパ形成のためのイオン注入を精度良く行うことが極
めて困難になる。これはサブミクロン程度の幅の極めて
狭い素子分離領域内において、その中央部に更に狭い幅
のチャネル・ストッパを形成するためのイオン注入マス
クを精度良く位置決するのが極めて困難になることによ
る。

【００１２】

【発明が解決しようとする課題】本発明の半導体装置の
製造方法は、サブミクロン幅の素子分離技術におけるチ
ャネル・ストッパの形成において、注入されたイオンの
横方向の拡散を抑え、また、ソースまたはドレインの素
子分離膜との接合部付近のイオン濃度増加による接合耐
圧の劣化及び接合容量増加による素子の動作速度の低下
を招くことなしに十分なイオン注入ができ、電気的な素
子分離能力の向上をはかれることを特徴とする。

【００１３】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、ＬＯＣＯＳ及びチャネル・ストッパ形成によ
る素子分離技術において、局所酸化半導体膜形成工程の
前にエッチバック法により、素子分離領域開口部内壁に
形成した半導体膜からなる側壁を形成し、これを含む素
子分離領域開口部を局所酸化させて肉厚の側端部を有す
る局所酸化半導体膜を形成し、この肉厚部分をマスクと
してイオン注入を行い、素子分離領域中央部に選択的に
チャネル・ストッパを形成することを特徴とする。

【００１４】

【作用】チャネル・ストッパをソースまたはドレインの
素子分離膜との接合端より離れた素子分離領域中央部に
選択的に形成できるため、接合耐圧の劣化を招くことな
しにチャネル・ストッパ領域のイオン濃度を十分に上げ
ることが可能になり、素子分離能力を向上させることが
できる。

【００１５】

【実施例】図１（Ａ）〜（Ｇ）に本発明実施例としての
半導体装置の製造方法における素子分離膜の形成工程を
示す。また、本実施例ではｎ型絶縁ゲート型トランジス
タ形成のための素子分離領域の形成工程を示す。

【００１６】第１の工程（図１Ａ）では、ｐ型シリコン
基板１上に下敷酸化シリコン膜２（ＳｉＯ₂）を形成
し、この上にバッファ層３及び窒化シリコン膜４（Ｓｉ
₃Ｎ₄）を順にそれぞれ７００Å、１５００Åの厚さに堆
積する。この時、下敷酸化シリコン膜２は酸素雰囲気、
９５０℃における熱酸化により形成され、窒化シリコン
膜４との熱膨張率の差により生じるシリコン基板１への
障害を緩和する。バッファ層３は減圧ＣＶＤにより形成
された非晶質シリコン膜、多結晶シリコン膜及びその多
層膜などからなるが、バーズ・ビークの形成を一層低減
させる場合に特に設ける。また、窒化シリコン膜４は７
７０℃における減圧ＣＶＤにより形成される。

【００１７】第２の工程（図１Ｂ）では、窒化シリコン
膜４にパターニング処理を施して素子分離領域４ａを開
口形成する。この開口幅Ｗは、例えば０．５μｍ程度で
ある。

【００１８】第３の工程では、異方性エッチバック法に
より側壁５ａを窒化シリコン膜４の素子分離領域４ａの
開口部内壁に形成する。

【００１９】まず、局所酸化シリコン膜６を含む素子分
離領域４ａ及び窒化シリコン膜４上に、例えば多結晶シ
リコン膜５を減圧ＣＶＤにより１０００Åの厚さに一様
に堆積する（図１Ｃ）。

【００２０】続いて、この多結晶シリコン膜５の表面か
らその厚さ方向へＲＩＥ法（反応性イオン・エッチン
グ）による異方性エッチバック処理を施す。この時、多
結晶シリコン膜５がその全表面より一様にエッチングさ
れていき、やがて素子分離領域４ａのバッファ層３の中
央部３ａが露出したところで処理が停止される。このよ
うに露出した中央部３ａの幅ωが素子分離領域４ａの幅
Ｗより数１０００Å程度小さくなるようにエッチングを
制御すると、素子分離領域４ａの開口部内壁に厚さ１０
００Å程度の多結晶シリコン側壁５ａが形成される（図
１Ｄ）。また、この時、次の熱酸化工程の障害にならな
いように素子分離領域４ａ以外（チャネル領域）の窒化
シリコン膜４の上の多結晶シリコン膜が残らないように
エッチングを制御する。

【００２１】第４の工程（図１Ｅ）では、窒化シリコン
膜４を耐酸化選択マスクとして多結晶シリコン側壁５ａ
を含む素子分離領域４ａの局所酸化を行い、通常厚さ５
０００Åの局所酸化シリコン膜６を形成する。局所酸化
は１０００℃におけるウェット熱酸化により行う。この
時、多結晶シリコン側壁５ａが同時に酸化され、局所酸
化シリコン膜６の両側端部に厚さ（ｔ）約２０００Å、
高さ（ｈ）約２０００Åの肉厚部分６ａが突起状に形成
される。

【００２２】第５の工程（図１Ｆ）では、素子分離領域
４ａの中央部に選択的にチャネル・ストッパ７を形成す
る。

【００２３】まず、局所酸化シリコン膜６の下にイオン
を注入する際、チャネル領域へのイオンの侵入を阻止す
るため、チャネル領域の窒化シリコン膜４上にイオン注
入マスク用のレジスト８を約１μｍの厚さにパターニン
グ形成する。この時、少なくともチャネル領域全域にレ
ジスト８を形成させるために、その開口部の幅ｒが素子
分離領域４ａの幅Ｗより大きくならないようにパターニ
ング処理を行う。

【００２４】続いてこのレジスト８と局所酸化シリコン
膜６の肉厚部分６ａをマスクとしてイオン注入７ａを行
う。この時、注入されたイオンは局所酸化シリコン膜６
の両側端部より中央部の方を選択的に透過し、局所酸化
シリコン膜６の下の中央部にチャネル・ストッパを形成
する。この場合、イオン注入７ａは、６×１０¹²ｃｍ ^-2
のホウ素（Ｂ）を２００ｋｅＶのエネルギーで行う。ま
た、エネルギーを制御して多段注入を行うとより深い領
域へイオンが注入され、効果的なチャネル・ストッパ７
を形成することができる。

【００２５】このようにして、トランジスタのソースま
たはドレインの素子分離膜との接合部から離れた素子分
離領域中央部にチャネル・ストッパを選択的に形成する
ことができる。しかも、その接合部の耐圧を劣化させる
ことなしにチャネル・ストッパ領域のイオン濃度を上げ
ることができ、効果的なチャネル・ストッパが得られ
る。

【００２６】第６の最終工程（図１Ｇ）では、レジスト
８、窒化シリコン膜４及びその他不要領域のシリコン層
をそれぞれエッチング処理により除去し、さらに、多層
配線を考慮し、酸化シリコン膜６の肉厚部分６ａをエッ
チングにより除去して平坦化させ所定形状の素子分離膜
９を形成する。

【００２７】

【発明の効果】本発明によれば、ＬＯＣＯＳ及びチャネ
ル・ストッパ形成によるサブミクロン幅の素子分離技術
において、バーズ・ビークを低減すると共にソースまた
はドレインの素子分離膜との接合部から離れた素子分離
領域の中央部にチャネル・ストッパを選択的に形成する
ことができるため、接合耐圧の劣化を招くことなしにチ
ャネル・ストッパ領域のイオン濃度を上げ、素子分離能
力を向上させることが可能になる。

【図面の簡単な説明】

【図１】本発明実施例の方法を示す工程別断面図であ
る。

フロントページの続き (72)発明者 米田 清 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内

Claims (1)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に素子分離領域開口部を設
   けた耐酸化選択マスク膜を堆積し、局所酸化法により局
   所酸化半導体膜を形成する素子分離膜形成工程を備えた
   半導体装置の製造方法であって、前記局所酸化半導体膜
   形成のための熱工程の前にエッチバック法により前記耐
   酸化膜の前記素子分離領域開口部内壁に半導体膜からな
   る側壁を形成し、これを含む前記素子分離領域開口部を
   局所酸化法により局所酸化させて、肉厚の側端部を有す
   る前記素子分離膜を形成し、この肉厚部分をイオン注入
   用マスクとして前記半導体基板の前記素子分離領域の中
   央部に選択的にチャネル・ストッパを形成する工程を備
   えたことを特徴とする半導体装置の製造方法。