JP2715479B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2715479B2 JP2715479B2 JP25848088A JP25848088A JP2715479B2 JP 2715479 B2 JP2715479 B2 JP 2715479B2 JP 25848088 A JP25848088 A JP 25848088A JP 25848088 A JP25848088 A JP 25848088A JP 2715479 B2 JP2715479 B2 JP 2715479B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- silicon
- silicon substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に高速動作
特性を有する半導体装置の製造方法に関する。
特性を有する半導体装置の製造方法に関する。
高速動作特性を有する半導体装置を製造するには、寄
生容量を低減することと素子の微細化を実現することが
特に重要であるが、従来法によると、例えば、トランジ
スタおよび抵抗などの回路素子からの引出電極は回路素
子を形成するシリコン基板上の開口部の側壁に自己整合
的に設けた多結晶シリコン膜で形成するなどの方法で製
造される。
生容量を低減することと素子の微細化を実現することが
特に重要であるが、従来法によると、例えば、トランジ
スタおよび抵抗などの回路素子からの引出電極は回路素
子を形成するシリコン基板上の開口部の側壁に自己整合
的に設けた多結晶シリコン膜で形成するなどの方法で製
造される。
第３図は従来の微細回路素子に対する多結晶シリコン
引出電極の形成工程図で、シリコン基板１上のフィール
ド酸化膜2,多結晶シリコン引出配線層３およびシリコン
酸化膜４を選択的に開口した後多結晶シリコン膜の全面
被着を行い、ついで反応性イオン・エッチングを行っ
て、開口部の側壁に多結晶シリコン膜から成る引出電極
５を形成したものである。
引出電極の形成工程図で、シリコン基板１上のフィール
ド酸化膜2,多結晶シリコン引出配線層３およびシリコン
酸化膜４を選択的に開口した後多結晶シリコン膜の全面
被着を行い、ついで反応性イオン・エッチングを行っ
て、開口部の側壁に多結晶シリコン膜から成る引出電極
５を形成したものである。
しかしながら、上述した従来の多結晶シリコン引出電
極の形成方法では、開口部のシリコン基板上から多結晶
シリコン膜を除去する際、反応性イオン・エッチングの
エッチング速度は多結晶シリコンとシリコンとの間に材
質上ほとんど差がないので、多結晶シリコン膜のみなら
ずシリコン基板までもが溝６を形成する程エッチングさ
れる欠点がある。この為、開口部内のシリコン基板はこ
のエッチングにより損傷を受けるので、所望の電気的特
性をもつ回路素子を得ることができない。
極の形成方法では、開口部のシリコン基板上から多結晶
シリコン膜を除去する際、反応性イオン・エッチングの
エッチング速度は多結晶シリコンとシリコンとの間に材
質上ほとんど差がないので、多結晶シリコン膜のみなら
ずシリコン基板までもが溝６を形成する程エッチングさ
れる欠点がある。この為、開口部内のシリコン基板はこ
のエッチングにより損傷を受けるので、所望の電気的特
性をもつ回路素子を得ることができない。
本発明の目的は、上記の状況に鑑み、回路素子を形成
するシリコン基板上の開口部側壁に開口部内のシリコン
基板に何等の損傷を与えることなく回路素子のための多
結晶シリコン引出電極を形成することのできる微細回路
素子の形成工程を備えた半導体装置の製造方法を提供す
ることである。
するシリコン基板上の開口部側壁に開口部内のシリコン
基板に何等の損傷を与えることなく回路素子のための多
結晶シリコン引出電極を形成することのできる微細回路
素子の形成工程を備えた半導体装置の製造方法を提供す
ることである。
本発明によれば半導体装置の製造方法は、シリコン基
板の一主面を被覆する電気絶縁体と電極引出配線層の多
層膜を選択的に開孔し前記シリコン基板の一部を露出せ
しめる工程と、前記多層膜を含む基板全面に多結晶シリ
コン膜を被着せしめる工程と、前記多結晶シリコン膜に
酸素イオンを注入し前記シリコン基板の露出面と多結晶
シリコン膜との境界面にシリコン酸化膜を形成する工程
と、前記多層膜の側壁に選択的に導電性材質膜を形成す
る多結晶シリコン膜の異方性エッチング工程とを含む半
導体回路素子の多結晶シリコン引出電極形成工程を備え
て構成される。
板の一主面を被覆する電気絶縁体と電極引出配線層の多
層膜を選択的に開孔し前記シリコン基板の一部を露出せ
しめる工程と、前記多層膜を含む基板全面に多結晶シリ
コン膜を被着せしめる工程と、前記多結晶シリコン膜に
酸素イオンを注入し前記シリコン基板の露出面と多結晶
シリコン膜との境界面にシリコン酸化膜を形成する工程
と、前記多層膜の側壁に選択的に導電性材質膜を形成す
る多結晶シリコン膜の異方性エッチング工程とを含む半
導体回路素子の多結晶シリコン引出電極形成工程を備え
て構成される。
以下図面を参照して本発明を詳細に説明する。
第１図（ａ）〜（ｄ）は本発明をバイポーラ・トラン
ジスタの製造に実施した場合の一実施例を示す工程順序
図である。本実施例によれば、まず、Ｎ型のシリコン基
板１上にフィールド酸化膜２、多結晶シリコン引出配線
層３及びシリコン酸化膜４をそれぞれ0.1,0.3及び0.3ミ
クロンの厚さに被着し、その一部を選択的にエッチング
し開口する〔第１図（ａ）参照〕。このエッチング手段
には反応性イオン・エッチング法が適しており、シリコ
ン酸化膜４、多結晶シリコン引出配線層３、フィールド
酸化膜２と順次エッチングすることができる。これによ
ると、フィールド酸化膜２をエッチングする際、エッチ
ング・ガスと条件を選択すれば、シリコン基板１に損傷
を与えることはないが、その恐れを特に問題とする場合
は、弗酸などの湿式エッチング法を用いてもよい。つぎ
に基板全面に多結晶シリコン膜７を被着し、これをＰ型
不純物を添加した後、酸素イオンを注入する。このイオ
ン注入では酸素イオン濃度のピークが多結晶シリコン膜
７とシリコン基板１の境界面になる条件を選択するのが
最も好ましく、本実施例では90KeVの加速電圧でイオン
注入が行われた。この処理により多結晶シリコン膜７の
表面から一定の深さにシリコン酸化物８が形成される
〔第１図（ｂ）参照〕。ついで反応性イオン・エッチン
グ法で多結晶シリコン膜７を選択的にエッチングし、フ
ィールド酸化膜２、多結晶シリコン引出配線層３及びシ
リコン酸化膜４から成る積層膜の側壁に多結晶シリコン
引出電極５を形成する。このエッチング段階では、シリ
コン酸化膜８が阻止膜となり、多結晶シリコン膜７とは
エッチングに関して同質のシリコン基板１を保護するよ
う機能するので、シリコン基板１は損傷されない。つぎ
に、温度1000℃程度の熱処理を施し、シリコン基板１内
に多結晶シリコン引出電極５から不純物を熱拡散させて
高濃度のＰ型外部ベース領域９を形成し、ついでｐ型不
純物をイオン注入して眞性ベース領域10を形成した後、
シリコン酸化膜の成長と反応性イオン・エッチングとを
順次行って、多結晶シリコン引出電極５の側面にシリコ
ン酸化膜11を形成する〔第１図（ｃ）参照〕。あとは多
結晶シリコン膜12を厚さ0.3ミクロン被着しＮ型不純物
を添加した後、温度950℃の熱処理を施してＮ型エミッ
タ領域13を形成し、ついで、アルミ・エミッタ電極14お
よびアルミ・ベース領域15を多結晶シリコン膜12および
多結晶シリコン引出配線層３上にシリコン酸化膜16を介
し相互絶縁してそれぞれ形成すれば微細化構造のバイポ
ーラ・トランジスタを容易に形成することができる〔第
１図（ｄ）参照〕。
ジスタの製造に実施した場合の一実施例を示す工程順序
図である。本実施例によれば、まず、Ｎ型のシリコン基
板１上にフィールド酸化膜２、多結晶シリコン引出配線
層３及びシリコン酸化膜４をそれぞれ0.1,0.3及び0.3ミ
クロンの厚さに被着し、その一部を選択的にエッチング
し開口する〔第１図（ａ）参照〕。このエッチング手段
には反応性イオン・エッチング法が適しており、シリコ
ン酸化膜４、多結晶シリコン引出配線層３、フィールド
酸化膜２と順次エッチングすることができる。これによ
ると、フィールド酸化膜２をエッチングする際、エッチ
ング・ガスと条件を選択すれば、シリコン基板１に損傷
を与えることはないが、その恐れを特に問題とする場合
は、弗酸などの湿式エッチング法を用いてもよい。つぎ
に基板全面に多結晶シリコン膜７を被着し、これをＰ型
不純物を添加した後、酸素イオンを注入する。このイオ
ン注入では酸素イオン濃度のピークが多結晶シリコン膜
７とシリコン基板１の境界面になる条件を選択するのが
最も好ましく、本実施例では90KeVの加速電圧でイオン
注入が行われた。この処理により多結晶シリコン膜７の
表面から一定の深さにシリコン酸化物８が形成される
〔第１図（ｂ）参照〕。ついで反応性イオン・エッチン
グ法で多結晶シリコン膜７を選択的にエッチングし、フ
ィールド酸化膜２、多結晶シリコン引出配線層３及びシ
リコン酸化膜４から成る積層膜の側壁に多結晶シリコン
引出電極５を形成する。このエッチング段階では、シリ
コン酸化膜８が阻止膜となり、多結晶シリコン膜７とは
エッチングに関して同質のシリコン基板１を保護するよ
う機能するので、シリコン基板１は損傷されない。つぎ
に、温度1000℃程度の熱処理を施し、シリコン基板１内
に多結晶シリコン引出電極５から不純物を熱拡散させて
高濃度のＰ型外部ベース領域９を形成し、ついでｐ型不
純物をイオン注入して眞性ベース領域10を形成した後、
シリコン酸化膜の成長と反応性イオン・エッチングとを
順次行って、多結晶シリコン引出電極５の側面にシリコ
ン酸化膜11を形成する〔第１図（ｃ）参照〕。あとは多
結晶シリコン膜12を厚さ0.3ミクロン被着しＮ型不純物
を添加した後、温度950℃の熱処理を施してＮ型エミッ
タ領域13を形成し、ついで、アルミ・エミッタ電極14お
よびアルミ・ベース領域15を多結晶シリコン膜12および
多結晶シリコン引出配線層３上にシリコン酸化膜16を介
し相互絶縁してそれぞれ形成すれば微細化構造のバイポ
ーラ・トランジスタを容易に形成することができる〔第
１図（ｄ）参照〕。
第２図は本発明をMOS電界効果トランジスタの製造に
実施した場合の一実施例を示す部分工程図である。本実
施例によれば、多結晶シリコン引出電極５は前実施例の
バイボーラ・トランジスタの場合に準じて形成される。
すなわち、第１図（ａ）〜（ｂ）で説明したと同じくシ
リコン酸化膜８によるエッチング阻止膜を形成し開口部
内のｐ型シリコン基板１′を保護したうえで、多結晶シ
リコン被着膜に対する反応性イオン・エッチング工程が
行われる。このあとの工程は全て従来手法によればよ
く、ゲート酸化膜17を形成し多結晶シリコン・ゲート電
極18をマスクにＮ型不純物をイオン注入してソース，ド
レインの各N+拡散層19をそれぞれ形成すれば完成するこ
とができる。ここで、20は多結晶シリコン・ゲート電極
18を被覆するシリコン酸化膜を示す。
実施した場合の一実施例を示す部分工程図である。本実
施例によれば、多結晶シリコン引出電極５は前実施例の
バイボーラ・トランジスタの場合に準じて形成される。
すなわち、第１図（ａ）〜（ｂ）で説明したと同じくシ
リコン酸化膜８によるエッチング阻止膜を形成し開口部
内のｐ型シリコン基板１′を保護したうえで、多結晶シ
リコン被着膜に対する反応性イオン・エッチング工程が
行われる。このあとの工程は全て従来手法によればよ
く、ゲート酸化膜17を形成し多結晶シリコン・ゲート電
極18をマスクにＮ型不純物をイオン注入してソース，ド
レインの各N+拡散層19をそれぞれ形成すれば完成するこ
とができる。ここで、20は多結晶シリコン・ゲート電極
18を被覆するシリコン酸化膜を示す。
以上はトランジスタ能動素子に実施した場合を説明し
たが、拡散抵抗からの引出電極の形成に対してもきわめ
て容易に実施することが可能である。
たが、拡散抵抗からの引出電極の形成に対してもきわめ
て容易に実施することが可能である。
以上詳細に説明したように、本発明によれば開口部側
壁に多結晶シリコン引出電極を形成するに際し、開口部
内のシリコン基板と多結晶シリコン被着膜との境界面に
酸化物層を酸素イオンのイオン注入で形成し、この膜を
反応性イオン・エッチングに対するエッチング阻止膜と
して機能させることにより、開口部内のシリコン基板を
保護することができるので、シリコン基板を損傷するこ
となく引出電極の形成を行うことができる。すなわち、
トランジスタは勿論拡散抵抗などの回路素子の微細化に
大きな効果をあげることができ、半導体集積回路装置の
高速化、微細化および品質の安定化に顕著な効果を奏し
得る。
壁に多結晶シリコン引出電極を形成するに際し、開口部
内のシリコン基板と多結晶シリコン被着膜との境界面に
酸化物層を酸素イオンのイオン注入で形成し、この膜を
反応性イオン・エッチングに対するエッチング阻止膜と
して機能させることにより、開口部内のシリコン基板を
保護することができるので、シリコン基板を損傷するこ
となく引出電極の形成を行うことができる。すなわち、
トランジスタは勿論拡散抵抗などの回路素子の微細化に
大きな効果をあげることができ、半導体集積回路装置の
高速化、微細化および品質の安定化に顕著な効果を奏し
得る。
第１図（ａ）〜（ｄ）は本発明をバイポーラ・トランジ
スタの製造に実施した場合の一実施例を示す工程順序
図、第２図は本発明をMOS電界効果トランジスタの製造
に実施した場合の一実施例を示す部分工程図、第３図は
従来の微細回路素子に対する多結晶シリコン引出電極の
形成工程図である。 １……Ｎ型シリコン基板、１′……ｐ型シリコン基板、
２……フィールド酸化膜、３……多結晶シリコン引出配
線層、4,8,11,16,20……シリコン酸化膜、５……多結晶
シリコン引出電極、7,12……多結晶シリコン膜、９……
外部ベース領域、10……眞性ベース領域、13……エミッ
タ領域、14……アルミ・エミッタ電極、15……アルミ・
ベース領域、17……ゲート酸化膜、18……多結晶シリコ
ン・ゲート電極、19……N+拡散層。
スタの製造に実施した場合の一実施例を示す工程順序
図、第２図は本発明をMOS電界効果トランジスタの製造
に実施した場合の一実施例を示す部分工程図、第３図は
従来の微細回路素子に対する多結晶シリコン引出電極の
形成工程図である。 １……Ｎ型シリコン基板、１′……ｐ型シリコン基板、
２……フィールド酸化膜、３……多結晶シリコン引出配
線層、4,8,11,16,20……シリコン酸化膜、５……多結晶
シリコン引出電極、7,12……多結晶シリコン膜、９……
外部ベース領域、10……眞性ベース領域、13……エミッ
タ領域、14……アルミ・エミッタ電極、15……アルミ・
ベース領域、17……ゲート酸化膜、18……多結晶シリコ
ン・ゲート電極、19……N+拡散層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78
Claims (1)
- 【請求項１】シリコン基板の一主面を被覆する電気絶縁
体と電極引出配線層の多層膜を選択的に開孔し前記シリ
コン基板の一部を露出せしめる工程と、前記多層膜を含
む基板全面に多結晶シリコン膜を被着せしめる工程と、
前記多結晶シリコン膜に酸素イオンを注入し前記シリコ
ン基板の露出面と多結晶シリコン膜との境界面にシリコ
ン酸化膜を形成する工程と、前記多層膜の側壁に選択的
に導電性材質膜を形成する前記多結晶シリコン膜の異方
性エッチング工程とを含む半導体回路素子の多結晶シリ
コン引出電極形成工程を備えることを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25848088A JP2715479B2 (ja) | 1988-10-14 | 1988-10-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25848088A JP2715479B2 (ja) | 1988-10-14 | 1988-10-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02105521A JPH02105521A (ja) | 1990-04-18 |
| JP2715479B2 true JP2715479B2 (ja) | 1998-02-18 |
Family
ID=17320797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25848088A Expired - Lifetime JP2715479B2 (ja) | 1988-10-14 | 1988-10-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2715479B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5643806A (en) * | 1993-02-28 | 1997-07-01 | Sony Corporation | Manufacturing method for making bipolar device |
| JP3692928B2 (ja) | 1999-12-10 | 2005-09-07 | トヨタ自動車株式会社 | 内燃機関の排気浄化装置 |
-
1988
- 1988-10-14 JP JP25848088A patent/JP2715479B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02105521A (ja) | 1990-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05347383A (ja) | 集積回路の製法 | |
| US4922315A (en) | Control gate lateral silicon-on-insulator bipolar transistor | |
| JPS5947471B2 (ja) | 絶縁ゲ−ト型電界効果半導体装置の製造方法 | |
| JP2715479B2 (ja) | 半導体装置の製造方法 | |
| JPS59208851A (ja) | 半導体装置とその製造法 | |
| JP3311759B2 (ja) | スクリーン構造を有する集積回路およびその製造方法 | |
| JP2782781B2 (ja) | 半導体装置の製造方法 | |
| JPH02305464A (ja) | 半導体集積回路の製造方法 | |
| JP3360970B2 (ja) | 半導体装置の製造方法 | |
| JP2606444B2 (ja) | 半導体装置の製造方法 | |
| JPS625344B2 (ja) | ||
| JPH0472770A (ja) | 半導体装置の製造方法 | |
| JPH0221648A (ja) | 半導体装置の製造方法 | |
| JP2534667B2 (ja) | 半導体装置及びその製造方法 | |
| JP2707646B2 (ja) | 半導体装置の製造方法 | |
| JP2890550B2 (ja) | 半導体装置の製造方法 | |
| JPS5928993B2 (ja) | 半導体装置とその製造方法 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JP2765864B2 (ja) | 半導体装置の製造方法 | |
| JPH09129884A (ja) | Ｓｏｉ型薄膜電界効果トランジスタ及びその製造方法 | |
| JPH1070194A (ja) | 半導体装置の製造方法 | |
| JPH04152531A (ja) | 半導体装置の製造方法 | |
| JPH01238058A (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JPS63215061A (ja) | 半導体集積回路の製造方法 |