JP2534667B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2534667B2 JP2534667B2 JP61090703A JP9070386A JP2534667B2 JP 2534667 B2 JP2534667 B2 JP 2534667B2 JP 61090703 A JP61090703 A JP 61090703A JP 9070386 A JP9070386 A JP 9070386A JP 2534667 B2 JP2534667 B2 JP 2534667B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- contact hole
- polycrystalline silicon
- semiconductor layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title description 11
- 239000012535 impurity Substances 0.000 claims description 31
- 230000001747 exhibiting effect Effects 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 51
- 239000010410 layer Substances 0.000 description 32
- 238000000034 method Methods 0.000 description 31
- 238000009792 diffusion process Methods 0.000 description 19
- 239000000758 substrate Substances 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-OUBTZVSYSA-N silicon-29 atom Chemical compound [29Si] XUIMIQQOPSSXEZ-OUBTZVSYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-NJFSPNSNSA-N silicon-30 atom Chemical compound [30Si] XUIMIQQOPSSXEZ-NJFSPNSNSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0925—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising an N-well only in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に、改良さ
れた半導体と金属配線との間のコンタクト構造を有する
半導体装置の製造方法、とくにCMOS構造の配線方法に関
する。
れた半導体と金属配線との間のコンタクト構造を有する
半導体装置の製造方法、とくにCMOS構造の配線方法に関
する。
従来の半導体装置における半導体層と金属配線との間
のコンタクトは、第３図の断面図に示すように、半導体
層２（この場合はＮ型導電型不純物拡散領域）上の絶縁
膜３にコンタクト孔４を開孔し、その内部で、半導体層
２の露出表面と、金属配線５（この場合はアルミニウ
ム）を接触させることによって電気的な接続を達成して
いた。
のコンタクトは、第３図の断面図に示すように、半導体
層２（この場合はＮ型導電型不純物拡散領域）上の絶縁
膜３にコンタクト孔４を開孔し、その内部で、半導体層
２の露出表面と、金属配線５（この場合はアルミニウ
ム）を接触させることによって電気的な接続を達成して
いた。
上述した従来のコンタクト構造では、次に述べるよう
ないくつかの理由によって半導体装置の微細化には適さ
ないという欠点がある。以下の説明は第３図を参照しな
がら述べる。
ないくつかの理由によって半導体装置の微細化には適さ
ないという欠点がある。以下の説明は第３図を参照しな
がら述べる。
（１） 半導体基板１上に、基体と反対導電型不純物を
拡散した拡散領域２と、金属配線５間の、コンタクトを
形成する場合に、コンタクト孔４が、拡散領域２と基体
１の両方にまたがるように開孔されると、拡散領域と基
体が短絡することになり、拡散Ｎ型領域と基体Ｐ型領域
間のＰ−Ｎ接合が用を成さなくなる。この不都合を避け
る為に、従来技術ではコンタクト孔４が拡散領域２の中
に充分に収まるように、設計的な余裕ｌを持たせてい
る。この必要な余裕の大きさは通常のリソグラフィ技術
のうち、マスク合わせ誤差によるものであるが、どのよ
うに技術が進歩しても、マスク合わせ誤差をなくするこ
とはできない。即ち、この余裕ｌだけ装置が大きくな
り、特に、コンタクト孔の数の多い大規模集積回路では
装置の微細化に大きな障害となる。
拡散した拡散領域２と、金属配線５間の、コンタクトを
形成する場合に、コンタクト孔４が、拡散領域２と基体
１の両方にまたがるように開孔されると、拡散領域と基
体が短絡することになり、拡散Ｎ型領域と基体Ｐ型領域
間のＰ−Ｎ接合が用を成さなくなる。この不都合を避け
る為に、従来技術ではコンタクト孔４が拡散領域２の中
に充分に収まるように、設計的な余裕ｌを持たせてい
る。この必要な余裕の大きさは通常のリソグラフィ技術
のうち、マスク合わせ誤差によるものであるが、どのよ
うに技術が進歩しても、マスク合わせ誤差をなくするこ
とはできない。即ち、この余裕ｌだけ装置が大きくな
り、特に、コンタクト孔の数の多い大規模集積回路では
装置の微細化に大きな障害となる。
（２） 不純物拡散領域２上の絶縁膜３にコンタクト孔
４を開孔するのに、最近ではリアクティブ・イオン・エ
ッチング等の異方性エッチング技術を用いてコンタクト
孔の側壁がほぼ垂直な形状になるようにパターニングす
るようになってきた。
４を開孔するのに、最近ではリアクティブ・イオン・エ
ッチング等の異方性エッチング技術を用いてコンタクト
孔の側壁がほぼ垂直な形状になるようにパターニングす
るようになってきた。
これは、等方性エッチングによるコンタクト孔の横方
向拡がりを抑えて、設計値どうりのコンタクト孔を形成
し、装置の微細化を計ろうとするものである。しかしな
がら、通常の半導体装置に使用される金属配線層は、ス
テップカバレッジが完全でない為に、上述のように垂直
な段差を完全に覆うことはできず、コンタクト孔４の側
壁に被着した金属配線層５は平坦部よりも薄くなり、特
に段差の角等では配線層が断線する恐れがある。この不
都合を避ける為に従来技術では、コンタクトの側壁が垂
直からわずかに傾むくような（テーパを付ける）処理を
施こすことも提案されている。しかし、この様な方法
は、先に述べたコンタクト孔開孔に異方性エッチング技
術を採用した効果を減じさせるものである。
向拡がりを抑えて、設計値どうりのコンタクト孔を形成
し、装置の微細化を計ろうとするものである。しかしな
がら、通常の半導体装置に使用される金属配線層は、ス
テップカバレッジが完全でない為に、上述のように垂直
な段差を完全に覆うことはできず、コンタクト孔４の側
壁に被着した金属配線層５は平坦部よりも薄くなり、特
に段差の角等では配線層が断線する恐れがある。この不
都合を避ける為に従来技術では、コンタクトの側壁が垂
直からわずかに傾むくような（テーパを付ける）処理を
施こすことも提案されている。しかし、この様な方法
は、先に述べたコンタクト孔開孔に異方性エッチング技
術を採用した効果を減じさせるものである。
本発明は、上記欠点を除去し、コンタクト孔を完全に
拡散領域内に設ける為に設定していた設計上の余裕を無
くすることが出来、装置の微細化が可能となり、また微
細な垂直な側壁を有するコンタクトを使用しても配線金
属の断線の恐れのない信頼性が優れ微細化された半導体
装置の製造方法を提供することを目的とする。
拡散領域内に設ける為に設定していた設計上の余裕を無
くすることが出来、装置の微細化が可能となり、また微
細な垂直な側壁を有するコンタクトを使用しても配線金
属の断線の恐れのない信頼性が優れ微細化された半導体
装置の製造方法を提供することを目的とする。
［問題点を解決する手段］ 本発明の製造方法は、一導電型の半導体層に第二導電
型の不純物領域を形成し、絶縁膜で覆う工程と、不純物
領域の一部を露出するコンタクト孔を絶縁膜に形成する
工程と、コンタクト孔をその途中まで埋めながら絶縁膜
上に第１の多結晶半導体層を形成する工程と、第１の多
結晶半導体層に第二導電型を呈する不純物を導入する工
程と、第１の多結晶半導体層上にコンタクト孔を埋め尽
くしながら第２の多結晶半導体層を形成する工程と、第
２の多結晶半導体層に第二導電型を呈する不純物を導入
する工程と、第１及び第２の多結晶半導体層を選択的に
除去してコンタクト孔をほぼ埋め尽くすように多結晶半
導体層のみを残す工程と、かかる残った多結晶半導体層
に含まれている不純物をコンタクト孔下に拡散する工程
とを含んで構成される。
型の不純物領域を形成し、絶縁膜で覆う工程と、不純物
領域の一部を露出するコンタクト孔を絶縁膜に形成する
工程と、コンタクト孔をその途中まで埋めながら絶縁膜
上に第１の多結晶半導体層を形成する工程と、第１の多
結晶半導体層に第二導電型を呈する不純物を導入する工
程と、第１の多結晶半導体層上にコンタクト孔を埋め尽
くしながら第２の多結晶半導体層を形成する工程と、第
２の多結晶半導体層に第二導電型を呈する不純物を導入
する工程と、第１及び第２の多結晶半導体層を選択的に
除去してコンタクト孔をほぼ埋め尽くすように多結晶半
導体層のみを残す工程と、かかる残った多結晶半導体層
に含まれている不純物をコンタクト孔下に拡散する工程
とを含んで構成される。
［実施例］ 次に本発明について図面を参照して説明する。第１図
は本発明の周辺技術の一例を示す参考図である本例では
相補型MOS型トランジスタについて説明する。
は本発明の周辺技術の一例を示す参考図である本例では
相補型MOS型トランジスタについて説明する。
本例のトランジスタは、Ｐ型単結晶シリコン基体１上
にＮ型導電型（以下Ｎ型と略記する）のソース，ドレイ
ン２とこのソース，ドレイン間の基体上にゲート絶縁膜
６を介して、Ｎ型多結晶シリコンゲート電極７と、Ｎ型
不純物の深い拡散領域であるＮウェル８と、Ｎウェル８
中にＰ型導電型（以下Ｐ型と略記する）のソース，ドレ
イン９と、このソース，ドレイン間の基体上にゲート絶
縁膜６を介してＰ型多結晶シリコン電極10と、コンタク
ト孔４と、Ｎ型ソース，ドレイン２及びＮ型ゲート電極
７上のコンタクト孔を埋め込んだＮ型多結晶シリコン層
11と、Ｐ型ソース，ドレイン９及びＰ型ゲート電極10上
のコンタクト孔を埋め込んだＰ型多結晶シリコン層12
と、埋め込まれた多結晶シリコン層11,12を介して各ソ
ース，ドレイン及びゲート電極と電気的に接続している
アルミニウム配線５とから成る。本実施例においてはソ
ース，ドレイン上のコンタクト孔は、Ｎ型ソース，ドレ
イン２とＰ型基体１にまたがって、またＰ型ソース，ド
レイン９とＮウェル領域８にまたがって開孔されてい
る。
にＮ型導電型（以下Ｎ型と略記する）のソース，ドレイ
ン２とこのソース，ドレイン間の基体上にゲート絶縁膜
６を介して、Ｎ型多結晶シリコンゲート電極７と、Ｎ型
不純物の深い拡散領域であるＮウェル８と、Ｎウェル８
中にＰ型導電型（以下Ｐ型と略記する）のソース，ドレ
イン９と、このソース，ドレイン間の基体上にゲート絶
縁膜６を介してＰ型多結晶シリコン電極10と、コンタク
ト孔４と、Ｎ型ソース，ドレイン２及びＮ型ゲート電極
７上のコンタクト孔を埋め込んだＮ型多結晶シリコン層
11と、Ｐ型ソース，ドレイン９及びＰ型ゲート電極10上
のコンタクト孔を埋め込んだＰ型多結晶シリコン層12
と、埋め込まれた多結晶シリコン層11,12を介して各ソ
ース，ドレイン及びゲート電極と電気的に接続している
アルミニウム配線５とから成る。本実施例においてはソ
ース，ドレイン上のコンタクト孔は、Ｎ型ソース，ドレ
イン２とＰ型基体１にまたがって、またＰ型ソース，ド
レイン９とＮウェル領域８にまたがって開孔されてい
る。
次に、上述の発明の構造を達成する為の望ましい製造
方法を第２図（ａ）〜（ｅ）を参照して説明する。第２
図（ａ）〜（ｅ）は第１図に示す半導体装置の製造方法
の一例を説明するために工程順に示した断面図である。
方法を第２図（ａ）〜（ｅ）を参照して説明する。第２
図（ａ）〜（ｅ）は第１図に示す半導体装置の製造方法
の一例を説明するために工程順に示した断面図である。
第２図（ａ）は、相補型MOS型トランジスタの製造工
程において、Ｎ型のソース，ドレイン2,P型のソース，
ドレイン９及びゲート多結晶シリコン電極7,10の形成が
終了した時点を現わしている。この断面構造に至るまで
の製法は、いく通りもの方法が提案され、実現されてお
り、その中から適宜選択して実施すればよく、本発明の
要旨とは関係が無いから説明を省略する。
程において、Ｎ型のソース，ドレイン2,P型のソース，
ドレイン９及びゲート多結晶シリコン電極7,10の形成が
終了した時点を現わしている。この断面構造に至るまで
の製法は、いく通りもの方法が提案され、実現されてお
り、その中から適宜選択して実施すればよく、本発明の
要旨とは関係が無いから説明を省略する。
次に、第２図（ｂ）に示すように、層間の絶縁膜３と
して、約１μｍの厚さのSiO2膜を通常のCVD法によって
基体上全面に成長し、その後通常のリソグラフィー技術
と異方性ドライエッチング技術によって１μｍ角のコン
タクト孔４をソース，ドレイン2,9及び多結晶ゲート電
極7,10上に開孔する。
して、約１μｍの厚さのSiO2膜を通常のCVD法によって
基体上全面に成長し、その後通常のリソグラフィー技術
と異方性ドライエッチング技術によって１μｍ角のコン
タクト孔４をソース，ドレイン2,9及び多結晶ゲート電
極7,10上に開孔する。
次いで、第２図（ｃ）に示すようにシリコン基体表面
全面に通常のCVD法によって多結晶シリコン膜13を約２
μｍの厚さに成長させると、１μｍ角で深さが約１μｍ
のコンタクト孔４は多結晶シリコン膜13で埋め込まれ、
コンタクト孔上部の多結晶シリコン膜13はぼ平坦とな
る。
全面に通常のCVD法によって多結晶シリコン膜13を約２
μｍの厚さに成長させると、１μｍ角で深さが約１μｍ
のコンタクト孔４は多結晶シリコン膜13で埋め込まれ、
コンタクト孔上部の多結晶シリコン膜13はぼ平坦とな
る。
次いで、第２図（ｄ）に示すように、等方性のドライ
エッチング技術によって多結晶シリコン膜13を、層間絶
縁膜３の表面が露出するまでエッチバックする。この工
程が終了した時点で、コンタクト孔４中のみに多結晶シ
リコン層13が残される。
エッチング技術によって多結晶シリコン膜13を、層間絶
縁膜３の表面が露出するまでエッチバックする。この工
程が終了した時点で、コンタクト孔４中のみに多結晶シ
リコン層13が残される。
次いで、Ｎ型ソース，ドレイン２と、Ｎ型ゲート電極
７をフォトレジスト（図示していない）でマスクして、
Ｐ型ソース，ドレイン９と、Ｐ型ゲート電極上のコンタ
クト孔中の多結晶シリコンにＰ型不純物であるホウ素を
イオン打ち込みしてＰ型に拡散し、埋め込まれたＰ型多
結晶シリコン層12を形成する。次に、反対にＰ型ソー
ス，ドレイン９とＰ型ゲート電極をフォトレジスト（図
示していない）でマスクして、Ｎ型不純物であるリンを
イオン打ち込みすることによってＮ型ソース，ドレイン
２と、Ｎ型ゲート電極上のコンタクト孔中の多結晶シリ
コンをＮ型に拡散し、埋め込まれたＮ型多結晶シリコン
層11を形成する。
７をフォトレジスト（図示していない）でマスクして、
Ｐ型ソース，ドレイン９と、Ｐ型ゲート電極上のコンタ
クト孔中の多結晶シリコンにＰ型不純物であるホウ素を
イオン打ち込みしてＰ型に拡散し、埋め込まれたＰ型多
結晶シリコン層12を形成する。次に、反対にＰ型ソー
ス，ドレイン９とＰ型ゲート電極をフォトレジスト（図
示していない）でマスクして、Ｎ型不純物であるリンを
イオン打ち込みすることによってＮ型ソース，ドレイン
２と、Ｎ型ゲート電極上のコンタクト孔中の多結晶シリ
コンをＮ型に拡散し、埋め込まれたＮ型多結晶シリコン
層11を形成する。
次いで高温の非酸化性雰囲気中で不純物の活性化と押
し込みを行うことにより第２図（ｅ）の構造が得られ
る。この時に、ソース，ドレイン領域からＰ型単結晶シ
リコン基体１またはＮウェル領域８上にはみ出したコン
タクト孔の下部にも埋め込まれた多結晶シリコンから、
Ｐ型の単結晶シリコン基体１またはＮ型のＮウェル８の
表面に、各々Ｎ型またはＰ型の不純物が拡散し、元から
形成されていたソース，ドレイン領域と一体となって新
たなＮ型拡散領域２′およびＰ型拡散領域９′をそれぞ
れ形成する。このように、本発明によればコンタクト孔
の下部は自動的にコンタクトしようとする拡散領域と同
一導電型の不純物拡散領域で覆われることになり、Ｐ−
Ｎ接合が破壊されることはない。
し込みを行うことにより第２図（ｅ）の構造が得られ
る。この時に、ソース，ドレイン領域からＰ型単結晶シ
リコン基体１またはＮウェル領域８上にはみ出したコン
タクト孔の下部にも埋め込まれた多結晶シリコンから、
Ｐ型の単結晶シリコン基体１またはＮ型のＮウェル８の
表面に、各々Ｎ型またはＰ型の不純物が拡散し、元から
形成されていたソース，ドレイン領域と一体となって新
たなＮ型拡散領域２′およびＰ型拡散領域９′をそれぞ
れ形成する。このように、本発明によればコンタクト孔
の下部は自動的にコンタクトしようとする拡散領域と同
一導電型の不純物拡散領域で覆われることになり、Ｐ−
Ｎ接合が破壊されることはない。
次いで、配線金属として、アルミニウム５をスパッリ
ング法で堆積し、通常のリソグラフィ技術によって所望
の形状にパターニングして第１図となる。この時に、コ
ンタクト孔４の上部は、埋め込まれた多結晶シリコン層
11,12によって、概略平坦になっており、従来装置のよ
うに、深いコンタクト孔中でアルミニウム配線が断線す
る恐れはない。
ング法で堆積し、通常のリソグラフィ技術によって所望
の形状にパターニングして第１図となる。この時に、コ
ンタクト孔４の上部は、埋め込まれた多結晶シリコン層
11,12によって、概略平坦になっており、従来装置のよ
うに、深いコンタクト孔中でアルミニウム配線が断線す
る恐れはない。
次に、上述の発明の構造を達成する為の望ましい製造
方法の実施例を第４図（ａ）〜（ｃ）を参照して説明す
る。第４図（ａ）〜（ｃ）は本発明の一実施例を説明す
るために工程順に示した断面図である。尚、第４図にお
いて第２図と同じ機能の部分は同じ符号で示している。
第２図においては、イオン注入用の開口がＰ型拡散層お
よびゲートと、Ｎ型拡散層およびゲートとで別々に行わ
れる。そしてＰ型不純物およびＮ型不純物がホトレジス
トパターンをマスクにイオン注入される。しかしもし大
電流高濃度短時間のイオン注入を用いた場合、ホトレジ
ストの変質やシリコンウェーハーのソリ等が起こるた
め、コンタクトに高濃度の不純物を導入するには、低電
流で長時間を必要とする場合も生じる。一方コンタクト
抵抗を低減させるために、イオン注入法を用いる場合、
スループットが小さくなり、量産に適さない場合には、
次に述べる方法を用いることができる。
方法の実施例を第４図（ａ）〜（ｃ）を参照して説明す
る。第４図（ａ）〜（ｃ）は本発明の一実施例を説明す
るために工程順に示した断面図である。尚、第４図にお
いて第２図と同じ機能の部分は同じ符号で示している。
第２図においては、イオン注入用の開口がＰ型拡散層お
よびゲートと、Ｎ型拡散層およびゲートとで別々に行わ
れる。そしてＰ型不純物およびＮ型不純物がホトレジス
トパターンをマスクにイオン注入される。しかしもし大
電流高濃度短時間のイオン注入を用いた場合、ホトレジ
ストの変質やシリコンウェーハーのソリ等が起こるた
め、コンタクトに高濃度の不純物を導入するには、低電
流で長時間を必要とする場合も生じる。一方コンタクト
抵抗を低減させるために、イオン注入法を用いる場合、
スループットが小さくなり、量産に適さない場合には、
次に述べる方法を用いることができる。
まず、第４図（ａ）を参照すると、第２図（ａ）と同
様にCMOS構造が設けられた半導体基板上を約１μｍ厚さ
の絶縁膜23でおおっている。この二酸化シリコンからな
る絶縁膜23はフィールド酸化膜，パッシベーション膜，
層間絶縁層等を含んでいる。
様にCMOS構造が設けられた半導体基板上を約１μｍ厚さ
の絶縁膜23でおおっている。この二酸化シリコンからな
る絶縁膜23はフィールド酸化膜，パッシベーション膜，
層間絶縁層等を含んでいる。
次に第４図（ｂ）に示すように、通常のホトリソグラ
フィー技術と異方性ドライエッチング技術によって、Ｎ
チャンネル型トランジスタのＮ型ソース・ドレイン領域
２およびゲート電極６上に１μｍ角（平面形状で４角
形）のコンタクト孔24を絶縁膜23に開孔する。
フィー技術と異方性ドライエッチング技術によって、Ｎ
チャンネル型トランジスタのＮ型ソース・ドレイン領域
２およびゲート電極６上に１μｍ角（平面形状で４角
形）のコンタクト孔24を絶縁膜23に開孔する。
次いで、シリコン基体表面に通常のCVD法によって多
結晶シリコン膜25を約0.2μｍの厚さに成長させた後、
全面に900℃POCl3雰囲気中でリンを拡散させ、Ｎ型シリ
コンゲート電極６上およびＮ型のソース・ドレイン２上
のコンタクト中の多結晶シリコン25をＮ型に拡散させ
る。次に、多結晶シリコン26を通常のCVD法で1.5μｍの
厚さに成長させ、この多結晶シリコン層26にもＮ型の不
純物を拡散させると、１μｍ角で深さ約１μｍのコンタ
クト孔24はＮ型多結晶シリコン25,26で埋め込まれ、コ
ンタクト孔上部の多結晶シリコン膜はほぼ平坦になる。
次いで等方性のドライエッチング技術によって多結晶シ
リコン膜を層間絶縁膜23の表面が露出するまでエッチバ
ックする。この結果コンタクト孔中のみに多結晶シリコ
ン層27が残される（第４図（ｃ）参照）。すなわちコン
タクト孔24内に充填されたＮ型の多結晶シリコン27はＮ
型の多結晶シリコン25,26から構成される。そして上記
エッチバックによりコンタクト孔24内以外のＮ型の多結
晶シリコンはエッチング除去される。次に第４図（ｃ）
に示すように、高温熱酸化雰囲気中で熱酸化を行い、Ｎ
型の多結晶シリコン27上に熱酸化膜28を形成する。次い
で、ＰチャンネルトランジスタのＰ型シリコンゲート電
極10およびソース・ドレイン領域７上の絶縁膜23の部分
に通常のホトリソグラフィー技術と異方性ドライエッチ
ング技術によって１μｍのコンタクト孔31を開孔する。
次に、通常のCVD法で0.2μｍの多結晶シリコン27を堆積
させる。この時点ではまだコンタクト孔の中ほど程度ま
でしか多結晶シリコン27が埋められていない。ここで全
面にBOCl雰囲気中で気相拡散法によってボロンを導入す
る。続いて、1.5μｍの厚さ通常のCVD法によって多結晶
シリコン層30を堆積させ、この層30にもＰ型の不純物が
導入される。この段階でコンタクト孔31は完全に埋設さ
れ、多結晶シリコン30の表面はほぼ平坦となる。次に等
方性のドライエッチング技術によってＰ型の多結晶シリ
コン膜29,30を、層間絶縁膜23の表面が露出するまでエ
ッチバックする。この時点で、コンタクト孔31中のみに
Ｐ型多結晶シリコンが堆積されていることになる。この
ようにして、第２図とは異なる工程により、第２図
（ｄ）と同様の構成が出来上がる。尚、熱酸化膜28は多
結晶シリコン膜29,30からＰ型の不純物がＮ型の多結晶
シリコン27に導入されるのを防止するためのものであ
る。上記エッチングにより、コンタクト孔31内のみにＰ
型の多結晶シリコン29,30を充填させ他のＰ型の多結晶
シリコン29,30の部分をエッチング除去した後に、この
熱酸化膜28はエッチング除去される。
結晶シリコン膜25を約0.2μｍの厚さに成長させた後、
全面に900℃POCl3雰囲気中でリンを拡散させ、Ｎ型シリ
コンゲート電極６上およびＮ型のソース・ドレイン２上
のコンタクト中の多結晶シリコン25をＮ型に拡散させ
る。次に、多結晶シリコン26を通常のCVD法で1.5μｍの
厚さに成長させ、この多結晶シリコン層26にもＮ型の不
純物を拡散させると、１μｍ角で深さ約１μｍのコンタ
クト孔24はＮ型多結晶シリコン25,26で埋め込まれ、コ
ンタクト孔上部の多結晶シリコン膜はほぼ平坦になる。
次いで等方性のドライエッチング技術によって多結晶シ
リコン膜を層間絶縁膜23の表面が露出するまでエッチバ
ックする。この結果コンタクト孔中のみに多結晶シリコ
ン層27が残される（第４図（ｃ）参照）。すなわちコン
タクト孔24内に充填されたＮ型の多結晶シリコン27はＮ
型の多結晶シリコン25,26から構成される。そして上記
エッチバックによりコンタクト孔24内以外のＮ型の多結
晶シリコンはエッチング除去される。次に第４図（ｃ）
に示すように、高温熱酸化雰囲気中で熱酸化を行い、Ｎ
型の多結晶シリコン27上に熱酸化膜28を形成する。次い
で、ＰチャンネルトランジスタのＰ型シリコンゲート電
極10およびソース・ドレイン領域７上の絶縁膜23の部分
に通常のホトリソグラフィー技術と異方性ドライエッチ
ング技術によって１μｍのコンタクト孔31を開孔する。
次に、通常のCVD法で0.2μｍの多結晶シリコン27を堆積
させる。この時点ではまだコンタクト孔の中ほど程度ま
でしか多結晶シリコン27が埋められていない。ここで全
面にBOCl雰囲気中で気相拡散法によってボロンを導入す
る。続いて、1.5μｍの厚さ通常のCVD法によって多結晶
シリコン層30を堆積させ、この層30にもＰ型の不純物が
導入される。この段階でコンタクト孔31は完全に埋設さ
れ、多結晶シリコン30の表面はほぼ平坦となる。次に等
方性のドライエッチング技術によってＰ型の多結晶シリ
コン膜29,30を、層間絶縁膜23の表面が露出するまでエ
ッチバックする。この時点で、コンタクト孔31中のみに
Ｐ型多結晶シリコンが堆積されていることになる。この
ようにして、第２図とは異なる工程により、第２図
（ｄ）と同様の構成が出来上がる。尚、熱酸化膜28は多
結晶シリコン膜29,30からＰ型の不純物がＮ型の多結晶
シリコン27に導入されるのを防止するためのものであ
る。上記エッチングにより、コンタクト孔31内のみにＰ
型の多結晶シリコン29,30を充填させ他のＰ型の多結晶
シリコン29,30の部分をエッチング除去した後に、この
熱酸化膜28はエッチング除去される。
この後は、第２図（ｅ）→第１図と同様の工程が行な
われる。すなわち、配線金属として、アルミニウムをス
パッタリング法で堆積し、通常のリソグラフィー技術に
よって所望の形状にパターニングして配線を完了する。
この時に各コンタクト孔27,31の上部は埋め込まれた多
結晶シリコン層によってほぼ平坦化されている。
われる。すなわち、配線金属として、アルミニウムをス
パッタリング法で堆積し、通常のリソグラフィー技術に
よって所望の形状にパターニングして配線を完了する。
この時に各コンタクト孔27,31の上部は埋め込まれた多
結晶シリコン層によってほぼ平坦化されている。
以上に説明した実施例は、本発明の一例にすぎないこ
とは、発明の要旨から明らかである。例えば、本発明は
相補型MOS型トランジスタに限らず、Ｎチャネル型MOS
型、Ｐチャネル型MOS型、PNPバイポーラ型、NPNバイポ
ーラ型トランジスタ等においても実施できる。また、埋
め込むべきコンタクト孔の平面的な寸法、深さは、埋め
込みに用いる多結晶シリコンの膜厚との兼合いで適宜選
択し得る。
とは、発明の要旨から明らかである。例えば、本発明は
相補型MOS型トランジスタに限らず、Ｎチャネル型MOS
型、Ｐチャネル型MOS型、PNPバイポーラ型、NPNバイポ
ーラ型トランジスタ等においても実施できる。また、埋
め込むべきコンタクト孔の平面的な寸法、深さは、埋め
込みに用いる多結晶シリコンの膜厚との兼合いで適宜選
択し得る。
以上に説明した実施例において、埋め込み多結晶シリ
コンは、あらかじめ不純物を含有せるリンドープトポリ
シリもしくはボロンドープトポリシリの一層で形成して
も良い。また高融点金属をゲートに用いた場合も同様で
ある。以上説明したように、本実施例によれば、埋め込
みコンタクトを用いたCMOSトランジスタに於いて、ゲー
ト電極およびこれと同一導電型のソース・ドレイン領域
上の層間絶縁膜に開口を設け、同一導電型の不純物が導
入された多結晶シリコンの埋め込みコンタクトを形成し
た後、前記と反対導電型のソース・ドレイン領域および
ゲート電極上の層間膜に開口を設け、同一導電型不純物
が導入された多結晶シリコンによる埋め込みコンタクト
を形成することにより、埋め込みコンタクトへの不純物
導入を有機系レジストをマスクに行わなくてもよいこと
になる。この結果高濃度拡散を短時間に行うことのでき
る気相拡散法を用いることが可能となる。特にＮ型不純
物にリンを用いる場合は、Ｎ型不純物拡散は、シリコン
基体裏面にも同時におこるため、裏面から導入されるリ
ンによって、シリコン基体中の可動イオンがゲッタリン
グされるという効果も加わる。
コンは、あらかじめ不純物を含有せるリンドープトポリ
シリもしくはボロンドープトポリシリの一層で形成して
も良い。また高融点金属をゲートに用いた場合も同様で
ある。以上説明したように、本実施例によれば、埋め込
みコンタクトを用いたCMOSトランジスタに於いて、ゲー
ト電極およびこれと同一導電型のソース・ドレイン領域
上の層間絶縁膜に開口を設け、同一導電型の不純物が導
入された多結晶シリコンの埋め込みコンタクトを形成し
た後、前記と反対導電型のソース・ドレイン領域および
ゲート電極上の層間膜に開口を設け、同一導電型不純物
が導入された多結晶シリコンによる埋め込みコンタクト
を形成することにより、埋め込みコンタクトへの不純物
導入を有機系レジストをマスクに行わなくてもよいこと
になる。この結果高濃度拡散を短時間に行うことのでき
る気相拡散法を用いることが可能となる。特にＮ型不純
物にリンを用いる場合は、Ｎ型不純物拡散は、シリコン
基体裏面にも同時におこるため、裏面から導入されるリ
ンによって、シリコン基体中の可動イオンがゲッタリン
グされるという効果も加わる。
第１図は本発明の周辺技術の一例を示す参考図、第２図
は第１図に示す半導体装置の製造方法の一例を示す参考
図、第３図は従来の半導体装置の断面図、第４図は本発
明の一実施例を示す断面図である。 １……Ｐ型単結晶シリコン基体、２……Ｎ型ソース，ド
レイン、３……絶縁膜、４……コンタクト孔、５……金
属配線層、６……ゲート絶縁膜、７……Ｎ型多結晶シリ
コンゲート電極、８……Ｎウェル、９……Ｐ型ソース，
ドレイン、10……Ｐ型多結晶シリコンゲート電極、11…
…埋め込まれたＮ型多結晶シリコン、12……埋め込まれ
たＰ型多結晶シリコン、13……多結晶シリコン膜、23…
…絶縁膜、24,31……コンタクト孔、25,26……Ｎ型多結
晶シリコン膜、27……Ｎ型多結晶シリコン、28……熱酸
化シリコン膜、29,30……Ｐ型多結晶シリコン膜。
は第１図に示す半導体装置の製造方法の一例を示す参考
図、第３図は従来の半導体装置の断面図、第４図は本発
明の一実施例を示す断面図である。 １……Ｐ型単結晶シリコン基体、２……Ｎ型ソース，ド
レイン、３……絶縁膜、４……コンタクト孔、５……金
属配線層、６……ゲート絶縁膜、７……Ｎ型多結晶シリ
コンゲート電極、８……Ｎウェル、９……Ｐ型ソース，
ドレイン、10……Ｐ型多結晶シリコンゲート電極、11…
…埋め込まれたＮ型多結晶シリコン、12……埋め込まれ
たＰ型多結晶シリコン、13……多結晶シリコン膜、23…
…絶縁膜、24,31……コンタクト孔、25,26……Ｎ型多結
晶シリコン膜、27……Ｎ型多結晶シリコン、28……熱酸
化シリコン膜、29,30……Ｐ型多結晶シリコン膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/088 27/092 29/78 (56)参考文献 特開 昭55−83268（ＪＰ，Ａ) 特開 昭57−196573（ＪＰ，Ａ) 特開 昭56−111264（ＪＰ，Ａ) 特開 昭60−123056（ＪＰ，Ａ) 特開 昭59−125661（ＪＰ，Ａ)
Claims (1)
- 【請求項１】一導電型の半導体層に第二導電型の不純物
領域を形成し、絶縁膜で覆う工程と、前記不純物領域の
一部を露出するコンタクト孔を前記絶縁膜に形成する工
程と、前記コンタクト孔をその途中まで埋めながら前記
絶縁膜上に第１の多結晶半導体層を形成する工程と、前
記第１の多結晶半導体層に前記第二導電型を呈する不純
物を導入する工程と、前記第１の多結晶半導体層上に前
記コンタクト孔を埋め尽くしながら第２の多結晶半導体
層を形成する工程と、前記第２の多結晶半導体層に前記
第二導電型を呈する不純物を導入する工程と、前記第１
及び第２の多結晶半導体層を選択的に除去して前記コン
タクト孔をほぼ埋め尽くすように多結晶半導体層のみを
残す工程と、かかる残った多結晶半導体層に含まれてい
る不純物を前記コンタクト孔下に拡散する工程とを有す
ることを特徴とする半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60-83914 | 1985-04-19 | ||
| JP8391485 | 1985-04-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6230365A JPS6230365A (ja) | 1987-02-09 |
| JP2534667B2 true JP2534667B2 (ja) | 1996-09-18 |
Family
ID=13815865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61090703A Expired - Lifetime JP2534667B2 (ja) | 1985-04-19 | 1986-04-18 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2534667B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2923955B2 (ja) * | 1988-11-05 | 1999-07-26 | ソニー株式会社 | 埋込み多結晶シリコン膜の形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5583268A (en) * | 1978-12-19 | 1980-06-23 | Nec Corp | Complementary mos semiconductor device and method of fabricating the same |
| JPS57196573A (en) * | 1981-05-27 | 1982-12-02 | Toshiba Corp | Manufacture of mos type semiconductor device |
-
1986
- 1986-04-18 JP JP61090703A patent/JP2534667B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6230365A (ja) | 1987-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0355984B2 (ja) | ||
| JPH05347383A (ja) | 集積回路の製法 | |
| JPH1070281A (ja) | 半導体装置およびその製造方法 | |
| JPH10270579A (ja) | 半導体装置およびその製造方法 | |
| JPH0557741B2 (ja) | ||
| JPH0828424B2 (ja) | 半導体装置およびその製造方法 | |
| JP2534667B2 (ja) | 半導体装置及びその製造方法 | |
| JPS60241261A (ja) | 半導体装置およびその製造方法 | |
| JPH06101540B2 (ja) | 半導体集積回路の製造方法 | |
| JP3097095B2 (ja) | 半導体装置の製造方法 | |
| JPS63128626A (ja) | 半導体集積回路装置のコンタクト形成方法 | |
| JPH0448647A (ja) | 半導体装置の製造方法 | |
| JP3063832B2 (ja) | 半導体装置の製造方法 | |
| JPH04132240A (ja) | 半導体装置の製造方法 | |
| JPH0239091B2 (ja) | ||
| JP3300474B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1174513A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JP2720553B2 (ja) | 半導体装置 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JP3612193B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH11340326A (ja) | 半導体装置の製造方法 | |
| JP2830089B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0136709B2 (ja) | ||
| JP2000114390A (ja) | 半導体装置およびその製造方法 | |
| JPH04323862A (ja) | 半導体装置及びその製造方法 |