JPS625344B2 - - Google Patents
Info
- Publication number
- JPS625344B2 JPS625344B2 JP55171606A JP17160680A JPS625344B2 JP S625344 B2 JPS625344 B2 JP S625344B2 JP 55171606 A JP55171606 A JP 55171606A JP 17160680 A JP17160680 A JP 17160680A JP S625344 B2 JPS625344 B2 JP S625344B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- silicon film
- capacitor
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- 239000012535 impurity Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000005224 laser annealing Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 238000000137 annealing Methods 0.000 claims 1
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 238000010894 electron beam technology Methods 0.000 claims 1
- 230000005669 field effect Effects 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係る。
近年、MOSデバイスを用いたアナログ集積回
路が実用化されつつある。デバイスの面から見た
時、デイジタル回路とアナログ回路の最も特長的
な差異は、後者ではコンデンサーを多用するとい
う事にある。MOSアナログ回路におけるコンデ
ンサーの使用法は、バイポーラ回路におけるより
も多様であり、より重要である。
路が実用化されつつある。デバイスの面から見た
時、デイジタル回路とアナログ回路の最も特長的
な差異は、後者ではコンデンサーを多用するとい
う事にある。MOSアナログ回路におけるコンデ
ンサーの使用法は、バイポーラ回路におけるより
も多様であり、より重要である。
MOSトランジスタは構造上それ自身がコンデ
ンとみることができるが、そのままではアナログ
回路のコンデンサーとしては使用できない。なぜ
ならば、チヤンネル領域の基板濃度が低いため
に、容量値のゲート電圧依存性が大き過ぎるから
である。しかし、チヤンネル領域に不純物拡散し
て基板濃度を1019cm-9以上に高めてやれば、容量
値の電圧依存性は実用上問題ない位に抑えられ
る。だが多くの場合、この様なMOSキヤパシタ
ーでは不十分である。その理由は、コンデンサー
を基板から絶縁するために、基板と反対の導電型
の不純物をチヤンネル領域に拡散するが、この時
形成されるｐ−ｎ接合が接合容量を持つからであ
る。この容量は、目的のコンデンサーの一方の電
極と基板の間で寄生容量として働き、好ましくな
い。
ンとみることができるが、そのままではアナログ
回路のコンデンサーとしては使用できない。なぜ
ならば、チヤンネル領域の基板濃度が低いため
に、容量値のゲート電圧依存性が大き過ぎるから
である。しかし、チヤンネル領域に不純物拡散し
て基板濃度を1019cm-9以上に高めてやれば、容量
値の電圧依存性は実用上問題ない位に抑えられ
る。だが多くの場合、この様なMOSキヤパシタ
ーでは不十分である。その理由は、コンデンサー
を基板から絶縁するために、基板と反対の導電型
の不純物をチヤンネル領域に拡散するが、この時
形成されるｐ−ｎ接合が接合容量を持つからであ
る。この容量は、目的のコンデンサーの一方の電
極と基板の間で寄生容量として働き、好ましくな
い。
この様な理由から、MOSトランジスターとは
別のコンデンサーをシリコン基板上に形成しなけ
ればならない。このための最も実用的な方法は、
多結晶シリコンをコンデンサーの電極として用い
ることである。多結晶シリコンは、厚いフイール
ド酸化膜上に形成されるから、シリコン基板と完
全に絶縁され、しかも寄生容量の少ない良質のコ
ンデンサーが実現可能である。
別のコンデンサーをシリコン基板上に形成しなけ
ればならない。このための最も実用的な方法は、
多結晶シリコンをコンデンサーの電極として用い
ることである。多結晶シリコンは、厚いフイール
ド酸化膜上に形成されるから、シリコン基板と完
全に絶縁され、しかも寄生容量の少ない良質のコ
ンデンサーが実現可能である。
第１図に多結晶シリコンを用いたコンデンサー
の例を示す。多結晶シリコン３は下部電極として
働くから、導電率は十分大きくなくてはならな
い。このために、高濃度に不純物が拡散されてい
る。誘電体膜４としては、多結晶シリコン３を熱
酸化して得られるSiO2膜が用いられる。そし
て、このSiO2膜の上に上部電極５が形成され
る。上部電極５の材料は、多結晶シリコンであつ
てもアルミニウム等の金属であつてもかまわな
い。どちらを選ぶかは主として作り易さによる。
の例を示す。多結晶シリコン３は下部電極として
働くから、導電率は十分大きくなくてはならな
い。このために、高濃度に不純物が拡散されてい
る。誘電体膜４としては、多結晶シリコン３を熱
酸化して得られるSiO2膜が用いられる。そし
て、このSiO2膜の上に上部電極５が形成され
る。上部電極５の材料は、多結晶シリコンであつ
てもアルミニウム等の金属であつてもかまわな
い。どちらを選ぶかは主として作り易さによる。
ところが、この様なコンデンサーの製法には重
大な欠点が存在する。それは、高濃度に不純拡散
された多結晶シリコンを熱酸化して誘電体膜を実
現させねばならないという点である。高不純物濃
度の多結晶シリコンの酸化速度は、低不純物濃度
の場合と比べて約２倍程度速い。そのために、
MOSトランジスタのゲート酸化膜と同時に形成
することが困難である。さらに、高濃度に不純物
拡散された多結晶シリコンの熱酸化膜の膜質は悪
く、十分な耐圧を得るためには、トランジスター
のゲート酸化膜程度には薄くできない。従つて、
所定の容量値を得るためのコンデンサー面積は大
きくなる。
大な欠点が存在する。それは、高濃度に不純拡散
された多結晶シリコンを熱酸化して誘電体膜を実
現させねばならないという点である。高不純物濃
度の多結晶シリコンの酸化速度は、低不純物濃度
の場合と比べて約２倍程度速い。そのために、
MOSトランジスタのゲート酸化膜と同時に形成
することが困難である。さらに、高濃度に不純物
拡散された多結晶シリコンの熱酸化膜の膜質は悪
く、十分な耐圧を得るためには、トランジスター
のゲート酸化膜程度には薄くできない。従つて、
所定の容量値を得るためのコンデンサー面積は大
きくなる。
本発明は、これら従来法の欠点を除き、より簡
単な製造法で面積の小さなコンデンサーを実現す
る方法に関するものである。従来法と比較した場
合の本発明の第１の特徴は、不純物拡散されてな
い多結晶シリコンの熱酸化膜を特にコンデンサー
の誘電体として用いることにある。第２の特徴は
コンデンサーのための熱酸化とMOSトランジス
ターのゲート酸化を同時に行うことにある。第３
の特徴は、レーザアニールによつて多結晶シリコ
ンの結晶性を改善し、熱酸化膜の絶縁耐圧を増加
させることにある。
単な製造法で面積の小さなコンデンサーを実現す
る方法に関するものである。従来法と比較した場
合の本発明の第１の特徴は、不純物拡散されてな
い多結晶シリコンの熱酸化膜を特にコンデンサー
の誘電体として用いることにある。第２の特徴は
コンデンサーのための熱酸化とMOSトランジス
ターのゲート酸化を同時に行うことにある。第３
の特徴は、レーザアニールによつて多結晶シリコ
ンの結晶性を改善し、熱酸化膜の絶縁耐圧を増加
させることにある。
本発明の実施例を図面を用いて説明する。第２
図において、１０は単結晶シリコン基板、１１は
１０を熱酸化して得られる厚み１μｍ程度のフイ
ールド酸化膜、１２はMOSトランジスタが形成
される部分、１３は領域１２の表面を保護するた
めに設けられている薄い熱酸化膜である。１４は
シリコン基板表面全面に成長されたノンドープ多
結晶シリコン膜（第１多結晶シリコン膜）であ
る。この第１多結晶シリコン膜は、コンデンサー
の下部電極のためのものである。多結晶シリコン
の熱酸化膜の耐圧を向上させるために、第１多結
晶シリコン膜１４にレーザアニールを施す。コン
デンサーの耐圧が低くても良い時は、このレーザ
アニールは省くことができる。第３図において、
第１多結晶シリコン膜１４のパターニングを行
い、コンデンサの下部電極１４′を作る。次に、
薄い酸化膜１３をエツチングしシリコン面を露出
させる。第４図において、従来のゲート酸化を行
い、トランジスター領域１２の表面にゲート酸化
膜１５を、コンデンサー下部電極１４′上には容
量酸化膜１５′を形成する。第５図において、ト
ランジスタ領域１２上をフオトレジスト膜１６で
完全に被う。次にイオン注入により、コンデンサ
ーの下部電極１４′に酸化膜１５′を通して不純物
をドープする。トランジスタ領域１２には、フオ
トレジスト１６があるため不純物はドープされな
い。次にフオトレジストを除去する。第６図にお
いて、第２多結晶シリコン膜を成長させ、トラン
ジスターのゲート電極１７とコンデンサーの上部
電極１７′を形成する。第７図において、第２多
結晶シリコン１７及び１７′をマスクにしてゲー
ト酸化膜１５及び容量酸化膜１５′をエツチング
する。次に、不純物拡散或はイオン注入によつて
ソース・ドレイン領域１８を形成すると同時に、
第２多結晶シリコン領域１７，１７′に不純物を
ドープする。以上の工程によつて、MOSトラン
ジスタとコンデンサーがわずかな工程の追加によ
つて実現できる。
図において、１０は単結晶シリコン基板、１１は
１０を熱酸化して得られる厚み１μｍ程度のフイ
ールド酸化膜、１２はMOSトランジスタが形成
される部分、１３は領域１２の表面を保護するた
めに設けられている薄い熱酸化膜である。１４は
シリコン基板表面全面に成長されたノンドープ多
結晶シリコン膜（第１多結晶シリコン膜）であ
る。この第１多結晶シリコン膜は、コンデンサー
の下部電極のためのものである。多結晶シリコン
の熱酸化膜の耐圧を向上させるために、第１多結
晶シリコン膜１４にレーザアニールを施す。コン
デンサーの耐圧が低くても良い時は、このレーザ
アニールは省くことができる。第３図において、
第１多結晶シリコン膜１４のパターニングを行
い、コンデンサの下部電極１４′を作る。次に、
薄い酸化膜１３をエツチングしシリコン面を露出
させる。第４図において、従来のゲート酸化を行
い、トランジスター領域１２の表面にゲート酸化
膜１５を、コンデンサー下部電極１４′上には容
量酸化膜１５′を形成する。第５図において、ト
ランジスタ領域１２上をフオトレジスト膜１６で
完全に被う。次にイオン注入により、コンデンサ
ーの下部電極１４′に酸化膜１５′を通して不純物
をドープする。トランジスタ領域１２には、フオ
トレジスト１６があるため不純物はドープされな
い。次にフオトレジストを除去する。第６図にお
いて、第２多結晶シリコン膜を成長させ、トラン
ジスターのゲート電極１７とコンデンサーの上部
電極１７′を形成する。第７図において、第２多
結晶シリコン１７及び１７′をマスクにしてゲー
ト酸化膜１５及び容量酸化膜１５′をエツチング
する。次に、不純物拡散或はイオン注入によつて
ソース・ドレイン領域１８を形成すると同時に、
第２多結晶シリコン領域１７，１７′に不純物を
ドープする。以上の工程によつて、MOSトラン
ジスタとコンデンサーがわずかな工程の追加によ
つて実現できる。
今までの説明で明らかにした様に、本発明を実
施することにより、わずかな工程の追加によつ
て、MOSトランジスターの他に多結晶シリコン
を用いたコンデンサーを作ることができる。本発
明では、コンデンサーの酸化膜として、ノンドー
プポリシリコンの熱酸化膜を用いているために、
耐圧が高い。又、トランジスターのゲート酸化と
同時にコンデンサーの酸化膜を形成するため、工
程の短縮が計られると同時に、膜厚の絶対値精度
が向上し、その結果コンデンサーの精度が改善さ
れる。さらに、本発明とレーザアニールを併用す
ることにより、コンデンサーの耐圧を一層向上さ
せることが可能である。
施することにより、わずかな工程の追加によつ
て、MOSトランジスターの他に多結晶シリコン
を用いたコンデンサーを作ることができる。本発
明では、コンデンサーの酸化膜として、ノンドー
プポリシリコンの熱酸化膜を用いているために、
耐圧が高い。又、トランジスターのゲート酸化と
同時にコンデンサーの酸化膜を形成するため、工
程の短縮が計られると同時に、膜厚の絶対値精度
が向上し、その結果コンデンサーの精度が改善さ
れる。さらに、本発明とレーザアニールを併用す
ることにより、コンデンサーの耐圧を一層向上さ
せることが可能である。
第１図は従来のコンデンサーの構造を説明する
ための素子断面図、第２図から第７図は本発明の
実施例の製造方法を説明する工程順に従つた素子
断面図である。 尚図において、１……シリコン基板、２……酸
化膜、３……多結晶シリコン、４……熱酸化膜、
５……コンデンサーの上部電極、１０……シリコ
ン基板、１１……フイールド酸化膜、１２……
MOSトランジスタ領域、１３……保護膜、１４
……第１多結晶シリコン、１４′……コンデンサ
ー下部電極、１５……ゲート酸化膜、１５′……
容量酸化膜、１６……フオトレジスト、１７……
ゲート電極、１７′……コンデンサー上部電極、
１８……ソース・ドレイン領域。
ための素子断面図、第２図から第７図は本発明の
実施例の製造方法を説明する工程順に従つた素子
断面図である。 尚図において、１……シリコン基板、２……酸
化膜、３……多結晶シリコン、４……熱酸化膜、
５……コンデンサーの上部電極、１０……シリコ
ン基板、１１……フイールド酸化膜、１２……
MOSトランジスタ領域、１３……保護膜、１４
……第１多結晶シリコン、１４′……コンデンサ
ー下部電極、１５……ゲート酸化膜、１５′……
容量酸化膜、１６……フオトレジスト、１７……
ゲート電極、１７′……コンデンサー上部電極、
１８……ソース・ドレイン領域。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に形成された絶縁膜上に、不純
物が添加されていない第１の多結晶シリコン膜を
成長させる工程と、前記第１の多結晶シリコン膜
の表面を熱酸化してシリコンの酸化膜を形成する
工程と、前記酸化膜を通してイオン注入により前
記第１の多結晶シリコン膜内に不純物を添加する
工程と、前記酸化膜で被われている前記第１の多
結晶シリコン膜上に第２の多結晶シリコン膜を成
長させる工程とを含む工程によつて少なくともコ
ンデンサーを製造することを特徴とする半導体装
置の製造方法。 ２ 第１の多結晶シリコン膜がレーザアニール或
は電子ビームアニールされてから、熱酸化される
ことを特徴とする特許請求の範囲第１項に記載の
半導体装置の製造方法。 ３ 第１の多結晶シリコン膜の熱酸化が、同一半
導体基板上に形成されるMOS電界効果トランジ
スタのゲート酸化と同時に行なわれる工程と、第
２の多結晶シリコン膜が前記MOSトランジスタ
のゲート電極として用いられることを特徴とする
特許請求の範囲第１項に記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55171606A JPS5795658A (en) | 1980-12-05 | 1980-12-05 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55171606A JPS5795658A (en) | 1980-12-05 | 1980-12-05 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5795658A JPS5795658A (en) | 1982-06-14 |
| JPS625344B2 true JPS625344B2 (ja) | 1987-02-04 |
Family
ID=15926275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55171606A Granted JPS5795658A (en) | 1980-12-05 | 1980-12-05 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5795658A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5846666A (ja) * | 1981-09-14 | 1983-03-18 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS61226951A (ja) * | 1985-04-01 | 1986-10-08 | Hitachi Ltd | キヤパシタ |
| JP2621137B2 (ja) * | 1986-05-13 | 1997-06-18 | 富士通株式会社 | 半導体装置の製造方法 |
| CN1112731C (zh) * | 1997-04-30 | 2003-06-25 | 三星电子株式会社 | 制造用于模拟功能的电容器的方法 |
-
1980
- 1980-12-05 JP JP55171606A patent/JPS5795658A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5795658A (en) | 1982-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3032138B2 (ja) | 高密度ｍｏｓ型電力装置の製造方法およびこの方法により製造された高密度ｍｏｓ型電力装置 | |
| JPH11204782A (ja) | 半導体装置およびその製造方法 | |
| KR880006781A (ko) | 반도체 집적회로 및 그 제조방법 | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JP2816192B2 (ja) | 半導体装置の製造方法 | |
| JPH0557741B2 (ja) | ||
| JPS63157475A (ja) | 半導体装置及びその製造方法 | |
| JP2908715B2 (ja) | モスフェット（ｍｏｓｆｅｔ）及びその製造方法 | |
| JPS62162353A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS625344B2 (ja) | ||
| JPS62298161A (ja) | 半導体集積回路装置の製造方法 | |
| JP2729422B2 (ja) | 半導体装置 | |
| JP3057792B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH01194362A (ja) | 埋め込みゲート型ｍｏｓｆｅｔの製造方法 | |
| JPS62229880A (ja) | 半導体装置及びその製造方法 | |
| JPH06302826A (ja) | 絶縁ゲート電界効果トランジスタ及びその製造方法 | |
| JPS6112390B2 (ja) | ||
| JPS6237818B2 (ja) | ||
| JP2715479B2 (ja) | 半導体装置の製造方法 | |
| JP2513634B2 (ja) | 半導体装置の製造方法 | |
| JPS639965A (ja) | 半導体記憶装置の製造方法 | |
| JPH0491481A (ja) | Ｍｉｓ電界効果トランジスタ | |
| JPS6222462B2 (ja) | ||
| JPS6235569A (ja) | Ｍｉｓ型トランジスタ及びその製造方法 | |
| JPS60136377A (ja) | 絶縁ゲ−ト半導体装置の製造法 |