JP3057792B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP3057792B2 JP3057792B2 JP3083761A JP8376191A JP3057792B2 JP 3057792 B2 JP3057792 B2 JP 3057792B2 JP 3083761 A JP3083761 A JP 3083761A JP 8376191 A JP8376191 A JP 8376191A JP 3057792 B2 JP3057792 B2 JP 3057792B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film transistor
- thin film
- region
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、ＬＤＤ構造を有する薄
膜トランジスタの製造方法に関する。
膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】従来の薄膜トランジスタの製造方法とし
ては特開昭６３−１１９２６９に記載された例が知られ
ている。また、従来のＬＤＤ構造を有する半導体装置の
製造方法としては特開平２−２７３９３３に記載された
例が知られている。以下、これらの従来例について図面
にもとづき説明する。
ては特開昭６３−１１９２６９に記載された例が知られ
ている。また、従来のＬＤＤ構造を有する半導体装置の
製造方法としては特開平２−２７３９３３に記載された
例が知られている。以下、これらの従来例について図面
にもとづき説明する。
【０００３】図５（ａ）〜（ｄ）は良く知られたＬＤＤ
構造の半導体装置の製造方法を示している。まず、図５
（ａ）におけるように半導体基板２１上にゲート酸化膜
２０を熱酸化法により成膜した後、ゲート電極７を形成
し、そのゲート電極７をマスクにして不純物イオン８を
照射して低濃度不純物層９を構成する。次に図５（ｂ）
に示したようにサイドウォール絶縁膜１９を形成し、図
５（ｃ）におけるように不純物イオン８を注入し高濃度
不純物層１０を構成する。この後、図５（ｄ）に示した
ように層間膜２２とアルミ電極１１を形成してＬＤＤ構
造の半導体装置が完成する。なお、サイドウォール絶縁
膜１９近傍のゲート酸化膜２０へのホットキャリアの注
入を防ぐためには、図６に示すようにゲート電極７とサ
イドウォール絶縁膜１９の間とサイドウォール絶縁膜１
９とゲート酸化膜２０の間に極く薄い多結晶シリコン膜
２３を形成する。
構造の半導体装置の製造方法を示している。まず、図５
（ａ）におけるように半導体基板２１上にゲート酸化膜
２０を熱酸化法により成膜した後、ゲート電極７を形成
し、そのゲート電極７をマスクにして不純物イオン８を
照射して低濃度不純物層９を構成する。次に図５（ｂ）
に示したようにサイドウォール絶縁膜１９を形成し、図
５（ｃ）におけるように不純物イオン８を注入し高濃度
不純物層１０を構成する。この後、図５（ｄ）に示した
ように層間膜２２とアルミ電極１１を形成してＬＤＤ構
造の半導体装置が完成する。なお、サイドウォール絶縁
膜１９近傍のゲート酸化膜２０へのホットキャリアの注
入を防ぐためには、図６に示すようにゲート電極７とサ
イドウォール絶縁膜１９の間とサイドウォール絶縁膜１
９とゲート酸化膜２０の間に極く薄い多結晶シリコン膜
２３を形成する。
【０００４】また、薄膜トランジスタの製造方法におい
ては、上記の半導体装置の製造方法と同様な工程を適用
し、図７に示したようにシリコン薄膜２５を半導体基板
がわりにして濃い不純物拡散層１０よりソース・ドレイ
ン両電極領域が構成される薄膜トランジスタが実現でき
る。もちろん、図５（ａ）〜（ｄ）で示したＬＤＤ構造
の半導体装置の製造方法を適用して、ＬＤＤ構造の薄膜
トランジスタを構成することも可能である。
ては、上記の半導体装置の製造方法と同様な工程を適用
し、図７に示したようにシリコン薄膜２５を半導体基板
がわりにして濃い不純物拡散層１０よりソース・ドレイ
ン両電極領域が構成される薄膜トランジスタが実現でき
る。もちろん、図５（ａ）〜（ｄ）で示したＬＤＤ構造
の半導体装置の製造方法を適用して、ＬＤＤ構造の薄膜
トランジスタを構成することも可能である。
【０００５】
【発明が解決しようとする課題】しかしながら、本来、
図５（ａ）〜（ｄ）や図６に示すＬＤＤ構造の半導体装
置の製造方法は半導体装置のチャネル長の短縮化とゲー
ト酸化膜２０の膜厚の薄膜化にともなう諸特性への悪影
響を取り除くため適用されたものであったが、特開平２
−２７３９３３においても記載されているように、図５
（ａ）〜（ｄ）の工程により構成されたＬＤＤ構造の半
導体装置においても、ホットキャリアがＬＤＤ構造を構
成するうえで不可欠となるサイドウォール絶縁膜１９近
傍のゲート酸化膜２０へ注入するため、電気的特性への
悪影響や信頼性の低下といった新たな問題を生じている
ことになる。また、ホットキャリアの注入を防ぐために
は特開平２−２７３９３３に記載されたように図６に示
すような極く薄い多結晶シリコン膜２３等からなる導電
膜を構成しなくてはならず、工程を複雑なものとするう
えに、この導電膜がゲート電極７と同電位を有し、不純
物層からなるドレイン電極近傍の電解を強め、ソース・
ドレイン電極間耐圧を下げ、リーク電流を増加させる等
の新たな問題を派生させる。
図５（ａ）〜（ｄ）や図６に示すＬＤＤ構造の半導体装
置の製造方法は半導体装置のチャネル長の短縮化とゲー
ト酸化膜２０の膜厚の薄膜化にともなう諸特性への悪影
響を取り除くため適用されたものであったが、特開平２
−２７３９３３においても記載されているように、図５
（ａ）〜（ｄ）の工程により構成されたＬＤＤ構造の半
導体装置においても、ホットキャリアがＬＤＤ構造を構
成するうえで不可欠となるサイドウォール絶縁膜１９近
傍のゲート酸化膜２０へ注入するため、電気的特性への
悪影響や信頼性の低下といった新たな問題を生じている
ことになる。また、ホットキャリアの注入を防ぐために
は特開平２−２７３９３３に記載されたように図６に示
すような極く薄い多結晶シリコン膜２３等からなる導電
膜を構成しなくてはならず、工程を複雑なものとするう
えに、この導電膜がゲート電極７と同電位を有し、不純
物層からなるドレイン電極近傍の電解を強め、ソース・
ドレイン電極間耐圧を下げ、リーク電流を増加させる等
の新たな問題を派生させる。
【０００６】したがって、このようなサイドウォール絶
縁膜１９を使った従来のＬＤＤ構造の半導体装置の製造
方法を、特開昭６３−１１９２６９に記載された絶縁基
板上の薄膜トランジスタの製造方法に単に適用しても、
上記の種々の問題は解決できない。図７は特開昭６３−
１１９２６９に記載された薄膜トランジスタの製造方法
による薄膜トランジスタの構造を示すものである。この
薄膜トランジスタの実施例によるソース電極接地でゲー
ト電極印加電圧ＶGSとドレイン電流ＩDSの電気的特性を
図８の破線１４で示した。この特性に対し、特開平２−
２７３９３３におけるサイドウォール絶縁膜を利用した
ＬＤＤ構造工程を適用すると、図８の実線２９の電気的
特性を有する薄膜トランジスタが得られる。ＬＤＤ構造
を薄膜トランジスタに適用した場合の電気的特性の変化
は２種類あると考えられる。
縁膜１９を使った従来のＬＤＤ構造の半導体装置の製造
方法を、特開昭６３−１１９２６９に記載された絶縁基
板上の薄膜トランジスタの製造方法に単に適用しても、
上記の種々の問題は解決できない。図７は特開昭６３−
１１９２６９に記載された薄膜トランジスタの製造方法
による薄膜トランジスタの構造を示すものである。この
薄膜トランジスタの実施例によるソース電極接地でゲー
ト電極印加電圧ＶGSとドレイン電流ＩDSの電気的特性を
図８の破線１４で示した。この特性に対し、特開平２−
２７３９３３におけるサイドウォール絶縁膜を利用した
ＬＤＤ構造工程を適用すると、図８の実線２９の電気的
特性を有する薄膜トランジスタが得られる。ＬＤＤ構造
を薄膜トランジスタに適用した場合の電気的特性の変化
は２種類あると考えられる。
【０００７】まず図８に示したようにＬＤＤ構造を適用
したことにより、非動作領域１７のリーク電流が減少す
る傾向が認められる。これは図５（ｄ）あるいは図６に
示したＬＤＤ構造の薄膜トランジスタを構成することに
より、リーク電流を生む原因となるドレイン電極近傍の
電解が弱まったためと考えられる。さらに図８の非動作
領域１６においてもＬＤＤ構造を有する薄膜トランジス
タの特性（実線２９）と図７に示したＬＤＤ構造をもた
ない薄膜トランジスタの特性（破線１４）にも変化がみ
られる。ＬＤＤ構造工程を適用するとドレイン電極のチ
ャネル領域と接する領域は図５（ｄ）に示したような低
濃度不純物層９である。この低濃度不純物層の抵抗は大
きく、ＬＤＤ構造ではない高濃度不純物層のみから構成
される図７の薄膜トランジスタに比較すると、寄生抵抗
が大きくなり図８の動作領域１６の電流量が減少するも
のと考えられる。このように、単純な半導体基板上のＬ
ＤＤ構造工程の薄膜トランジスタ製造工程への適用は、
リーク電流を減少させ得るという利点がある反面、動作
領域の電流をも減少させてしまうという問題点をも有し
ている。
したことにより、非動作領域１７のリーク電流が減少す
る傾向が認められる。これは図５（ｄ）あるいは図６に
示したＬＤＤ構造の薄膜トランジスタを構成することに
より、リーク電流を生む原因となるドレイン電極近傍の
電解が弱まったためと考えられる。さらに図８の非動作
領域１６においてもＬＤＤ構造を有する薄膜トランジス
タの特性（実線２９）と図７に示したＬＤＤ構造をもた
ない薄膜トランジスタの特性（破線１４）にも変化がみ
られる。ＬＤＤ構造工程を適用するとドレイン電極のチ
ャネル領域と接する領域は図５（ｄ）に示したような低
濃度不純物層９である。この低濃度不純物層の抵抗は大
きく、ＬＤＤ構造ではない高濃度不純物層のみから構成
される図７の薄膜トランジスタに比較すると、寄生抵抗
が大きくなり図８の動作領域１６の電流量が減少するも
のと考えられる。このように、単純な半導体基板上のＬ
ＤＤ構造工程の薄膜トランジスタ製造工程への適用は、
リーク電流を減少させ得るという利点がある反面、動作
領域の電流をも減少させてしまうという問題点をも有し
ている。
【０００８】そこで、本発明はこのような問題点を解決
するもので、その目的とするところは、工程を簡略化し
つつ電気的特性に悪影響をおよぼし易いサイドウォール
絶縁膜や導電膜を構成することなく、一回の不純物イオ
ンの注入により絶縁基体上のＬＤＤ構造の薄膜トランジ
スタを構成しかつリーク電流を減少し得る薄膜半導体の
製造方法を提供することにある。
するもので、その目的とするところは、工程を簡略化し
つつ電気的特性に悪影響をおよぼし易いサイドウォール
絶縁膜や導電膜を構成することなく、一回の不純物イオ
ンの注入により絶縁基体上のＬＤＤ構造の薄膜トランジ
スタを構成しかつリーク電流を減少し得る薄膜半導体の
製造方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明の薄膜トランジス
タの製造方法は、 基板上にシリコン膜を形成し、前記
シリコン膜上に選択酸化のマスクとなる絶縁膜を選択的
に形成し、前記絶縁膜が形成されていない領域の前記シ
リコン膜を選択酸化して第１ゲート絶縁膜を形成し、前
記絶縁膜を取り除き、前記シリコン膜をさらに酸化して
前記第１ゲート絶縁膜に対応する厚い領域と前記絶縁膜
が形成されていた領域に対応する薄い領域を有する第２
ゲート絶縁膜を形成し、前記第２ゲート絶縁膜の厚い領
域上にゲート電極を形成し、前記第２ゲート絶縁膜を介
して前記シリコン膜に選択的にイオン打ち込みすること
により低濃度不純物層と高濃度不純物層を形成すること
を特徴とする。
タの製造方法は、 基板上にシリコン膜を形成し、前記
シリコン膜上に選択酸化のマスクとなる絶縁膜を選択的
に形成し、前記絶縁膜が形成されていない領域の前記シ
リコン膜を選択酸化して第１ゲート絶縁膜を形成し、前
記絶縁膜を取り除き、前記シリコン膜をさらに酸化して
前記第１ゲート絶縁膜に対応する厚い領域と前記絶縁膜
が形成されていた領域に対応する薄い領域を有する第２
ゲート絶縁膜を形成し、前記第２ゲート絶縁膜の厚い領
域上にゲート電極を形成し、前記第２ゲート絶縁膜を介
して前記シリコン膜に選択的にイオン打ち込みすること
により低濃度不純物層と高濃度不純物層を形成すること
を特徴とする。
【００１０】
【実施例】以下本発明に係わる薄膜トランジスタの製造
方法について、実施例にもとづき詳細に説明する。
方法について、実施例にもとづき詳細に説明する。
【００１１】図１（ａ）において、絶縁性基体１上にシ
リコン膜２を成膜し、図１（ｂ）におけるように窒化シ
リコン膜４を選択酸化工程のマスクとして第１ゲート絶
縁膜を構成する。この選択工程の際に加えられる熱によ
りシリコン膜２は多結晶シリコン膜３に変換される。次
に、窒化シリコン膜４を除去して多結晶シリコン膜３全
体を再び酸化して、図１（ｃ）に示したようにゲート電
極をマスクにし不純物イオン８を照射し、図１（ｄ）に
おけるように低濃度不純物層９と高濃度不純物層１０を
構成しＬＤＤ構造を実現する。この濃度の差は第２ゲー
ト絶縁膜６の局所的膜厚差により、多結晶シリコン膜３
に到達する不純物の濃度が異なり自然と構成されるもの
である。このように、絶縁膜の局所的な膜厚差を利用す
ることにより、サイドウォール絶縁膜を構成することな
く、極めて容易にＬＤＤ構造を実現できる。したがっ
て、このような工程によってできたＬＤＤ構造の薄膜ト
ランジスタの電気的特性においては、サイドウォール絶
縁膜形成に伴って生ずるホットキャリアの注入などによ
る悪影響もない。さらに、図１（ｅ）に示すようにアル
ミ配線１１等の金属材料によって高濃度不純物層１０か
らなるソース・ドレイン両電極領域から外部電極端子へ
の接続を行って薄膜トランジスタが構成される。もちろ
ん、このアルミ配線１１などの構成の前に、必要に応じ
て従来例にあるような層間絶縁膜を構成することもあ
る。図２の実線１５として、以上説明した工程により構
成した薄膜トランジスタの電気的特性図を示した。同図
２の破線１４により示した特性は従来例の工程にもとづ
く薄膜トランジスタのものである。実線１５の特性を示
した薄膜トランジスタの高濃度不純物層の膜厚は１５０
０Åで、選択酸化を含む二回の酸化工程により薄膜化さ
れた領域における多結晶シリコン膜の膜厚は２５０Åで
ある。図２から明らかなように本実施例で構成された薄
膜トランジスタの電気的特性は動作領域１６および非動
作領域１７の両領域において著しい特性の改善が認めら
れる。特に非動作領域１７のリーク電流の減少が大き
い。これは、局所的な酸化によりゲート電極とドレイン
電極との距離が離れたこととＬＤＤ構造の実現によりド
レイン近傍の電界が弱められたことによっている。また
ドレイン電極端領域の薄膜化によりリーク電流の発生を
助けるトラップ準位も減少したことも寄与していると考
えられる。
リコン膜２を成膜し、図１（ｂ）におけるように窒化シ
リコン膜４を選択酸化工程のマスクとして第１ゲート絶
縁膜を構成する。この選択工程の際に加えられる熱によ
りシリコン膜２は多結晶シリコン膜３に変換される。次
に、窒化シリコン膜４を除去して多結晶シリコン膜３全
体を再び酸化して、図１（ｃ）に示したようにゲート電
極をマスクにし不純物イオン８を照射し、図１（ｄ）に
おけるように低濃度不純物層９と高濃度不純物層１０を
構成しＬＤＤ構造を実現する。この濃度の差は第２ゲー
ト絶縁膜６の局所的膜厚差により、多結晶シリコン膜３
に到達する不純物の濃度が異なり自然と構成されるもの
である。このように、絶縁膜の局所的な膜厚差を利用す
ることにより、サイドウォール絶縁膜を構成することな
く、極めて容易にＬＤＤ構造を実現できる。したがっ
て、このような工程によってできたＬＤＤ構造の薄膜ト
ランジスタの電気的特性においては、サイドウォール絶
縁膜形成に伴って生ずるホットキャリアの注入などによ
る悪影響もない。さらに、図１（ｅ）に示すようにアル
ミ配線１１等の金属材料によって高濃度不純物層１０か
らなるソース・ドレイン両電極領域から外部電極端子へ
の接続を行って薄膜トランジスタが構成される。もちろ
ん、このアルミ配線１１などの構成の前に、必要に応じ
て従来例にあるような層間絶縁膜を構成することもあ
る。図２の実線１５として、以上説明した工程により構
成した薄膜トランジスタの電気的特性図を示した。同図
２の破線１４により示した特性は従来例の工程にもとづ
く薄膜トランジスタのものである。実線１５の特性を示
した薄膜トランジスタの高濃度不純物層の膜厚は１５０
０Åで、選択酸化を含む二回の酸化工程により薄膜化さ
れた領域における多結晶シリコン膜の膜厚は２５０Åで
ある。図２から明らかなように本実施例で構成された薄
膜トランジスタの電気的特性は動作領域１６および非動
作領域１７の両領域において著しい特性の改善が認めら
れる。特に非動作領域１７のリーク電流の減少が大き
い。これは、局所的な酸化によりゲート電極とドレイン
電極との距離が離れたこととＬＤＤ構造の実現によりド
レイン近傍の電界が弱められたことによっている。また
ドレイン電極端領域の薄膜化によりリーク電流の発生を
助けるトラップ準位も減少したことも寄与していると考
えられる。
【００１２】また、このような実施例に加えて、図３
（ａ）に示すような水素イオン１２の照射をおこなう
と、多結晶シリコン膜３と両不純物拡散層（９と１０）
に存在するトラップ準位が水素イオンによる終端化の結
果減少し、図３（ｂ）に示すようにトラップ順位の少な
い多結晶シリコン膜１３が構成される。この工程によれ
ば、電気的特性は飛躍的に向上し図４の破線１８に示す
特性の薄膜トランジスタが得られる。これは、局所的酸
化による活性層の薄膜化によりシリコン膜中の水素イオ
ン照射によるトラップ準位の減少効果が高められたため
である。トラップ準位の減少により非動作領域１７のリ
ーク電流はさらに減少したうえに動作領域１６の電流は
さらに大きくなる。このため、動作電流量と非動作電流
量の比として定義されるいわゆるオン・オフ比は１桁ほ
ど改善され、高速動作の可能な高性能な薄膜トランジス
タが実現できる
（ａ）に示すような水素イオン１２の照射をおこなう
と、多結晶シリコン膜３と両不純物拡散層（９と１０）
に存在するトラップ準位が水素イオンによる終端化の結
果減少し、図３（ｂ）に示すようにトラップ順位の少な
い多結晶シリコン膜１３が構成される。この工程によれ
ば、電気的特性は飛躍的に向上し図４の破線１８に示す
特性の薄膜トランジスタが得られる。これは、局所的酸
化による活性層の薄膜化によりシリコン膜中の水素イオ
ン照射によるトラップ準位の減少効果が高められたため
である。トラップ準位の減少により非動作領域１７のリ
ーク電流はさらに減少したうえに動作領域１６の電流は
さらに大きくなる。このため、動作電流量と非動作電流
量の比として定義されるいわゆるオン・オフ比は１桁ほ
ど改善され、高速動作の可能な高性能な薄膜トランジス
タが実現できる
【００１３】
【発明の効果】以上説明したように本発明の薄膜トラン
ジスタの製造方法は、選択的酸化工程を利用することに
より、電気的特性に悪影響をおよぼし易いサイドウォー
ル絶縁膜を構成することもなく、一回の不純物イオン注
入により高信頼性でリーク電流の小さい優れた電気的特
性を有するＬＤＤ構造の薄膜トランジスタを簡略化され
た工程で実現できるという効果を有する。また、選択酸
化したシリコン膜の水素化によるトラップ準位の減少を
極めて効果的に実現し、高速動作の可能な薄膜トランジ
スタを得ることができるという効果も有する。
ジスタの製造方法は、選択的酸化工程を利用することに
より、電気的特性に悪影響をおよぼし易いサイドウォー
ル絶縁膜を構成することもなく、一回の不純物イオン注
入により高信頼性でリーク電流の小さい優れた電気的特
性を有するＬＤＤ構造の薄膜トランジスタを簡略化され
た工程で実現できるという効果を有する。また、選択酸
化したシリコン膜の水素化によるトラップ準位の減少を
極めて効果的に実現し、高速動作の可能な薄膜トランジ
スタを得ることができるという効果も有する。
【図１】本発明の薄膜トランジスタの製造方法の一実施
例を示す工程順断面図。
例を示す工程順断面図。
【図２】本発明の薄膜トランジスタの電気的特性図。
【図３】本発明の薄膜トランジスタの製造方法の一実施
例を示す断面図。
例を示す断面図。
【図４】本発明の薄膜トランジスタの電気的特性図。
【図５】従来の半導体装置の製造方法の一実施例を示す
工程順断面図。
工程順断面図。
【図６】従来の半導体装置の断面図。
【図７】従来の薄膜トランジスタの断面図。
【図８】従来の薄膜トランジスタの電気的特性図。
１ 絶縁性基体 ２ シリコン膜 ３ 多結晶シリコン膜 ４ 窒化シリコン膜 ５ 第１ゲート絶縁膜 ６ 第２ゲート絶縁膜 ７ ゲート電極 ８ 不純物イオン ９ 薄い不純物拡散層 １０ 濃い不純物拡散層 １１ アルミ配線 １２ 水素イオン １３ トラップ準位の少ない多結晶シリコン膜
Claims (1)
- 【請求項１】 基板上にシリコン膜を形成し、前記シ
リコン膜上に選択酸化のマスクとなる絶縁膜を選択的に
形成し、前記絶縁膜が形成されていない領域の前記シリ
コン膜を選択酸化して第１ゲート絶縁膜を形成し、前記
絶縁膜を取り除き、前記シリコン膜をさらに酸化して前
記第１ゲート絶縁膜に対応する厚い領域と前記絶縁膜が
形成されていた領域に対応する薄い領域を有する第２ゲ
ート絶縁膜を形成し、前記第２ゲート絶縁膜の厚い領域
上にゲート電極を形成し、前記第２ゲート絶縁膜を介し
て前記シリコン膜に選択的にイオン打ち込みすることに
より低濃度不純物層と高濃度不純物層を形成することを
特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3083761A JP3057792B2 (ja) | 1991-04-16 | 1991-04-16 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3083761A JP3057792B2 (ja) | 1991-04-16 | 1991-04-16 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04316333A JPH04316333A (ja) | 1992-11-06 |
| JP3057792B2 true JP3057792B2 (ja) | 2000-07-04 |
Family
ID=13811560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3083761A Expired - Lifetime JP3057792B2 (ja) | 1991-04-16 | 1991-04-16 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3057792B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2731056B2 (ja) * | 1991-10-09 | 1998-03-25 | シャープ株式会社 | 薄膜トランジスタの製造方法 |
| FR2708142B1 (fr) * | 1993-07-22 | 1995-08-18 | Commissariat Energie Atomique | Procédé de fabrication d'un transistor en technologie silicium sur isolant. |
| KR0172548B1 (ko) * | 1995-06-30 | 1999-02-01 | 김주용 | 반도체 소자 및 그 제조방법 |
| US5888873A (en) * | 1996-11-06 | 1999-03-30 | Advanced Micro Devices, Inc. | Method of manufacturing short channel MOS devices |
| TW480554B (en) * | 1999-07-22 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| JP3538084B2 (ja) | 1999-09-17 | 2004-06-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
1991
- 1991-04-16 JP JP3083761A patent/JP3057792B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04316333A (ja) | 1992-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6955972B2 (en) | Methods of fabricating integrated circuit devices having trench isolation structures | |
| EP0480635A1 (en) | Thin film transistor and a method of manufacturing thereof | |
| US6300207B1 (en) | Depleted sidewall-poly LDD transistor | |
| US6963109B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP3057436B2 (ja) | 半導体デバイス及びその製造方法 | |
| JP3057792B2 (ja) | 薄膜トランジスタの製造方法 | |
| US5502322A (en) | Transistor having a nonuniform doping channel | |
| JPH0685262A (ja) | 電界効果トランジスタおよびその製造方法 | |
| US20020001903A1 (en) | Electrically programmable memory cell | |
| JP3502509B2 (ja) | Ｃｍｏｓ構造を備えた集積回路及びその製造方法 | |
| JP2729422B2 (ja) | 半導体装置 | |
| JP2001217418A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JP2519541B2 (ja) | 半導体装置 | |
| JP3312683B2 (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| KR100253261B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP2646547B2 (ja) | 半導体装置の製造方法 | |
| KR940010928B1 (ko) | 모스 트랜지스터 및 그 제조방법 | |
| JPH1126766A (ja) | Ｍｏｓ型電界効果トランジスタおよびその製造方法 | |
| JPH06151842A (ja) | 半導体装置及びその製造方法 | |
| JPH0837306A (ja) | Ｓｏｉ電界効果トランジスタ及びその製造方法 | |
| KR20010059530A (ko) | 반도체소자의 트랜지스터 형성방법 | |
| JPH09307102A (ja) | 半導体装置 | |
| JP2003086810A (ja) | 半導体装置及びその製造方法 | |
| JPH06104427A (ja) | 半導体装置及びその製造方法 | |
| JPH04241465A (ja) | 電界効果型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080421 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |