JPH04316333A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH04316333A JPH04316333A JP8376191A JP8376191A JPH04316333A JP H04316333 A JPH04316333 A JP H04316333A JP 8376191 A JP8376191 A JP 8376191A JP 8376191 A JP8376191 A JP 8376191A JP H04316333 A JPH04316333 A JP H04316333A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- thin
- forming
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000010408 film Substances 0.000 claims abstract description 73
- 239000012535 impurity Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 150000002500 ions Chemical class 0.000 claims abstract description 8
- 230000005669 field effect Effects 0.000 claims abstract description 3
- 238000000206 photolithography Methods 0.000 claims abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- -1 hydrogen ions Chemical class 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 abstract description 10
- 238000007254 oxidation reaction Methods 0.000 abstract description 10
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 5
- 238000005121 nitriding Methods 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 13
- 230000002411 adverse Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 208000022010 Lhermitte-Duclos disease Diseases 0.000 description 2
- 238000005868 electrolysis reaction Methods 0.000 description 2
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＤＤ構造を有する薄
膜トランジスタの製造方法に関する。
膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】従来の薄膜トランジスタの製造方法とし
ては特開昭６３−１１９２６９に記載された例が知られ
ている。また、従来のＬＤＤ構造を有する半導体装置の
製造方法としては特開平２−２７３９３３に記載された
例が知られている。以下、これらの従来例について図面
にもとづき説明する。
ては特開昭６３−１１９２６９に記載された例が知られ
ている。また、従来のＬＤＤ構造を有する半導体装置の
製造方法としては特開平２−２７３９３３に記載された
例が知られている。以下、これらの従来例について図面
にもとづき説明する。
【０００３】図５（ａ）〜（ｄ）は良く知られたＬＤＤ
構造の半導体装置の製造方法を示している。まず、図５
（ａ）におけるように半導体基板２１上にゲート酸化膜
２０を熱酸化法により成膜した後、ゲート電極７を形成
し、そのゲート電極７をマスクにして不純物イオン８を
照射して薄い不純物層９を構成する。次に図５（ｂ）に
示したようにサイドウォール絶縁膜１９を形成し、図５
（ｃ）におけるように不純物イオン８を注入し濃い不純
物層１０を構成する。この後、図５（ｄ）に示したよう
に層間膜２２とアルミ電極１１を形成してＬＤＤ構造の
半導体装置が完成する。なお、サイドウォール絶縁膜１
９近傍のゲート酸化膜２０へのホットキャリアの注入を
防ぐためには、図６に示すようにゲート電極７とサイド
ウォール絶縁膜１９の間とサイドウォール絶縁膜１９と
ゲート酸化膜２０の間に極く薄い多結晶シリコン膜２３
を形成する。
構造の半導体装置の製造方法を示している。まず、図５
（ａ）におけるように半導体基板２１上にゲート酸化膜
２０を熱酸化法により成膜した後、ゲート電極７を形成
し、そのゲート電極７をマスクにして不純物イオン８を
照射して薄い不純物層９を構成する。次に図５（ｂ）に
示したようにサイドウォール絶縁膜１９を形成し、図５
（ｃ）におけるように不純物イオン８を注入し濃い不純
物層１０を構成する。この後、図５（ｄ）に示したよう
に層間膜２２とアルミ電極１１を形成してＬＤＤ構造の
半導体装置が完成する。なお、サイドウォール絶縁膜１
９近傍のゲート酸化膜２０へのホットキャリアの注入を
防ぐためには、図６に示すようにゲート電極７とサイド
ウォール絶縁膜１９の間とサイドウォール絶縁膜１９と
ゲート酸化膜２０の間に極く薄い多結晶シリコン膜２３
を形成する。
【０００４】また、薄膜トランジスタの製造方法におい
ては、上記の半導体装置の製造方法と同様な工程を適用
し、図７に示したようにシリコン薄膜２５を半導体基板
がわりにして濃い不純物拡散層１０よりソース・ドレイ
ン両電極領域が構成される薄膜トランジスタが実現でき
る。もちろん、図５（ａ）〜（ｄ）で示したＬＤＤ構造
の半導体装置の製造方法を適用して、ＬＤＤ構造の薄膜
トランジスタを構成することも可能である。
ては、上記の半導体装置の製造方法と同様な工程を適用
し、図７に示したようにシリコン薄膜２５を半導体基板
がわりにして濃い不純物拡散層１０よりソース・ドレイ
ン両電極領域が構成される薄膜トランジスタが実現でき
る。もちろん、図５（ａ）〜（ｄ）で示したＬＤＤ構造
の半導体装置の製造方法を適用して、ＬＤＤ構造の薄膜
トランジスタを構成することも可能である。
【０００５】
【発明が解決しようとする課題】しかしながら、本来、
図５（ａ）〜（ｄ）や図６に示すＬＤＤ構造の半導体装
置の製造方法は半導体装置のチャネル長の短縮化とゲー
ト酸化膜２０の膜厚の薄膜化にともなう諸特性への悪影
響を取り除くため適用されたものであったが、特開平２
−２７３９３３においても記載されているように、図５
（ａ）〜（ｄ）の工程により構成されたＬＤＤ構造の半
導体装置においても、ホットキャリアがＬＤＤ構造を構
成するうえで不可欠となるサイドウォール絶縁膜１９近
傍のゲート酸化膜２０へ注入するため、電気的特性への
悪影響や信頼性の低下といった新たな問題を生じている
ことになる。また、ホットキャリアの注入を防ぐために
は特開平２−２７３９３３に記載されたように図６に示
すような極く薄い多結晶シリコン膜２３等からなる導電
膜を構成しなくてはならず、工程を複雑なものとするう
えに、この導電膜がゲート電極７と同電位を有し、不純
物拡散領域からなるドレイン電極近傍の電解を強め、ソ
ース・ドレイン電極間耐圧を下げ、リーク電流を増加さ
せる等の新たな問題を派生させる。
図５（ａ）〜（ｄ）や図６に示すＬＤＤ構造の半導体装
置の製造方法は半導体装置のチャネル長の短縮化とゲー
ト酸化膜２０の膜厚の薄膜化にともなう諸特性への悪影
響を取り除くため適用されたものであったが、特開平２
−２７３９３３においても記載されているように、図５
（ａ）〜（ｄ）の工程により構成されたＬＤＤ構造の半
導体装置においても、ホットキャリアがＬＤＤ構造を構
成するうえで不可欠となるサイドウォール絶縁膜１９近
傍のゲート酸化膜２０へ注入するため、電気的特性への
悪影響や信頼性の低下といった新たな問題を生じている
ことになる。また、ホットキャリアの注入を防ぐために
は特開平２−２７３９３３に記載されたように図６に示
すような極く薄い多結晶シリコン膜２３等からなる導電
膜を構成しなくてはならず、工程を複雑なものとするう
えに、この導電膜がゲート電極７と同電位を有し、不純
物拡散領域からなるドレイン電極近傍の電解を強め、ソ
ース・ドレイン電極間耐圧を下げ、リーク電流を増加さ
せる等の新たな問題を派生させる。
【０００６】したがって、このようなサイドウォール絶
縁膜１９を使った従来のＬＤＤ構造の半導体装置の製造
方法を、特開昭６３−１１９２６９に記載された絶縁基
板上の薄膜トランジスタの製造方法に単に適用しても、
上記の種々の問題は解決できない。図７は特開昭６３−
１１９２６９に記載された薄膜トランジスタの製造方法
による薄膜トランジスタの構造を示すものである。この
薄膜トランジスタの実施例によるソース電極接地でゲー
ト電極印加電圧ＶＧＳとドレイン電流ＩＤＳの電気的特
性を図８の破線１４で示した。この特性に対し、特開平
２−２７３９３３におけるサイドウォール絶縁膜を利用
したＬＤＤ構造工程を適用すると、図８の実線２９の電
気的特性を有する薄膜トランジスタが得られる。ＬＤＤ
構造を薄膜トランジスタに適用した場合の電気的特性の
変化は２種類あると考えられる。
縁膜１９を使った従来のＬＤＤ構造の半導体装置の製造
方法を、特開昭６３−１１９２６９に記載された絶縁基
板上の薄膜トランジスタの製造方法に単に適用しても、
上記の種々の問題は解決できない。図７は特開昭６３−
１１９２６９に記載された薄膜トランジスタの製造方法
による薄膜トランジスタの構造を示すものである。この
薄膜トランジスタの実施例によるソース電極接地でゲー
ト電極印加電圧ＶＧＳとドレイン電流ＩＤＳの電気的特
性を図８の破線１４で示した。この特性に対し、特開平
２−２７３９３３におけるサイドウォール絶縁膜を利用
したＬＤＤ構造工程を適用すると、図８の実線２９の電
気的特性を有する薄膜トランジスタが得られる。ＬＤＤ
構造を薄膜トランジスタに適用した場合の電気的特性の
変化は２種類あると考えられる。
【０００７】まず図８に示したようにＬＤＤ構造を適用
したことにより、非動作領域１７のリーク電流が減少す
る傾向が認められる。これは図５（ｄ）あるいは図６に
示したＬＤＤ構造の薄膜トランジスタを構成することに
より、リーク電流を生む原因となるドレイン電極近傍の
電解が弱まったためと考えられる。さらに図８の非動作
領域１６においてもＬＤＤ構造を有する薄膜トランジス
タの特性（実線２９）と図７に示したＬＤＤ構造をもた
ない薄膜トランジスタの特性（破線１４）にも変化がみ
られる。ＬＤＤ構造工程を適用するとドレイン電極のチ
ャネル領域と接する領域は図５（ｄ）に示したような薄
い不純物層９である。この薄い不純物層の抵抗は大きく
、ＬＤＤ構造ではない濃い不純物層のみから構成される
図７の薄膜トランジスタに比較すると、寄生抵抗が大き
くなり図８の動作領域１６の電流量が減少するものと考
えられる。このように、単純な半導体基板上のＬＤＤ構
造工程の薄膜トランジスタ製造工程への適用は、リーク
電流を減少させ得るという利点がある反面、動作領域の
電流をも減少させてしまうという問題点をも有している
。
したことにより、非動作領域１７のリーク電流が減少す
る傾向が認められる。これは図５（ｄ）あるいは図６に
示したＬＤＤ構造の薄膜トランジスタを構成することに
より、リーク電流を生む原因となるドレイン電極近傍の
電解が弱まったためと考えられる。さらに図８の非動作
領域１６においてもＬＤＤ構造を有する薄膜トランジス
タの特性（実線２９）と図７に示したＬＤＤ構造をもた
ない薄膜トランジスタの特性（破線１４）にも変化がみ
られる。ＬＤＤ構造工程を適用するとドレイン電極のチ
ャネル領域と接する領域は図５（ｄ）に示したような薄
い不純物層９である。この薄い不純物層の抵抗は大きく
、ＬＤＤ構造ではない濃い不純物層のみから構成される
図７の薄膜トランジスタに比較すると、寄生抵抗が大き
くなり図８の動作領域１６の電流量が減少するものと考
えられる。このように、単純な半導体基板上のＬＤＤ構
造工程の薄膜トランジスタ製造工程への適用は、リーク
電流を減少させ得るという利点がある反面、動作領域の
電流をも減少させてしまうという問題点をも有している
。
【０００８】そこで、本発明はこのような問題点を解決
するもので、その目的とするところは、工程を簡略化し
つつ電気的特性に悪影響をおよぼし易いサイドウォール
絶縁膜や導電膜を構成することなく、一回の不純物イオ
ンの注入により絶縁基体上のＬＤＤ構造の薄膜トランジ
スタを構成しかつリーク電流を減少し得る薄膜半導体の
製造方法を提供することにある。
するもので、その目的とするところは、工程を簡略化し
つつ電気的特性に悪影響をおよぼし易いサイドウォール
絶縁膜や導電膜を構成することなく、一回の不純物イオ
ンの注入により絶縁基体上のＬＤＤ構造の薄膜トランジ
スタを構成しかつリーク電流を減少し得る薄膜半導体の
製造方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明の薄膜トランジス
タの製造方法は、絶縁性基体上にＭＯＳ型電界効果トラ
ンジスタを形成する薄膜トランジスタの製造方法におい
て、前記絶縁性基体上にシリコン膜を成膜する工程と、
前記シリコン膜上に窒化シリコン膜を積層し前記窒化シ
リコン膜の一部をホトリソグラフィー法により除去した
後露出した前記シリコン膜の表面を前記窒化シリコン膜
をマスクにして選択酸化し第１ゲート絶縁膜を形成する
工程と、前記窒化シリコン膜を取り除き前記シリコン膜
を酸化して第２ゲート絶縁膜を形成した後ゲート電極を
構成し不純物イオンを注入し薄い不純物拡散領域と濃い
不純物領域を形成する工程を含むことを特徴とする。ま
た、特許請求の範囲第１項記載の薄膜トランジスタの製
造方法において、不純物拡散領域形成後水素イオンを照
射しトラップ準位の少ない多結晶シリコン膜を形成する
工程を含むことを特徴とする。
タの製造方法は、絶縁性基体上にＭＯＳ型電界効果トラ
ンジスタを形成する薄膜トランジスタの製造方法におい
て、前記絶縁性基体上にシリコン膜を成膜する工程と、
前記シリコン膜上に窒化シリコン膜を積層し前記窒化シ
リコン膜の一部をホトリソグラフィー法により除去した
後露出した前記シリコン膜の表面を前記窒化シリコン膜
をマスクにして選択酸化し第１ゲート絶縁膜を形成する
工程と、前記窒化シリコン膜を取り除き前記シリコン膜
を酸化して第２ゲート絶縁膜を形成した後ゲート電極を
構成し不純物イオンを注入し薄い不純物拡散領域と濃い
不純物領域を形成する工程を含むことを特徴とする。ま
た、特許請求の範囲第１項記載の薄膜トランジスタの製
造方法において、不純物拡散領域形成後水素イオンを照
射しトラップ準位の少ない多結晶シリコン膜を形成する
工程を含むことを特徴とする。
【００１０】
【実施例】以下本発明に係わる薄膜トランジスタの製造
方法について、実施例にもとづき詳細に説明する。
方法について、実施例にもとづき詳細に説明する。
【００１１】図１（ａ）において、絶縁性基体１上にシ
リコン膜２を成膜し、図１（ｂ）におけるように窒化シ
リコン膜４を選択酸化工程のマスクとして第１ゲート絶
縁膜を構成する。この選択工程の際に加えられる熱によ
りシリコン膜２は多結晶シリコン膜３に変換される。次
に、窒化シリコン膜４を除去して多結晶シリコン膜３全
体を再び酸化して、図１（ｃ）に示したようにゲート電
極をマスクにし不純物イオン８を照射し、図１（ｄ）に
おけるように薄い不純物拡散層９と濃い不純物拡散層１
０を構成しＬＤＤ構造を実現する。この濃度の差は第２
ゲート絶縁膜６の局所的膜厚差により、多結晶シリコン
膜３に到達する不純物の濃度が異なり自然と構成される
ものである。このように、絶縁膜の局所的な膜厚差を利
用することにより、サイドウォール絶縁膜を構成するこ
となく、極めて容易にＬＤＤ構造を実現できる。したが
って、このような工程によってできたＬＤＤ構造の薄膜
トランジスタの電気的特性においては、サイドウォール
絶縁膜形成に伴って生ずるホットキャリアの注入などに
よる悪影響もない。さらに、図１（ｅ）に示すようにア
ルミ配線１１等の金属材料によって濃い不純物拡散層１
０からなるソース・ドレイン両電極領域から外部電極端
子への接続を行って薄膜トランジスタが構成される。も
ちろん、このアルミ配線１１などの構成の前に、必要に
応じて従来例にあるような層間絶縁膜を構成することも
ある。図２の実線１５として、以上説明した工程により
構成した薄膜トランジスタの電気的特性図を示した。同
図２の破線１４により示した特性は従来例の工程にもと
づく薄膜トランジスタのものである。実線１５の特性を
示した薄膜トランジスタの濃い不純物拡散層の膜厚は１
５００Åで、選択酸化を含む二回の酸化工程により薄膜
化された領域における多結晶シリコン膜の膜厚は２５０
Åである。図２から明らかなように本実施例で構成され
た薄膜トランジスタの電気的特性は動作領域１６および
非動作領域１７の両領域において著しい特性の改善が認
められる。特に非動作領域１７のリーク電流の減少が大
きい。これは、局所的な酸化によりゲート電極とドレイ
ン電極との距離が離れたこととＬＤＤ構造の実現により
ドレイン近傍の電界が弱められたことによっている。ま
たドレイン電極端領域の薄膜化によりリーク電流の発生
を助けるトラップ準位も減少したことも寄与していると
考えられる。
リコン膜２を成膜し、図１（ｂ）におけるように窒化シ
リコン膜４を選択酸化工程のマスクとして第１ゲート絶
縁膜を構成する。この選択工程の際に加えられる熱によ
りシリコン膜２は多結晶シリコン膜３に変換される。次
に、窒化シリコン膜４を除去して多結晶シリコン膜３全
体を再び酸化して、図１（ｃ）に示したようにゲート電
極をマスクにし不純物イオン８を照射し、図１（ｄ）に
おけるように薄い不純物拡散層９と濃い不純物拡散層１
０を構成しＬＤＤ構造を実現する。この濃度の差は第２
ゲート絶縁膜６の局所的膜厚差により、多結晶シリコン
膜３に到達する不純物の濃度が異なり自然と構成される
ものである。このように、絶縁膜の局所的な膜厚差を利
用することにより、サイドウォール絶縁膜を構成するこ
となく、極めて容易にＬＤＤ構造を実現できる。したが
って、このような工程によってできたＬＤＤ構造の薄膜
トランジスタの電気的特性においては、サイドウォール
絶縁膜形成に伴って生ずるホットキャリアの注入などに
よる悪影響もない。さらに、図１（ｅ）に示すようにア
ルミ配線１１等の金属材料によって濃い不純物拡散層１
０からなるソース・ドレイン両電極領域から外部電極端
子への接続を行って薄膜トランジスタが構成される。も
ちろん、このアルミ配線１１などの構成の前に、必要に
応じて従来例にあるような層間絶縁膜を構成することも
ある。図２の実線１５として、以上説明した工程により
構成した薄膜トランジスタの電気的特性図を示した。同
図２の破線１４により示した特性は従来例の工程にもと
づく薄膜トランジスタのものである。実線１５の特性を
示した薄膜トランジスタの濃い不純物拡散層の膜厚は１
５００Åで、選択酸化を含む二回の酸化工程により薄膜
化された領域における多結晶シリコン膜の膜厚は２５０
Åである。図２から明らかなように本実施例で構成され
た薄膜トランジスタの電気的特性は動作領域１６および
非動作領域１７の両領域において著しい特性の改善が認
められる。特に非動作領域１７のリーク電流の減少が大
きい。これは、局所的な酸化によりゲート電極とドレイ
ン電極との距離が離れたこととＬＤＤ構造の実現により
ドレイン近傍の電界が弱められたことによっている。ま
たドレイン電極端領域の薄膜化によりリーク電流の発生
を助けるトラップ準位も減少したことも寄与していると
考えられる。
【００１２】また、このような実施例に加えて、図３（
ａ）に示すような水素イオン１２の照射をおこなうと、
多結晶シリコン膜３と両不純物拡散層（９と１０）に存
在するトラップ準位が水素イオンによる終端化の結果減
少し、図３（ｂ）に示すようにトラップ順位の少ない多
結晶シリコン膜１３が構成される。この工程によれば、
電気的特性は飛躍的に向上し図４の破線１８に示す特性
の薄膜トランジスタが得られる。これは、局所的酸化に
よる活性層の薄膜化によりシリコン膜中の水素イオン照
射によるトラップ準位の減少効果が高められたためであ
る。トラップ準位の減少により非動作領域１７のリーク
電流はさらに減少したうえに動作領域１６の電流はさら
に大きくなる。このため、動作電流量と非動作電流量の
比として定義されるいわゆるオン・オフ比は１桁ほど改
善され、高速動作の可能な高性能な薄膜トランジスタが
実現できる
ａ）に示すような水素イオン１２の照射をおこなうと、
多結晶シリコン膜３と両不純物拡散層（９と１０）に存
在するトラップ準位が水素イオンによる終端化の結果減
少し、図３（ｂ）に示すようにトラップ順位の少ない多
結晶シリコン膜１３が構成される。この工程によれば、
電気的特性は飛躍的に向上し図４の破線１８に示す特性
の薄膜トランジスタが得られる。これは、局所的酸化に
よる活性層の薄膜化によりシリコン膜中の水素イオン照
射によるトラップ準位の減少効果が高められたためであ
る。トラップ準位の減少により非動作領域１７のリーク
電流はさらに減少したうえに動作領域１６の電流はさら
に大きくなる。このため、動作電流量と非動作電流量の
比として定義されるいわゆるオン・オフ比は１桁ほど改
善され、高速動作の可能な高性能な薄膜トランジスタが
実現できる
【００１３】
【発明の効果】以上説明したように本発明の薄膜トラン
ジスタの製造方法は、選択的酸化工程を利用することに
より、電気的特性に悪影響をおよぼし易いサイドウォー
ル絶縁膜を構成することもなく、一回の不純物イオン注
入により高信頼性でリーク電流の小さい優れた電気的特
性を有するＬＤＤ構造の薄膜トランジスタを簡略化され
た工程で実現できるという効果を有する。また、選択酸
化したシリコン膜の水素化によるトラップ準位の減少を
極めて効果的に実現し、高速動作の可能な薄膜トランジ
スタを得ることができるという効果も有する。
ジスタの製造方法は、選択的酸化工程を利用することに
より、電気的特性に悪影響をおよぼし易いサイドウォー
ル絶縁膜を構成することもなく、一回の不純物イオン注
入により高信頼性でリーク電流の小さい優れた電気的特
性を有するＬＤＤ構造の薄膜トランジスタを簡略化され
た工程で実現できるという効果を有する。また、選択酸
化したシリコン膜の水素化によるトラップ準位の減少を
極めて効果的に実現し、高速動作の可能な薄膜トランジ
スタを得ることができるという効果も有する。
【図１】本発明の薄膜トランジスタの製造方法の一実施
例を示す工程順断面図。
例を示す工程順断面図。
【図２】本発明の薄膜トランジスタの電気的特性図。
【図３】本発明の薄膜トランジスタの製造方法の一実施
例を示す断面図。
例を示す断面図。
【図４】本発明の薄膜トランジスタの電気的特性図。
【図５】従来の半導体装置の製造方法の一実施例を示す
工程順断面図。
工程順断面図。
【図６】従来の半導体装置の断面図。
【図７】従来の薄膜トランジスタの断面図。
【図８】従来の薄膜トランジスタの電気的特性図。
１ 絶縁性基体
２ シリコン膜
３ 多結晶シリコン膜
４ 窒化シリコン膜
５ 第１ゲート絶縁膜
６ 第２ゲート絶縁膜
７ ゲート電極
８ 不純物イオン
９ 薄い不純物拡散層
１０ 濃い不純物拡散層
１１ アルミ配線
１２ 水素イオン
Claims (2)
- 【請求項１】絶縁性基体上にＭＯＳ型電解効果トランジ
スタを形成する薄膜トランジスタの製造方法において、
前記絶縁性基体上にシリコン膜を成膜する工程と、前記
シリコン膜上に窒化シリコン膜を積層し前記窒化シリコ
ン膜の一部をホトリソグラフィー法により除去した後露
出した前記シリコン膜の表面を前記窒化シリコン膜をマ
スクにして選択酸化し第１ゲート絶縁膜を形成する工程
と、前記窒化シリコン膜を取り除き前記シリコン膜を酸
化して第２ゲート絶縁膜を形成した後ゲート電極を構成
し不純物イオンを注入し薄い不純物拡散領域と濃い不純
物領域を形成する工程を含むことを特徴とする薄膜トラ
ンジスタの製造方法。 - 【請求項２】特許請求の範囲第１項記載の薄膜トランジ
スタの製造方法において、不純物拡散領域形成後水素イ
オンを照射しトラップ準位の少ない多結晶シリコン膜を
形成する工程を含むことを特徴とする薄膜トランジスタ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3083761A JP3057792B2 (ja) | 1991-04-16 | 1991-04-16 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3083761A JP3057792B2 (ja) | 1991-04-16 | 1991-04-16 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04316333A true JPH04316333A (ja) | 1992-11-06 |
| JP3057792B2 JP3057792B2 (ja) | 2000-07-04 |
Family
ID=13811560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3083761A Expired - Lifetime JP3057792B2 (ja) | 1991-04-16 | 1991-04-16 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3057792B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102483A (ja) * | 1991-10-09 | 1993-04-23 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
| US5439836A (en) * | 1993-07-22 | 1995-08-08 | Commissariat A L'energie Atomique | Method for producing a silicon technology transistor on a nonconductor |
| US5726082A (en) * | 1995-06-30 | 1998-03-10 | Hyundai Electronics Industries Co., Ltd. | Semiconductor device and method for fabricating the same |
| US5888873A (en) * | 1996-11-06 | 1999-03-30 | Advanced Micro Devices, Inc. | Method of manufacturing short channel MOS devices |
| US7026194B2 (en) | 1999-09-17 | 2006-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming thin film transistors having tapered gate electrode and curved insulating film |
| KR100675263B1 (ko) * | 1999-07-22 | 2007-01-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그의 제작방법 |
-
1991
- 1991-04-16 JP JP3083761A patent/JP3057792B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102483A (ja) * | 1991-10-09 | 1993-04-23 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
| US5439836A (en) * | 1993-07-22 | 1995-08-08 | Commissariat A L'energie Atomique | Method for producing a silicon technology transistor on a nonconductor |
| US5726082A (en) * | 1995-06-30 | 1998-03-10 | Hyundai Electronics Industries Co., Ltd. | Semiconductor device and method for fabricating the same |
| US5888873A (en) * | 1996-11-06 | 1999-03-30 | Advanced Micro Devices, Inc. | Method of manufacturing short channel MOS devices |
| KR100675263B1 (ko) * | 1999-07-22 | 2007-01-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그의 제작방법 |
| US7026194B2 (en) | 1999-09-17 | 2006-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming thin film transistors having tapered gate electrode and curved insulating film |
| US7294887B2 (en) | 1999-09-17 | 2007-11-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising thin film transistor |
| US7615825B2 (en) | 1999-09-17 | 2009-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having tapered gate insulating film |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3057792B2 (ja) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910007377B1 (ko) | 반도체장치 | |
| JP2000243967A (ja) | 半導体装置の製造方法 | |
| JP2816192B2 (ja) | 半導体装置の製造方法 | |
| US4046607A (en) | Method of manufacturing a semiconductor device | |
| JP3057792B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6521942B2 (en) | Electrically programmable memory cell | |
| US5482889A (en) | Method for producing of semiconductor device having of channel stopper under field insulating layer | |
| JP2519541B2 (ja) | 半導体装置 | |
| JPS6126264A (ja) | 半導体装置の製造方法 | |
| JPH04124834A (ja) | 半導体装置及びその製造方法 | |
| JPH09307102A (ja) | 半導体装置 | |
| JPH0837306A (ja) | Ｓｏｉ電界効果トランジスタ及びその製造方法 | |
| JPH1126766A (ja) | Ｍｏｓ型電界効果トランジスタおよびその製造方法 | |
| JPH06104427A (ja) | 半導体装置及びその製造方法 | |
| JPH1098111A (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| JPH07183498A (ja) | 半導体装置 | |
| JPH08250586A (ja) | 半導体装置およびその製造方法 | |
| JPH04137735A (ja) | 半導体装置およびその製造方法 | |
| JPH08204189A (ja) | 半導体装置の製造方法 | |
| JPH1092957A (ja) | 半導体装置の製造方法 | |
| JP2000138347A (ja) | 半導体装置の製造方法 | |
| JPH04313241A (ja) | 半導体装置の製造方法 | |
| JPS626664B2 (ja) | ||
| JPH03188677A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH08191135A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080421 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |