JP3032138B2 - 高密度ｍｏｓ型電力装置の製造方法およびこの方法により製造された高密度ｍｏｓ型電力装置 - Google Patents
高密度ｍｏｓ型電力装置の製造方法およびこの方法により製造された高密度ｍｏｓ型電力装置Info
- Publication number
- JP3032138B2 JP3032138B2 JP7168693A JP16869395A JP3032138B2 JP 3032138 B2 JP3032138 B2 JP 3032138B2 JP 7168693 A JP7168693 A JP 7168693A JP 16869395 A JP16869395 A JP 16869395A JP 3032138 B2 JP3032138 B2 JP 3032138B2
- Authority
- JP
- Japan
- Prior art keywords
- power device
- layer
- manufacturing
- conductivity type
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 238000000034 method Methods 0.000 title claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 47
- 239000002019 doping agent Substances 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 22
- 238000005468 ion implantation Methods 0.000 claims description 16
- 239000011810 insulating material Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 4
- 230000001747 exhibiting effect Effects 0.000 claims description 4
- 239000007943 implant Substances 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 230000002265 prevention Effects 0.000 claims 1
- 210000000746 body region Anatomy 0.000 description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 19
- 230000010354 integration Effects 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000510609 Ferula Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 241000492507 Sulla Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- GPTONYMQFTZPKC-UHFFFAOYSA-N sulfamethoxydiazine Chemical compound N1=CC(OC)=CN=C1NS(=O)(=O)C1=CC=C(N)C=C1 GPTONYMQFTZPKC-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66719—With a step of forming an insulating sidewall spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/126—Power FETs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電力ＭＯＳＦＥＴおよび
絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のよう
な高密度ＭＯＳ型電力装置の製造方法およびこの方法に
より製造した高密度ＭＯＳ型電力装置の集積化構体に関
するものである。
絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のよう
な高密度ＭＯＳ型電力装置の製造方法およびこの方法に
より製造した高密度ＭＯＳ型電力装置の集積化構体に関
するものである。
【０００２】
【従来の技術】ＭＯＳ型電力装置が半導体チップに集積
化された複数の単位機能ユニットで構成され、各単位機
能ユニットは各々が電力装置の総合電流の分数値に寄与
する単位縦方向ＭＯＳＦＥＴを構成する。
化された複数の単位機能ユニットで構成され、各単位機
能ユニットは各々が電力装置の総合電流の分数値に寄与
する単位縦方向ＭＯＳＦＥＴを構成する。
【０００３】従来、単位機能ユニットはＮ−半導体層に
形成された（“本体領域”と称される）６角面Ｐ型領域
および（“ディープ本体領域”と称される）中央Ｐ＋領
域並びに横方向Ｐ−チャネル領域を具える６角面単位セ
ルで表わされ、Ｎ＋６角面環状ソース領域をＰ型本体領
域内に形成する。Ｎ＋ソース領域の外側縁部および本体
領域の縁部間に設けられた本体領域の６角環状部分は、
絶縁層（ゲート酸化物）上に重畳された導電層（多結晶
珪素ゲート）により被覆されるとともに単位ＭＯＳＦＥ
Ｔのチャネル領域を形成する。この多結晶珪素層は誘電
体層により被覆し、これに接点窓をあけて重畳導電層
（ソース電極）をＮ＋ソース領域およびその内縁部によ
って画成された本体領域の部分に接触せしめるようにす
る。この場合には（ソース領域、ディープ本体領域およ
びＮ−半導体層によりそれぞれ表わされるエミッタ、ベ
ースおよびコレクタを有する）寄生バイポーラトランジ
スタがトリガオンされるのを防止する必要がある。
形成された（“本体領域”と称される）６角面Ｐ型領域
および（“ディープ本体領域”と称される）中央Ｐ＋領
域並びに横方向Ｐ−チャネル領域を具える６角面単位セ
ルで表わされ、Ｎ＋６角面環状ソース領域をＰ型本体領
域内に形成する。Ｎ＋ソース領域の外側縁部および本体
領域の縁部間に設けられた本体領域の６角環状部分は、
絶縁層（ゲート酸化物）上に重畳された導電層（多結晶
珪素ゲート）により被覆されるとともに単位ＭＯＳＦＥ
Ｔのチャネル領域を形成する。この多結晶珪素層は誘電
体層により被覆し、これに接点窓をあけて重畳導電層
（ソース電極）をＮ＋ソース領域およびその内縁部によ
って画成された本体領域の部分に接触せしめるようにす
る。この場合には（ソース領域、ディープ本体領域およ
びＮ−半導体層によりそれぞれ表わされるエミッタ、ベ
ースおよびコレクタを有する）寄生バイポーラトランジ
スタがトリガオンされるのを防止する必要がある。
【０００４】かかる半導体装置の慣例の製造方法によれ
ば、 ・電力ＭＯＳＦＥＴの場合にはＮ導電型、またはＩＧＢ
Ｔの場合にはＰ導電型の多量ドープ基板上にＮ−半導体
層をエピタキシヤル成長させ、 ・前記Ｎ型層の選択された領域内に多ドーズ量のＰ型ド
ーパントをマスクを介してイオン注入し、かつ拡散して
単位セルのディープ本体領域を形成し（第１マスク）、 ・前記Ｎ型層の表面上に肉薄酸化物層を熱成長させ、 ・この肉薄酸化物層上に多結晶珪素層を堆積し、 ・ディープ本体領域を囲む多結晶珪素層および肉薄酸化
物層を選択的にエッチング除去し（第２マスク）、 ・多結晶珪素層および肉薄酸化物層をマスクとして用い
て少ドーズ量のＰ型ドーパントをイオン注入し、 ・前記Ｐ型ドーパントを拡散して前記肉薄酸化物層の下
側に延在するチャネル領域を形成し、 ・前記ディープ本体領域および前記機能セルのチャネル
領域に多ドーズ量のＮ型ドーパントをマスクを介してイ
オン注入して環状ソース領域を形成し（第３マスク）、 ・前記多結晶珪素層上に誘電体層を堆積し、 ・前記誘電体層を選択的にエネルギー除去してこれにデ
ィープ本体領域およびソース領域への接触を行う接点窓
をあけるるようにする（第４マスク）。
ば、 ・電力ＭＯＳＦＥＴの場合にはＮ導電型、またはＩＧＢ
Ｔの場合にはＰ導電型の多量ドープ基板上にＮ−半導体
層をエピタキシヤル成長させ、 ・前記Ｎ型層の選択された領域内に多ドーズ量のＰ型ド
ーパントをマスクを介してイオン注入し、かつ拡散して
単位セルのディープ本体領域を形成し（第１マスク）、 ・前記Ｎ型層の表面上に肉薄酸化物層を熱成長させ、 ・この肉薄酸化物層上に多結晶珪素層を堆積し、 ・ディープ本体領域を囲む多結晶珪素層および肉薄酸化
物層を選択的にエッチング除去し（第２マスク）、 ・多結晶珪素層および肉薄酸化物層をマスクとして用い
て少ドーズ量のＰ型ドーパントをイオン注入し、 ・前記Ｐ型ドーパントを拡散して前記肉薄酸化物層の下
側に延在するチャネル領域を形成し、 ・前記ディープ本体領域および前記機能セルのチャネル
領域に多ドーズ量のＮ型ドーパントをマスクを介してイ
オン注入して環状ソース領域を形成し（第３マスク）、 ・前記多結晶珪素層上に誘電体層を堆積し、 ・前記誘電体層を選択的にエネルギー除去してこれにデ
ィープ本体領域およびソース領域への接触を行う接点窓
をあけるるようにする（第４マスク）。
【０００５】単位セルの側部に平行な２方向のマスク整
合則を考慮する必要性のため集積度を増大するためにセ
ルの寸法のスケールダウンの可能性を著しく制限するよ
うになる。
合則を考慮する必要性のため集積度を増大するためにセ
ルの寸法のスケールダウンの可能性を著しく制限するよ
うになる。
【０００６】係属中のヨーロッパ特許出願第９４８３０
２８８号では、単位機能ユニットを横方向（“Ｘ”）よ
りも縦方向（“Ｙ”）においてＮ−半導体層の表面にお
いて一層細長とされた細条によって表わし、ソース領域
がＹ方向に延在する２つの領域および複数の横方向部分
を具えるＭＯＳ型電力装置が開示されている。かかる構
体では、Ｘ方向に沿うソースマスクに対する接触マスク
の整合則を考慮する必要は最早ない。その理由は誘電体
層にあけた接点窓がＸ方向において使用するフォトグラ
フィック装置の光学的解像度により得られる最小寸法
（“ｆ”）を有する場合でも、ソース領域の横方向部分
によってソース領域およびディープ本体領域間が短絡さ
れるのを保証するからである。
２８８号では、単位機能ユニットを横方向（“Ｘ”）よ
りも縦方向（“Ｙ”）においてＮ−半導体層の表面にお
いて一層細長とされた細条によって表わし、ソース領域
がＹ方向に延在する２つの領域および複数の横方向部分
を具えるＭＯＳ型電力装置が開示されている。かかる構
体では、Ｘ方向に沿うソースマスクに対する接触マスク
の整合則を考慮する必要は最早ない。その理由は誘電体
層にあけた接点窓がＸ方向において使用するフォトグラ
フィック装置の光学的解像度により得られる最小寸法
（“ｆ”）を有する場合でも、ソース領域の横方向部分
によってソース領域およびディープ本体領域間が短絡さ
れるのを保証するからである。
【０００７】
【発明が解決しようとする課題】上述したヨーロッパ特
許出願においては、細条のＸ方向の最小寸法Ｌsminは次
式で示されるようになる。 Ｌsmin =ｆ＋２a ここにａは多結晶珪素層の縁部および接点窓の縁部間の
最小距離を示し、これにより多結晶珪素マスクおよび接
点マスク間の整列公差を考慮して多結晶珪素ゲートがソ
ース電極から確実に絶縁されるようにする。
許出願においては、細条のＸ方向の最小寸法Ｌsminは次
式で示されるようになる。 Ｌsmin =ｆ＋２a ここにａは多結晶珪素層の縁部および接点窓の縁部間の
最小距離を示し、これにより多結晶珪素マスクおよび接
点マスク間の整列公差を考慮して多結晶珪素ゲートがソ
ース電極から確実に絶縁されるようにする。
【０００８】実際上、Ｘ方向に沿う細条の寸法減少に対
しては他の制限も存在する。ソースマスクは多結晶珪素
層およびゲート酸化物層によって実際に形成するが、こ
のマスクは細条の中央部分上に複数のフォトレジストの
島を具える。この島によってＸ方向における細条の寸法
が次式で示す値Ｌsmin′以下となるのを防止する。 Ｌsmin′= Ａpmin＋２s ここにＡpminはフォトレジスト島の最小Ｘ方向寸法（誘
電体層にあけた最小開口）であり、フォトグラフィック
装置の光学的解像度により得られる最小寸法ｆに一致
し、ｓは多結晶珪素マスクおよび接点マスク間の整列公
差（即ち、多結晶珪素層およびフォトレジスト島の縁部
間の整列公差）を考慮してソース領域の各最長部分の最
小Ｘ方向寸法である。一例としてソース領域に対してＸ
方向における０. ３μm の最小寸法を保証し、且つマス
ク整列公差を±０. ２μm とする必要がある場合には、
ｓを少なくとも０. ５μm とする必要があり、従ってこ
の点に関してはソースマスクレイアウト設計中最小寸法
を考慮する必要がある。
しては他の制限も存在する。ソースマスクは多結晶珪素
層およびゲート酸化物層によって実際に形成するが、こ
のマスクは細条の中央部分上に複数のフォトレジストの
島を具える。この島によってＸ方向における細条の寸法
が次式で示す値Ｌsmin′以下となるのを防止する。 Ｌsmin′= Ａpmin＋２s ここにＡpminはフォトレジスト島の最小Ｘ方向寸法（誘
電体層にあけた最小開口）であり、フォトグラフィック
装置の光学的解像度により得られる最小寸法ｆに一致
し、ｓは多結晶珪素マスクおよび接点マスク間の整列公
差（即ち、多結晶珪素層およびフォトレジスト島の縁部
間の整列公差）を考慮してソース領域の各最長部分の最
小Ｘ方向寸法である。一例としてソース領域に対してＸ
方向における０. ３μm の最小寸法を保証し、且つマス
ク整列公差を±０. ２μm とする必要がある場合には、
ｓを少なくとも０. ５μm とする必要があり、従ってこ
の点に関してはソースマスクレイアウト設計中最小寸法
を考慮する必要がある。
【０００９】Ｌsmin＜Ｌsmin′の場合には、細条のＸ方
向寸法の減少に対する実際の制限はＬsmin′で与えられ
る。
向寸法の減少に対する実際の制限はＬsmin′で与えられ
る。
【００１０】本発明の目的は上述した従来の製造方法に
対し高い集積度が得られるＭＯＳ型電力装置の製造方法
を提供せんとするにある。
対し高い集積度が得られるＭＯＳ型電力装置の製造方法
を提供せんとするにある。
【００１１】
【課題を解決するための手段】本発明は高密度ＭＯＳ型
電力装置を製造するに当たり、 （ａ）第１導電型の少量ドープ半導体材料層の表面上に
導電性の絶縁ゲート層を形成し； （ｂ）この絶縁ゲート層上に絶縁材料層を形成し； （ｃ）前記絶縁材料層およびその下側の絶縁ゲート層を
選択的に除去して２つの長縁および２つの短縁を有し、
前記半導体材料層の各露出表面細条を画成する複数の細
長窓を形成し； （ｄ）前記細長窓に垂直且つ前記半導体材料層の表面に
直交する平面内にある２つの方向に沿って第１導電型を
呈する第１ドーパントを高ドーズ量でイオン注入し、こ
れら方向を前記半導体材料層の表面に直交する方向に対
して第１の所定角度でほぼ対称に傾斜されたものとし、
この第１の角度を前記絶縁ゲート層および前記絶縁材料
層の総合厚さに依存させて前記第１のドーパントが前記
露出表面細条の中央細条にイオン注入されるのを防止し
て各細長窓の２つの長い縁部に沿って延在するとともに
前記中央細条により分離された第１導電型の多量ドープ
細長ソース領域の対を形成し； （ｅ）前記直交平面内にあり、前記直交方向に対して第
２の所定角度でほぼ対称に傾斜された２つの方向に沿っ
て第２導電型を呈する第２ドーパントを低ドーズ量でイ
オン注入して、各細長窓の２つの長い縁部の下側に延在
する２つの少量ドープ細長チャネル領域を各々が具える
第２導電型のドープ領域を形成し； （ｆ）前記直交方向にほぼ沿って第２導電型を呈する第
３ドーパントを高ドーズ量でイオン注入し、この際前記
絶縁材料層をマスクとして用いて前記細長窓の縁部に実
質的に整列された多量ドープ領域を形成するステップを
具えることを特徴とする。
電力装置を製造するに当たり、 （ａ）第１導電型の少量ドープ半導体材料層の表面上に
導電性の絶縁ゲート層を形成し； （ｂ）この絶縁ゲート層上に絶縁材料層を形成し； （ｃ）前記絶縁材料層およびその下側の絶縁ゲート層を
選択的に除去して２つの長縁および２つの短縁を有し、
前記半導体材料層の各露出表面細条を画成する複数の細
長窓を形成し； （ｄ）前記細長窓に垂直且つ前記半導体材料層の表面に
直交する平面内にある２つの方向に沿って第１導電型を
呈する第１ドーパントを高ドーズ量でイオン注入し、こ
れら方向を前記半導体材料層の表面に直交する方向に対
して第１の所定角度でほぼ対称に傾斜されたものとし、
この第１の角度を前記絶縁ゲート層および前記絶縁材料
層の総合厚さに依存させて前記第１のドーパントが前記
露出表面細条の中央細条にイオン注入されるのを防止し
て各細長窓の２つの長い縁部に沿って延在するとともに
前記中央細条により分離された第１導電型の多量ドープ
細長ソース領域の対を形成し； （ｅ）前記直交平面内にあり、前記直交方向に対して第
２の所定角度でほぼ対称に傾斜された２つの方向に沿っ
て第２導電型を呈する第２ドーパントを低ドーズ量でイ
オン注入して、各細長窓の２つの長い縁部の下側に延在
する２つの少量ドープ細長チャネル領域を各々が具える
第２導電型のドープ領域を形成し； （ｆ）前記直交方向にほぼ沿って第２導電型を呈する第
３ドーパントを高ドーズ量でイオン注入し、この際前記
絶縁材料層をマスクとして用いて前記細長窓の縁部に実
質的に整列された多量ドープ領域を形成するステップを
具えることを特徴とする。
【００１２】本発明ＭＯＳ型電力装置の製造方法では、
ソース領域のイオン注入マスクは単位機能ユニットのチ
ャネル領域およびディープ本体領域のイオン注入マスク
と一致する。これは、ドーパントをイオン注入すべき半
導体材料の表面に直交する方向に対し０°乃至６０°の
範囲の角度傾斜した方向に沿ってドーパントをイオン注
入し得るイオン注入装置を用いることにより可能とな
る。従って、ソース領域の寸法の公差はマスク整列則に
よって決まるだけでなく、３つの層（ゲート酸化物、多
結晶珪素ゲート、絶縁酸化物）の厚さの公差によっても
決まり、この公差は少なくとも一桁低い値である。これ
がためソース領域の寸法は一層精密に制御され、狭い幅
の単位機能ユニットを形成することができる。
ソース領域のイオン注入マスクは単位機能ユニットのチ
ャネル領域およびディープ本体領域のイオン注入マスク
と一致する。これは、ドーパントをイオン注入すべき半
導体材料の表面に直交する方向に対し０°乃至６０°の
範囲の角度傾斜した方向に沿ってドーパントをイオン注
入し得るイオン注入装置を用いることにより可能とな
る。従って、ソース領域の寸法の公差はマスク整列則に
よって決まるだけでなく、３つの層（ゲート酸化物、多
結晶珪素ゲート、絶縁酸化物）の厚さの公差によっても
決まり、この公差は少なくとも一桁低い値である。これ
がためソース領域の寸法は一層精密に制御され、狭い幅
の単位機能ユニットを形成することができる。
【００１３】また、本発明製造方法により製造された、
２つの絶縁層間にサンドウイッチ状に介挿された導電性
絶縁ゲート層によって被覆された第１導電型の半導体材
料層に形成された複数の単位機能ユニットを具える高密
度ＭＯＳ型電力装置の集積化構体は、前記絶縁ゲート層
および前記２つの絶縁層に形成され、各々が絶縁材料サ
イドウォールスペーサにより封止された２つの細長縁部
および２つの短い縁部を有する細長窓と、前記半導体材
料層に形成され、前記窓の縁部に実質的に整列された第
２導電型の多量ドープされた細長く且つディープ本体領
域と、前記半導体材料層に形成され、前記窓の細長縁部
の下側に延在する第２導電型の２つの細長チャネル領域
と、前記窓の細長縁部に沿って前記ディープ本体領域が
形成された第１導電型の２つの細長ソース領域とを具え
るにうに構成する。
２つの絶縁層間にサンドウイッチ状に介挿された導電性
絶縁ゲート層によって被覆された第１導電型の半導体材
料層に形成された複数の単位機能ユニットを具える高密
度ＭＯＳ型電力装置の集積化構体は、前記絶縁ゲート層
および前記２つの絶縁層に形成され、各々が絶縁材料サ
イドウォールスペーサにより封止された２つの細長縁部
および２つの短い縁部を有する細長窓と、前記半導体材
料層に形成され、前記窓の縁部に実質的に整列された第
２導電型の多量ドープされた細長く且つディープ本体領
域と、前記半導体材料層に形成され、前記窓の細長縁部
の下側に延在する第２導電型の２つの細長チャネル領域
と、前記窓の細長縁部に沿って前記ディープ本体領域が
形成された第１導電型の２つの細長ソース領域とを具え
るにうに構成する。
【００１４】
【実施例】図１および図２にそれぞれ頂面図および断面
図で示すように、本発明高密度ＭＯＳ型電力装置（本例
では電力ＭＯＳＦＥＴ）は、既知のように、Ｎ＋半導体
基板１に重畳されたＮ−半導体層２を具える。このＮ−
半導体層２は電力ＭＯＳＦＥＴの共通ドレイン領域を形
成するとともにＮ＋半導体基板１によってＮ−半導体層
２への低抵抗接点を形成する。このＮ＋半導体基板１の
底面には金属層１４を被覆し、これにより電力ＭＯＳＦ
ＥＴのドレイン電極Ｄを形成する。
図で示すように、本発明高密度ＭＯＳ型電力装置（本例
では電力ＭＯＳＦＥＴ）は、既知のように、Ｎ＋半導体
基板１に重畳されたＮ−半導体層２を具える。このＮ−
半導体層２は電力ＭＯＳＦＥＴの共通ドレイン領域を形
成するとともにＮ＋半導体基板１によってＮ−半導体層
２への低抵抗接点を形成する。このＮ＋半導体基板１の
底面には金属層１４を被覆し、これにより電力ＭＯＳＦ
ＥＴのドレイン電極Ｄを形成する。
【００１５】ほぼ長方形状のＰ型細長領域３をＮ−半導
体層２に形成する。このＰ型細長領域３の各々は２つの
Ｐ−本体領域５によって横方向に囲まれたＰ＋ディープ
本体領域４を具える。このＰ型細長領域３の全部はＮ−
半導体層２の頂面に長手方向（図１においてＹ方向）に
沿って延在させる。Ｐ型細長領域３のＹ方向の寸法はそ
の横方向（図１においてＸ方向）の寸法よりも著しく大
きくする（少なくとも２倍）。
体層２に形成する。このＰ型細長領域３の各々は２つの
Ｐ−本体領域５によって横方向に囲まれたＰ＋ディープ
本体領域４を具える。このＰ型細長領域３の全部はＮ−
半導体層２の頂面に長手方向（図１においてＹ方向）に
沿って延在させる。Ｐ型細長領域３のＹ方向の寸法はそ
の横方向（図１においてＸ方向）の寸法よりも著しく大
きくする（少なくとも２倍）。
【００１６】各Ｐ＋型領域３内にはほぼＰ＋ディープ本
体領域４に２つのＮ＋ソース領域６を設ける。また、こ
のＮ＋ソース領域６はＹ方向に延在させるが、Ｐ＋型領
域３の全長を越えては延在させない。その理由は後に説
明する。
体領域４に２つのＮ＋ソース領域６を設ける。また、こ
のＮ＋ソース領域６はＹ方向に延在させるが、Ｐ＋型領
域３の全長を越えては延在させない。その理由は後に説
明する。
【００１７】Ｎ−半導体層２の表面の選択された部分を
導電性の絶縁ゲート層８によって被覆する。この絶縁ゲ
ート層８は絶縁層９（代表的には“ゲート酸化物”とも
称される肉薄二酸化珪素薄膜）および導電層１０（代表
的には多結晶珪素層）を具える。この多結晶珪素層１０
によって電力ＭＯＳＦＥＴのゲート電極を形成する。
導電性の絶縁ゲート層８によって被覆する。この絶縁ゲ
ート層８は絶縁層９（代表的には“ゲート酸化物”とも
称される肉薄二酸化珪素薄膜）および導電層１０（代表
的には多結晶珪素層）を具える。この多結晶珪素層１０
によって電力ＭＯＳＦＥＴのゲート電極を形成する。
【００１８】絶縁ゲート層８は二酸化珪素のような他の
絶縁層１１によって被覆する。絶縁ゲート層８および絶
縁層１１はＰ−本体領域５上にＮ＋ソース領域６の縁部
まで延在させる。絶縁ゲート層８および絶縁層１１の縁
部はＮ＋ソース領域６の外縁部およびＰ＋ディープ本体
領域４の縁部に実質的に整列させる。これら絶縁ゲート
層８および絶縁層１１の縁部を部分的にＮ＋ソース領域
６とオーバーラップする絶縁材料（例えば二酸化珪素）
のサイドウォールスペーサ１２によって封止する。
絶縁層１１によって被覆する。絶縁ゲート層８および絶
縁層１１はＰ−本体領域５上にＮ＋ソース領域６の縁部
まで延在させる。絶縁ゲート層８および絶縁層１１の縁
部はＮ＋ソース領域６の外縁部およびＰ＋ディープ本体
領域４の縁部に実質的に整列させる。これら絶縁ゲート
層８および絶縁層１１の縁部を部分的にＮ＋ソース領域
６とオーバーラップする絶縁材料（例えば二酸化珪素）
のサイドウォールスペーサ１２によって封止する。
【００１９】絶縁層１１を金属導電層１３（代表的には
アルミニウム）によって被覆し、この導電層をＮ＋ソー
ス領域６およびＰ＋ディープ本体領域４の全部と接触さ
せる。かかる導電層によって電力ＭＯＳＦＥＴのソース
電極Ｓを形成する。
アルミニウム）によって被覆し、この導電層をＮ＋ソー
ス領域６およびＰ＋ディープ本体領域４の全部と接触さ
せる。かかる導電層によって電力ＭＯＳＦＥＴのソース
電極Ｓを形成する。
【００２０】各Ｐ型領域３は単位機能ユニット（本例で
は単位縦方向ＭＯＳＦＥＴ）を表わし、これを他のユニ
ットの全部に並列に接続し、電力ＭＯＳＦＥＴの総合電
流の所定分数値に寄与せしめるようにする。
は単位縦方向ＭＯＳＦＥＴ）を表わし、これを他のユニ
ットの全部に並列に接続し、電力ＭＯＳＦＥＴの総合電
流の所定分数値に寄与せしめるようにする。
【００２１】本発明ＭＯＳ型電力装置の製造方法はほぼ
１０19原子／ｃｍ3 のドーパント濃度を有するＮ＋半導
体基板１から出発する。
１０19原子／ｃｍ3 のドーパント濃度を有するＮ＋半導
体基板１から出発する。
【００２２】このＮ＋半導体基板１上にＮ−半導体層２
をエピタキシヤル成長させる。Ｎ−半導体層２は、電流
ＭＯＳＦＥＴに必要なブレークダウン電圧に従って、そ
の固有抵抗を０. ５Ωcm乃至５０Ωcmの範囲とし、その
厚さを３μm 乃至５０μm の範囲とする。
をエピタキシヤル成長させる。Ｎ−半導体層２は、電流
ＭＯＳＦＥＴに必要なブレークダウン電圧に従って、そ
の固有抵抗を０. ５Ωcm乃至５０Ωcmの範囲とし、その
厚さを３μm 乃至５０μm の範囲とする。
【００２３】Ｎ−半導体層２上には肉厚酸化物層（図示
せず）を成長させて電力装置チップの縁部構体を形成す
る。かかる肉厚酸化物層は電力装置のいわゆる“能動区
域”、例えばチップの単位ＭＯＳＦＥＴを集積化すべき
部分から除去する。
せず）を成長させて電力装置チップの縁部構体を形成す
る。かかる肉厚酸化物層は電力装置のいわゆる“能動区
域”、例えばチップの単位ＭＯＳＦＥＴを集積化すべき
部分から除去する。
【００２４】次いで、Ｎ−半導体層２の表面上で電力装
置の能動区域に相当する箇所に絶縁ゲート層８を形成す
る。この絶縁ゲート層８は熱成長された酸化物層９およ
び多結晶珪素層１０を具える。多結晶珪素層１０上には
他の熱酸化物層１１を形成する（図３）。
置の能動区域に相当する箇所に絶縁ゲート層８を形成す
る。この絶縁ゲート層８は熱成長された酸化物層９およ
び多結晶珪素層１０を具える。多結晶珪素層１０上には
他の熱酸化物層１１を形成する（図３）。
【００２５】次いで、酸化物層１１および絶縁ゲート層
８を選択的に除去して、Ｙ方向に沿う２つの長い縁部１
７およびＸ方向に沿う２つの短い縁部１８を有するほぼ
矩形状の窓１５を形成し、これによりＮ−半導体層２の
露出表面細条１６を得る（図４Ａおよび図４Ｂ）。この
工程は、既知のように酸化物層１１をフォトレジスト
（図示せず）で被覆し、このフォトレジストの材料に対
し二酸化珪素および多結晶珪素に向かい強い選択性を有
するエッチング材に酸化物層１１を曝すべき領域からフ
ォトレジストを除去することによって行う。これがた
め、窓１５従って表面露出細条１６をＹ方向およびＸ方
向に（少なくとも２桁）一層拡張させることができる。
８を選択的に除去して、Ｙ方向に沿う２つの長い縁部１
７およびＸ方向に沿う２つの短い縁部１８を有するほぼ
矩形状の窓１５を形成し、これによりＮ−半導体層２の
露出表面細条１６を得る（図４Ａおよび図４Ｂ）。この
工程は、既知のように酸化物層１１をフォトレジスト
（図示せず）で被覆し、このフォトレジストの材料に対
し二酸化珪素および多結晶珪素に向かい強い選択性を有
するエッチング材に酸化物層１１を曝すべき領域からフ
ォトレジストを除去することによって行う。これがた
め、窓１５従って表面露出細条１６をＹ方向およびＸ方
向に（少なくとも２桁）一層拡張させることができる。
【００２６】次いで、高ドーズ量のＮ型ドーパントを細
条１５を横切って直交する面（図２乃至１０の面のよう
に）内にあり、且つＮ−半導体層２の表面に直交する方
向Ｔに対しある角度Ａ１傾斜する方向に沿って、Ｎ−半
導体層２内に、選択的にイオン注入する。この傾斜角度
Ａ１は、絶縁ゲート層８および酸化物層１１の総合厚さ
に依存して４５°乃至６０°の範囲の値とすることがで
き、従って酸化物層１１および絶縁ゲート層８は、細条
１６の昼間部を遮蔽しながら窓１５の縁部１７の一方近
くの領域にのみドーパントをイオン注入し得るイオン注
入マスクとして作用する。例えば、層９，１０および１
１の総合厚さが０. ５μm である場合には傾斜角度Ａ１
を６０°として各細条１６の露出表面内に窓１５の縁部
１７に沿ってＹ方向に延在し、Ｘ方向にほぼ０. ２乃至
０. ２５μm のＮ＋細条６を形成することができる（図
５）。
条１５を横切って直交する面（図２乃至１０の面のよう
に）内にあり、且つＮ−半導体層２の表面に直交する方
向Ｔに対しある角度Ａ１傾斜する方向に沿って、Ｎ−半
導体層２内に、選択的にイオン注入する。この傾斜角度
Ａ１は、絶縁ゲート層８および酸化物層１１の総合厚さ
に依存して４５°乃至６０°の範囲の値とすることがで
き、従って酸化物層１１および絶縁ゲート層８は、細条
１６の昼間部を遮蔽しながら窓１５の縁部１７の一方近
くの領域にのみドーパントをイオン注入し得るイオン注
入マスクとして作用する。例えば、層９，１０および１
１の総合厚さが０. ５μm である場合には傾斜角度Ａ１
を６０°として各細条１６の露出表面内に窓１５の縁部
１７に沿ってＹ方向に延在し、Ｘ方向にほぼ０. ２乃至
０. ２５μm のＮ＋細条６を形成することができる（図
５）。
【００２７】角度Ａ１にほぼ対称に角度Ａ２のドーパン
トイオンビームを傾斜して前述した工程を繰返して窓１
５の反対側の縁部１７に沿って他のＮ＋細条６を同様に
形成する。層１１および８の遮蔽作用により表面細条１
６の中央部分はＮ型ドーパントがイオン注入されない
（図６Ａおよび６Ｂ）。
トイオンビームを傾斜して前述した工程を繰返して窓１
５の反対側の縁部１７に沿って他のＮ＋細条６を同様に
形成する。層１１および８の遮蔽作用により表面細条１
６の中央部分はＮ型ドーパントがイオン注入されない
（図６Ａおよび６Ｂ）。
【００２８】ドーパントイオンビームを０°乃至６０°
の範囲で傾斜させる角度の微小制御を行うイオン注入装
置は市販されているため、Ｎ＋ソース領域６のＸ方向に
沿う寸法の公差は酸化物層１１および絶縁ゲート層８の
総合厚さの公差にほぼ依存するようになる。成長層また
は堆積層の厚さの公差はフォトリソグラフィックマスク
間の整列公差よりも著しく小さくなることは既知であ
る。実際上、現在のフォトリソグラフィック装置では２
つのマスクを整列させる必要のある場合に０. ２μm の
公差を考慮する必要があり、５００Åの厚さの層に対し
ては２乃至３％の厚さの公差を容易に達成させる必要が
ある。この技術によってソース領域６および表面細条１
６のイオン注入されていない中央部分のＸ方向に沿って
寸法を（現在値１−３μm から０. ２乃至０. ２５μm
に）減少させることができる。
の範囲で傾斜させる角度の微小制御を行うイオン注入装
置は市販されているため、Ｎ＋ソース領域６のＸ方向に
沿う寸法の公差は酸化物層１１および絶縁ゲート層８の
総合厚さの公差にほぼ依存するようになる。成長層また
は堆積層の厚さの公差はフォトリソグラフィックマスク
間の整列公差よりも著しく小さくなることは既知であ
る。実際上、現在のフォトリソグラフィック装置では２
つのマスクを整列させる必要のある場合に０. ２μm の
公差を考慮する必要があり、５００Åの厚さの層に対し
ては２乃至３％の厚さの公差を容易に達成させる必要が
ある。この技術によってソース領域６および表面細条１
６のイオン注入されていない中央部分のＸ方向に沿って
寸法を（現在値１−３μm から０. ２乃至０. ２５μm
に）減少させることができる。
【００２９】フォトレジストマスク１９（図６Ａに一点
鎖線で示す）によって露出表面細条１６の窓１５の短い
縁部１８の近くの領域にドーパントがイオン注入される
のを防止する。従ってＮ＋ソース領域６は窓１５の縁部
１７の全長を延長するものではない。
鎖線で示す）によって露出表面細条１６の窓１５の短い
縁部１８の近くの領域にドーパントがイオン注入される
のを防止する。従ってＮ＋ソース領域６は窓１５の縁部
１７の全長を延長するものではない。
【００３０】次いで、前記細条１５を横切る直交面にあ
り、かつ、方向Ｔに対し角度Ａ３傾斜する方向に沿って
Ｎ−層２内に硼素のようなＰ型ドーパントを選択的にイ
オン注入する。この場合には前述した２つの工程とは相
違して、傾斜角度をイオン注入エネルギーとともに選定
して窓１５の一方の縁部１７の下側にドーパントを浸入
させるようにする。好適な角度は３５°乃至６０°、好
適には４５°とすることができる。各露出表面細条１６
では、Ｙ方向に延在するＰ−細条５をＮ＋細条６の周り
に形成し、且つ絶縁ゲート層８の下側に延在させて単位
ＭＯＳＦＥＴのチャネル領域を形成する（図７）。イオ
ン注入ドーズ量は充分少なくするとともに電力ＭＯＳＦ
ＥＴの所望のしきい値電圧に依存させる。イオン注入エ
ネルギーはＮ＋ソース領域６のイオン注入に用いられる
エネルギーよりも充分高くする必要がある。
り、かつ、方向Ｔに対し角度Ａ３傾斜する方向に沿って
Ｎ−層２内に硼素のようなＰ型ドーパントを選択的にイ
オン注入する。この場合には前述した２つの工程とは相
違して、傾斜角度をイオン注入エネルギーとともに選定
して窓１５の一方の縁部１７の下側にドーパントを浸入
させるようにする。好適な角度は３５°乃至６０°、好
適には４５°とすることができる。各露出表面細条１６
では、Ｙ方向に延在するＰ−細条５をＮ＋細条６の周り
に形成し、且つ絶縁ゲート層８の下側に延在させて単位
ＭＯＳＦＥＴのチャネル領域を形成する（図７）。イオ
ン注入ドーズ量は充分少なくするとともに電力ＭＯＳＦ
ＥＴの所望のしきい値電圧に依存させる。イオン注入エ
ネルギーはＮ＋ソース領域６のイオン注入に用いられる
エネルギーよりも充分高くする必要がある。
【００３１】角度Ａ３にほぼ対称な角度Ａ４でドーパン
トイオンビームを傾斜させながら前述した工程を繰返し
て各窓１５の対向縁部に沿って他のＰ−型細条５を同様
に形成する（図８Ａおよび８Ｂ）。
トイオンビームを傾斜させながら前述した工程を繰返し
て各窓１５の対向縁部に沿って他のＰ−型細条５を同様
に形成する（図８Ａおよび８Ｂ）。
【００３２】Ｎ＋ソース領域６とは相違して、Ｐ−領域
５は露出表面細条１６の全長に亘り延在する。窓１５の
短い縁部１８近くにＮ＋ソース領域６が存在しない場合
にはチャネルが短絡するのを防止する（その理由は窓１
５の短い縁部の下側にチャネル領域が形成されないた
め、ソース領域６が露出表面細条１６の全長に亘って延
在する場合にはこれらソース領域はＮ−層２と直接接触
し、従ってソース−ドレイン短絡をしょうじるようにな
る）。
５は露出表面細条１６の全長に亘り延在する。窓１５の
短い縁部１８近くにＮ＋ソース領域６が存在しない場合
にはチャネルが短絡するのを防止する（その理由は窓１
５の短い縁部の下側にチャネル領域が形成されないた
め、ソース領域６が露出表面細条１６の全長に亘って延
在する場合にはこれらソース領域はＮ−層２と直接接触
し、従ってソース−ドレイン短絡をしょうじるようにな
る）。
【００３３】次に、直交方向Ｔに沿って比較的高エネル
ギー（１００−２００ＫｅＶまたはそれ以上）で高ドー
ズ量のＰ型ドーパントをイオン注入し、酸化物層１１お
よび絶縁ゲート層８をマスクとして用いて、イオン注入
後窓１５の縁部１７および１８にほぼ自己整合されたＰ
＋ディープ本体領域４を形成する。従ってＰ＋ディープ
本体領域４はＮ＋ソース領域６全部の下側に延在し、こ
れら全部のＮ＋ソース領域６もその形成手段に従って窓
１５の細長縁部１７に自己整合されている（図９）。イ
オン注入エネルギーを適宜選択してソース領域６のすぐ
下側にピークドーパント濃度領域を位置させるように
し、且つドーパント量を適宜選択して表面区域のドーパ
ント濃度が１０18原子／ｃｍ3 となるようにする。
ギー（１００−２００ＫｅＶまたはそれ以上）で高ドー
ズ量のＰ型ドーパントをイオン注入し、酸化物層１１お
よび絶縁ゲート層８をマスクとして用いて、イオン注入
後窓１５の縁部１７および１８にほぼ自己整合されたＰ
＋ディープ本体領域４を形成する。従ってＰ＋ディープ
本体領域４はＮ＋ソース領域６全部の下側に延在し、こ
れら全部のＮ＋ソース領域６もその形成手段に従って窓
１５の細長縁部１７に自己整合されている（図９）。イ
オン注入エネルギーを適宜選択してソース領域６のすぐ
下側にピークドーパント濃度領域を位置させるように
し、且つドーパント量を適宜選択して表面区域のドーパ
ント濃度が１０18原子／ｃｍ3 となるようにする。
【００３４】この時点で、高温短時間熱処理工程を施し
てドーパントを活性化し、イオン注入されたドーパント
により生ずる格子欠陥を局部的に除去する。かかる工程
は高速熱アニーリング（ＲＴＡ）で行い、充分なドーパ
ント再分布は行わない。従って種々の半導体領域のプロ
フィールおよび寸法は影響を受けない。
てドーパントを活性化し、イオン注入されたドーパント
により生ずる格子欠陥を局部的に除去する。かかる工程
は高速熱アニーリング（ＲＴＡ）で行い、充分なドーパ
ント再分布は行わない。従って種々の半導体領域のプロ
フィールおよび寸法は影響を受けない。
【００３５】次いで窓１５の縁部１７および１８に沿っ
て酸化物サイドウォールスペーサ１２を低温ＣＶＤ堆積
（３００−４００℃）により形成する（図１０）。
て酸化物サイドウォールスペーサ１２を低温ＣＶＤ堆積
（３００−４００℃）により形成する（図１０）。
【００３６】次に、酸化物層１１上に金属層１３を堆積
して電力ＭＯＳＦＥＴのソース電極Ｓを形成する。酸化
物層１１およびサイドウォールスペーサ１２によって多
結晶珪素層１０を金属層１３から電気的に分離する。半
導体基板１の底面には他の金属層１４を設けてドレイン
電極Ｄを形成する。従来の処理では４つのマスクが必要
とされるのに対し、上述した処理には１つのマスク（ま
たはフォトレジスト層１９に対するマスクを考慮して２
つのマスク）が必要とされるのみである。Ｐ＋ディープ
本体領域４、Ｐ−領域５およびＮ＋ソース領域６は、そ
の全部が酸化物層１１および絶縁ゲート層８に窓１５を
画成するために用いるフォトリソグラフィックマスクと
自己整合するようになること勿論である。
して電力ＭＯＳＦＥＴのソース電極Ｓを形成する。酸化
物層１１およびサイドウォールスペーサ１２によって多
結晶珪素層１０を金属層１３から電気的に分離する。半
導体基板１の底面には他の金属層１４を設けてドレイン
電極Ｄを形成する。従来の処理では４つのマスクが必要
とされるのに対し、上述した処理には１つのマスク（ま
たはフォトレジスト層１９に対するマスクを考慮して２
つのマスク）が必要とされるのみである。Ｐ＋ディープ
本体領域４、Ｐ−領域５およびＮ＋ソース領域６は、そ
の全部が酸化物層１１および絶縁ゲート層８に窓１５を
画成するために用いるフォトリソグラフィックマスクと
自己整合するようになること勿論である。
【００３７】慣例の製造処理に対し本発明ＭＯＳ型電力
装置の製造方法の特徴は高熱処理を含む熱工程を含まな
いことである。この場合には以下に示すいくつかの利点
を有する。
装置の製造方法の特徴は高熱処理を含む熱工程を含まな
いことである。この場合には以下に示すいくつかの利点
を有する。
【００３８】第１に、ゲート酸化物層９の厚さは現在の
３５０−５００Åから１００−２００Åに減少させるこ
とができる。
３５０−５００Åから１００−２００Åに減少させるこ
とができる。
【００３９】第２に、種々の半導体領域の深さはドーパ
ント拡散処理の代わりにイオン注入エネルギーによって
決まる。特に、Ｐ＋ディープ本体領域４は（現在の３−
４μm でなく）０. ６μm のように浅くすることができ
る。電力ＭＯＳＦＥＴのブレークダウン電圧がＰ＋ディ
ープ本体領域４の下側のＮ−エピタキシヤル層２の部分
の厚さに依存するため、エピタキシヤル層の厚さは２.
４−３. ４μm に減少させることができる。
ント拡散処理の代わりにイオン注入エネルギーによって
決まる。特に、Ｐ＋ディープ本体領域４は（現在の３−
４μm でなく）０. ６μm のように浅くすることができ
る。電力ＭＯＳＦＥＴのブレークダウン電圧がＰ＋ディ
ープ本体領域４の下側のＮ−エピタキシヤル層２の部分
の厚さに依存するため、エピタキシヤル層の厚さは２.
４−３. ４μm に減少させることができる。
【００４０】第３に、チャネル領域５は従来製造された
電力装置の構体における場合よりも短くなる。斯様にし
て電力装置の出力抵抗（Ｒon）を減少するだけでなく、
同一チップにおける単位機能ユニットの集積度を増大さ
せることができる。
電力装置の構体における場合よりも短くなる。斯様にし
て電力装置の出力抵抗（Ｒon）を減少するだけでなく、
同一チップにおける単位機能ユニットの集積度を増大さ
せることができる。
【００４１】本発明ＭＯＳ型電力装置の製造方法は高温
度の加熱処理による熱処理を含まないだけでなく、製造
工程の前述したシーケンスを製造される構体に影響を与
えることなく変更することができる。特に、ソース領
域、チャネル領域温度ディープ本体領域の製造に寄与す
るイオン注入工程を相互交換することができる。これが
ため、例えば、まず最初ディープ本体領域４を形成し、
次いでチャネル領域５を形成し、最後にソース領域６を
形成することができる。
度の加熱処理による熱処理を含まないだけでなく、製造
工程の前述したシーケンスを製造される構体に影響を与
えることなく変更することができる。特に、ソース領
域、チャネル領域温度ディープ本体領域の製造に寄与す
るイオン注入工程を相互交換することができる。これが
ため、例えば、まず最初ディープ本体領域４を形成し、
次いでチャネル領域５を形成し、最後にソース領域６を
形成することができる。
【００４２】本発明ＭＯＳ型電力装置の製造方法はＩＧ
ＢＴの製造に良好に適用することができるが、この場合
には半導体基板１の導電型を相違させるだけである。
ＢＴの製造に良好に適用することができるが、この場合
には半導体基板１の導電型を相違させるだけである。
【図１】本発明ＭＯＳ型電力装置の一部分を示す頂面図
である。
である。
【図２】図１のII−II線上の断面図である。
【図３】本発明ＭＯＳ型電力装置の製造方法の集積化工
程を示す図１のII−II線上の断面図である。
程を示す図１のII−II線上の断面図である。
【図４】Ａは本発明ＭＯＳ型電力装置の製造方法の集積
化工程直後の電力装置の頂面図であり、Ｂは本発明ＭＯ
Ｓ型電力装置の製造方法の集積化工程を示す図４ＡのVI
−VI線上の断面図である。
化工程直後の電力装置の頂面図であり、Ｂは本発明ＭＯ
Ｓ型電力装置の製造方法の集積化工程を示す図４ＡのVI
−VI線上の断面図である。
【図５】本発明ＭＯＳ型電力装置の製造方法の集積化工
程を示す図１のII−II線上の断面図である。
程を示す図１のII−II線上の断面図である。
【図６】Ａは本発明ＭＯＳ型電力装置の製造方法の集積
化工程直後の電力装置の頂面図であり、Ｂは本発明ＭＯ
Ｓ型電力装置の製造方法の集積化工程を示す図６ＡのVI
−VI線上の断面図である。
化工程直後の電力装置の頂面図であり、Ｂは本発明ＭＯ
Ｓ型電力装置の製造方法の集積化工程を示す図６ＡのVI
−VI線上の断面図である。
【図７】本発明ＭＯＳ型電力装置の製造方法の集積化工
程を示す図１のII−II線上の断面図である。
程を示す図１のII−II線上の断面図である。
【図８】Ａは本発明ＭＯＳ型電力装置の製造方法の集積
化工程直後の電力装置の頂面図であり、Ｂは本発明ＭＯ
Ｓ型電力装置の製造方法の集積化工程を示す図８ＡのVI
II−VIII線上の断面図である。
化工程直後の電力装置の頂面図であり、Ｂは本発明ＭＯ
Ｓ型電力装置の製造方法の集積化工程を示す図８ＡのVI
II−VIII線上の断面図である。
【図９】本発明ＭＯＳ型電力装置の製造方法の集積化工
程を示す図１のII−II線上の断面図である。
程を示す図１のII−II線上の断面図である。
【図１０】本発明ＭＯＳ型電力装置の製造方法の集積化
工程を示す図１のII−II線上の断面図である。
工程を示す図１のII−II線上の断面図である。
１ 半導体基板（Ｎ＋基板） ２ 半導体材料層（Ｎ−層） ３ Ｐ型細長領域 ４ 多量ドープ領域（Ｐ＋ディープ本体領域） ５ チャネル領域（Ｐ−本体領域） ６ Ｎ＋ソース領域（Ｎ＋細条） ８ 絶縁ゲート層（ゲート酸化物層） ９ 肉薄酸化物層 １０ 導電材料層（多結晶珪素層） １１ 絶縁材料層 １２ 絶縁材料（酸化物）サイドウォールスペーサ １３ 導電材料層（金属層） １５ 細長窓 １６ 露出表面細条 １７ 長い縁部 １８ 短い縁部 １９ フォトレジストマスク
フロントページの続き (73)特許権者 591063888 コンソルツィオ ペル ラ リセルカ スーラ マイクロエレットロニカ ネル メッツォジオルノ ＣＯＮＳＯＲＺＩＯ ＰＥＲ ＬＡ Ｒ ＩＣＥＲＣＡ ＳＵＬＬＡ ＭＩＣＲＯ ＥＬＥＴＴＲＯＮＩＣＡ ＮＥＬ ＭＥ ＺＺＯＧＩＯＲＮＯ イタリア国 カターニア 95121 カタ ーニアストラダーレ プリモソーレ 50 (72)発明者 ジュセッペ フェルラ イタリア国 95126 カターニア ヴィ ア アシカステロ 12 (72)発明者 フェルッチオ フリシナ イタリア国 カターニア 95030 サン タガータ リ バチアッチ ヴィア ト レ トーリ（番地なし) (56)参考文献 特開 平３−12970（ＪＰ，Ａ) 特開 平３−96282（ＪＰ，Ａ) 特開 昭62−283669（ＪＰ，Ａ) 特開 昭61−82477（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/265 H01L 29/78
Claims (18)
- 【請求項１】 高密度ＭＯＳ型電力装置を製造するに当
たり、 （ａ）第１導電型の少量ドープ半導体材料層（２）の表
面上に導電性の絶縁ゲート層（８）を形成し； （ｂ）この絶縁ゲート層（８）上に絶縁材料層（１１）
を形成し； （ｃ）前記絶縁材料層（１１）およびその下側の絶縁ゲ
ート層（８）を選択的に除去して２つの長縁（１７）お
よび２つの短縁（１８）を有し、前記半導体材料層
（２）の各露出表面細条（１６）を画成する複数の細長
窓（１５）を形成し； （ｄ）前記細長窓（１５）に垂直且つ前記半導体材料層
（２）の表面に直交する平面内にある２つの方向に沿っ
て第１導電型を呈する第１ドーパントを高ドーズ量でイ
オン注入し、これら方向を前記半導体材料層（２）の表
面に直交する方向（Ｔ）に対して第１の所定角度（Ａ
１，Ａ２）でほぼ対称に傾斜されたものとし、この第１
の角度（Ａ１，Ａ２）を前記絶縁ゲート層（８）および
前記絶縁材料層（１１）の総合厚さに依存させて前記第
１のドーパントが前記露出表面細条（１６）の中央細条
にイオン注入されるのを防止して各細長窓（１５）の２
つの長い縁部（１７）に沿って延在するとともに前記中
央細条により分離された第１導電型の多量ドープ細長ソ
ース領域（６）の対を形成し； （ｅ）前記直交平面内にあり、前記直交方向（Ｔ）に対
して第２の所定角度（Ａ３，Ａ４）でほぼ対称に傾斜さ
れた２つの方向に沿って第２導電型を呈する第２ドーパ
ントを低ドーズ量でイオン注入して、各細長窓（１５）
の２つの長い縁部（１７）の下側に延在する２つの少量
ドープ細長チャネル領域（５）を各々が具える第２導電
型のドープ領域を形成し； （ｆ）前記直交方向（Ｔ）にほぼ沿って第２導電型を呈
する第３ドーパントを高ドーズ量でイオン注入し、この
際前記絶縁材料層（１１）をマスクとして用いて前記細
長窓（１５）の縁部（１７，１８）に実質的に整列され
た多量ドープ領域（４）を形成するステップを具えるこ
とを特徴とする高密度ＭＯＳ型電力装置の製造方法。 - 【請求項２】 前記細長窓（１５）の短い縁部（１８）
の近くの領域に前記第１のドーパントがイオン注入され
るのを防止するようにしたことを特徴とする請求項１に
記載の高密度ＭＯＳ型電力装置の製造方法。 - 【請求項３】 請求項１または２に記載の高密度ＭＯＳ
型電力装置の製造方法において、 （ｇ）前記細長窓（１５）の縁部（１７，１８）に絶縁
材料のサイドウォールスペーサ（１２）を形成し； （ｈ）前記絶縁材料層（１１）上に導電性材料層（１
３）を形成するステップをさらに設けるようにしたこと
を特徴とする高密度ＭＯＳ型電力装置の製造方法。 - 【請求項４】 前記第１の所定角度（Ａ１，Ａ２）を４
５°乃至６０°の範囲内に選定するようにしたことを特
徴とする請求項１．２または３に記載の高密度ＭＯＳ型
電力装置の製造方法。 - 【請求項５】 前記第２の所定角度（Ａ３，Ａ４）を３
５°乃至６０°の範囲内に選定するようにしたことを特
徴とする請求項１〜４の何れかの項に記載の記載の高密
度ＭＯＳ型電力装置の製造方法。 - 【請求項６】 前記第３のドーパントはそのピーク濃度
が前記ソース領域（６）の下側に位置するように充分に
高いエネルギーでイオン注入することを特徴とする請求
項１に記載の高密度ＭＯＳ型電力装置の製造方法。 - 【請求項７】 前記第３のドーパントは１００ＫｅＶに
等しいかまたはこれよりも高いエネルギーでイオン注入
することを特徴とする請求項６に記載の高密度ＭＯＳ型
電力装置の製造方法。 - 【請求項８】 前記ステップ（ｅ）を前記ステップ
（ｄ）の前に実施するようにしたことを特徴とする請求
項１に記載の高密度ＭＯＳ型電力装置の製造方法。 - 【請求項９】 前記ステップ（ｆ）を前記ステップ
（ｅ）の後且つ前記ステップ（ｄ）の前に実施するよう
にしたことを特徴とする請求項８に記載の高密度ＭＯＳ
型電力装置の製造方法。 - 【請求項１０】 前記ステップ（ｆ）を前記ステップ
（ｄ）の前に実施するようにしたことを特徴とする請求
項１に記載の高密度ＭＯＳ型電力装置の製造方法。 - 【請求項１１】 前記ステップ（ｅ）を前記ステップ
（ｆ）の後且つ前記ステップ（ｄ）の前に実施するよう
にしたことを特徴とする請求項１０に記載の高密度ＭＯ
Ｓ型電力装置の製造方法。 - 【請求項１２】 前記ステップ（ｆ）を前記ステップ
（ｅ）の前に実施するようにしたことを特徴とする請求
項１に記載の高密度ＭＯＳ型電力装置の製造方法。 - 【請求項１３】 前記半導体材料層（２）の表面上に肉
薄酸化物層（９）を成長させ且つこの肉薄酸化物層
（９）上に他の導電性材料層（１０）を被覆することに
よって前記絶縁ゲート層（８）を形成するようにしたこ
とを特徴とする請求項１に記載の高密度ＭＯＳ型電力装
置の製造方法。 - 【請求項１４】 前記半導体材料層（２）を多量ドープ
半導体材料基板（１）上に成長させたエピタキシャル層
とすることを特徴とする請求項１に記載の高密度ＭＯＳ
型電力装置の製造方法。 - 【請求項１５】 前記半導体材料基板（１）はこれに第
１導電型を呈するドープ材をドープし、電力装置を電力
ＭＯＳＦＥＴとしたことを特徴とする請求項１４に記載
の高密度ＭＯＳ型電力装置の製造方法。 - 【請求項１６】 前記半導体材料基板（１）はこれに第
２導電型を呈するドープ材をドープし、電力装置をＩＧ
ＢＴとしたことを特徴とする請求項１４に記載の高密度
ＭＯＳ型電力装置の製造方法。 - 【請求項１７】 前記第１導電型をＮ型とし、前記第２
導電型をＰ型としたことを特徴とする請求項１〜１６の
何れかの項に記載のＭＯＳ型電力装置の製造方法。 - 【請求項１８】 前記第１導電型をＰ型とし、前記第２
導電型をＮ型としたことを特徴とする請求項１〜１６の
何れかの項に記載のＭＯＳ型電力装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT94830331:8 | 1994-07-04 | ||
| EP94830331A EP0696054B1 (en) | 1994-07-04 | 1994-07-04 | Process for the manufacturing of high-density MOS-technology power devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0897168A JPH0897168A (ja) | 1996-04-12 |
| JP3032138B2 true JP3032138B2 (ja) | 2000-04-10 |
Family
ID=8218487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7168693A Expired - Fee Related JP3032138B2 (ja) | 1994-07-04 | 1995-07-04 | 高密度ｍｏｓ型電力装置の製造方法およびこの方法により製造された高密度ｍｏｓ型電力装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5670392A (ja) |
| EP (1) | EP0696054B1 (ja) |
| JP (1) | JP3032138B2 (ja) |
| DE (1) | DE69429915D1 (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1408542A3 (en) * | 1994-07-14 | 2009-01-21 | STMicroelectronics S.r.l. | High-speed MOS-technology power device integrated structure, and related manufacturing process |
| US5798554A (en) * | 1995-02-24 | 1998-08-25 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | MOS-technology power device integrated structure and manufacturing process thereof |
| EP0731504B1 (en) * | 1995-03-09 | 2002-11-27 | STMicroelectronics S.r.l. | Process for the manufacturing of integrated circuits comprising lateral low-voltage and high-voltage DMOS-technology power devices and non-volatile memory cells |
| US5741939A (en) * | 1995-03-22 | 1998-04-21 | Shell Oil Company | Process for the copolymerization of carbon monoxide with an olefinically unsaturated compound |
| DE69531783T2 (de) * | 1995-10-09 | 2004-07-15 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno - Corimme | Herstellungsverfahren für Leistungsanordnung mit Schutzring |
| EP0772242B1 (en) | 1995-10-30 | 2006-04-05 | STMicroelectronics S.r.l. | Single feature size MOS technology power device |
| EP0772241B1 (en) | 1995-10-30 | 2004-06-09 | STMicroelectronics S.r.l. | High density MOS technology power device |
| EP0772244B1 (en) * | 1995-11-06 | 2000-03-22 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno | MOS technology power device with low output resistance and low capacity and related manufacturing process |
| US6228719B1 (en) | 1995-11-06 | 2001-05-08 | Stmicroelectronics S.R.L. | MOS technology power device with low output resistance and low capacitance, and related manufacturing process |
| DE69518653T2 (de) * | 1995-12-28 | 2001-04-19 | St Microelectronics Srl | MOS-Technologie-Leistungsanordnung in integrierter Struktur |
| US5913130A (en) * | 1996-06-12 | 1999-06-15 | Harris Corporation | Method for fabricating a power device |
| EP0817247A1 (en) * | 1996-06-26 | 1998-01-07 | STMicroelectronics S.r.l. | Process for the fabrication of integrated circuits with contacts self-aligned to active areas |
| EP0841702A1 (en) * | 1996-11-11 | 1998-05-13 | STMicroelectronics S.r.l. | Lateral or vertical DMOSFET with high breakdown voltage |
| US5896314A (en) * | 1997-03-05 | 1999-04-20 | Macronix International Co., Ltd. | Asymmetric flash EEPROM with a pocket to focus electron injection and a manufacturing method therefor |
| JP4236722B2 (ja) * | 1998-02-05 | 2009-03-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| EP0957521A1 (en) | 1998-05-11 | 1999-11-17 | STMicroelectronics S.r.l. | Matrix of memory cells fabricated by means of a self-aligned source process, comprising ROM memory cells, and related manufacturing process |
| DE69839439D1 (de) | 1998-05-26 | 2008-06-19 | St Microelectronics Srl | MOS-Technologie-Leistungsanordnung mit hoher Integrationsdichte |
| US6312997B1 (en) | 1998-08-12 | 2001-11-06 | Micron Technology, Inc. | Low voltage high performance semiconductor devices and methods |
| GB9817745D0 (en) * | 1998-08-15 | 1998-10-14 | Philips Electronics Nv | Manufacture of electronic devices comprising thin-film circuit elements |
| US5943576A (en) | 1998-09-01 | 1999-08-24 | National Semiconductor Corporation | Angled implant to build MOS transistors in contact holes |
| EP1009036B1 (en) * | 1998-12-09 | 2007-09-19 | STMicroelectronics S.r.l. | High-voltage MOS-gated power device, and related manufacturing process |
| US6211018B1 (en) * | 1999-08-14 | 2001-04-03 | Electronics And Telecommunications Research Institute | Method for fabricating high density trench gate type power device |
| EP1187220A3 (en) * | 2000-09-11 | 2007-10-10 | Kabushiki Kaisha Toshiba | MOS field effect transistor with reduced on-resistance |
| US6509241B2 (en) | 2000-12-12 | 2003-01-21 | International Business Machines Corporation | Process for fabricating an MOS device having highly-localized halo regions |
| US6882053B1 (en) * | 2001-12-28 | 2005-04-19 | Micrel, Inc. | Buried power buss utilized as a ground strap for high current, high power semiconductor devices and a method for providing the same |
| US6894393B1 (en) | 2001-12-28 | 2005-05-17 | Micrel, Inc. | Buried power bus utilized as a sinker for high current, high power semiconductor devices and a method for providing the same |
| US7183193B2 (en) * | 2001-12-28 | 2007-02-27 | Micrel, Inc. | Integrated device technology using a buried power buss for major device and circuit advantages |
| EP2259327B1 (en) * | 2002-11-14 | 2014-04-02 | STMicroelectronics Srl | Insulated gate power semiconductor device with Schottky diode and manufacturing method thereof |
| US6864145B2 (en) * | 2003-06-30 | 2005-03-08 | Intel Corporation | Method of fabricating a robust gate dielectric using a replacement gate flow |
| KR100538101B1 (ko) * | 2004-07-07 | 2005-12-21 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| KR100687108B1 (ko) * | 2005-05-31 | 2007-02-27 | 라이톤 세미컨덕터 코퍼레이션 | 기생 바이폴라 트랜지스터의 턴온을 억제할 수 있는 고전력반도체 소자 |
| US6965146B1 (en) * | 2004-11-29 | 2005-11-15 | Silicon-Based Technology Corp. | Self-aligned planar DMOS transistor structure and its manufacturing methods |
| EP1742271A1 (en) * | 2005-07-08 | 2007-01-10 | STMicroelectronics S.r.l. | Power field effect transistor and manufacturing method thereof |
| KR100760010B1 (ko) | 2006-09-04 | 2007-09-19 | 주식회사 파워디바이스 | 시간에 따른 전압의 변화율 특성을 향상시킨 전력 반도체소자 |
| JP4956351B2 (ja) * | 2007-09-28 | 2012-06-20 | オンセミコンダクター・トレーディング・リミテッド | Ｄｍｏｓトランジスタの製造方法 |
| EP2242107A4 (en) * | 2008-02-06 | 2012-04-25 | Rohm Co Ltd | SEMICONDUCTOR COMPONENT |
| US9087774B2 (en) * | 2013-09-26 | 2015-07-21 | Monolithic Power Systems, Inc. | LDMOS device with short channel and associated fabrication method |
| DE102016114389B3 (de) * | 2016-08-03 | 2017-11-23 | Infineon Technologies Austria Ag | Halbleitervorrichtung mit Driftzone und rückseitigem Emitter und Verfahren zur Herstellung |
| JP6877166B2 (ja) * | 2017-02-10 | 2021-05-26 | ユナイテッド・セミコンダクター・ジャパン株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3461360A (en) * | 1965-06-30 | 1969-08-12 | Ibm | Semiconductor devices with cup-shaped regions |
| US4001860A (en) * | 1973-11-12 | 1977-01-04 | Signetics Corporation | Double diffused metal oxide semiconductor structure with isolated source and drain and method |
| US3909320A (en) * | 1973-12-26 | 1975-09-30 | Signetics Corp | Method for forming MOS structure using double diffusion |
| JPS5185381A (ja) * | 1975-01-24 | 1976-07-26 | Hitachi Ltd | |
| DE2703877C2 (de) * | 1977-01-31 | 1982-06-03 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | MIS-Transistor von kurzer Kanallänge und Verfahren zu seiner Herstellung |
| US4593302B1 (en) * | 1980-08-18 | 1998-02-03 | Int Rectifier Corp | Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide |
| US4680853A (en) * | 1980-08-18 | 1987-07-21 | International Rectifier Corporation | Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide |
| US4417385A (en) * | 1982-08-09 | 1983-11-29 | General Electric Company | Processes for manufacturing insulated-gate semiconductor devices with integral shorts |
| JP2585505B2 (ja) * | 1984-09-29 | 1997-02-26 | 株式会社東芝 | 導電変調型ｍｏｓｆｅｔ |
| JPS6251216A (ja) * | 1985-08-30 | 1987-03-05 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62283669A (ja) * | 1986-06-02 | 1987-12-09 | Toshiba Corp | 導電変調型ｍｏｓｆｅｔ |
| US4716126A (en) * | 1986-06-05 | 1987-12-29 | Siliconix Incorporated | Fabrication of double diffused metal oxide semiconductor transistor |
| EP0255970B1 (en) * | 1986-08-08 | 1993-12-15 | Philips Electronics Uk Limited | A method of manufacturing an insulated gate field effect transistor |
| JP2677987B2 (ja) * | 1986-10-13 | 1997-11-17 | 松下電器産業株式会社 | 半導体集積回路装置の製造方法 |
| JP2706460B2 (ja) * | 1988-03-14 | 1998-01-28 | 富士通株式会社 | イオン注入方法 |
| JPH0783125B2 (ja) * | 1989-06-12 | 1995-09-06 | 株式会社日立製作所 | 半導体装置 |
| US5119153A (en) * | 1989-09-05 | 1992-06-02 | General Electric Company | Small cell low contact resistance rugged power field effect devices and method of fabrication |
| JPH0396282A (ja) * | 1989-09-08 | 1991-04-22 | Fuji Electric Co Ltd | 絶縁ゲート型半導体装置 |
| US4931408A (en) * | 1989-10-13 | 1990-06-05 | Siliconix Incorporated | Method of fabricating a short-channel low voltage DMOS transistor |
| JPH03241747A (ja) * | 1990-02-20 | 1991-10-28 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
| JPH0462849A (ja) * | 1990-06-25 | 1992-02-27 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH0465132A (ja) * | 1990-07-05 | 1992-03-02 | Oki Electric Ind Co Ltd | 二重拡散型ｍｏｓ ｆｅｔの製造方法 |
| EP0481153B1 (en) * | 1990-10-16 | 1997-02-12 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | Process for the accomplishment of power MOS transistors with vertical current flow |
| JPH06104445A (ja) * | 1992-08-04 | 1994-04-15 | Siliconix Inc | 電力用ｍｏｓトランジスタ及びその製造方法 |
| JP2984478B2 (ja) * | 1992-08-15 | 1999-11-29 | 株式会社東芝 | 伝導度変調型半導体装置及びその製造方法 |
| FR2698486B1 (fr) * | 1992-11-24 | 1995-03-10 | Sgs Thomson Microelectronics | Structure de protection contre les surtensions directes pour composant semiconducteur vertical. |
| JPH06151737A (ja) * | 1992-10-30 | 1994-05-31 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5378641A (en) * | 1993-02-22 | 1995-01-03 | Micron Semiconductor, Inc. | Electrically conductive substrate interconnect continuity region and method of forming same with an angled implant |
| JP3050717B2 (ja) * | 1993-03-24 | 2000-06-12 | シャープ株式会社 | 半導体装置の製造方法 |
| US5459085A (en) * | 1994-05-13 | 1995-10-17 | Lsi Logic Corporation | Gate array layout to accommodate multi angle ion implantation |
-
1994
- 1994-07-04 DE DE69429915T patent/DE69429915D1/de not_active Expired - Lifetime
- 1994-07-04 EP EP94830331A patent/EP0696054B1/en not_active Expired - Lifetime
-
1995
- 1995-06-30 US US08/498,008 patent/US5670392A/en not_active Expired - Lifetime
- 1995-07-04 JP JP7168693A patent/JP3032138B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-06 US US08/811,363 patent/US6369425B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0897168A (ja) | 1996-04-12 |
| EP0696054A1 (en) | 1996-02-07 |
| DE69429915D1 (de) | 2002-03-28 |
| EP0696054B1 (en) | 2002-02-20 |
| US6369425B1 (en) | 2002-04-09 |
| US5670392A (en) | 1997-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3032138B2 (ja) | 高密度ｍｏｓ型電力装置の製造方法およびこの方法により製造された高密度ｍｏｓ型電力装置 | |
| EP0094891B1 (en) | Method of fabricating a vertical power mosfet structure | |
| US6297104B1 (en) | Methods to produce asymmetric MOSFET devices | |
| JP2618615B2 (ja) | Ｍｏｓ型電力装置の製造方法 | |
| US6498071B2 (en) | Manufacture of trench-gate semiconductor devices | |
| JP4388017B2 (ja) | 注入されたドレインドリフト領域および厚い底部酸化物を有するトレンチｍｉｓ装置およびそれを製造するためのプロセス | |
| US4922315A (en) | Control gate lateral silicon-on-insulator bipolar transistor | |
| JP2002520851A (ja) | 電力用半導体装置の製造方法 | |
| US20030057478A1 (en) | Mos-gated power semiconductor device | |
| KR950002274B1 (ko) | 샐로우 접합을 갖는 mos vlsi장치 및 그 제조방법 | |
| JP4030139B2 (ja) | 電力半導体装置及びその製造方法 | |
| JPH0878672A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| US5817546A (en) | Process of making a MOS-technology power device | |
| US4507846A (en) | Method for making complementary MOS semiconductor devices | |
| US4001048A (en) | Method of making metal oxide semiconductor structures using ion implantation | |
| JPH0817848A (ja) | Ｍｏｓ型電力装置の製造方法 | |
| EP0308612A2 (en) | Field effect transistor and manufacturing method thereof | |
| JP3971838B2 (ja) | Ｍｏｓゲート半導体装置の製造方法 | |
| JP2001298187A (ja) | 高電圧トランジスタの製造方法 | |
| JP2765132B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPS6126264A (ja) | 半導体装置の製造方法 | |
| JPS625344B2 (ja) | ||
| JP2511010B2 (ja) | 縦型ｍｏｓトランジスタの製造方法 | |
| RU2102818C1 (ru) | Полевой транзистор с p-n переходом и способ его изготовления | |
| KR910009742B1 (ko) | 고전압 반도체 장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |