JP2706460B2 - イオン注入方法 - Google Patents

イオン注入方法

Info

Publication number
JP2706460B2
JP2706460B2 JP63060127A JP6012788A JP2706460B2 JP 2706460 B2 JP2706460 B2 JP 2706460B2 JP 63060127 A JP63060127 A JP 63060127A JP 6012788 A JP6012788 A JP 6012788A JP 2706460 B2 JP2706460 B2 JP 2706460B2
Authority
JP
Japan
Prior art keywords
ions
implantation
impurity
ion implantation
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63060127A
Other languages
English (en)
Other versions
JPH01233759A (ja
Inventor
治久 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63060127A priority Critical patent/JP2706460B2/ja
Priority to US07/321,201 priority patent/US4889820A/en
Priority to EP89400710A priority patent/EP0333583B1/en
Priority to KR1019890003135A priority patent/KR930000612B1/ko
Priority to DE89400710T priority patent/DE68907507T2/de
Publication of JPH01233759A publication Critical patent/JPH01233759A/ja
Application granted granted Critical
Publication of JP2706460B2 publication Critical patent/JP2706460B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/38—Doping programmed, e.g. mask ROM
    • H10B20/383—Channel doping programmed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 〔概要〕 イオン注入方法，特にROM等の情報書込に用いるMeVオ
ーダの高エネルギのイオン注入方法に関し， ROMの書込に際して，隣接セルへの影響をなくするた
めに任意のイオンの使用を可能とし，製品納期の短縮，
セルの集積度の向上を目的とし， ROMの情報書込時における，トランジスタのしきい値
電圧制御のためのイオン注入方法であって，注入マスク
の開口より半導体基板に，一導電型不純物のイオンを注
入する第１の工程と，反対導電型不純物のイオンを，第
１の工程に比し半導体基板の法線に対しより大きな注入
角度で，低いドーズ量で，略同じ深さに注入する第２の
工程とを有し，第２の工程の注入方向において，第１の
工程の注入不純物の横方向拡がりの裾を第２の工程の注
入不純物で導電型を補償するように構成する。
〔産業上の利用分野〕 本発明はイオン注入方法，特にROM等の情報書込に用
いるMeVオーダの高エネルギのイオン注入方法に関す
る。
ROMのセルはMOSトランジスタや抵抗等からなり，イオ
ン注入によりそれぞれしきい値電圧や抵抗値等を変化さ
せて書き込んでいる。
ROMは受注後用途に応じた情報を製造工程中に書き込
む必要上，受注より出荷までの期間（ターンアラウンド
タイム）の短縮化の要求より，書込はできるだけ後工程
で行われることが望ましい。
最近,MeVオーダの高エネルギのイオン注入が実用化さ
れることになり，後工程で形成される絶縁膜や金属膜を
通してイオン注入が行えるようになり，前記ターンアラ
ウンドタイムが大幅に短縮されるようになった。
又，書込情報量の増大化に伴い集積度の向上も進めら
れている。
以下ここでの説明は,MOSトランジスタのしきい値電圧
制御による書込を例にとるが，その他のイオン注入を用
いた書込にも応用できる。
〔従来の技術〕
従来例1: 200KeV程度以下の注入を用いる方法であるがこの場合
はイオンの注入深さに限度（Si中で,B+でほぼ0.5μｍ以
下,P+でほぼ0.2μｍ以下）があるため,MOSトランジスタ
の製造工程中に，即ちゲート電極形成前か，形成直後に
注入しなければならず，書込後製品完成までのターンア
ラウンドタイムが長くなるという欠点がある（後記の特
願昭62−134340号明細書参照）。
従来例2: 最近，実用化されるようになった高エネルギ（0.4〜3
MeV）の注入装置を用いる方法で，ゲート電極のみなら
ず，後工程で形成される絶縁膜，金属膜を通しての注入
が可能となった。
これにより，ターンアラウンドタイムの短縮が可能と
なったが，イオンの飛程が大きくなった分だけイオンの
横方向拡がりも大きくなり，セルの集積度向上に伴い，
或るセルへの書込が隣接セルへ影響を与えてしまうとい
う問題が生じた。
注入イオンは横方向に，例えば厚さ1.5μｍ程度のSiO
2膜又はSi膜を通しての注入では，注入領域濃度の1/10
になる点でも10分の数μｍ程度拡がってしまう。
従来例3: この新たに生じた問題に対し，本発明者は先に特願昭
62−134340号明細書において，高エネルギ注入を行う
際，書込と同一マスクの開口から横方向拡がりが書込イ
オンより大きな反対導電型不純物のイオン（補償イオ
ン）を低ドーズで注入し，横拡がりの裾野で導電型を補
償するようにした注入方法を提起した。
この方法によると，セルの集積度向上には効果があっ
たが，書込イオンに対し上記条件を充たすイオンが存在
する場合に限定されるという問題点があった。
〔発明が解決しようとする課題〕
従来例３の欠点を除去するために任意の補償イオンを
使用できるようにすることが必要である。
本発明は,ROMの書込に際してセル構成の設計に応じて
任意のイオンの使用を可能とし，ターンアラウンドタイ
ムの減少，セルの集積度の向上を目的とする。
〔課題を解決するための手段〕
上記課題の解決は,ROMの情報書込時における，トラン
ジスタのしきい値電圧制御のためのイオン注入方法であ
って，注入マスクの開口より半導体基板に，一導電型不
純物のイオンを注入する第１の工程と，反対導電型不純
物のイオンを，第１の工程に比し半導体基板の法線に対
しより大きな注入角度で，低いドーズ量で，略同じ深さ
に注入する第２の工程とを有し，第２の工程の注入方向
において，第１の工程の注入不純物の横方向拡がりの裾
を第２の工程の注入不純物で導電型を補償するようにし
たイオン注入方法により達成される。
〔作用〕
本発明は，従来例３と同様に書込イオンとは反対導電
型の補償イオンの横方向拡がりで，書込イオンの横方向
拡がりの裾を補償することにより隣接セルへの影響をな
くするものであるが，その際補償イオンは隣接セルの方
向に向かう斜めイオン注入を少なくとも１回以上行って
導入することにより，任意のイオンを補償イオンとして
用いることができるようにしたものである。
即ち，補償イオンの斜め注入により，書込イオンに対
して横方向拡がりΔRxが小さなイオンでも，書込イオン
の横方向拡がりの裾を補償することができる。
なお，この場合反対導電型の補償イオンの分布の裾が
隣接セルまで届いてしまうこともあり得るが，しきい値
電圧シフトの向きが書込イオンの場合と逆向きであるた
めデバイス機能上問題とならない。
また，この隣接セルにも書込を行う場合も，隣接のセ
ルよりの到達イオンは注入イオンに比し微小量であるた
め，これも問題とならない。
〔実施例〕
第１図は本発明の実施例を説明するROMセルの断面図
である。
図において,1はｐ型Si基板,1A,1Bはセルトランジスタ
のn+型のソースドレイン領域,2はゲート絶縁層で厚さ20
0ÅのSiO2膜,3はセルトランジスタのゲート電極で厚さ4
000ÅのポリSi膜,4は層間絶縁層で厚さ5000Åの燐珪酸
ガラス（PSG）膜,5はカバー絶縁層で厚さ6000ÅのPSG膜
である。図のように，ゲート長Ｌ＝0.8μｍのセルトラ
ンジスタがセル間隔Ｄ＝0.8μｍで配列されている。
基板表面に，書込用注入マスクとして幅0.8μｍの開
口を持つ厚さ3000Åのタングステン（Ｍ）膜6,厚さ5000
Åのレジスト膜７を形成する。
この際，マスク開口とセルパターンとの位置ずれΔＬ
を見込まねばならず，一例として図はΔＬ＝0.3μｍの
場合を示している。
書込は，マスクの開口より厚さ合計1.5μｍの上記の
積層膜を通して書込イオンを基板（ゲート下のチャネル
形成領域）に注入してセルトランジスタのしきい値制御
により行う。
書込イオンとして，燐イオン（P+）をエネルギ1.5Me
V,ドーズ量1.2E13cm-2,注入角θ＝０゜で打ち込む。
補償イオンとして，硼素イオン（B+）をエネルギ0.75
MeV、ドーズ量2.5E12cm-2,注入角θ＝10゜で打ち込む。
イオン注入後の活性化アニールは窒素中で通常600℃
以下，典型例として600℃で30分行う。
第２図は従来例と対比して実施例の横方向の不純物分
布を示す図である。
図の縦軸はキャリア濃度（常温では,n型不純物濃度と
ｐ型不純物濃度の差の絶対値に略等しい），横軸は横方
向の距離である。
従来例（１）は，書込イオンP+をエネルギ1.5MeV,ド
ーズ量1.3E13cm-2,注入角θ＝０゜で打ち込むだけの場
合で，横方向拡がりは〜0.7μｍとなって隣接セルの一
部にもP+の分布の裾がかかり，しきい値電圧をデプレッ
ション側にシフトしてしまう様子が分かる。
これに対して実施例（２）では，書込セル内では濃度
は殆ど変わらず，一方隣接セル方向への燐の分布の裾拡
がりは斜め注入の硼素の分布（点線Ｂ）により,0.2μｍ
にまで抑えられ，隣接セルには届いていないことが分か
る。
〔発明の効果〕
以上説明したように本発明によれば，微細ROMの書込
に際して，任意の書込イオンに対して任意の補償イオン
の使用を可能として隣接セルへの影響をなくし，ターン
アラウンドタイムの減少，セルの集積度の向上が可能と
なる。
【図面の簡単な説明】
第１図は本発明の実施例を説明するROMセルの断面図， 第２図は従来例と対比して実施例の横方向の不純物分布
を示す図である。 図において， １はｐ型Si基板， 1A,1Bはソースドレイン領域， ２はゲート絶縁層でSiO2膜， ３はゲート電極でポリSi膜， ４は層間絶縁層でPSG膜， ５はカバー絶縁層でPSG膜， ６は注入マスクでＷ膜， ７は注入マスクでレジスト膜 である。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】ROMの情報書込時における，トランジスタ
    のしきい値電圧制御のためのイオン注入方法であって， 注入マスクの開口より半導体基板に， 一導電型不純物のイオンを注入する第１の工程と， 反対導電型不純物のイオンを，前記第１の工程に比し前
    記半導体基板の法線に対しより大きな注入角度で，低い
    ドーズ量で，略同じ深さに注入する第２の工程とを有
    し， 前記第２の工程の注入方向において，前記第１の工程の
    注入不純物の横方向拡がりの裾を前記第２の工程の注入
    不純物で導電型を補償するようにしたことを特徴とする
    イオン注入方法。
JP63060127A 1988-03-14 1988-03-14 イオン注入方法 Expired - Fee Related JP2706460B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63060127A JP2706460B2 (ja) 1988-03-14 1988-03-14 イオン注入方法
US07/321,201 US4889820A (en) 1988-03-14 1989-03-09 Method of producing a semiconductor device
EP89400710A EP0333583B1 (en) 1988-03-14 1989-03-14 Method of producing a semiconductor device
KR1019890003135A KR930000612B1 (ko) 1988-03-14 1989-03-14 반도체장치 제조방법
DE89400710T DE68907507T2 (de) 1988-03-14 1989-03-14 Verfahren zur Herstellung einer Halbleitervorrichtung.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63060127A JP2706460B2 (ja) 1988-03-14 1988-03-14 イオン注入方法

Publications (2)

Publication Number Publication Date
JPH01233759A JPH01233759A (ja) 1989-09-19
JP2706460B2 true JP2706460B2 (ja) 1998-01-28

Family

ID=13133157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63060127A Expired - Fee Related JP2706460B2 (ja) 1988-03-14 1988-03-14 イオン注入方法

Country Status (5)

Country Link
US (1) US4889820A (ja)
EP (1) EP0333583B1 (ja)
JP (1) JP2706460B2 (ja)
KR (1) KR930000612B1 (ja)
DE (1) DE68907507T2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783122B2 (ja) * 1988-12-01 1995-09-06 富士電機株式会社 半導体装置の製造方法
US5270226A (en) * 1989-04-03 1993-12-14 Matsushita Electric Industrial Co., Ltd. Manufacturing method for LDDFETS using oblique ion implantion technique
KR940010930B1 (ko) * 1990-03-13 1994-11-19 가부시키가이샤 도시바 반도체장치의 제조방법
JPH0487370A (ja) * 1990-07-30 1992-03-19 Sharp Corp 半導体装置の製造方法
US5155369A (en) * 1990-09-28 1992-10-13 Applied Materials, Inc. Multiple angle implants for shallow implant
US5268317A (en) * 1991-11-12 1993-12-07 Siemens Aktiengesellschaft Method of forming shallow junctions in field effect transistors
US5648288A (en) * 1992-03-20 1997-07-15 Siliconix Incorporated Threshold adjustment in field effect semiconductor devices
JP3202784B2 (ja) * 1992-04-13 2001-08-27 三菱電機株式会社 マスクｒｏｍ半導体装置およびその製造方法
JPH06169089A (ja) * 1992-05-07 1994-06-14 Nec Corp 縦型ｍｏｓｆｅｔの製造方法
JP3181695B2 (ja) * 1992-07-08 2001-07-03 ローム株式会社 Ｓｏｉ基板を用いた半導体装置の製造方法
US5559044A (en) * 1992-09-21 1996-09-24 Siliconix Incorporated BiCDMOS process technology
US5736420A (en) * 1993-08-20 1998-04-07 National Semiconductor Corporation Process for fabricating read only memories, with programming step performed midway through the fabrication process
EP0696054B1 (en) 1994-07-04 2002-02-20 STMicroelectronics S.r.l. Process for the manufacturing of high-density MOS-technology power devices
FR2730345B1 (fr) * 1995-02-03 1997-04-04 Matra Mhs Procede de fabrication d'une memoire morte en technologie mos, et memoire ainsi obtenue
KR0147627B1 (ko) * 1995-04-11 1998-11-02 김광호 낸드형 불휘발성 기억장치
JP3419606B2 (ja) * 1995-09-14 2003-06-23 富士通株式会社 半導体装置とその製造方法
US5851886A (en) * 1995-10-23 1998-12-22 Advanced Micro Devices, Inc. Method of large angle tilt implant of channel region
US6027978A (en) * 1997-01-28 2000-02-22 Advanced Micro Devices, Inc. Method of making an IGFET with a non-uniform lateral doping profile in the channel region
JP3185862B2 (ja) 1997-09-10 2001-07-11 日本電気株式会社 マスク型半導体装置の製造方法
DE19815873A1 (de) * 1998-04-08 1999-10-14 Siemens Ag Verfahren zur Herstellung einer Halbleiter-Speichervorrichtung
US6074920A (en) * 1998-08-26 2000-06-13 Texas Instruments Incorporated Self-aligned implant under transistor gate
US6632728B2 (en) 2001-07-16 2003-10-14 Agere Systems Inc. Increasing the electrical activation of ion-implanted dopants
US6764909B2 (en) * 2002-01-14 2004-07-20 Texas Instruments Incorporated Structure and method of MOS transistor having increased substrate resistance
US20120137971A1 (en) * 2010-12-03 2012-06-07 Vanrian Semiconductor Equipment Associates, Inc. Hydrophobic property alteration using ion implantation
CN112735949B (zh) * 2019-10-29 2023-06-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112018038B (zh) * 2020-10-27 2021-02-19 晶芯成(北京)科技有限公司 一种半导体器件的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56126970A (en) * 1980-03-11 1981-10-05 Nippon Telegr & Teleph Corp <Ntt> Mos field effect transistor and manufacture thereof
JPS63278328A (ja) * 1987-05-11 1988-11-16 Matsushita Electronics Corp 半導体容量素子の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615875A (en) * 1968-09-30 1971-10-26 Hitachi Ltd Method for fabricating semiconductor devices by ion implantation
DE2802838A1 (de) * 1978-01-23 1979-08-16 Siemens Ag Mis-feldeffekttransistor mit kurzer kanallaenge
JPS5939906B2 (ja) * 1978-05-04 1984-09-27 超エル・エス・アイ技術研究組合 半導体装置の製造方法
GB2056168A (en) * 1979-08-01 1981-03-11 Gen Instrument Corp Method of fabricating P-N junction with high breakdown voltage
US4417385A (en) * 1982-08-09 1983-11-29 General Electric Company Processes for manufacturing insulated-gate semiconductor devices with integral shorts
JPS59100574A (ja) * 1982-11-30 1984-06-09 Sumitomo Electric Ind Ltd シヨツトキゲ−ト電界効果トランジスタとその製造方法
JPS61214457A (ja) * 1985-03-19 1986-09-24 Toshiba Corp 半導体装置およびその製造方法
JPS61292358A (ja) * 1985-06-19 1986-12-23 Fujitsu Ltd Ｍｉｓ型電界効果トランジスタの製造方法
JPH0821555B2 (ja) * 1987-05-28 1996-03-04 富士通株式会社 イオン注入方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56126970A (en) * 1980-03-11 1981-10-05 Nippon Telegr & Teleph Corp <Ntt> Mos field effect transistor and manufacture thereof
JPS63278328A (ja) * 1987-05-11 1988-11-16 Matsushita Electronics Corp 半導体容量素子の製造方法

Also Published As

Publication number Publication date
KR890015368A (ko) 1989-10-30
EP0333583A3 (en) 1990-01-17
US4889820A (en) 1989-12-26
EP0333583B1 (en) 1993-07-14
EP0333583A2 (en) 1989-09-20
JPH01233759A (ja) 1989-09-19
DE68907507D1 (de) 1993-08-19
DE68907507T2 (de) 1993-10-21
KR930000612B1 (ko) 1993-01-25

Similar Documents

Publication Publication Date Title
JP2706460B2 (ja) イオン注入方法
US4835740A (en) Floating gate type semiconductor memory device
KR950002276B1 (ko) 고도로 집적된 회로의 제조공정
US4591890A (en) Radiation hard MOS devices and methods for the manufacture thereof
US5242850A (en) Method of manufacturing a semiconductor memory device having reduced parasitically doped layers
US4307411A (en) Nonvolatile semiconductor memory device and method of its manufacture
US6635920B2 (en) Non-volatile semiconductor memory device and manufacturing method thereof
JPH02191341A (ja) Ｍｏｓ形電界効果トランジスタの製造方法
JPH061786B2 (ja) 薄膜トランジスタの製造方法
JPS63107069A (ja) フローティングゲート型メモリデバイスおよび不揮発性メモリセルの製造方法
US5691564A (en) Semiconductor device with high speed operation and high integration
KR100513445B1 (ko) 반도체 장치의 제조방법
JPS62104172A (ja) 半導体装置の製造方法
JP2000216108A (ja) 半導体装置の製造方法
US6927151B2 (en) Method of manufacturing semiconductor device
JP2595058B2 (ja) 不揮発性半導体記憶装置の製造方法
JPH0552069B2 (ja)
JPH0642547B2 (ja) 不揮発性半導体メモリおよびその製造方法
US4889817A (en) Method of manufacturing schottky gate field transistor by ion implantation method
JPS62265765A (ja) 半導体装置の製造方法
KR100272159B1 (ko) 대칭적 이온 주입 방법
JP2880885B2 (ja) 半導体集積回路装置及びその製造方法
JPS6010780A (ja) 半導体装置の製造方法
JP2860483B2 (ja) 半導体装置の製造方法
JPH06268178A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees