JPH061786B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH061786B2 JPH061786B2 JP2048384A JP2048384A JPH061786B2 JP H061786 B2 JPH061786 B2 JP H061786B2 JP 2048384 A JP2048384 A JP 2048384A JP 2048384 A JP2048384 A JP 2048384A JP H061786 B2 JPH061786 B2 JP H061786B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- hydrogen
- present
- silicon thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052739 hydrogen Inorganic materials 0.000 claims description 22
- 239000001257 hydrogen Substances 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 239000010408 film Substances 0.000 claims description 18
- -1 hydrogen ions Chemical class 0.000 claims description 8
- 238000000034 method Methods 0.000 description 23
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 12
- 239000013078 crystal Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 本発明は優れた特性を有する薄膜トランジスタの製造方
法に関する。
法に関する。
近年、絶縁基板上に薄膜トランジスタを形成する技術の
研究が活発に行なわれている。この技術は、安価な透明
絶縁基板を用いて高品質の薄形ディスプレイを実現する
アクティブマトリックスパネル、あるいは通常の半導体
集積回路上にトランジスタなどの能動素子を形成する三
次元集積回路、あるいは安価で高性能なイメージセン
サ、あるいは高密度のメモリーなど、数多くの応用が期
待されるものである。
研究が活発に行なわれている。この技術は、安価な透明
絶縁基板を用いて高品質の薄形ディスプレイを実現する
アクティブマトリックスパネル、あるいは通常の半導体
集積回路上にトランジスタなどの能動素子を形成する三
次元集積回路、あるいは安価で高性能なイメージセン
サ、あるいは高密度のメモリーなど、数多くの応用が期
待されるものである。
このような応用においては、すべて、基本となる薄膜ト
ランジスタの特性の良否が実現の鍵を握っている。薄膜
トランジスタの特性を著しく改善する方法としては、チ
ャネル領域となるシリコン薄膜中に水素を導入する方法
が知られている。これは、一般にシリコン薄膜は多結晶
状態あるいは非晶質状態であるため、膜中に数多くの結
晶欠陥を有しており、この結晶欠陥を一価の水素原子で
埋めることによって特性を改善するものである。水素の
導入方法としては、２００〜３００℃の温度下で水素を
プラズマ状態に活性化してシリコン薄膜中に拡散させる
プラズマ法が一般的である。しかしこの方法は、温度を
上昇させるためにデバイスや材料の特性が変化したり、
処理能力が低い、制御性・再現性に欠けるなどの欠点を
有している。このため、プラズマ法に代わって、水素を
イオン化させ電界で加速してシリコン薄膜中に導入する
イオン注入法が検討されている。しかし、水素原子は最
も軽い元素なので、１μｍ以下の膜厚のシリコン薄膜中
に水素を導入するためにはイオンの加速エネルギーを２
０ＫｅＶ以下に下げなくてはならない。このため、ビー
ム電流が低下したり、ビーム電流が不安定になるという
欠点を有している。ビーム電流が低下すると、注入に要
する時間が長くなり処理能力が低下し、またビーム電流
が不安定になると、制御性・再現性が低下するという事
態が発生する。
ランジスタの特性の良否が実現の鍵を握っている。薄膜
トランジスタの特性を著しく改善する方法としては、チ
ャネル領域となるシリコン薄膜中に水素を導入する方法
が知られている。これは、一般にシリコン薄膜は多結晶
状態あるいは非晶質状態であるため、膜中に数多くの結
晶欠陥を有しており、この結晶欠陥を一価の水素原子で
埋めることによって特性を改善するものである。水素の
導入方法としては、２００〜３００℃の温度下で水素を
プラズマ状態に活性化してシリコン薄膜中に拡散させる
プラズマ法が一般的である。しかしこの方法は、温度を
上昇させるためにデバイスや材料の特性が変化したり、
処理能力が低い、制御性・再現性に欠けるなどの欠点を
有している。このため、プラズマ法に代わって、水素を
イオン化させ電界で加速してシリコン薄膜中に導入する
イオン注入法が検討されている。しかし、水素原子は最
も軽い元素なので、１μｍ以下の膜厚のシリコン薄膜中
に水素を導入するためにはイオンの加速エネルギーを２
０ＫｅＶ以下に下げなくてはならない。このため、ビー
ム電流が低下したり、ビーム電流が不安定になるという
欠点を有している。ビーム電流が低下すると、注入に要
する時間が長くなり処理能力が低下し、またビーム電流
が不安定になると、制御性・再現性が低下するという事
態が発生する。
本発明はこのような欠点を除去するものであり、その目
的とするところは、シリコン薄膜中に水素を、高い処理
能力のもとで、制御性・再現性良く導入し、優れた特性
を実現する薄膜トランジスタの製造方法を提供すること
にある。
的とするところは、シリコン薄膜中に水素を、高い処理
能力のもとで、制御性・再現性良く導入し、優れた特性
を実現する薄膜トランジスタの製造方法を提供すること
にある。
この目的を達成するために、本発明は、ゲート電極及び
ゲート絶縁膜を介して水素イオンをシリコン薄膜中に注
入する薄膜トランジスタの製造方法を提供するものであ
る。
ゲート絶縁膜を介して水素イオンをシリコン薄膜中に注
入する薄膜トランジスタの製造方法を提供するものであ
る。
以下、実施例に基づいて本発明を詳しく説明する。な
お、以下の説明では、Ｎチャネル型薄膜トランジスタに
限定するが、本発明がＰチャネル型薄膜トランジスタに
ついても同様に適用されることは明らかである。
お、以下の説明では、Ｎチャネル型薄膜トランジスタに
限定するが、本発明がＰチャネル型薄膜トランジスタに
ついても同様に適用されることは明らかである。
第１図は本発明による薄膜トランジスタの製造方法を示
す図面である。まず第１図（ａ）のように、絶縁性基板
１０１上に、多結晶シリコン・非晶質シリコンなどのシ
リコン薄膜１０２を堆積させ、所望のパターン形成を行
なった後、熱酸化法・気相成長法などによりゲート絶縁
膜１０３を形成する。次に第１図（ｂ）のように、ゲー
ト電極１０４を形成した後、リンあるいはヒ素などドナ
ーとなり得る５価の不純物イオン１０５をシリコン薄膜
中に注入し、ソース領域１０６及びドレイン領域１０７
を形成する。さらに第１図（ｃ）のように、水素イオン
１０８をゲート電極１０４及びゲート絶縁膜１０３を介
してシリコン薄膜１０２中に注入する。装置は通常の半
導体プロセスで使用されるイオン注入装置を用いること
ができる。この時の条件としては、例えば、イオン種と
して2H+ 2を用い、ビーム電流５００μＡ、加速電圧１１
０ＫｅＶ、ドーズ量１×１０15cm-2である。この条件の
下で注入に要する時間は６０秒であり、充分な処理能力
が得られる。最後に第１図（ｄ）のように、層間絶縁膜
１０９を堆積させた後、コンタクトホールを開口し、ソ
ース電極１１０及びドレイン電極１１１を形成して、薄
膜トランジスタは完成する。
す図面である。まず第１図（ａ）のように、絶縁性基板
１０１上に、多結晶シリコン・非晶質シリコンなどのシ
リコン薄膜１０２を堆積させ、所望のパターン形成を行
なった後、熱酸化法・気相成長法などによりゲート絶縁
膜１０３を形成する。次に第１図（ｂ）のように、ゲー
ト電極１０４を形成した後、リンあるいはヒ素などドナ
ーとなり得る５価の不純物イオン１０５をシリコン薄膜
中に注入し、ソース領域１０６及びドレイン領域１０７
を形成する。さらに第１図（ｃ）のように、水素イオン
１０８をゲート電極１０４及びゲート絶縁膜１０３を介
してシリコン薄膜１０２中に注入する。装置は通常の半
導体プロセスで使用されるイオン注入装置を用いること
ができる。この時の条件としては、例えば、イオン種と
して2H+ 2を用い、ビーム電流５００μＡ、加速電圧１１
０ＫｅＶ、ドーズ量１×１０15cm-2である。この条件の
下で注入に要する時間は６０秒であり、充分な処理能力
が得られる。最後に第１図（ｄ）のように、層間絶縁膜
１０９を堆積させた後、コンタクトホールを開口し、ソ
ース電極１１０及びドレイン電極１１１を形成して、薄
膜トランジスタは完成する。
第２図は、このように作製された薄膜トランジスタの特
性を示すグラフである。横軸はゲート電圧、縦軸はドレ
イン電流であり、ドレイン電圧ＶＤは５Ｖである。図
中、カーブ（Ａ）は水素イオンの注入を行なわない従来
の薄膜トランジスタの特性を、また、カーブ（Ｂ）は水
素イオンの注入を行なった本発明による薄膜トランジス
タの特性をそれぞれ示している。グラフから明らかなよ
うに、本発明により、薄膜トランジスタの特性は大幅に
改善されている。すなわち、ＯＦＦ時に流れる電流（Ｏ
ＦＦ電流）がほとんど変化することなく、ＯＮ時に流れ
る電流（ＯＮ電流）が著しく増加しており、この結果、
ＯＮ電流とＯＦＦ電流の比（ＯＮ／ＯＦＦ比）が大幅に
改善されている。これは、シリコン薄膜中に存在する結
晶欠陥を水素が補償した結果、等価的不純物濃度が低下
してスレショルド電圧が下がると共に、結晶欠陥による
キャリア散乱が減少してキャリア移動度が増加したため
である。
性を示すグラフである。横軸はゲート電圧、縦軸はドレ
イン電流であり、ドレイン電圧ＶＤは５Ｖである。図
中、カーブ（Ａ）は水素イオンの注入を行なわない従来
の薄膜トランジスタの特性を、また、カーブ（Ｂ）は水
素イオンの注入を行なった本発明による薄膜トランジス
タの特性をそれぞれ示している。グラフから明らかなよ
うに、本発明により、薄膜トランジスタの特性は大幅に
改善されている。すなわち、ＯＦＦ時に流れる電流（Ｏ
ＦＦ電流）がほとんど変化することなく、ＯＮ時に流れ
る電流（ＯＮ電流）が著しく増加しており、この結果、
ＯＮ電流とＯＦＦ電流の比（ＯＮ／ＯＦＦ比）が大幅に
改善されている。これは、シリコン薄膜中に存在する結
晶欠陥を水素が補償した結果、等価的不純物濃度が低下
してスレショルド電圧が下がると共に、結晶欠陥による
キャリア散乱が減少してキャリア移動度が増加したため
である。
第３図は本発明による薄膜トランジスタの特性の再現性
を示すグラフである。第３図（ａ）は本発明により作製
した薄膜トランジスタのデータであり、第３図（ｂ）は
ゲート電極及びゲート絶縁膜を介さずにシリコン薄膜へ
直接、水素イオンを注入して（加速電圧１５ＫｅＶ）作
製した従来の薄膜トランジスタのデータである。横軸は
ドレイン電圧５Ｖ、ゲート電圧２０Ｖにおけるドレイン
電流（ＯＮ電流）であり、縦軸は度数Ｎである。これら
のグラフから明らかなように、本発明によれば、薄膜ト
ランジスタの特性の再現性が著しく改善されている。こ
れは、水素イオンの注入が制御性良く行なわれているこ
とを示しており、この結果、常に安定したトランジスタ
特性を得ることができる。
を示すグラフである。第３図（ａ）は本発明により作製
した薄膜トランジスタのデータであり、第３図（ｂ）は
ゲート電極及びゲート絶縁膜を介さずにシリコン薄膜へ
直接、水素イオンを注入して（加速電圧１５ＫｅＶ）作
製した従来の薄膜トランジスタのデータである。横軸は
ドレイン電圧５Ｖ、ゲート電圧２０Ｖにおけるドレイン
電流（ＯＮ電流）であり、縦軸は度数Ｎである。これら
のグラフから明らかなように、本発明によれば、薄膜ト
ランジスタの特性の再現性が著しく改善されている。こ
れは、水素イオンの注入が制御性良く行なわれているこ
とを示しており、この結果、常に安定したトランジスタ
特性を得ることができる。
本発明は次のような効果を有している。
第１に、極めて優れた特性を有する薄膜トランジスタを
実現することができる。これは、前述の如く、シリコン
薄膜中の結晶欠陥を水素で補償することによるものであ
る。この結果、等価的な不純物濃度が低下してスレショ
ルド電圧が低下すると共に、結晶欠陥によるキャリア散
乱が減少してキャリア移動度が増大する。このため、薄
膜トランジスタのＯＮ電流を大幅に増大させることがで
きる。
実現することができる。これは、前述の如く、シリコン
薄膜中の結晶欠陥を水素で補償することによるものであ
る。この結果、等価的な不純物濃度が低下してスレショ
ルド電圧が低下すると共に、結晶欠陥によるキャリア散
乱が減少してキャリア移動度が増大する。このため、薄
膜トランジスタのＯＮ電流を大幅に増大させることがで
きる。
第２に、優れた特性を薄膜トランジスタを再現性良く、
また制御性良く実現できる。この様子は第３図に示した
通りである。これは、最も軽い元素である水素をシリコ
ン薄膜中に導入するためには、従来、加速電圧を２０Ｋ
ｅＶ以下という低い値に設定しなくてはならなかったの
に対して、本発明では、ゲート電極及びゲート絶縁膜を
介して水素をシリコン薄膜中に注入するため、加速電圧
を１１０ＫｅＶ程度の高い値に設定できることによる。
このため、ビーム電流が不安定になることなく、安定し
て水素を導入することができる。また、プラズマ法のよ
うに拡散律速でなく、精密な水素濃度の制御が可能であ
る。
また制御性良く実現できる。この様子は第３図に示した
通りである。これは、最も軽い元素である水素をシリコ
ン薄膜中に導入するためには、従来、加速電圧を２０Ｋ
ｅＶ以下という低い値に設定しなくてはならなかったの
に対して、本発明では、ゲート電極及びゲート絶縁膜を
介して水素をシリコン薄膜中に注入するため、加速電圧
を１１０ＫｅＶ程度の高い値に設定できることによる。
このため、ビーム電流が不安定になることなく、安定し
て水素を導入することができる。また、プラズマ法のよ
うに拡散律速でなく、精密な水素濃度の制御が可能であ
る。
第３に、処理能力に優れ安価である。これは、水素イオ
ンの注入時の加速電圧を高く設定できるため、必然的に
ビーム電流が増大することによる。したがって、前述の
如く基板１枚当り１分程度の処理時間で済むため、工程
コストが安価になる。また、プラズマ法と比較しても、
真空中での基板の昇温・降温が不要であるばかりでな
く、処理能力の高い既存の量産用イオン打ち込み装置が
そのまま使用できるためはるかに量産性に富み安価であ
る。
ンの注入時の加速電圧を高く設定できるため、必然的に
ビーム電流が増大することによる。したがって、前述の
如く基板１枚当り１分程度の処理時間で済むため、工程
コストが安価になる。また、プラズマ法と比較しても、
真空中での基板の昇温・降温が不要であるばかりでな
く、処理能力の高い既存の量産用イオン打ち込み装置が
そのまま使用できるためはるかに量産性に富み安価であ
る。
第４に、本発明は初期特性のみならず信頼性の高い薄膜
トランジスタを実現できる。これはゲート絶縁膜として
シリコン薄膜の熱酸化膜を用いることができることに起
因している。従来のように、シリコン薄膜へ直接、水素
を導入する方法では、その後のゲート絶縁膜形成工程で
熱酸化法を用いることができない。３００℃以上の温度
では水素がシリコン薄膜中から離脱してしまうからであ
る。一方、本発明ではゲート絶縁膜を形成した後で水素
イオンを注入するため、ゲート絶縁膜の形成に高温の熱
酸化法を用いることができる。周知の如く、薄膜トラン
ジスタなどのＭＯＳ型トランジスタでは、ゲート絶縁膜
の形成方法が、デバイスの初期特性のみならず信頼性の
良否を決定する最も大きい要因である。熱酸化法はシリ
コン薄膜上に単にゲート絶縁膜を堆積させる方法と異な
り、シリコン薄膜とゲート絶縁膜の界面を清浄に保ち、
かつ良質の絶縁膜を形成することが可能である。また、
熱酸化法を用いれば、ゲート絶縁膜形成中にシリコン薄
膜の最結晶化が進むため、結晶粒が大きく成長し、移動
度の大きい、すなわちＯＮ電流の多い薄膜トランジスタ
を形成することができる。したがって水素添加の効果を
相乗的に増大することができる。このように、熱酸化法
を適用することによって、よりＯＮ電流の多いトランジ
スタ特性を信頼性良く製造することができることは、本
発明の大きな特徴である。
トランジスタを実現できる。これはゲート絶縁膜として
シリコン薄膜の熱酸化膜を用いることができることに起
因している。従来のように、シリコン薄膜へ直接、水素
を導入する方法では、その後のゲート絶縁膜形成工程で
熱酸化法を用いることができない。３００℃以上の温度
では水素がシリコン薄膜中から離脱してしまうからであ
る。一方、本発明ではゲート絶縁膜を形成した後で水素
イオンを注入するため、ゲート絶縁膜の形成に高温の熱
酸化法を用いることができる。周知の如く、薄膜トラン
ジスタなどのＭＯＳ型トランジスタでは、ゲート絶縁膜
の形成方法が、デバイスの初期特性のみならず信頼性の
良否を決定する最も大きい要因である。熱酸化法はシリ
コン薄膜上に単にゲート絶縁膜を堆積させる方法と異な
り、シリコン薄膜とゲート絶縁膜の界面を清浄に保ち、
かつ良質の絶縁膜を形成することが可能である。また、
熱酸化法を用いれば、ゲート絶縁膜形成中にシリコン薄
膜の最結晶化が進むため、結晶粒が大きく成長し、移動
度の大きい、すなわちＯＮ電流の多い薄膜トランジスタ
を形成することができる。したがって水素添加の効果を
相乗的に増大することができる。このように、熱酸化法
を適用することによって、よりＯＮ電流の多いトランジ
スタ特性を信頼性良く製造することができることは、本
発明の大きな特徴である。
以上述べた如く、本発明は多くの優れた効果を有するも
のである。
のである。
第１図（ａ）〜（ｄ）は本発明による薄膜トランジスタ
の製造方法を示す図面である。 第２図は本発明により製造した薄膜トランジスタの特性
を示すグラフである。 第３図（ａ），（ｂ）は本発明により製造した薄膜トラ
ンジスタの特性の再現性を示すグラフである。
の製造方法を示す図面である。 第２図は本発明により製造した薄膜トランジスタの特性
を示すグラフである。 第３図（ａ），（ｂ）は本発明により製造した薄膜トラ
ンジスタの特性の再現性を示すグラフである。
Claims (1)
- 【請求項１】シリコン薄膜上にゲート絶縁膜を介してゲ
ート電極を有する薄膜トランジスタの製造方法におい
て、 該ゲート電極を形成した後に、該ゲート電極上から該シ
リコン薄膜中に水素イオンを注入することを特徴とする
薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2048384A JPH061786B2 (ja) | 1984-02-07 | 1984-02-07 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2048384A JPH061786B2 (ja) | 1984-02-07 | 1984-02-07 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60164363A JPS60164363A (ja) | 1985-08-27 |
| JPH061786B2 true JPH061786B2 (ja) | 1994-01-05 |
Family
ID=12028371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2048384A Expired - Lifetime JPH061786B2 (ja) | 1984-02-07 | 1984-02-07 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061786B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2802618B2 (ja) * | 1987-03-26 | 1998-09-24 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
| JP2764395B2 (ja) * | 1987-04-20 | 1998-06-11 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
| JP2867136B2 (ja) * | 1987-09-24 | 1999-03-08 | セイコーエプソン株式会社 | 薄膜トランジスタ装置 |
| JPH01244664A (ja) * | 1988-03-25 | 1989-09-29 | Sanyo Electric Co Ltd | 薄膜トランジスタ |
| US5953582A (en) * | 1993-02-10 | 1999-09-14 | Seiko Epson Corporation | Active matrix panel manufacturing method including TFTS having variable impurity concentration levels |
| DE69430687T2 (de) * | 1993-02-10 | 2002-11-21 | Seiko Epson Corp | Aktives matrix-substrat und dünnfilmtransistor und verfahren zur herstellung |
| JP2551724B2 (ja) * | 1993-03-04 | 1996-11-06 | 株式会社高度映像技術研究所 | 薄膜半導体装置およびその製造方法 |
| JP2899960B2 (ja) * | 1996-12-09 | 1999-06-02 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
| JP2899959B2 (ja) * | 1996-12-09 | 1999-06-02 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
-
1984
- 1984-02-07 JP JP2048384A patent/JPH061786B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60164363A (ja) | 1985-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4463492A (en) | Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state | |
| US5275872A (en) | Polycrystalline silicon thin film transistor | |
| US5043049A (en) | Methods of forming ferroelectric thin films | |
| US5397718A (en) | Method of manufacturing thin film transistor | |
| JPH10242153A (ja) | 半導体ウエハ、半導体ウエハの製造方法、半導体装置および半導体装置の製造方法 | |
| JPS62130522A (ja) | 半導体装置の製造方法 | |
| JPH061786B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0734477B2 (ja) | 半導体装置の製造方法 | |
| JPS6276772A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH0614549B2 (ja) | 薄膜トランジスタ | |
| JPH04170067A (ja) | Ｃｍｏｓトランジスタの製造方法 | |
| JPS63146436A (ja) | 薄膜トランジスタ−の製造方法 | |
| JPH026222B2 (ja) | ||
| JP2000353670A (ja) | 半導体装置の製造方法 | |
| JPH0817157B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0342868A (ja) | Ｃ―ｍｏｓ薄膜トランジスタ装置とその製造方法 | |
| JPS63283068A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0412629B2 (ja) | ||
| JP2556850B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| JPH04307741A (ja) | 半導体装置の製造方法 | |
| JP2565192B2 (ja) | 半導体装置の製造方法 | |
| JP3070090B2 (ja) | 半導体装置の製造方法 | |
| KR0167667B1 (ko) | 반도체 제조방법 | |
| JPH05299349A (ja) | Ｓｏｉ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |