JP2604863B2

JP2604863B2 - 半導体不揮発性メモリー素子の製造方法

Info

Publication number: JP2604863B2
Application number: JP27750589A
Authority: JP
Inventors: 正菅谷
Original assignee: 松下電子工業株式会社
Priority date: 1988-10-25
Filing date: 1989-10-24
Publication date: 1997-04-30
Anticipated expiration: 2012-04-30
Also published as: JPH02191375A

Description

【発明の詳細な説明】産業上の利用分野本発明は、電気的にデーターの書換え可能な半導体不
揮発性メモリーの製造方法において、特に浮遊ゲート型
（FLOTOX型）メモリーのトンネル絶縁膜の形成方法に関
するものである。

従来の技術従来の不揮発性メモリーは、大きく分けて２種類の方
式がある。１つは、MNOS型と呼ばれる方式であり、ゲー
ト酸化膜部分の一部に薄いトンネル絶縁膜領域を形成
し、この上にシリコン窒化膜を堆積し、その上にポリシ
リコン等の半導体薄膜を堆積し、この半導体薄膜をゲー
ト材料として用いるものである。ゲート電極に20V前後
の高電圧を印加して、シリコン窒化膜とトンネル絶縁膜
間の界面準位、シリコン窒化膜中の電子トラップに電子
を蓄えることにより、データを書き込む方式である。２
つめの方式は、浮遊ゲート型（FLOTOX型）と呼ばれる方
式であり、ゲート酸化膜部分の一部に10nm前後の薄い酸
化膜領域を形成し、このゲート酸化膜の上に電気的に完
全に絶縁膜で被覆されたポリシリコン等の半導体薄膜を
島状に形成する。この島状に電気的に浮遊した半導体薄
膜は、通常、フローティング・ゲート（Floating Gat
e）あるいは浮遊ゲートと呼ばれている。この浮遊ゲー
トの上に絶縁膜を介してポリシリコン等で上部ゲート電
極を形成し、この上部ゲート電極に20V前後の高電圧を
印加することにより、浮遊ゲートに10nm前後の薄い酸化
膜を通してトンネリング現象により電子を注入し、浮遊
ゲートを帯電させることによりデーターを書き込む方式
である。このため一般には、10nm前後の薄い酸化膜はト
ンネル絶縁膜と呼ばれている。

上記２種の方式の内、浮遊ゲート型は、ゲート酸化膜
として比較的厚い酸化膜（30〜130nm）を形成した後
に、所定のトンネル絶縁膜を形成すべき領域のゲート酸
化膜をレジスト等のマスク材をパターニングし、エッチ
ングにより除去し、トンネル絶縁膜を形成すべき領域の
シリコン基板表面を露出し、この後に所定の酸化処理に
よりトンネル絶縁膜（２〜12nm）を形成する方法が従来
とられている（たとえば、インターナショナル・エレク
トロン・デバイス・ミーティング・テクニカル・ダイジ
ェスト論文番号30.9pp.811−812,Dec.1982）。

第３図に従来法による、浮遊ゲート型不揮発性メモリ
ーの製造方法を示す。

第３図（ａ）において、１はＰ型シリコン基板を示
す。メモリーの読み出しスピードを速くするために30〜
50Ωcmのものを用いている。第３図（ａ）はこのシリコ
ン基板上に30〜1300nmのゲート酸化膜２を形成し、トン
ネル絶縁膜を形成すべき領域をレジスト３でパターニン
グしたときの断面図である。

このレジストパターン3aをマスクとして一般にはウエ
ットエッチングによりゲート酸化膜を部分的に除去す
る。次にレジストパターンを残したままで、シリコン基
板表面にAs（砒素）、またはＰ（リン）をイオン注入す
る。

第３図（ｂ）において、４はAs、またはＰのイオン注
入された領域を示す。レジストはすでに除去した後の断
面図である。ゲート酸化膜はイオン注入された領域４の
上にはなくなっていて、シリコン基板表面が露出してい
ることを示している。

ただし、この第３図（ｂ）のイオン注入された領域４
を形成するＮ型イオン注入は、後の行程で形成される浮
遊ゲート7aの形状により、第３図（ｃ）に示すＮ型不純
物領域５へのイオン注入で代用することも可能である。

第３図（ｃ）は、第２ゲート酸化工程により、トンネ
ル絶縁膜６をＮ型拡散層４の表面に形成した後に、ポリ
シリコン７を堆積し、不純物を拡散し、パターニングす
る事によりゲート電極を形成した後の断面図を示す。7a
は浮遊ゲートとなり、7bはデータの書き込み，読み出し
を行なうための選択ゲートとなる。このポリシリコンを
パターニングした後に、浮遊ゲート7a,選択ゲート7bを
パターニングしたレジストパターンの上から、Ｐ（リ
ン）またはAs（砒素）を１×10¹⁴個/cm²前後の濃度でシ
リコン基板にイオン注入する。イオン注入により形成さ
れたＮ型不純物領域５は選択ゲート7bのドレイン耐圧を
高めるためと、浮遊ゲート7aのトンネル絶縁膜領域６に
電子を運ぶ拡散層の働きとを兼ねていて、あまり濃くす
ることはできない。Ｎ型不純物領域５が第３図（ｂ）の
イオン注入された領域４に熱拡散により届くようであれ
ば、イオン注入された領域４形成のためのイオン注入工
程を省略してもよい。第２ゲート酸化工程により成長し
たトンネル絶縁膜６の酸化膜厚は５〜15nmの範囲にある
ことが必要である。10nm前後の値がよく用いられる。ト
ンネル絶縁膜６領域の面積はFLOTOX型不揮発性メモリー
の動作特性上、小さいことが望まれる。従って、現在の
露光装置の限界近くの１μ角前後の大きさが用いられて
いる。

第３図（ｄ）は、浮遊ゲート7a,選択ゲート7bのポリ
シリコゲートの表面を酸化して、第２ゲート酸化膜８を
形成した後、この上から再度ポリシリコンを成長してパ
ターニングし、制御ゲート９と呼ばれる第２ゲート部分
を形成した時の断面図である。

第３図（ｅ）では、シリコン基板表面の不要な部分の
酸化膜を除去して、濃いＮ型の拡散層10をAs,P等のイオ
ン注入により形成した後の断面図である。濃いＮ型拡散
層10はMOSトランジスタのソース，ドレインを形成す
る。

第３図（ｆ）に示すように、制御ゲート９を含むシリ
コン基板表面を、絶縁膜11で被覆する。通常この絶縁膜
はポリシリコンの酸化とシリコン基板表面の酸化処理に
より形成される。

第３図（ｆ）以降は通常の半導体素子と同じように更
に厚い絶縁膜を堆積した後に、ポリシリコンゲート、シ
リコン表面の拡散層と金属配線薄膜とのコンタクト用の
孔を層間絶縁膜に開けて、金属配線を行なうことによ
り、不揮発生メモリーは完成する。ほとんど全ての場
合、最終保護膜が素子表面に堆積されることは、言うま
でもない。

発明が解決しようとする課題従来の技術では、トンネル絶縁膜は５〜15nmの極薄い
酸化膜であり、通常の酸化方法で安定した均一な膜厚を
得ることが困難であり、酸化雰囲気の酸素分圧をAr（ア
ルゴン）,He（ヘリウム）,N₂（窒素）ガス等の不活性ガ
スで希釈したり、酸化温度を下げてゲート酸化を行なっ
たりすることにより形成されていた。また、浮遊ゲート
の下のトンネル絶縁膜以外のゲート酸化膜部分には、30
〜150nmのゲート酸化膜厚が必要であるために、浮遊ゲ
ートの下のゲート酸化膜を形成するためには、酸化工程
が２回と、トンネル絶縁膜部分を規定するためのレジス
トパターニング工程が１回、このマスクパターンに従っ
た第１ゲート酸化膜のエッチング工程が１回必要であっ
た。更に、トンネル絶縁膜形成時には、トンネル領域以
外の部分には第１ゲート酸化膜が既に形成されているた
めに、トンネル絶縁膜成長時に、トンネル絶縁膜部分と
周辺の第１ゲート酸化膜との境界部分のシリコン基板表
面にストレスが発生し、トンネル絶縁膜の膜質の低下を
もたらし、データーの書換え回数の劣化をもたらしてい
た。

これに対して本発明は、例えば第１ゲート酸化膜70nm
と、良質なトンネル絶縁膜10nmを一度の酸化工程により
得る方法を提供するものである。ゲート酸化工程が１回
で済むことと、比較的高い温度（1100℃）でも、通常の
酸化雰囲気で10nm前後のトンネル絶縁膜を安定して形成
でき、半導体基板表面でのストレスの緩和が計れ、デー
ターの書換え特性の良好な不揮発生メモリーの製造方法
を提供するものである。

課題を解決するための手段この目的を達成するために本発明の不揮発生メモリー
の製造方法では、窒素原子または、窒素分子をイオン化
させ、シリコン基板表面に注入し、このシリコン基板を
熱酸化することにより、薄いトンネル絶縁膜を形成し、
且つ窒素イオンの注入されていないシリコン基板表面に
も比較的厚いゲート酸化膜を同時に形成する構成とす
る。

作用本発明は、シリコン基板表面に窒素原子または窒素分
子をイオン化して注入する事により、シリコン基板表面
の酸化速度は、窒素イオンを注入しない領域に比較して
遅くなるため、窒素イオンの注入の有無によりシリコン
基板表面の酸化速度が異なることを利用して、10nm前後
のトンネル絶縁膜と30〜1500nmの比較的厚い周辺ゲート
酸化膜を同時に形成することにより、製造工程数の削減
と、トンネル絶縁膜の周辺部に発生するシリコン基板表
面のストレスを緩和するものである。

実施例第１図に、本発明の一実施例である不揮発生メモリー
の製造工程におけるメモリーセル部分の断面図を示す。

第１図（ａ）はシリコン基板表面にフォトレジスト等
のマスク材をパターニングし、例えば窒素原子または窒
素分子をイオン化させシリコン基板に注入する時の断面
図である。シリコン基板21上にフォトレジスト，熱酸化
膜，絶縁膜等のイオン注入マスク材22を被覆し、イオン
注入すべき領域のマスク材を除去し、トンネル絶縁膜形
成領域のＮ型拡散層23を形成するためのAs（砒素）、ま
たはＰ（リン）をイオン注入しておく。この後に窒素原
子または窒素分子をイオン化したイオンビームを上記シ
リコン基板21上に当てて窒素イオンを注入する。

第１図（ｂ）は、イオン注入後に、イオン注入マスク
材22を除去し、シリコン基板21の表面を露出させた後
に、適当な酸化条件（例えば1100℃）によりトンネル絶
縁膜24と周辺の第１ゲート酸化膜25を同時に形成した時
の断面図である。Ｎ型拡散層23はトンネル絶縁膜の下の
シリコン基板に形成されている。

第１図は（ｃ）は、メモリー用の浮遊ゲート26aと、
メモリーセル選択用の選択ゲート26bをパターニング
し、これらゲート材の上から１×10¹⁴個/cm²の濃度でＰ
（リン）をイオン注入した後の断面図であり、トンネル
絶縁膜の下のシリコン基板のＮ型拡散層23は、後から注
入された薄いＮ型拡散層27と電気的につながる。この断
面図では、便宜上トンネル絶縁膜部のＮ型拡散層23を薄
いＮ型拡散層27に含めて表記する。

第１図（ｄ）は、浮遊ゲート26aと、選択ゲート26bの
表面を、酸化処理するか、または窒化膜等を堆積するこ
とにより、絶縁膜である第２ゲート酸化膜28で被覆した
上に、メモリー制御用の第２ポリシリコンを成長し、パ
ターニングした時の断面図である。この第２ポリシリコ
ンパターンを制御ゲート29と呼ぶ。

第１図（ｅ）は、シリコン基板表面の、MOSトランジ
スタのソース，ドレインを形成すべき領域の絶縁膜を除
去した後に、As（砒素）または、Ｐ（リン）を１×10¹⁵
〜２×10¹⁶個/cm²の濃度でイオン注入して、濃いＮ型拡
散層30を形成した後の断面図である。

第１図（ｆ）は、制御ゲート29と選択ゲート26bの上
に酸化処理、または絶縁膜を被覆した時の断面図であ
る。

この酸化処理によって基板全面が絶縁膜で覆われたシ
リコン酸化膜31が形成される。

第１図（ｆ）の後は、通常良く知られているように層
間絶縁膜を堆積し、最終金属配線とのコンタクト用のパ
ターニングをレジスト等のマスク材を用いて行い、層間
絶縁膜にコンタクトホールを開口し、しかるのちに金属
配線を行う。素子の最終保護膜を形成した後に、ワイヤ
ーボンド用の開口部を保護膜に形成することにより、素
子は完成する。

第２図に、50Kevのイオン加速エネルギーで窒素分子
イオンをシリコン基板21に注入した時の、シリコン表面
の酸化速度の変化の例を示す。第２図において、実験デ
ータ（ｍ）は900℃水蒸気雰囲気中である一定時間酸化
したときの生成酸化膜厚を示す。実験データ（ｎ）は、
1100℃乾燥酸素雰囲気中で一定時間酸化したときの生成
酸化膜厚（Å）を示す。

50Kevの加速エネルギーで、窒素分子イオン（N₂ ⁺）シ
リコン基板１に注入したとき、第２図に示すように、５
×10¹³個/cm²以下の注入量ではシリコンの酸化速度はほ
とんど変化しない。しかし、２×10¹⁴個/cm²から１×10
¹⁵個/cm²の範囲の注入量では、著しい酸化速度の低下を
示す。50Kevの加速エネルギーで窒素分子イオンを2.3×
10¹⁵個/cm²、シリコン基板表面にイオン注入することに
より、1100℃乾燥酸素雰囲気中で一定時間酸化すること
により、イオン注入した領域には8nmの酸化膜が形成
し、それ以外の未注入領域には73nmの酸化膜が同時に形
成された。使用したシリコン基板は、両方位＜100＞、
Ｐ型、比抵抗20〜30Ωcmである。

第２図の曲線（ｍ）からわかるように、イオン注入量
を更に増加して行くと、酸化雰囲気が不適当であると窒
素注入部と未注入部の酸化速度の差はあまり大きく採れ
なくなる。このため、酸化条件，窒素注入後のアニール
条件は、注意して選ぶ必要がある。適当な酸化条件の下
で、トンネル絶縁膜24として用いる10nmの酸化膜と、周
辺の比較的厚い数十nmの酸化膜の酸化膜25を同一の酸化
処理により形成できることは、明瞭である。同一の酸化
工程で、トンネル絶縁膜24と周辺の酸化膜25が成長する
ために、トンネル絶縁膜24と周辺酸化膜25の段差部分に
はステップ上の段差でなく、テーパーがついた形状とな
り、トンネル絶縁膜周囲の段差部でのストレスは低減で
きる。また、トンネル絶縁膜24の膜中には窒素原子が取
り込まれ、トンネル絶縁膜24はオキシナイトライド膜
（Si_XO_YN_Z）に近い膜質となる。オキシナイトライド膜
をトンネル絶縁膜24に用いると、電子のトンネル現象の
繰り返しに対して信頼性の高い素子となることは既に報
告されており、本発明による不揮発性メモリー素子も高
い信頼性を持つ。

ここでは、シリコン基板に直接、窒素分子をイオン化
して注入した例を示したが、シリコン基板表面に薄い酸
化膜が予め形成されていた場合でも、イオン注入の加速
エネルギーを適当に選ぶことにより同様の効果が得られ
ることは言うまでもない。

発明の効果本発明によれば、シリコン基板に窒素をイオン注入し
た後に、未注入部と注入された領域を同時に酸化処理す
るために、トンネル絶縁膜形成工程と周辺の第１ゲート
酸化膜形成を同時に行えるために酸化工程が従来の方法
に比べて削減できる。また、従来方法ではトンネル絶縁
膜形成するときには、第１ゲート酸化膜のトンネル領域
のゲート酸化膜を除去したのちに再度酸化処理を行なっ
ていた。このために、トンネル絶縁膜と周辺の第１ゲー
ト酸化膜との段差は急峻であり、段差部付近のトンネル
絶縁膜には強いストレスがかかっていた。これに比べて
本発明ではトンネル絶縁膜と周辺の第１ゲート酸化膜は
同時に形成され、段差部分には緩やかな傾斜が形成され
ストレスは著しく緩和される。さらに窒素原子がトンネ
ル絶縁膜に取り込まれるために、電子のトンネリングに
対して良質なトンネル絶縁膜を形成することができる。
この結果、不揮発性メモリーとして、書換え可能な回数
の多い物が、酸化工程を従来より少なくして製造するこ
とができる。

なお、イオン注入する窒素はN₂ ⁺（窒素原子イオン）
でもN₃ ⁺（窒素分子イオン）のいずれでもよく、多価イ
オンでも同様の効果が得られる。NH₃ ⁺等の窒素原子を含
む分子イオンでも同等の効果が期待されるのは、言うま
でもない。

【図面の簡単な説明】

第１図（ａ）〜（ｆ）は本発明のメモリーセル製造工程
の一実施例の断面図、第２図は本発明の一例として、窒
素分子イオンを50Kevでシリコン基板にイオン注入し、
一定時間酸化処理した時の、イオン注入量と生成酸化膜
厚の相関関係図、第３図（ａ）〜（ｆ）は従来のFLOTOX
型不揮発性メモリー製造工程の断面図である。１……シリコン基板、２……第１ゲート酸化膜、３……
レジスト、3a……レジストパターン、４……トンネル絶
縁膜部のＮ型拡散層、５……薄いＮ型拡散層、６……ト
ンネル絶縁膜、７……ポリシリコン、7a……浮遊ゲー
ト、7b……選択ゲート、８……第２ゲート酸化膜、９…
…制御ゲート、10……濃いＮ型拡散層、11……シリコン
酸化膜、21……シリコン基板、22……イオン注入マスク
材、23……トンネル領域のＮ型拡散層、24……トンネル
絶縁膜、25……第１ゲート酸化膜、26a……浮遊ゲー
ト、26b……選択ゲート、27……薄いＮ型拡散層、28…
…第２ゲート酸化膜、29……制御ゲート、30……濃いＮ
型拡散層、31……シリコン酸化膜。

Claims

(57)【特許請求の範囲】

【請求項１】電気的に内部データの書換え可能な半導体
不揮発性メモリー素子の製造方法において、シリコン基
板表面に、レジスト，絶縁膜または半導体薄膜のいずれ
かによるマスクパターンを形成する工程と、このマスク
材の上から窒素イオン、または窒素分子イオンを１×10
¹⁴/cm²以上、１×10¹⁶/cm²以下の濃度でイオン注入する
工程と、前記マスク材を除去する工程と、シリコン基板
表面を酸化して、窒素イオン，窒素分子イオンのイオン
注入された領域と、イオン注入されなかった領域を、同
時に酸化処理して絶縁膜を形成し、結果として膜厚の著
しく異なるゲート絶縁膜を一度のゲート酸化工程で形成
する工程と、このゲート絶縁膜の上に第１の半導体薄膜
を堆積する工程と、前記第１の半導体薄膜をマスク材を
用いてエッチングすることにより、上記窒素イオン，窒
素分子イオンのイオン注入された領域上を含む形に前記
第１の半導体薄膜をパターニングしてゲート材を形成す
る工程と、パターニングされた前記第１の半導体薄膜表
面に、酸化処理,CVD（気相成長法）により絶縁膜を形成
する工程と、この絶縁膜の上にさらに第２の半導体薄膜
を成長し、前記絶縁膜を介して下層の前記第１の半導体
薄膜と重なる領域が有る状態にパターニングし、下層の
前記第１の半導体薄膜と上層の前記第２の半導体薄膜と
の間に電気的容量が形成されるようにエッチングする工
程を含むことを特徴とする半導体不揮発性メモリー素子
の製造方法。