JPH02191375A - 半導体不揮発性メモリー素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電気的にデーターの書換え可能な半導体不揮
発性メモリーの製造方法において、特に浮遊ゲート型（
ＦＬＯＴＯＸ型）メモリーのトンネル絶縁膜の形成方法
に関するものである。

従来の技術 従来の不揮発性メモリーは、大きく分けて２種の方式が
ある。１つは、ＭＮＯＳ型と呼ばれる方式であり、ゲー
ト酸化膜部分の一部に薄いトンネル絶縁膜領域を形成し
、この上にシリコン窒化膜を堆積し、その上にポリシリ
コン等の半導体薄膜を堆積し、この半導体薄膜をゲート
材料として用いるものである。ゲート電極に２０Ｖ前後
の高電圧を印加して、シリコン窒化膜とトンネル絶縁膜
間の界面単位、シリコン窒化膜中の電子トラップに電子
を蓄えることにより、データを書き込む方式である。２
つめの方式は、浮遊ゲート型（ＦＬＯＴＯＸ型）と呼ば
れる方式であり、ゲート酸化膜部分の一部に１０ｎｍ前
後の薄い酸化膜領域を形成し、このゲート酸化膜の上に
電気的に完全に絶縁膜で被覆されたポリシリコン等の半
導体薄膜を島状に形成する。この島状に電気的に浮遊し
た半導体薄膜は、通常、フローティング・ゲート（Ｆ　
ｌｏａｔｉｎｇＧａｔｅ）あるいは浮遊ゲートと呼ばれ
ている。この浮遊ゲートの上に絶縁膜を介してポリシリ
コン等で上部ゲート電極を形成し、この上部ゲート電極
に２０Ｖ前後の高電圧を印加することにより、浮遊ゲー
トに１０ｎｍ前後の薄い酸化膜を通してトンネリング現
象により電子を注入し、浮遊ゲートを帯電させることに
よりデーターを書き込む方式である。このため一般には
、１０ｎｍ前後の薄い酸化膜はトンネル絶縁膜と呼ばれ
ている。

上記２種の方式の内、浮遊ゲート型は、ゲート酸化膜と
して比較的厚い酸化膜（３０〜１３０ｎｍ）を形成した
後に、所定のトンネル絶縁膜を形成すべき領域のゲート
酸化膜をレジスト等のマスク材をパターニングし、エツ
チングにより除去し、トンネル絶縁膜を形成すべき領域
のシリコン基板表面を露出し、この後に所定の酸化処理
によりトンネル絶縁膜（２〜１２ｎｍ）を形成する方法
が従来とられている（たとえば、インターナショナル・
エレクトロン・デバイス・ミーティング・テクニカル・
ダイジェスト論文番号３０．９ｐｐ。

８１１−８１２．Ｄｅｃ、１９８２）。

第３図に従来法による、浮遊ゲート型不揮発性メモリー
の製造方法を示す。

第３図１ａｌにおいて、１はＰ型シリコン基板を示す。

メモリーの読み出しスピードを速くするために３０〜５
０Ω（至）のものを用いている。第３図ｔａ）はこのシ
リコン基板上に３０〜１３００ｎｍのゲート酸化膜２を
形成し、トンネル絶縁膜を形成すべき領域をレジスト３
でパターニングしたときの断面図である。

このレジストパターン３ａをマスクとして一般にはウェ
ットエツチングによりゲート酸化膜を部分的に除去する
。次にレジストパターンを残したままで、シリコン基板
表面にＡｓ（砒素）、またはＰ（リン）をイオン注入す
る。

第３図ｆｂ）において、４はＡｓ、またはＰのイオン注
入された領域を示す。レジストはすでに除去した後の断
面図である。ゲート酸化膜はイオン注入された領域４の
上にはなくなっていて、シリコン基板表面が露出してい
ることを示している。

ただし、この第３図（ｂｌのイオン注入された領域４を
形成するＮ型イオン注入は、後の行程で形成される浮遊
ゲート７ａの形状により、第３図＋Ｃ）に示すＮ型不純
物領域５へのイオン注入で代用することも可能である。

第３図（Ｃ１は、第２ゲート酸化工程により、トンネル
絶縁膜６をＮ型拡散層４の表面に形成した後に、ポリシ
リコン７を堆積し、不純物を拡散し、パターニングする
事によりゲート電極を形成した後の断面図を示す。７ａ
は浮遊ゲートとなり、７ｂはデータの書き込み、読み出
しを行なうための選択ゲートとなる。このポリシリコン
をパターニングした後に、浮遊ゲー）７ａ、選択ゲート
７ｂをパターニングしたレジストパターンの上から、Ｐ
（リン）またはＡｓ（砒素）をｌＸ１０１４個／ａｌｆ
前後の濃度でシリコン基板にイオン注入する。イオン注
入により形成されたＮ型不純物領域５は選択ゲート７ｂ
のドレイン耐圧を高めるためと、浮遊ゲート７ａのトン
ネル絶縁膜領域６に電子を運ぶ拡散層の働きとを兼ねて
いて、あまり濃くすることはできない。Ｎ型不純物領域
５が第３図（ｂｌのイオン注入された領域４に熱拡散に
より届くようであれば、イオン注入された領域４形成の
ためのイオン注入工程を省略してもよい。第２ゲート酸
化工程により成長したトンネル絶縁膜６の酸化膜厚は５
〜１５ｎｍの範囲にあることが必要である。１０ｎｍ前
後の値がよく用いられる。トンネル絶縁膜６領域の面積
はＦＬＯＴＯＸ型不揮発性型上揮発性メモリー上、小さ
いことが望まれる。

従って、現在の露光装置の限界近くの１μ角前後の大き
さが用いられている。

第３図（ｄｌは、浮遊ゲート７ａ、選択ゲート７ｂのポ
リシリコンゲートの表面を酸化して、第２ゲート酸化膜
８を形成した後、この上から再度ポリシリコンを成長し
てパターニングし、制御ゲート９と呼ばれる第２ゲート
部分を形成した時の断面図である。

第３図（ｅ）では、シリコン基板表面の不要な部分の酸
化膜を除去して、濃いＮ型の拡散層１０をＡｓ。

Ｐ等のイオン注入により形成した後の断面図である。濃
いＮ型拡散層１０はＭＯＳ）ランジスタのソース、ドレ
インを形成する。

第３図（ｆ）に示すように、制御ゲート９を含むシリコ
ン基板表面を、絶縁膜１１で被覆する。通常この絶縁膜
はポリシリコンの酸化とシリコン基板表面の酸化処理に
より形成される。

第３図げ）以降は通常の半導体素子と同じように更に厚
い絶縁膜を堆積した後に、ポリシリコンゲート、シリコ
ン表面の拡散層と金属配線薄膜とのコンタクト用の孔を
層間絶縁膜に開けて、金属配線を行なうことにより、不
揮発性メモリーは完成する。はとんど全ての場合、最終
保護膜が素子表面に堆積されることは、言うまでもない
。

発明が解決しようとする課題 従来の技術では、トンネル絶縁膜は５〜１５ｎｍの極薄
い酸化膜であり、通常の酸化方法で安定した均一な膜厚
を得ることが困難であり、酸化雰囲気の酸素分圧をＡｒ
（アルゴン）、Ｈｅ　（ヘリウム）Ｎ２　　（窒素）ガ
ス等の不活性ガスで希釈したり、酸化温度を下げてゲー
ト酸化を行なったりすることにより形成されていた。ま
た、浮遊ゲートの下のトンネル絶縁膜以外のゲート酸化
膜部分には、３０〜１５０ｎｍのゲート酸化膜厚が必要
であるために、浮遊ゲートの下のゲート酸化膜を形成す
るためには、酸化工程が２回と、トンネル絶縁膜部分を
規定するためのレジストパターニング工程が１回、この
マスクパターンに従った第１ゲート酸化膜のエツチング
工程が１回必要であった。更に、トンネル絶縁膜形成時
には、トンネル領域以外の部分には第１ゲート酸化膜が
既に形成されているために、トンネル絶縁膜成長時に、
トンネル絶縁膜部分と周辺の第１ゲート酸化膜との境界
部分のシリコン基板表面にストレスが発生し、トンネル
絶縁膜の膜質の低下をもたらし、データーの書換え回数
の劣化をもたらしていた。

これに対して本発明は、例えば第１ゲート酸化膜７０ｎ
ｍと、良質なトンネル絶縁膜１０ｎｍを一度の酸化工程
により得る方法を提供するものである。ゲート酸化工程
が１回で済むことと、比較的高い温度（１１００℃）で
も、通常の酸化雰囲気で１０ｎｍ前後のトンネル絶縁膜
を安定して形成でき、半導体基板表面でのストレスの緩
和が計れ、データーの書換え特性の良好な不揮発性メモ
リーの製造方法を提供するものである。

課題を解決するための手段 この目的を達成するために本発明の不揮発性メモリーの
製造方法では、窒素原子または、窒素分子をイオン化さ
せ、シリコン基板表面に注入し、このシリコン基板を熱
酸化することにより、薄いトンネル絶縁膜を形成し、且
つ窒素イオンの注入されていないシリコン基板表面にも
比較的厚いゲート酸化膜を同時に形成する構成とする。

作用 本発明は、シリコン基板表面に窒素原子または窒素分子
をイオン化して注入する事により、シリコン基板表面の
酸化速度は、窒素イオンを注入しない領域に比較して遅
くなるため、窒素イオンの注入の有無によりシリコン基
板表面の酸化速度が異なることを利用して、１０ｎｍ前
後のトンネル絶縁膜と３０〜１５００ｎｍの比較的厚い
周辺ゲート酸化膜を同時に形成することにより、製造工
程数の削減と、トンネル絶縁膜の周辺部に発生するシリ
コン基板表面のストレスを緩和するものである。

実施例 第１図に、本発明の一実施例である不揮発性メモリーの
製造工程におけるメモリーセル部分の断面図を示す。

第１図（ａｌはシリコン基板表面にフォトレジスト等の
マスク材をパターニングし、例えば窒素原子または窒素
分子をイオン化させシリコン基板に注入する時の断面図
である。シリコン基板２１上にフォトレジスト、熱酸化
膜、絶縁膜等のイオン注入マスク材２２を被覆し、イオ
ン注入すべき領域のマスク材を除赤し、トンネル絶縁膜
形成領域のＮ型拡散層２３を形成するためのＡｓ（砒素
）、またはＰ（リン）をイオン注入しておく。この後に
窒素原子または窒素分子をイオン化したイオンビームを
上記シリコン基板２１上に当てて窒素イオンを注入する
。

第１図（ｂｌは、イオン注入後に、イオン注入マスク材
２２を除去し、シリコン基板２１の表面を露出させた後
に、適当な酸化条件（例えば１１００℃）によりトンネ
ル絶縁膜２４と周辺の第１ゲート酸化膜２５を同時に形
成した時の断面図である。Ｎ型拡散層２３はトンネル絶
縁膜の下のシリコン基板に形成されている。

第１図は（Ｃ１は、メモリー用の浮遊ゲート２６ａと、
メモリーセル選択用の選択ゲート２６ｂをパターニング
し、これらゲート材の上からｌＸｌ０１４個／ｄの濃度
でＰ（リン）をイオン注入した後の断面図であす、トン
ネル絶縁膜の下のシリコン基板のＮ型拡散層２３は、後
から注入された薄いＮ型拡散層２７と電気的につながる
。この断面図では、便宜上トンネル絶縁膜部のＮ型拡散
層２３を薄いＮ型拡散層２７に含めて表記する。

第１図（ｄｌは、浮遊ゲート２６ａと、選択ゲート２６
ｂの表面を、酸化処理するか、または窒化膜等を堆積す
ることにより、絶縁膜である第２ゲート酸化膜２８で被
覆した上に、メモリー制御用の第２ポリシリコンを成長
し、パターニングした時の断面図である。この第２ポリ
シリコンパターンを制御ゲート２９と呼ぶ。

第１図（ｅ）は、シリコン基板表面の、ＭＯ８！−ラン
ジスタのソース、ドレインを形成すべき領域の絶縁膜を
除去した後に、Ａｓ（砒素）または、Ｐ（リン）をＩ　
Ｘ　１０１５〜２　Ｘ　１０１６個／ａｔの濃度でイオ
ン注入して、濃いＮ型拡散層３０を形成した後の断面図
である。

第１図（ｆｌは、制御ゲート２９と選択ゲート２６ｂの
上に酸化処理、または絶縁膜を被覆した時の断面図であ
る。

この酸化処理によって基板全面が絶縁膜で覆われたシリ
コン酸化膜３１が形成される。

第１図ｉｆ）の後は、通常良（知られているように層間
絶縁膜を堆積し、最終金属配線とのコンタクト用のパタ
ーニングをレジスト等のマスク材を用いて行い、層間絶
縁膜にコンタクトホールを開口し、しかるのちに金属配
線を行う。素子の最終保護膜を形成した後に、ワイヤー
ボンド用の開口部を保護膜に形成することにより、素子
は完成する。

第２図に、５０Ｋｅｖのイオン加速エネルギーで窒素分
子イオンをシリコン基板２１に注入した時の、シリコン
表面の酸化速度の変化の例を示す。第２図において、実
験データ（ｍ）は９００℃水蒸気雰囲気中である一定時
間酸化したときの生成酸化膜厚を示す。実験データ（ｎ
）は、１１００℃乾燥酸素雰囲気中で一定時間酸化した
ときの生成酸化膜厚（人）を示す。

５０Ｋｅｖの加速エネルギーで、窒素分子イオン（Ｎ２
”）シリコン基板１に注入したとき、第２図に示すよう
に、５Ｘ１０１３個／ｃｄ以下の注入量ではシリコンの
酸化速度はほとんど変化しない。

しかし、２Ｘ１０１４個／ａｌからｌＸ１０１５個／ｄ
の範囲の注入量では、著しい酸化速度の低下を示す。５
０Ｋｅｖの加速エネルギーで窒素分子イオンを２．３Ｘ
１０１５個／ｃｒｌ、シリコン基板表面にイオン注入す
ることにより、１１００℃乾燥酸素雰囲気中で一定時間
酸化することにより、イオン注入した領域には８ｎｍの
酸化膜が形成し、それ以外の未注入領域には７３ｎｍの
酸化膜が同時に形成された。使用したシリコン基板は、
両方位＜１００＞、Ｐ型、比抵抗２０〜３０Ω口である
。

第２図の曲線（ｍ）かられかるように、イオン注入量を
更に増加して行くと、酸化雰囲気が不適当であると窒素
注入部と未注入部の酸化速度の差はあまり大きく採れな
くなる。このため、酸化条件、窒素注入後のアニール条
件は、注意して選ぶ必要がある。適当な酸化条件の下で
、トンネル絶縁膜２４として用いる１０ｎｍの酸化膜と
、周辺の比較的厚い数十ｎｍの酸化膜の酸化膜２５を同
一の酸化処理により形成できることは、明瞭である。同
一の酸化工程で、トンネル絶縁膜２４と周辺の酸化膜２
５が成長するために、トンネル絶縁膜２４と周辺酸化膜
２５の段差部分にはステップ上の段差でなく、テーパー
がついた形状となり、トンネル絶縁膜周囲の段差部での
ストレスは低減できる。また、トンネル絶縁膜２４の膜
中には窒素原子が取り込まれ、トンネル絶縁膜２４はオ
キシナイトライド膜（ＳｉｘＯｙＮｚ）に近い膜質とな
る。オキシナイトライド膜をトンネル絶縁膜２４に用い
ると、電子のトンネル現象の繰り返しに対して信頼性の
高い素子となることは既に報告されており、本発明によ
る不揮発性メモリー素子も高い信頼性を持つ。

ここでは、シリコン基板に直接、窒素分子をイオン化し
て注入した例を示したが、シリコン基板表面に薄い酸化
膜が予め形成されていた場合でも、イオン注入の加速エ
ネルギーを適当に選ぶことにより同様の効果が得られる
ことは言うまでもない。

発明の効果 本発明によれば、シリコン基板に窒素をイオン注入した
後に、未注入部と注入された領域を同時に酸化処理する
ために、トンネル絶縁膜形成工程と周辺の第１ゲート酸
化膜形成を同時に行えるために酸化工程が従来の方法に
比べて削減できる。

また、従来法ではトンネル絶縁膜形成するときには、第
１ゲート酸化膜のトンネル領域のゲート酸化膜を除去し
たのちに再度酸化処理を行なっていた。このために、ト
ンネル絶縁膜と周辺の第１ゲート酸化膜との段差は急峻
であり、段差部付近のトンネル絶縁膜には強いストレス
がかかってぃた。これに比べて本発明ではトンネル絶縁
膜と周辺の第１ゲート酸化瞑は同時に形成され、段差部
分には緩やかな傾斜が形成されストレスは著しく緩和さ
れる。さらに窒素原子がトンネル絶縁膜に取り込まれる
ために、電子のトンネル現象に対して良質なトンネル絶
縁膜を形成することができる。この結果、不揮発性メモ
リーとして、書換え可能な回数の多い物が、酸化工程を
従来より少なくして製造することができる。

なお、イオン注入する窒素はＮ２＋（窒素原子イオン）
でもＮ３＋（窒素分子イオン）のいずれでもよく、多価
イオンでも同様の効果が得られる。

Ｎ　Ｈ３＋等の窒素原子を含む分子イオンでも同等の効
果が期待されるのは、言うまでもない。

【図面の簡単な説明】

第１図（ａｌ〜（ｆｌは本発明のメモリーセル製造工程
の一実施例の断面図、第２図は本発明の一例として、窒
素分子イオンを５０Ｋｅｙでシリコン基板にイオン注入
し、一定時間酸化処理した時の、イオン注入量と生成酸
化膜厚の相関関係図、第３図１８１〜ｉｆ）は従来のＦ
ＬＯＴＯＸ型不揮発性型上揮発性メモリー製造工程ある
。 １・・・・・・シリコン基板、２・・・・・・第１ゲー
ト酸化膜、３・・・・・・レジスト、３ａ・・・・・・
レジストパターン、４・・・・・・トンネル絶縁膜部の
Ｎ型拡散層、５・・・・・・薄いＮ型拡散層、６・・・
・・・トンネル絶縁膜、７・・・・・・ポリシリコン、
７ａ・・・・・・浮遊ゲート、７ｂ・・・・・・選択ゲ
ート、８・・・・・・第２ゲート酸化膜、９・・・・・
・制御ゲート、１０・・・・・・濃いＮ型拡散層、１１
・・・・・・シリコン酸化膜、２１・・・・・・シリコ
ン基板、２２・・・・・・イオン注入マスク材、２３・
・・・・・トンネル領域のＮ型拡散層、２４・・・・・
・トンネル絶縁膜、２５・・・・・・第１ゲート酸化膜
、２６ａ・・・・・・浮遊ゲート、２６ｂ・・・・・・
選択ゲート、２７・・・・・・薄いＮ型拡散層、２８・
・・・・・第２ゲート酸化膜、２９・・・・・・制御ゲ
ート、３０・・・・・・濃いＮ型拡散層、３１・・・・
・・シリコン酸化膜。 代理人の氏名　弁理士　粟野重孝　はか１名２１−　　
シリコン１＆版 −ｍ− ａ　−−− Ｉ！Ａｂ　−−− ｎ−＝ ８−・− 四　−・− Ｘ−・ ３Ｉ　・・− ト　　ン　ネ　　ル　１賛　イ仁　哩ｌ寥−シート酸ｃ
ｌｌ 浮ｌｌ１１ケート Ｍ芦シート 簿いＮ冨鷲散１ 看町二づヒートｌｌ１１１Ｃ１１ 判−ナート 慣いｓ！Ｉｃ散層 シリフ＋／齢忙鏝 ＋ｄ） 第３（！１ （α） 第２図 ｎ−−−ＮＯＯ’ｃｌｌｌ＊＠＊中Ｓ−イむ：イすン注
λ！ （Ｄｏｓｅ／ｃｍす １−一一シリコン暮叢 ２−・−恒トートｍ１ｅｍ ３−・−レジスト １−・レジストパターン ４・−・　イイン渾＾８叡た１篇 ５・・−Ｎ型下純胃５１這 ｂ−− ９・− Ｖ　・− １ＦＲケート 累＝シートＷＩＣ霞 闘ｇｇＴｆ−ト １１１　Ｎ　型　五　数層 シ　　リ　　コ　　ン　１ｌｌｆｃ　膿（ｄ＋

Claims (1)

【特許請求の範囲】
1. 電気的に内部データの書換え可能な半導体不揮発性メモ
   リー素子の製造方法において、シリコン基板表面に、レ
   ジスト、絶縁膜または半導体薄膜のいずれかによるマス
   クパターンを形成する工程と、このマスク材の上から窒
   素イオン、または窒素分子イオンを１×１０＾１＾４／
   ｃｍ＾２以上、１×１０＾１＾６／ｃｍ＾２以下の濃度
   でイオン注入する工程と、前記マスク材を除去する工程
   と、シリコン基板表面を酸化して、窒素イオン、窒素分
   子イオンのイオン注入された領域と、イオン注入されな
   かった領域を、同時に酸化処理して絶縁膜を形成し、結
   果として膜厚の著しく異なるゲート絶縁膜を一度のゲー
   ト酸化工程で形成する工程と、このゲート絶縁膜の上に
   第１の半導体薄膜を堆積する工程と、前記第１の半導体
   薄膜をマスク材を用いてエッチングすることにより、上
   記窒素イオン、窒素分子イオンのイオン注入された領域
   上を含む形に前記第１の半導体薄膜をパターニングして
   ゲート材を形成する工程と、パターニングされた前記第
   １の半導体薄膜表面に、酸化処理、ＣＶＤ（気相成長法
   ）により絶縁膜を形成する工程と、この絶縁膜の上にさ
   らに第２の半導体薄膜を成長し、前記絶縁膜を介して下
   層の前記第１の半導体薄膜と重なる領域が有る状態にパ
   ターニングし、下層の前記第１の半導体薄膜と上層の前
   記第２の半導体薄膜との間に電気的容量が形成されるよ
   うにエッチングする工程を含むことを特徴とする半導体
   不揮発性メモリー素子の製造方法。