JPH0320088A - 半導体記憶装置の製造方法 - Google Patents
半導体記憶装置の製造方法Info
- Publication number
- JPH0320088A JPH0320088A JP15543389A JP15543389A JPH0320088A JP H0320088 A JPH0320088 A JP H0320088A JP 15543389 A JP15543389 A JP 15543389A JP 15543389 A JP15543389 A JP 15543389A JP H0320088 A JPH0320088 A JP H0320088A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- forming
- oxide film
- insulating film
- tunneling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 230000005641 tunneling Effects 0.000 claims abstract description 17
- 238000009792 diffusion process Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 13
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 230000001590 oxidative effect Effects 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 25
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 25
- 230000015556 catabolic process Effects 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、フローティングゲート型の電界効果トランジ
スタからなる半導体記憶装置の製造方法に関するもので
ある。
スタからなる半導体記憶装置の製造方法に関するもので
ある。
従来の技術
従来、電気的書き込み消去が可能なＥＥＰＲＱＭ（Ｉｉ
：ｌｅｃｔｒｉａａｌｌｙ Ｅｒａｓａｂｌｅ ａｎ
ｄＰｒｏｇｒａｍａｂｌａ ＲＯＭ）の１つとして、
トンネリング注入によう書き込み消去を行なうフローテ
ィング構造の半導体記憶装置がよく知られている。
：ｌｅｃｔｒｉａａｌｌｙ Ｅｒａｓａｂｌｅ ａｎ
ｄＰｒｏｇｒａｍａｂｌａ ＲＯＭ）の１つとして、
トンネリング注入によう書き込み消去を行なうフローテ
ィング構造の半導体記憶装置がよく知られている。
このフローティングゲート型の半導体記憶装置は、拡散
層上の薄い絶縁膜を介して電荷のトンネリング注入を行
い、絶縁膜上のフローティングゲート電極に電荷を蓄積
させ、トランジスタのしきい値電圧を変化させて情報を
記憶させることを原理としている。
層上の薄い絶縁膜を介して電荷のトンネリング注入を行
い、絶縁膜上のフローティングゲート電極に電荷を蓄積
させ、トランジスタのしきい値電圧を変化させて情報を
記憶させることを原理としている。
第２図に代表的なフローティングゲート型の半導体記憶
装置の断面構造図を示す。第２図に示すように、Ｐ型の
シリコン基板１の中にＮ型拡散層からなるソース領域２
及びドレイン領域３が形成され、前記ソース領域２、ド
レイン領域３に１たがって比較的厚い酸化シリコン膜４
が形成されるとともに、この酸化シリコン４の一部分の
みを開孔し、この開孔部にトンネリ／グ媒体となシうる
薄い酸化シリコン膜５が形成され、酸化シリコン膜４，
６の上にフローティングゲート電極６、酸化シリコン膜
７及びコントロールゲート電極８が順次積層された構造
となっている。
装置の断面構造図を示す。第２図に示すように、Ｐ型の
シリコン基板１の中にＮ型拡散層からなるソース領域２
及びドレイン領域３が形成され、前記ソース領域２、ド
レイン領域３に１たがって比較的厚い酸化シリコン膜４
が形成されるとともに、この酸化シリコン４の一部分の
みを開孔し、この開孔部にトンネリ／グ媒体となシうる
薄い酸化シリコン膜５が形成され、酸化シリコン膜４，
６の上にフローティングゲート電極６、酸化シリコン膜
７及びコントロールゲート電極８が順次積層された構造
となっている。
従来、第２図のごときフローティングゲート型の半導体
記憶装置を製造する場合、通常ドレイン領域３上に比較
的厚い酸化シリコン膜４を形威しこの酸化シリコン膜４
の一部分を公知のフォトエッチング技術によシドレイン
領域３に達するように開孔し、との開孔部に通常１５−
２０Ｖのプログラム電圧で書き込み消去ができるように
、１００人程度の非常に薄い酸化シリコン膜６を形成さ
せる必要があるが、この非常に薄い酸化シリコン膜を制
御性よく形成するために、ドライ酸素雰囲気もしくは不
活性ガスを混合した希釈ドライ酸素雰囲気中で酸化させ
て形成させる方法が通常であった。
記憶装置を製造する場合、通常ドレイン領域３上に比較
的厚い酸化シリコン膜４を形威しこの酸化シリコン膜４
の一部分を公知のフォトエッチング技術によシドレイン
領域３に達するように開孔し、との開孔部に通常１５−
２０Ｖのプログラム電圧で書き込み消去ができるように
、１００人程度の非常に薄い酸化シリコン膜６を形成さ
せる必要があるが、この非常に薄い酸化シリコン膜を制
御性よく形成するために、ドライ酸素雰囲気もしくは不
活性ガスを混合した希釈ドライ酸素雰囲気中で酸化させ
て形成させる方法が通常であった。
発明が解決しようとする課題
しかしながら、上述のごとき従来の酸化方法によシ、１
００Ａ８度の非常に薄い酸化シリコン膜を形成すると、
開孔部のシリコン基板に接したエッジ部の膜厚が薄くな
ったシ、渣た酸化時にエッジ部に歪やトラップが発生し
やすくなる為、繰り返し書換えを行なうと非常に破壊し
やすくなり、信頼性の確保が非常に雉しいといった問題
点を有゛していた。
００Ａ８度の非常に薄い酸化シリコン膜を形成すると、
開孔部のシリコン基板に接したエッジ部の膜厚が薄くな
ったシ、渣た酸化時にエッジ部に歪やトラップが発生し
やすくなる為、繰り返し書換えを行なうと非常に破壊し
やすくなり、信頼性の確保が非常に雉しいといった問題
点を有゛していた。
本発明は、上記従来の問題を解決するものであり、フロ
ーティングゲート構造の半導体記憶装置の製造方法にか
いて、繰９返し書換え回数の増加を容易に実現できる製
造方法を提供することを目的とする。
ーティングゲート構造の半導体記憶装置の製造方法にか
いて、繰９返し書換え回数の増加を容易に実現できる製
造方法を提供することを目的とする。
課題を解決するための手段
上記目的を達或するために、本発明は一導電型半導体シ
リコン基板の表面から内部にかけて、前記基板と反対導
電型の拡散層を形成する工程と、前記拡散層表面上に絶
縁膜を形成する工程と、前記絶縁膜の所定の部分に前記
拡散層に達するような開孔部を形成する工程と、前記開
札部の拡散層表面上にトンネリング謀体となυうる絶縁
膜を形成する工程と、前記トンネリング絶縁膜上にフロ
ーティングゲート電極を形成する工程と、前記フローテ
ィングゲート電極上に絶縁膜を介してコントロールゲー
ト電極を形成する工程を少なくとも含む半導体記憶装置
の製造方法において、上記トンネリング絶縁膜の形成が
水蒸気を含んだ酸化雰囲気で形成されることを特徴とす
るものである。
リコン基板の表面から内部にかけて、前記基板と反対導
電型の拡散層を形成する工程と、前記拡散層表面上に絶
縁膜を形成する工程と、前記絶縁膜の所定の部分に前記
拡散層に達するような開孔部を形成する工程と、前記開
札部の拡散層表面上にトンネリング謀体となυうる絶縁
膜を形成する工程と、前記トンネリング絶縁膜上にフロ
ーティングゲート電極を形成する工程と、前記フローテ
ィングゲート電極上に絶縁膜を介してコントロールゲー
ト電極を形成する工程を少なくとも含む半導体記憶装置
の製造方法において、上記トンネリング絶縁膜の形成が
水蒸気を含んだ酸化雰囲気で形成されることを特徴とす
るものである。
作 用
本発明者の検討によれば、繰勺返し書換えにより破壊す
る箇所のほとんどは開孔部のシリコン基板に接したエッ
ジ部であることを見いだし、そのエッジ部の形状が酸化
方法に大きく関与していることがわかった。
る箇所のほとんどは開孔部のシリコン基板に接したエッ
ジ部であることを見いだし、そのエッジ部の形状が酸化
方法に大きく関与していることがわかった。
本発明は、上記事実に基づき提案されたもので、本発明
のごとき水蒸気を含んだ酸化雰囲気にょシトンネル絶縁
膜を開孔部に形成すると、１００人程度の薄い酸化シリ
コン膜を形成しても、開孔部のシリコン基板に接したエ
ッジ部の膜厚が薄くなったシ、又酸化時にエッジ部に歪
やトラップが発生することが少なくなり、繰り返し書換
えを行なっても破壊しにくくなシ、信頼性の確保が非常
に容易となるものである。さらに、上記酸化雰囲気の温
度が９５０℃以下にすることによシ、より一層効果があ
ることを見いだした。
のごとき水蒸気を含んだ酸化雰囲気にょシトンネル絶縁
膜を開孔部に形成すると、１００人程度の薄い酸化シリ
コン膜を形成しても、開孔部のシリコン基板に接したエ
ッジ部の膜厚が薄くなったシ、又酸化時にエッジ部に歪
やトラップが発生することが少なくなり、繰り返し書換
えを行なっても破壊しにくくなシ、信頼性の確保が非常
に容易となるものである。さらに、上記酸化雰囲気の温
度が９５０℃以下にすることによシ、より一層効果があ
ることを見いだした。
実施例
本発明の具体的な実施例を図面を用いて説明する。
第１図は、本発明の一実施例を示した工程順断面図であ
る。
る。
１ず、第１図Ａに示すようにＰ型シリコン基板１上に、
公知の選択拡散技術によりＮ型拡散層からなるソース領
域２、及びドレイン領域３を形成し、その後酸化シリコ
ン膜４を通常の熱拡散法によシ形成する。酸化シリコン
膜４の厚さは、基板からのトンネリングが起こらないよ
うに厚くする必要があう、本実施例では約５００人とし
た。
公知の選択拡散技術によりＮ型拡散層からなるソース領
域２、及びドレイン領域３を形成し、その後酸化シリコ
ン膜４を通常の熱拡散法によシ形成する。酸化シリコン
膜４の厚さは、基板からのトンネリングが起こらないよ
うに厚くする必要があう、本実施例では約５００人とし
た。
次に、ドレイン領域３上の酸化シリコン膜４の所定の部
分を公知のフォトエッチング技術にようエッチングを行
ない、トンネリング領域となる開口部を形成する。
分を公知のフォトエッチング技術にようエッチングを行
ない、トンネリング領域となる開口部を形成する。
次に、第１図Ｂに示すように、トンネリング媒体となｂ
うる薄い酸化シリコン膜６を開孔部に形成するが、その
形成方法として水蒸気を含んだ酸化雰囲気中で形成する
。本実施例では、９０℃に加熱した純水中にドライ酸素
を通すことにより、水蒸気を含有させた酸化雰囲気をつ
くり、この酸化雰囲気中で酸化して実施した。１た、形
成温度は９５０℃以下の方が一層効果があシ、本実施例
ではｅｏｏｃで形成した。さらに、トンネリング効果を
有効に利用するには、酸化シリコン膜６の厚さを５０−
１６０人程度にする必要があり、本実施例では１００人
形威させた。
うる薄い酸化シリコン膜６を開孔部に形成するが、その
形成方法として水蒸気を含んだ酸化雰囲気中で形成する
。本実施例では、９０℃に加熱した純水中にドライ酸素
を通すことにより、水蒸気を含有させた酸化雰囲気をつ
くり、この酸化雰囲気中で酸化して実施した。１た、形
成温度は９５０℃以下の方が一層効果があシ、本実施例
ではｅｏｏｃで形成した。さらに、トンネリング効果を
有効に利用するには、酸化シリコン膜６の厚さを５０−
１６０人程度にする必要があり、本実施例では１００人
形威させた。
次いで、第１図Ｃに示すように、酸化シリコン膜４及び
６の上にリンをドープ（約３×１０ の ）したポリシ
リコン膜を気相或長法により約５０００人形威させ、そ
の後公知のフォトエッチング技術によう、ポリシリコン
膜よりなるフローティングゲート電極６を形戊する。次
いで、通常の熱酸化法によシ、酸化シリコン膜７をフロ
ーティングゲート電極上で約４００人となるように形成
する。
６の上にリンをドープ（約３×１０ の ）したポリシ
リコン膜を気相或長法により約５０００人形威させ、そ
の後公知のフォトエッチング技術によう、ポリシリコン
膜よりなるフローティングゲート電極６を形戊する。次
いで、通常の熱酸化法によシ、酸化シリコン膜７をフロ
ーティングゲート電極上で約４００人となるように形成
する。
ソノ後、リンをドープ（約３Ｘ１０２０ｙ＋＋−３）Ｌ
たボリシリコン膜を気相戒長法により約４０００人形威
させ、次いで、公知のフォトエッチング技術にようポリ
シリコン膜よシなるコントロールゲート電極８を形成す
る。
たボリシリコン膜を気相戒長法により約４０００人形威
させ、次いで、公知のフォトエッチング技術にようポリ
シリコン膜よシなるコントロールゲート電極８を形成す
る。
次に、第１図Ｄに示すように、公知の気相或長法によシ
、酸化シリコン膜９を全面に被着後、酸化シリコン膜９
に公知のフォトエッチング技術にようコンタクト孔を開
孔し、アルミニウム電極１ｏを形成し、第１図Ｄのごと
きフローティングゲート型の半導体記憶装置を作製する
ことができる。
、酸化シリコン膜９を全面に被着後、酸化シリコン膜９
に公知のフォトエッチング技術にようコンタクト孔を開
孔し、アルミニウム電極１ｏを形成し、第１図Ｄのごと
きフローティングゲート型の半導体記憶装置を作製する
ことができる。
以上のごとくして得られたフローティングゲート型の半
導体記憶装置の繰り返し書換え特性の一例を第３図に示
す。縦軸は累積不良率、横軸は書換え回数である。第３
図に示すように、本発明のごとき水蒸気を含有させた酸
化性雰囲気中でトンネル酸化膜を形成した場合の半導体
記憶装置の書換え特性（実線１１）は、水蒸気を含有さ
せない場合（実線１２）に比べ、書換え特性が非常に優
れていることがわかる。
導体記憶装置の繰り返し書換え特性の一例を第３図に示
す。縦軸は累積不良率、横軸は書換え回数である。第３
図に示すように、本発明のごとき水蒸気を含有させた酸
化性雰囲気中でトンネル酸化膜を形成した場合の半導体
記憶装置の書換え特性（実線１１）は、水蒸気を含有さ
せない場合（実線１２）に比べ、書換え特性が非常に優
れていることがわかる。
本実施例では、加熱した純水中でドライ酸素でバプリン
グする方法の例を示したが、水素と酸素を酸化炉の中で
反応させて水蒸気を発生させる方法等どんな方法で水蒸
気を含有させた雰囲気を発生させてもよいことは言う筐
でもない。
グする方法の例を示したが、水素と酸素を酸化炉の中で
反応させて水蒸気を発生させる方法等どんな方法で水蒸
気を含有させた雰囲気を発生させてもよいことは言う筐
でもない。
発明の効果
以上説明したように、本発明の製造方法によれば、１０
０人程度の非常に薄いトンネル酸化シリコン膜を形成し
ても、開孔部のシリコン基板に接したエッジ部の膜厚が
薄くなった９、又酸化時にエッジ部に歪やトラップが発
生することが少なくなＤ１繰シ返し書換えを行なっても
破壊しにくく、信頼性の確保が容易となシ、フローティ
ングゲート型の半導体記憶装置の高信頼性化に大きく寄
与するものである。
０人程度の非常に薄いトンネル酸化シリコン膜を形成し
ても、開孔部のシリコン基板に接したエッジ部の膜厚が
薄くなった９、又酸化時にエッジ部に歪やトラップが発
生することが少なくなＤ１繰シ返し書換えを行なっても
破壊しにくく、信頼性の確保が容易となシ、フローティ
ングゲート型の半導体記憶装置の高信頼性化に大きく寄
与するものである。
第１図Ａ −Ｄぱ本発明の製造方法の一実施例を説明す
る工程順断面図、第２図はフローティングゲート型の半
導体記憶装置の構造を説明する断面図、第３図は本発明
の効果を説明するための特性図である。 １・・・・・・Ｐ型シリコン基板、２・・・・・・ソー
ス領域、３・・・・・・ドレイン領域、４・・・・・・
酸化シリコン膜、６・・・・・トンネリング媒体となυ
得る薄い酸化シリコン膜、６・・・・・・フローティン
グゲート電極、７・・・・・・酸化シリコン膜、８・・
・・・・コントロールゲート電極、９・・・・・・酸化
シリコン膜、１ｏ・・・・・・アルミニウム電極。
る工程順断面図、第２図はフローティングゲート型の半
導体記憶装置の構造を説明する断面図、第３図は本発明
の効果を説明するための特性図である。 １・・・・・・Ｐ型シリコン基板、２・・・・・・ソー
ス領域、３・・・・・・ドレイン領域、４・・・・・・
酸化シリコン膜、６・・・・・トンネリング媒体となυ
得る薄い酸化シリコン膜、６・・・・・・フローティン
グゲート電極、７・・・・・・酸化シリコン膜、８・・
・・・・コントロールゲート電極、９・・・・・・酸化
シリコン膜、１ｏ・・・・・・アルミニウム電極。
Claims (2)
- （１）一導電型半導体シリコン基板の表面から内部にか
けて、前記基板と反対導電型の拡散層を形成する工程と
、前記拡散層表面上に絶縁膜を形成する工程と、前記絶
縁膜の所定の部分に前記拡散層に達するような開孔部を
形成する工程と、前記開孔部の拡散層表面上にトンネリ
ング媒体となりうる絶縁膜を形成する工程と、前記トン
ネリング絶縁膜上にフローティングゲート電極を形成す
る工程と、前記フローティングゲート電極上に絶縁膜を
介してコントロールゲート電極を形成する工程を少なく
とも含む半導体記憶装置の製造方法において、前記トン
ネリング絶縁膜の形成が水蒸気を含んだ酸化雰囲気で形
成されることを特徴とする半導体記憶装置の製造方法。 - （２）酸化雰囲気の温度が９５０℃以上であることを特
徴とする特許請求の範囲第１項記載の半導体記憶装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15543389A JPH0320088A (ja) | 1989-06-16 | 1989-06-16 | 半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15543389A JPH0320088A (ja) | 1989-06-16 | 1989-06-16 | 半導体記憶装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0320088A true JPH0320088A (ja) | 1991-01-29 |
Family
ID=15605919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15543389A Pending JPH0320088A (ja) | 1989-06-16 | 1989-06-16 | 半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0320088A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5959329A (en) * | 1995-03-18 | 1999-09-28 | Kabushiki Kaisha Toshiba | Insulating oxide film formed by high-temperature wet oxidation |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01292864A (ja) * | 1988-05-20 | 1989-11-27 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1989
- 1989-06-16 JP JP15543389A patent/JPH0320088A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01292864A (ja) * | 1988-05-20 | 1989-11-27 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5959329A (en) * | 1995-03-18 | 1999-09-28 | Kabushiki Kaisha Toshiba | Insulating oxide film formed by high-temperature wet oxidation |
| US6368984B1 (en) | 1995-09-19 | 2002-04-09 | Kabushiki Kaisha Toshiba | Insulating film and method of forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63224367A (ja) | 半導体記憶装置 | |
| JP4244074B2 (ja) | Ｍｏｎｏｓ型半導体不揮発性メモリトランジスタの製造方法 | |
| JPH07130894A (ja) | Ｅｅｐｒｏｍフラッシュメモリセル、メモリデバイスおよびこれらの製造方法 | |
| JP3288796B2 (ja) | 半導体装置 | |
| JPH05129630A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH0320088A (ja) | 半導体記憶装置の製造方法 | |
| JPS63224366A (ja) | 半導体記憶装置 | |
| JPH02277269A (ja) | 不揮発性メモリ装置の製造方法 | |
| US4683640A (en) | Method of making a floating gate memory cell | |
| JPH05343693A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH03218075A (ja) | 半導体記憶装置の製造方法 | |
| JPH0227773A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH07120724B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH05129632A (ja) | 電荷トラツプ膜 | |
| JPH02114568A (ja) | 不揮発性記憶装置の製造方法 | |
| JPH0389556A (ja) | 半導体記憶装置の製造方法 | |
| JP3141520B2 (ja) | 不揮発性記憶素子の製造方法 | |
| JP2661778B2 (ja) | 電気的消去可能不揮発性半導体記憶装置およびその製造方法 | |
| JPH03273684A (ja) | 半導体記憶装置およびその製造方法 | |
| JP3283269B2 (ja) | 半導体記憶装置の製造方法 | |
| KR0135069B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
| US6858496B1 (en) | Oxidizing pretreatment of ONO layer for flash memory | |
| JPH02191375A (ja) | 半導体不揮発性メモリー素子の製造方法 | |
| JPH01108776A (ja) | 半導体記憶装置の製造方法 | |
| JPH01129465A (ja) | 浮遊ゲート型不揮発性メモリの製造方法 |