JP3283269B2 - 半導体記憶装置の製造方法 - Google Patents
半導体記憶装置の製造方法Info
- Publication number
- JP3283269B2 JP3283269B2 JP01324591A JP1324591A JP3283269B2 JP 3283269 B2 JP3283269 B2 JP 3283269B2 JP 01324591 A JP01324591 A JP 01324591A JP 1324591 A JP1324591 A JP 1324591A JP 3283269 B2 JP3283269 B2 JP 3283269B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor memory
- memory device
- floating gate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、フローティングゲート
型の電界効果トランジスタを記憶素子とした半導体記憶
装置の製造方法に関するものである。
型の電界効果トランジスタを記憶素子とした半導体記憶
装置の製造方法に関するものである。
【０００２】
【従来の技術】電気的書き込み消去が可能なＥＥＰＲＯ
Ｍ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａ
ｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）の１つとし
て、トンネリング注入により書き込み消去を行うフロー
ティングゲート型の電界効果トランジスタを利用した半
導体記憶装置が知られている。このフローティングゲー
ト型半導体記憶装置は、トランジスタ拡散領域上の薄い
絶縁膜を介してフローティングゲートに電荷のトンネリ
ング注入を行って該フローティングゲートに電荷を蓄積
させ、電荷蓄積の結果としてトランジスタのしきい値電
圧を変化させて情報を記憶させることを原理としてい
る。
Ｍ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａ
ｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）の１つとし
て、トンネリング注入により書き込み消去を行うフロー
ティングゲート型の電界効果トランジスタを利用した半
導体記憶装置が知られている。このフローティングゲー
ト型半導体記憶装置は、トランジスタ拡散領域上の薄い
絶縁膜を介してフローティングゲートに電荷のトンネリ
ング注入を行って該フローティングゲートに電荷を蓄積
させ、電荷蓄積の結果としてトランジスタのしきい値電
圧を変化させて情報を記憶させることを原理としてい
る。
【０００３】図６は、従来の代表的なフローティングゲ
ート型半導体記憶装置の断面図である。同図を参照しな
がら従来の半導体記憶装置の製造方法を説明する。まず
Ｐ型シリコン基板１の表面から内部にかけてＮ型不純物
の拡散領域であるソース領域２およびドレイン領域３を
それぞれ形成し、ソース領域２とドレイン領域３とにま
たがってシリコン基板１の表面上に比較的厚い酸化シリ
コン膜を第１の絶縁膜４として形成する。次に、フォト
リソグラフィー技術を用いてドレイン領域３上の第１の
絶縁膜４の一部に開孔部を形成することによりドレイン
領域３の一部表面を露出させ、該開口部中のドレイン領
域３の一部露出表面上に薄い酸化シリコン膜をトンネリ
ング絶縁膜５として形成する。そして、第１の絶縁膜４
とトンネリング絶縁膜５との上にフローティングゲート
電極６、酸化シリコン膜からなる第２の絶縁膜７および
コントロールゲート電極８を順次積層する。
ート型半導体記憶装置の断面図である。同図を参照しな
がら従来の半導体記憶装置の製造方法を説明する。まず
Ｐ型シリコン基板１の表面から内部にかけてＮ型不純物
の拡散領域であるソース領域２およびドレイン領域３を
それぞれ形成し、ソース領域２とドレイン領域３とにま
たがってシリコン基板１の表面上に比較的厚い酸化シリ
コン膜を第１の絶縁膜４として形成する。次に、フォト
リソグラフィー技術を用いてドレイン領域３上の第１の
絶縁膜４の一部に開孔部を形成することによりドレイン
領域３の一部表面を露出させ、該開口部中のドレイン領
域３の一部露出表面上に薄い酸化シリコン膜をトンネリ
ング絶縁膜５として形成する。そして、第１の絶縁膜４
とトンネリング絶縁膜５との上にフローティングゲート
電極６、酸化シリコン膜からなる第２の絶縁膜７および
コントロールゲート電極８を順次積層する。
【０００４】トンネリング絶縁膜５は、１０〜２０Ｖの
プログラム電圧で書き込み消去ができるように通常１０
ｎｍ程度の膜厚とする。このように非常に薄いトンネリ
ング絶縁膜５の形成に、従来は拡散炉中での酸化処理が
採用されていた。さらに詳しくは、ドライ酸素雰囲気も
しくは不活性ガスを混合した希釈ドライ酸素雰囲気中で
の９００〜１０００℃の比較的低い温度下の酸化処理で
ある。拡散炉では一旦温度を上げると急には温度を下げ
ることができず、その間に酸化が起こって膜厚の制御が
難しくなるので、１０００℃より高い温度での酸化処理
は採用し得なかったのである。
プログラム電圧で書き込み消去ができるように通常１０
ｎｍ程度の膜厚とする。このように非常に薄いトンネリ
ング絶縁膜５の形成に、従来は拡散炉中での酸化処理が
採用されていた。さらに詳しくは、ドライ酸素雰囲気も
しくは不活性ガスを混合した希釈ドライ酸素雰囲気中で
の９００〜１０００℃の比較的低い温度下の酸化処理で
ある。拡散炉では一旦温度を上げると急には温度を下げ
ることができず、その間に酸化が起こって膜厚の制御が
難しくなるので、１０００℃より高い温度での酸化処理
は採用し得なかったのである。
【０００５】
【発明が解決しようとする課題】上述のような従来の方
法で製造したフローティングゲート型半導体記憶装置で
は、消去／書き込みを頻繁に繰り返すうちに、書き換え
に際して早期にトンネリング絶縁膜に破壊が生じる問題
があった。１０ｎｍ程度の非常に薄い酸化シリコン膜か
らなるトンネリング絶縁膜の形成に拡散炉中での９００
〜１０００℃の比較的低い温度の酸化処理を採用してい
たために、トンネリング絶縁膜の形成に際して該トンネ
リング絶縁膜の周縁部に歪やトラップが発生したり、該
周縁部に局部的薄膜化が生じたりすることがトンネリン
グ絶縁膜の絶縁耐力の低下原因になっているものと推定
される。
法で製造したフローティングゲート型半導体記憶装置で
は、消去／書き込みを頻繁に繰り返すうちに、書き換え
に際して早期にトンネリング絶縁膜に破壊が生じる問題
があった。１０ｎｍ程度の非常に薄い酸化シリコン膜か
らなるトンネリング絶縁膜の形成に拡散炉中での９００
〜１０００℃の比較的低い温度の酸化処理を採用してい
たために、トンネリング絶縁膜の形成に際して該トンネ
リング絶縁膜の周縁部に歪やトラップが発生したり、該
周縁部に局部的薄膜化が生じたりすることがトンネリン
グ絶縁膜の絶縁耐力の低下原因になっているものと推定
される。
【０００６】本発明は、絶縁耐力の高いトンネリング絶
縁膜を形成することによって繰り返し書き換えに対する
寿命が長くなるようにフローティングゲート型半導体記
憶装置の製造方法を改善することを目的とするものであ
る。
縁膜を形成することによって繰り返し書き換えに対する
寿命が長くなるようにフローティングゲート型半導体記
憶装置の製造方法を改善することを目的とするものであ
る。
【０００７】
【課題を解決するための手段】本発明は、トンネリング
絶縁膜の形成に際して高温での急速処理を実現するため
に波長０．２〜５μｍの光源を加熱源として採用すると
ともに、酸化処理と窒化処理との併用によってトンネリ
ング絶縁膜として絶縁耐力の高い酸化窒化膜を形成する
ものである。具体的には、シリコン基板表面に当該シリ
コン基板とは反対導電型の第１および第２の拡散領域を
それぞれ形成する工程と、第１および第２の拡散領域に
またがってシリコン基板の表面上に第１の絶縁膜を形成
する工程と、第１の拡散領域の一部表面を露出させるよ
うに第１の絶縁膜に開孔部を形成する工程と、波長０．
２〜５μｍの光源を加熱源とした温度１０５０〜１２５
０℃の急速熱酸化処理、同加熱源を用い温度９００〜１
２５０℃の急速熱窒化処理、および、同加熱源を用いた
急速酸化処理の各処理を同一装置内で連続的に施すこと
により第１の拡散領域の一部露出表面上に膜厚４〜１２
ｎｍのトンネリング絶縁膜を形成するとともに第１の絶
縁膜の表面を窒化酸化膜に変化させる工程と、該トンネ
リング絶縁膜および第１の絶縁膜上にフローティングゲ
ート電極、第２の絶縁膜およびコントロールゲート電極
を順次形成する工程とを備えた半導体記憶装置の製造方
法を採用したものである。
絶縁膜の形成に際して高温での急速処理を実現するため
に波長０．２〜５μｍの光源を加熱源として採用すると
ともに、酸化処理と窒化処理との併用によってトンネリ
ング絶縁膜として絶縁耐力の高い酸化窒化膜を形成する
ものである。具体的には、シリコン基板表面に当該シリ
コン基板とは反対導電型の第１および第２の拡散領域を
それぞれ形成する工程と、第１および第２の拡散領域に
またがってシリコン基板の表面上に第１の絶縁膜を形成
する工程と、第１の拡散領域の一部表面を露出させるよ
うに第１の絶縁膜に開孔部を形成する工程と、波長０．
２〜５μｍの光源を加熱源とした温度１０５０〜１２５
０℃の急速熱酸化処理、同加熱源を用い温度９００〜１
２５０℃の急速熱窒化処理、および、同加熱源を用いた
急速酸化処理の各処理を同一装置内で連続的に施すこと
により第１の拡散領域の一部露出表面上に膜厚４〜１２
ｎｍのトンネリング絶縁膜を形成するとともに第１の絶
縁膜の表面を窒化酸化膜に変化させる工程と、該トンネ
リング絶縁膜および第１の絶縁膜上にフローティングゲ
ート電極、第２の絶縁膜およびコントロールゲート電極
を順次形成する工程とを備えた半導体記憶装置の製造方
法を採用したものである。
【０００８】
【作用】本発明によれば、急速熱酸化処理、急速熱窒化
処理および急速酸化処理の３処理を順次実行することに
よって絶縁耐力の高い膜厚４〜１２ｎｍのトンネリング
絶縁膜を得る。はじめに波長０．２〜５μｍの光源を加
熱源とした１０５０〜１２５０℃の温度下の急速熱酸化
処理を施すと、従来とは違って歪やトラップのない酸化
シリコン膜が得られる。該酸化シリコン膜の周縁部に局
部的薄膜化が生じることもない。該酸化シリコン膜に９
００〜１２５０℃の温度下の急速熱窒化処理を施すと、
酸化シリコン膜が絶縁耐力の高い酸化窒化膜となる。さ
らに該酸化窒化膜に急速酸化処理を施すと、窒化酸化膜
の表面酸素含有量が多くなる。このように酸化シリコン
膜を高温で形成し、これを窒化し、さらにこれを再度酸
化することによって、従来の酸化シリコン膜に比べて絶
縁耐力の高いトンネリング絶縁膜が得られる。
処理および急速酸化処理の３処理を順次実行することに
よって絶縁耐力の高い膜厚４〜１２ｎｍのトンネリング
絶縁膜を得る。はじめに波長０．２〜５μｍの光源を加
熱源とした１０５０〜１２５０℃の温度下の急速熱酸化
処理を施すと、従来とは違って歪やトラップのない酸化
シリコン膜が得られる。該酸化シリコン膜の周縁部に局
部的薄膜化が生じることもない。該酸化シリコン膜に９
００〜１２５０℃の温度下の急速熱窒化処理を施すと、
酸化シリコン膜が絶縁耐力の高い酸化窒化膜となる。さ
らに該酸化窒化膜に急速酸化処理を施すと、窒化酸化膜
の表面酸素含有量が多くなる。このように酸化シリコン
膜を高温で形成し、これを窒化し、さらにこれを再度酸
化することによって、従来の酸化シリコン膜に比べて絶
縁耐力の高いトンネリング絶縁膜が得られる。
【０００９】急速熱酸化の処理温度は１０５０〜１２５
０℃の範囲とする。該処理温度が１０５０℃を下回ると
酸化シリコン膜が均一にできず、該酸化シリコン膜の周
縁部に局部的薄膜化が生じる。逆に該処理温度が１２５
０℃を上回るとシリコン基板が変形する問題が生じる。
急速熱窒化の処理温度は同様の理由により９００〜１２
５０℃の範囲とする。
０℃の範囲とする。該処理温度が１０５０℃を下回ると
酸化シリコン膜が均一にできず、該酸化シリコン膜の周
縁部に局部的薄膜化が生じる。逆に該処理温度が１２５
０℃を上回るとシリコン基板が変形する問題が生じる。
急速熱窒化の処理温度は同様の理由により９００〜１２
５０℃の範囲とする。
【００１０】
【実施例】本発明の具体的な実施例を図面を用いて説明
する。
する。
【００１１】図１は本発明の半導体記憶装置の製造方法
の一実施例を示した工程順断面図であり、図２はその完
成断面図である。
の一実施例を示した工程順断面図であり、図２はその完
成断面図である。
【００１２】まず、図１（Ａ）に示すようにＰ型シリコ
ン基板１の表面から内部にかけて公知の選択拡散技術に
よりＮ型不純物の拡散領域であるソース領域２およびド
レイン領域３をそれぞれ形成し、ソース領域２とドレイ
ン領域３とにまたがってシリコン基板１の表面上に通常
の熱酸化法によって酸化シリコン膜を第１の絶縁膜４と
して形成する。第１の絶縁膜４の厚さは、シリコン基板
１からのトンネリングが起こらない厚さが必要であり、
本実施例ではその膜厚を５０ｎｍとした。次に、公知の
フォトリソグラフィー技術を用いてドレイン領域３上の
第１の絶縁膜４の一部を選択的にエッチングして第１の
絶縁膜４に開孔部４ａを形成することにより、ドレイン
領域３の一部表面を露出させる。
ン基板１の表面から内部にかけて公知の選択拡散技術に
よりＮ型不純物の拡散領域であるソース領域２およびド
レイン領域３をそれぞれ形成し、ソース領域２とドレイ
ン領域３とにまたがってシリコン基板１の表面上に通常
の熱酸化法によって酸化シリコン膜を第１の絶縁膜４と
して形成する。第１の絶縁膜４の厚さは、シリコン基板
１からのトンネリングが起こらない厚さが必要であり、
本実施例ではその膜厚を５０ｎｍとした。次に、公知の
フォトリソグラフィー技術を用いてドレイン領域３上の
第１の絶縁膜４の一部を選択的にエッチングして第１の
絶縁膜４に開孔部４ａを形成することにより、ドレイン
領域３の一部表面を露出させる。
【００１３】次に、図１（Ｂ）に示すように開口部４ａ
中のドレイン領域３の一部露出表面上にトンネリング絶
縁膜５を形成する。そのために、まず波長０．２〜５μ
ｍの光源であるハロゲンランプを用いた加熱により１１
５０℃で２０秒間ドライ酸素雰囲気中で急速熱酸化処理
を施し、１０ｎｍの膜厚の酸化シリコン膜をドレイン領
域３の露出表面上に形成する。次いで同一装置により雰
囲気をアンモニアに変更し、１１５０℃で２０秒間急速
熱窒化処理を施して酸化シリコン膜を窒化酸化膜とす
る。さらに、同一装置により雰囲気を再びドライ酸素に
切替えて１１００℃で１０秒間急速酸化処理を施すこと
により窒化酸化膜の表面酸素含有量を多くする。このよ
うにしてできたトンネリング絶縁膜５は、急速熱酸化処
理の結果である窒化前の酸化シリコン膜とほぼ同じ１０
ｎｍの膜厚を有する。これら急速熱酸化処理、急速熱窒
化処理および急速酸化処理の３処理を同一装置内で連続
的に実行することができるため、トンネリング絶縁膜５
の形成工程が特に複雑化することはない。
中のドレイン領域３の一部露出表面上にトンネリング絶
縁膜５を形成する。そのために、まず波長０．２〜５μ
ｍの光源であるハロゲンランプを用いた加熱により１１
５０℃で２０秒間ドライ酸素雰囲気中で急速熱酸化処理
を施し、１０ｎｍの膜厚の酸化シリコン膜をドレイン領
域３の露出表面上に形成する。次いで同一装置により雰
囲気をアンモニアに変更し、１１５０℃で２０秒間急速
熱窒化処理を施して酸化シリコン膜を窒化酸化膜とす
る。さらに、同一装置により雰囲気を再びドライ酸素に
切替えて１１００℃で１０秒間急速酸化処理を施すこと
により窒化酸化膜の表面酸素含有量を多くする。このよ
うにしてできたトンネリング絶縁膜５は、急速熱酸化処
理の結果である窒化前の酸化シリコン膜とほぼ同じ１０
ｎｍの膜厚を有する。これら急速熱酸化処理、急速熱窒
化処理および急速酸化処理の３処理を同一装置内で連続
的に実行することができるため、トンネリング絶縁膜５
の形成工程が特に複雑化することはない。
【００１４】次いで、図１（Ｃ）に示すように第１の絶
縁膜４とトンネリング絶縁膜５との上にフローティング
ゲート電極６、第２の絶縁膜７およびコントロールゲー
ト電極８を順次積層する。フローティングゲート電極６
は、リンを３×１０20ｃｍ-3の濃度にドープした多結晶
シリコン膜からなり、減圧化学的気相成長（ＬＰＣＶ
Ｄ）法により５００ｎｍの膜厚に形成される。第２の絶
縁膜７は、通常の熱酸化法による膜厚４５ｎｍの酸化シ
リコン膜である。コントロールゲート電極８は、フロー
ティングゲート電極６と同様にリンを３×１０20ｃｍ-3
の濃度にドープした多結晶シリコン膜からなり、ＬＰＣ
ＶＤ法により４００ｎｍの膜厚に形成される。なお、第
１の絶縁膜４、フローティングゲート電極６、第２の絶
縁膜７およびコントロールゲート電極８は、それぞれ公
知のフォトリソグラフィー技術によりパターン化され
る。
縁膜４とトンネリング絶縁膜５との上にフローティング
ゲート電極６、第２の絶縁膜７およびコントロールゲー
ト電極８を順次積層する。フローティングゲート電極６
は、リンを３×１０20ｃｍ-3の濃度にドープした多結晶
シリコン膜からなり、減圧化学的気相成長（ＬＰＣＶ
Ｄ）法により５００ｎｍの膜厚に形成される。第２の絶
縁膜７は、通常の熱酸化法による膜厚４５ｎｍの酸化シ
リコン膜である。コントロールゲート電極８は、フロー
ティングゲート電極６と同様にリンを３×１０20ｃｍ-3
の濃度にドープした多結晶シリコン膜からなり、ＬＰＣ
ＶＤ法により４００ｎｍの膜厚に形成される。なお、第
１の絶縁膜４、フローティングゲート電極６、第２の絶
縁膜７およびコントロールゲート電極８は、それぞれ公
知のフォトリソグラフィー技術によりパターン化され
る。
【００１５】最後に、図２に示すように公知のＬＰＣＶ
Ｄ法により酸化シリコン膜を第３の絶縁膜９として全面
に堆積させた後、公知のフォトリソグラフィー技術によ
り第３の絶縁膜９にソース領域２に達するコンタクト孔
とドレイン領域３に達するコンタクト孔とを形成し、両
コンタクト孔内にそれぞれアルミニウム電極１０，１１
を形成して、フローティングゲート型半導体記憶装置の
製造を完了する。
Ｄ法により酸化シリコン膜を第３の絶縁膜９として全面
に堆積させた後、公知のフォトリソグラフィー技術によ
り第３の絶縁膜９にソース領域２に達するコンタクト孔
とドレイン領域３に達するコンタクト孔とを形成し、両
コンタクト孔内にそれぞれアルミニウム電極１０，１１
を形成して、フローティングゲート型半導体記憶装置の
製造を完了する。
【００１６】さて、書き換えを繰り返し実行する際のフ
ローティングゲート型半導体記憶装置の寿命は、トンネ
リング絶縁膜５が絶縁破壊に至るまでの総注入電荷量す
なわち絶縁破壊電荷量（Ｃｈａｒｇｅ ｔｏ Ｂｒｅａ
ｋｄｏｗｎ）Ｑｂｄの大きさで評価することができる。
図３は、前記本発明の実施例に係る方法により製造した
フローティングゲート型半導体記憶装置と前記従来方法
により製造したフローティングゲート型半導体記憶装置
との各トンネリング絶縁膜について、絶縁破壊電荷量Ｑ
ｂｄのストレス電流密度依存性を示したグラフである。
ただし、いずれのトンネリング絶縁膜も膜厚を８ｎｍと
している。同図に示されるように本発明の実施例によれ
ば、従来方法に比べて絶縁破壊電荷量Ｑｂｄが約１桁大
きいトンネリング絶縁膜を得ることができ、書き換え可
能回数が多く、信頼性の高い記憶装置が実現できる。
ローティングゲート型半導体記憶装置の寿命は、トンネ
リング絶縁膜５が絶縁破壊に至るまでの総注入電荷量す
なわち絶縁破壊電荷量（Ｃｈａｒｇｅ ｔｏ Ｂｒｅａ
ｋｄｏｗｎ）Ｑｂｄの大きさで評価することができる。
図３は、前記本発明の実施例に係る方法により製造した
フローティングゲート型半導体記憶装置と前記従来方法
により製造したフローティングゲート型半導体記憶装置
との各トンネリング絶縁膜について、絶縁破壊電荷量Ｑ
ｂｄのストレス電流密度依存性を示したグラフである。
ただし、いずれのトンネリング絶縁膜も膜厚を８ｎｍと
している。同図に示されるように本発明の実施例によれ
ば、従来方法に比べて絶縁破壊電荷量Ｑｂｄが約１桁大
きいトンネリング絶縁膜を得ることができ、書き換え可
能回数が多く、信頼性の高い記憶装置が実現できる。
【００１７】図４は、フローティングゲート型半導体記
憶装置のしきい値電圧のウインドウ幅がパルス幅に依存
して変化する様子を比較したグラフである。同図に示さ
れるように本発明の実施例によれば、従来方法で製造し
たものに比べてウインドウ幅が広くなっている。このこ
とは、書き換えの高速化が可能であることを示してい
る。図５は、しきい値電圧のウインドウ幅が消去／書き
込みの繰り返しに依存して変化する様子を比較したグラ
フである。同図に示されるように従来方法で製造したも
のでは消去／書き込みサイクルの増加とともにウインド
ウ幅が狭まっているのに対し、本発明の実施例によれば
ウインドウ幅の変化が小さくなり、消去／書き込み特性
の経時変化が抑制されている。
憶装置のしきい値電圧のウインドウ幅がパルス幅に依存
して変化する様子を比較したグラフである。同図に示さ
れるように本発明の実施例によれば、従来方法で製造し
たものに比べてウインドウ幅が広くなっている。このこ
とは、書き換えの高速化が可能であることを示してい
る。図５は、しきい値電圧のウインドウ幅が消去／書き
込みの繰り返しに依存して変化する様子を比較したグラ
フである。同図に示されるように従来方法で製造したも
のでは消去／書き込みサイクルの増加とともにウインド
ウ幅が狭まっているのに対し、本発明の実施例によれば
ウインドウ幅の変化が小さくなり、消去／書き込み特性
の経時変化が抑制されている。
【００１８】以上のことから本発明の実施例によれば、
書き換え可能回数が多く、高速書き換えが可能であっ
て、しかも消去／書き込み特性の経時変化が少ないフロ
ーティングゲート型半導体記憶装置を製造することがで
きる。なお、急速熱酸化の処理温度は１０５０〜１２５
０℃の範囲で、急速熱窒化の処理温度は９００〜１２５
０℃の範囲でそれぞれ選択することができる。トンネリ
ング絶縁膜５の膜中窒素含有率は２〜２０％が適当であ
る。しかも、該トンネリング絶縁膜５の膜厚として第１
の絶縁膜４よりも薄い４〜１２ｎｍの膜厚を採用して電
子のトンネリングを容易にする。
書き換え可能回数が多く、高速書き換えが可能であっ
て、しかも消去／書き込み特性の経時変化が少ないフロ
ーティングゲート型半導体記憶装置を製造することがで
きる。なお、急速熱酸化の処理温度は１０５０〜１２５
０℃の範囲で、急速熱窒化の処理温度は９００〜１２５
０℃の範囲でそれぞれ選択することができる。トンネリ
ング絶縁膜５の膜中窒素含有率は２〜２０％が適当であ
る。しかも、該トンネリング絶縁膜５の膜厚として第１
の絶縁膜４よりも薄い４〜１２ｎｍの膜厚を採用して電
子のトンネリングを容易にする。
【００１９】
【発明の効果】以上説明してきたように本発明の半導体
記憶装置の製造方法では、波長０．２〜５μｍの光源を
加熱源とした温度１０５０〜１２５０℃の急速熱酸化処
理、同加熱源を用い温度９００〜１２５０℃の急速熱窒
化処理、および、同加熱源を用いた急速酸化処理の各処
理を同一装置内で連続的に施すことにより第１の拡散領
域の一部露出表面上に膜厚４〜１２ｎｍのトンネリング
絶縁膜を形成する工程を採用しているので、従来とは違
ってトンネリング絶縁膜の形成に際して該トンネリング
絶縁膜の周縁部に歪やトラップが発生したり、該周縁部
に局部的薄膜化が生じたりすることはなく、トンネリン
グ絶縁膜の絶縁耐力が向上する。したがって、本発明の
方法により製造した半導体記憶装置は、従来に比べて繰
り返し書き換えに対する寿命が長くなり、信頼性が向上
する。しかも、本発明の半導体記憶装置の製造方法では
急速熱酸化処理、急速熱窒化処理および急速酸化処理に
用いる加熱源が同一であるから、これらの３処理を同一
装置内で連続的に実行することができ、トンネリング絶
縁膜の形成工程が特に複雑化することはない。
記憶装置の製造方法では、波長０．２〜５μｍの光源を
加熱源とした温度１０５０〜１２５０℃の急速熱酸化処
理、同加熱源を用い温度９００〜１２５０℃の急速熱窒
化処理、および、同加熱源を用いた急速酸化処理の各処
理を同一装置内で連続的に施すことにより第１の拡散領
域の一部露出表面上に膜厚４〜１２ｎｍのトンネリング
絶縁膜を形成する工程を採用しているので、従来とは違
ってトンネリング絶縁膜の形成に際して該トンネリング
絶縁膜の周縁部に歪やトラップが発生したり、該周縁部
に局部的薄膜化が生じたりすることはなく、トンネリン
グ絶縁膜の絶縁耐力が向上する。したがって、本発明の
方法により製造した半導体記憶装置は、従来に比べて繰
り返し書き換えに対する寿命が長くなり、信頼性が向上
する。しかも、本発明の半導体記憶装置の製造方法では
急速熱酸化処理、急速熱窒化処理および急速酸化処理に
用いる加熱源が同一であるから、これらの３処理を同一
装置内で連続的に実行することができ、トンネリング絶
縁膜の形成工程が特に複雑化することはない。
【００２０】また、本発明の方法により製造した半導体
記憶装置はトンネリング絶縁膜が窒化酸化膜で構成され
るので、従来に比べてしきい値電圧のウインドウ幅が広
くなり、かつ該ウインドウ幅の経時変化が小さくなる。
つまり、本発明の半導体記憶装置の製造方法によれば、
書き換えの高速化と消去／書き込み特性の経時変化抑制
とを実現した半導体記憶装置を得ることができる。
記憶装置はトンネリング絶縁膜が窒化酸化膜で構成され
るので、従来に比べてしきい値電圧のウインドウ幅が広
くなり、かつ該ウインドウ幅の経時変化が小さくなる。
つまり、本発明の半導体記憶装置の製造方法によれば、
書き換えの高速化と消去／書き込み特性の経時変化抑制
とを実現した半導体記憶装置を得ることができる。
【図１】 本発明の一実施例である半導体記憶装置の製
造方法の工程を説明するためのフローティングゲート型
半導体記憶装置の工程順断面図である。
造方法の工程を説明するためのフローティングゲート型
半導体記憶装置の工程順断面図である。
【図２】 本発明の一実施例である半導体記憶装置の製
造方法の工程を説明するためのフローティングゲート型
半導体記憶装置の完成断面図である。
造方法の工程を説明するためのフローティングゲート型
半導体記憶装置の完成断面図である。
【図３】 本発明の一実施例に係る方法により製造した
フローティングゲート型半導体記憶装置と従来方法によ
り製造したフローティングゲート型半導体記憶装置との
各トンネリング絶縁膜について、絶縁破壊電荷量Ｑｂｄ
のストレス電流密度依存性を示したグラフである。
フローティングゲート型半導体記憶装置と従来方法によ
り製造したフローティングゲート型半導体記憶装置との
各トンネリング絶縁膜について、絶縁破壊電荷量Ｑｂｄ
のストレス電流密度依存性を示したグラフである。
【図４】 本発明の一実施例に係る方法により製造した
フローティングゲート型半導体記憶装置と従来方法によ
り製造したフローティングゲート型半導体記憶装置とに
ついて、しきい値電圧のウインドウ幅がパルス幅に依存
して変化する様子を示したグラフである。
フローティングゲート型半導体記憶装置と従来方法によ
り製造したフローティングゲート型半導体記憶装置とに
ついて、しきい値電圧のウインドウ幅がパルス幅に依存
して変化する様子を示したグラフである。
【図５】 本発明の一実施例に係る方法により製造した
フローティングゲート型半導体記憶装置と従来方法によ
り製造したフローティングゲート型半導体記憶装置とに
ついて、しきい値電圧のウインドウ幅が消去／書き込み
の繰り返しに依存して変化する様子を示したグラフであ
る。
フローティングゲート型半導体記憶装置と従来方法によ
り製造したフローティングゲート型半導体記憶装置とに
ついて、しきい値電圧のウインドウ幅が消去／書き込み
の繰り返しに依存して変化する様子を示したグラフであ
る。
【図６】 従来の半導体記憶装置の製造方法を説明する
ためのフローティングゲート型半導体記憶装置の断面図
である。
ためのフローティングゲート型半導体記憶装置の断面図
である。
１…シリコン基板 ２…ソース領域（第１の拡散領域） ３…ドレイン領域（第２の拡散領域） ４…第１の絶縁膜 ４ａ…開口部 ５…トンネリング絶縁膜 ６…フローティングゲート電極 ７…第２の絶縁膜 ８…コントロールゲート電極 ９…第３の絶縁膜 １０，１１…アルミニウム電極
フロントページの続き (56)参考文献 特開 平１−146332（ＪＰ，Ａ) 特開 平１−308080（ＪＰ，Ａ) 特開 平１−117332（ＪＰ，Ａ) Ｔ．Ｈｏｒｉ，Ｈ．Ｉｗａｓａｋｉ, ，ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥ ＶＩＣＥ ＬＥＴＴＥＲＳ，米国，ＩＥ ＥＥ，1988年 ４月30日，ＶＯＬ．９ ＮＯ．４，168−170 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8247 H01L 27/115 H01L 29/788 H01L 29/792
Claims (1)
- 【請求項１】 シリコン基板表面に、前記シリコン基板
とは反対導電型の第１および第２の拡散領域をそれぞれ
形成する工程と、 前記第１および第２の拡散領域にまたがって前記シリコ
ン基板の表面上に第１の絶縁膜を形成する工程と、 前記第１の拡散領域の一部表面を露出させるように前記
第１の絶縁膜に開孔部を形成する工程と、 波長０．２〜５μｍの光源を加熱源とした温度１０５０
〜１２５０℃の急速熱酸化処理、前記加熱源を用い温度
９００〜１２５０℃の急速熱窒化処理、および、前記加
熱源を用いた急速酸化処理の各処理を同一装置内で連続
的に施すことにより前記第１の拡散領域の一部露出表面
上に膜厚４〜１２ｎｍのトンネリング絶縁膜を形成する
とともに前記第１の絶縁膜の表面を窒化酸化膜に変化さ
せる工程と、 前記トンネリング絶縁膜および前記第１の絶縁膜上にフ
ローティングゲート電極、第２の絶縁膜およびコントロ
ールゲート電極を順次形成する工程とを備えたことを特
徴とするフローティングゲート型半導体記憶装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01324591A JP3283269B2 (ja) | 1991-02-04 | 1991-02-04 | 半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01324591A JP3283269B2 (ja) | 1991-02-04 | 1991-02-04 | 半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04330784A JPH04330784A (ja) | 1992-11-18 |
| JP3283269B2 true JP3283269B2 (ja) | 2002-05-20 |
Family
ID=11827820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01324591A Expired - Fee Related JP3283269B2 (ja) | 1991-02-04 | 1991-02-04 | 半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3283269B2 (ja) |
-
1991
- 1991-02-04 JP JP01324591A patent/JP3283269B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｔ．Ｈｏｒｉ，Ｈ．Ｉｗａｓａｋｉ， ，ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ ＬＥＴＴＥＲＳ，米国，ＩＥＥＥ，１９８８年 ４月３０日，ＶＯＬ．９ ＮＯ．４，１６８−１７０ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04330784A (ja) | 1992-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0366423B1 (en) | Manufacturing method of semiconductor non-volatile memory device | |
| EP0436156A1 (en) | Nonvolatile semiconductor memory device having tunnel insulating film structure | |
| JP2004515076A (ja) | 電荷蓄積領域の同時形成及びビット線とワード線の分離 | |
| JP4244074B2 (ja) | Ｍｏｎｏｓ型半導体不揮発性メモリトランジスタの製造方法 | |
| JPH0685278A (ja) | 半導体装置の製造方法 | |
| JP3288796B2 (ja) | 半導体装置 | |
| JP3054422B2 (ja) | 半導体装置の製造方法 | |
| JP3283269B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH06291330A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| JPH06104451A (ja) | 不揮発性半導体記憶装置 | |
| JPH08316226A (ja) | 素子分離領域の形成方法及び半導体装置の製造方法 | |
| JPH09213820A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH06296029A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| JP3016607B2 (ja) | 不揮発性メモリの製造方法 | |
| JP3397817B2 (ja) | 半導体不揮発性記憶素子の製造方法 | |
| JPH10223783A (ja) | 半導体装置及びその製造方法 | |
| JP3371169B2 (ja) | 半導体装置の製造方法 | |
| JPH065875A (ja) | 不揮発性メモリ装置 | |
| JPH0456286A (ja) | 半導体記憶装置の製造方法 | |
| JPH0389556A (ja) | 半導体記憶装置の製造方法 | |
| JPH08293563A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| JPH0341776A (ja) | 半導体記憶装置の製造方法 | |
| JPH0320089A (ja) | 半導体記憶装置の製造方法 | |
| JPH0320088A (ja) | 半導体記憶装置の製造方法 | |
| JPH03218075A (ja) | 半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080301 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100301 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |