JPH0685278A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0685278A JPH0685278A JP4237991A JP23799192A JPH0685278A JP H0685278 A JPH0685278 A JP H0685278A JP 4237991 A JP4237991 A JP 4237991A JP 23799192 A JP23799192 A JP 23799192A JP H0685278 A JPH0685278 A JP H0685278A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor device
- manufacturing
- temperature
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】ホットキャリアやトンネル電流の注入に対し耐
性の高いゲート酸化膜を有する半導体装置の製造方法を
提供すること。 【構成】シリコン基板１１を８００℃以上の温度で熱酸
化して表面にゲート酸化膜１６を形成し、次に７００℃
以下の温度で酸化性雰囲気で酸化処理し、ゲート酸化膜
１６下部のシリコン界面に薄い酸化層を形成する。フッ
素ガス、塩素ガス、分子中にＮ、Ｃｌ、Ｆの少なくとも
一種の元素を含む化合物等が存在する雰囲気で熱処理
し、さらに８００℃以上の温度の酸化性雰囲気で熱処理
して半導体装置を製造する。
性の高いゲート酸化膜を有する半導体装置の製造方法を
提供すること。 【構成】シリコン基板１１を８００℃以上の温度で熱酸
化して表面にゲート酸化膜１６を形成し、次に７００℃
以下の温度で酸化性雰囲気で酸化処理し、ゲート酸化膜
１６下部のシリコン界面に薄い酸化層を形成する。フッ
素ガス、塩素ガス、分子中にＮ、Ｃｌ、Ｆの少なくとも
一種の元素を含む化合物等が存在する雰囲気で熱処理
し、さらに８００℃以上の温度の酸化性雰囲気で熱処理
して半導体装置を製造する。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳ（金属−酸化物
−半導体）構造を有する半導体装置の製造方法に関す
る。
−半導体）構造を有する半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】図１は従来のＭＯＳトランジスタの断面
概略図である。シリコン基板１１にゲート酸化膜１６を
介してゲート電極１５が設けられ、拡散層１３には金属
配線１４が接続される。１２は素子分離絶縁膜である。
このような従来のＭＯＳトランジスタのゲート酸化膜１
６は、高温の酸化性雰囲気中でシリコンの表面を酸化す
ることにより形成されてきた。さらに、熱酸化膜をＮＨ
3、Ｎ2Ｏ等を含む雰囲気中で熱処理し、微量の窒素をシ
リコンとシリコン酸化膜との界面近傍に添加することに
より、ホットキャリアやトンネル電流による損傷に対す
る耐性の向上が図られてきた。またフッ素をイオン注入
や、ＨＦ溶液への浸積により添加することも行われてき
た。これらの方法により添加されたフッ素は、界面の不
飽和結合と結び付いて電子や正孔の捕獲準位を減少さ
せ、ホットキャリアやトンネル電流の注入に対してもＭ
ＯＳトランジスタの特性を安定に保ってきた。これらの
ことはアイ・イー・イー・イー、エレクトロン・デバイ
ス・レターズ（IEEE ElectronDevice Letters）第１０
巻、第４号、第１４１頁（１９８９）又はアイ・イー・
イー・イー、エレクトロン・デバイス・レターズ（ＩＥ
ＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ．）
第１０巻、第６４頁（１９８７）に詳しい。
概略図である。シリコン基板１１にゲート酸化膜１６を
介してゲート電極１５が設けられ、拡散層１３には金属
配線１４が接続される。１２は素子分離絶縁膜である。
このような従来のＭＯＳトランジスタのゲート酸化膜１
６は、高温の酸化性雰囲気中でシリコンの表面を酸化す
ることにより形成されてきた。さらに、熱酸化膜をＮＨ
3、Ｎ2Ｏ等を含む雰囲気中で熱処理し、微量の窒素をシ
リコンとシリコン酸化膜との界面近傍に添加することに
より、ホットキャリアやトンネル電流による損傷に対す
る耐性の向上が図られてきた。またフッ素をイオン注入
や、ＨＦ溶液への浸積により添加することも行われてき
た。これらの方法により添加されたフッ素は、界面の不
飽和結合と結び付いて電子や正孔の捕獲準位を減少さ
せ、ホットキャリアやトンネル電流の注入に対してもＭ
ＯＳトランジスタの特性を安定に保ってきた。これらの
ことはアイ・イー・イー・イー、エレクトロン・デバイ
ス・レターズ（IEEE ElectronDevice Letters）第１０
巻、第４号、第１４１頁（１９８９）又はアイ・イー・
イー・イー、エレクトロン・デバイス・レターズ（ＩＥ
ＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ．）
第１０巻、第６４頁（１９８７）に詳しい。
【０００３】
【発明が解決しようとする課題】上記従来技術は、フッ
素や窒素を熱的に拡散させて界面近傍に導入するため
に、多量に導入しすぎて界面の整合性を破壊してしまっ
たり、逆に量が不足で、不飽和結合を十分に埋めること
が出来なかったりして最適な導入量の制御が難しいとい
う問題があった。
素や窒素を熱的に拡散させて界面近傍に導入するため
に、多量に導入しすぎて界面の整合性を破壊してしまっ
たり、逆に量が不足で、不飽和結合を十分に埋めること
が出来なかったりして最適な導入量の制御が難しいとい
う問題があった。
【０００４】以下、上述のことについて詳しく説明す
る。図２（ａ）は、厚さ８ｎｍのシリコン熱酸化膜をア
ンモニアガス雰囲気中で熱処理したときの、シリコン熱
酸化膜中の窒素の深さ方向の分布を計測したオージェ電
子分光分析の測定例である。図２（ｂ）はこの窒素を含
むシリコン熱酸化膜を８５０℃の酸素雰囲気中で、再度
５分の酸化処理を行った後の窒素の分布のオージェ電子
分光分析の測定例である。図３は、図２（ａ）（ｂ）で
示した２種類のシリコン酸化膜の上に多結晶シリコン電
極を形成してＭＯＳキャパシタを作成し、電子を０．１
クーロン／ｃｍ２注入した時の界面準位の増加量と、フ
ラットバンド電圧の変動量を比較した図である。図３に
おいて、Ａはシリコン熱酸化膜、Ｂは図２（ａ）の場合
に対応するシリコン熱酸化膜に窒素を導入したもの、Ｃ
は図２（ｂ）の場合に対応し、Ｂをさらに熱酸化したも
のを示す。
る。図２（ａ）は、厚さ８ｎｍのシリコン熱酸化膜をア
ンモニアガス雰囲気中で熱処理したときの、シリコン熱
酸化膜中の窒素の深さ方向の分布を計測したオージェ電
子分光分析の測定例である。図２（ｂ）はこの窒素を含
むシリコン熱酸化膜を８５０℃の酸素雰囲気中で、再度
５分の酸化処理を行った後の窒素の分布のオージェ電子
分光分析の測定例である。図３は、図２（ａ）（ｂ）で
示した２種類のシリコン酸化膜の上に多結晶シリコン電
極を形成してＭＯＳキャパシタを作成し、電子を０．１
クーロン／ｃｍ２注入した時の界面準位の増加量と、フ
ラットバンド電圧の変動量を比較した図である。図３に
おいて、Ａはシリコン熱酸化膜、Ｂは図２（ａ）の場合
に対応するシリコン熱酸化膜に窒素を導入したもの、Ｃ
は図２（ｂ）の場合に対応し、Ｂをさらに熱酸化したも
のを示す。
【０００５】これらの図から明らかなように、窒化処理
したシリコン酸化膜は、窒素がＳｉＯ2／Ｓｉ界面近傍
に選択的に固容しており、電子注入が起こった場合の界
面準位及び捕獲電荷の増加量は、窒化処理しないシリコ
ン熱酸化膜よりも大きくなってしまう。再酸化処理を行
うと、固容窒素量を界面近傍で減少させることができ、
界面準位の増加をシリコン熱酸化膜よりも少なくするこ
とができる、しかし、窒素がＳｉＯ2膜中に拡散し、広
く分布してしまうため、電子の捕獲準位の数を低減する
ことが出来ないという欠点がある。このため、ＭＯＳト
ランジスタにおいて、ホットキャリアやトンネル電流の
注入による閾値電圧の変動、移動度の低下の双方を改善
することが困難であった。
したシリコン酸化膜は、窒素がＳｉＯ2／Ｓｉ界面近傍
に選択的に固容しており、電子注入が起こった場合の界
面準位及び捕獲電荷の増加量は、窒化処理しないシリコ
ン熱酸化膜よりも大きくなってしまう。再酸化処理を行
うと、固容窒素量を界面近傍で減少させることができ、
界面準位の増加をシリコン熱酸化膜よりも少なくするこ
とができる、しかし、窒素がＳｉＯ2膜中に拡散し、広
く分布してしまうため、電子の捕獲準位の数を低減する
ことが出来ないという欠点がある。このため、ＭＯＳト
ランジスタにおいて、ホットキャリアやトンネル電流の
注入による閾値電圧の変動、移動度の低下の双方を改善
することが困難であった。
【０００６】本発明の目的は、ホットキャリアやトンネ
ル電流の注入に対し耐性の高いゲート酸化膜を有する半
導体装置の製造方法を提供することにある。
ル電流の注入に対し耐性の高いゲート酸化膜を有する半
導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、少なくとも表面
がシリコンである基板を８００℃以上の温度で熱酸化し
て表面に酸化膜を形成する第１の工程、基板を７００℃
以下の温度の酸化性雰囲気で酸化処理する第２の工程、
分子中にＮ、Ｆ、Ｃｌの少なくとも一種の元素を含む化
合物並びに塩素ガス及びフッ素ガスからなる群から選ば
れた少なくとも一種の物質が存在する雰囲気で熱処理す
る第３の工程、８００℃以上の温度の酸化性雰囲気で熱
処理する第４の工程、上記酸化膜上に電極を形成する第
５の工程を有する。
に、本発明の半導体装置の製造方法は、少なくとも表面
がシリコンである基板を８００℃以上の温度で熱酸化し
て表面に酸化膜を形成する第１の工程、基板を７００℃
以下の温度の酸化性雰囲気で酸化処理する第２の工程、
分子中にＮ、Ｆ、Ｃｌの少なくとも一種の元素を含む化
合物並びに塩素ガス及びフッ素ガスからなる群から選ば
れた少なくとも一種の物質が存在する雰囲気で熱処理す
る第３の工程、８００℃以上の温度の酸化性雰囲気で熱
処理する第４の工程、上記酸化膜上に電極を形成する第
５の工程を有する。
【０００８】上記第１の工程は、８００℃から１０００
℃の範囲の温度で熱酸化することが好ましい。またこれ
によって形成された酸化膜は、第２の工程で形成される
酸化層との合計の厚みが４ｎｍから１０ｎｍの範囲にな
るようにすることが好ましいい。第２の工程は、６００
℃から７００℃の範囲の温度で行い、形成される酸化層
の厚さを１ｎｍから２ｎｍの範囲とすることが好まし
い。
℃の範囲の温度で熱酸化することが好ましい。またこれ
によって形成された酸化膜は、第２の工程で形成される
酸化層との合計の厚みが４ｎｍから１０ｎｍの範囲にな
るようにすることが好ましいい。第２の工程は、６００
℃から７００℃の範囲の温度で行い、形成される酸化層
の厚さを１ｎｍから２ｎｍの範囲とすることが好まし
い。
【０００９】第３の工程で用いられる物質は、Ｃｌ2、
Ｆ2、ＮＨ3、Ｎ2Ｏ、ＮＯ、ＮＦ3、ＣｌＦ3、ＨＣｌ、
ＨＦ等であって、２種以上のものを同時に用いてもよ
い。これらの物質を含む雰囲気は、この物質が１ｐｐｂ
から１容量％の範囲の濃度で存在する雰囲気であること
が好ましい。そしてこの第３の工程における熱処理は、
７００℃から１１００℃の範囲の温度で行われることが
好ましい。また、第４の工程で行う酸化性雰囲気での熱
処理は、８００℃から１０００℃の範囲の温度で行うこ
とが好ましい。
Ｆ2、ＮＨ3、Ｎ2Ｏ、ＮＯ、ＮＦ3、ＣｌＦ3、ＨＣｌ、
ＨＦ等であって、２種以上のものを同時に用いてもよ
い。これらの物質を含む雰囲気は、この物質が１ｐｐｂ
から１容量％の範囲の濃度で存在する雰囲気であること
が好ましい。そしてこの第３の工程における熱処理は、
７００℃から１１００℃の範囲の温度で行われることが
好ましい。また、第４の工程で行う酸化性雰囲気での熱
処理は、８００℃から１０００℃の範囲の温度で行うこ
とが好ましい。
【００１０】
【作用】少なくとも表面がシリコンである基板を８００
℃以上の温度で加熱して、所定の厚さ、例えば１０ｎｍ
の熱酸化膜をシリコン表面に形成した後、７００℃以下
の温度で酸化性雰囲気で酸化処理すると、ＳｉＯ2／Ｓ
ｉ界面に所定の厚さ、例えば１ｎｍの低温熱酸化膜が成
長する。シリコンの熱酸化はシリコン酸化膜中をＯ2や
Ｈ2Ｏ等の酸化種が拡散し、ＳｉＯ2／Ｓｉ界面で新たに
シリコン酸化物が生成するので、所望の低温熱酸化膜は
界面にのみ生成する。この低温熱酸化膜は、８００℃以
上の温度で形成した熱酸化膜に比べ、シリコンと酸素の
間の化学結合の歪が大きく、密度が異なった構造になっ
ているため、その後に拡散させた窒素、フッ素又は塩素
等を低温熱酸化膜に選択的に固溶させることができる。
これによって、窒素、フッ素、塩素等のＳｉＯ2／Ｓｉ
界面近傍の分布を制御して、ホットキャリアやトンネル
電流の注入に対し耐性の高いゲート酸化膜を形成するこ
とができる。
℃以上の温度で加熱して、所定の厚さ、例えば１０ｎｍ
の熱酸化膜をシリコン表面に形成した後、７００℃以下
の温度で酸化性雰囲気で酸化処理すると、ＳｉＯ2／Ｓ
ｉ界面に所定の厚さ、例えば１ｎｍの低温熱酸化膜が成
長する。シリコンの熱酸化はシリコン酸化膜中をＯ2や
Ｈ2Ｏ等の酸化種が拡散し、ＳｉＯ2／Ｓｉ界面で新たに
シリコン酸化物が生成するので、所望の低温熱酸化膜は
界面にのみ生成する。この低温熱酸化膜は、８００℃以
上の温度で形成した熱酸化膜に比べ、シリコンと酸素の
間の化学結合の歪が大きく、密度が異なった構造になっ
ているため、その後に拡散させた窒素、フッ素又は塩素
等を低温熱酸化膜に選択的に固溶させることができる。
これによって、窒素、フッ素、塩素等のＳｉＯ2／Ｓｉ
界面近傍の分布を制御して、ホットキャリアやトンネル
電流の注入に対し耐性の高いゲート酸化膜を形成するこ
とができる。
【００１１】
【実施例】以下、実施例を用いて本発明を詳細に説明す
る。
る。
【００１２】〈実施例１〉まず、シリコン基板表面に、
いわゆるＬＯＣＯＳ（選択酸化）構造酸化膜により素子
分離酸化膜を形成し、キャパシタ又はトランジスタを形
成すべき領域の表面の薄い酸化膜を除去してシリコンの
表面を露出させた。このシリコンの表面上にゲート酸化
膜を形成するに当たり、シリコン表面をフッ酸水溶液で
洗浄した後、シリコン基板を酸化炉に導入し、９００℃
の酸素雰囲気中で６ｎｍの熱酸化膜を形成した。その後
６００℃の酸素雰囲気中で１ｎｍの低温熱酸化膜をＳｉ
Ｏ2／Ｓｉ界面に形成し、高温熱酸化膜／低温熱酸化膜
の２層構造シリコン酸化膜を形成した。その後、ＮＨ3
を５０％含む８００℃の窒素雰囲気中で２０分間熱処理
を行い、さらに９００℃の酸素雰囲気中で酸化処理を行
った。形成した酸化膜全体の厚さは７．８ｎｍであっ
た。
いわゆるＬＯＣＯＳ（選択酸化）構造酸化膜により素子
分離酸化膜を形成し、キャパシタ又はトランジスタを形
成すべき領域の表面の薄い酸化膜を除去してシリコンの
表面を露出させた。このシリコンの表面上にゲート酸化
膜を形成するに当たり、シリコン表面をフッ酸水溶液で
洗浄した後、シリコン基板を酸化炉に導入し、９００℃
の酸素雰囲気中で６ｎｍの熱酸化膜を形成した。その後
６００℃の酸素雰囲気中で１ｎｍの低温熱酸化膜をＳｉ
Ｏ2／Ｓｉ界面に形成し、高温熱酸化膜／低温熱酸化膜
の２層構造シリコン酸化膜を形成した。その後、ＮＨ3
を５０％含む８００℃の窒素雰囲気中で２０分間熱処理
を行い、さらに９００℃の酸素雰囲気中で酸化処理を行
った。形成した酸化膜全体の厚さは７．８ｎｍであっ
た。
【００１３】図４はオージェ電子分光法で測定した酸化
膜中の厚さ方向の窒素の分布であり、１は本実施例の、
２は従来の高温熱酸化膜のみのシリコン酸化膜に窒素を
導入した場合の値である。窒素は従来の酸化膜の場合に
比べ、より狭い範囲に限定されて分布している。
膜中の厚さ方向の窒素の分布であり、１は本実施例の、
２は従来の高温熱酸化膜のみのシリコン酸化膜に窒素を
導入した場合の値である。窒素は従来の酸化膜の場合に
比べ、より狭い範囲に限定されて分布している。
【００１４】このゲート酸化膜上にリンを添加した多結
晶シリコン電極を形成し、キャパシタを形成した。この
キャパシタで、電極に−８Ｖの電圧を印加し０．１クー
ロン／ｃｍ2の電子をゲート酸化膜中に注入した。この
時の界面準位とフラットバンド電圧の増加量を高温熱酸
化膜のみの場合と比較して図５に示す。Ｃは従来の、Ｄ
は本実施例の場合である。図５から、本発明により窒素
を添加したゲート酸化膜は、トンネル電流に対する耐性
が従来の窒素を添加した熱酸化膜よりも高いことが明ら
かである。
晶シリコン電極を形成し、キャパシタを形成した。この
キャパシタで、電極に−８Ｖの電圧を印加し０．１クー
ロン／ｃｍ2の電子をゲート酸化膜中に注入した。この
時の界面準位とフラットバンド電圧の増加量を高温熱酸
化膜のみの場合と比較して図５に示す。Ｃは従来の、Ｄ
は本実施例の場合である。図５から、本発明により窒素
を添加したゲート酸化膜は、トンネル電流に対する耐性
が従来の窒素を添加した熱酸化膜よりも高いことが明ら
かである。
【００１５】同様な効果は、ＮＨ3の替りにＮ2Ｏ又はＮ
Ｏを用いても得られることを確認した。また、窒化処理
を行なう温度は７００℃から１１００℃の範囲であって
も効果があった。また、界面に形成した低温の酸化層の
厚さが、１ｎｍから２ｎｍの範囲において同様の効果が
確認できた。
Ｏを用いても得られることを確認した。また、窒化処理
を行なう温度は７００℃から１１００℃の範囲であって
も効果があった。また、界面に形成した低温の酸化層の
厚さが、１ｎｍから２ｎｍの範囲において同様の効果が
確認できた。
【００１６】図１０は、上記窒化酸化膜処理を施した絶
縁膜の界面順位密度５及びフラットバンド電圧６の変動
量のＮＨ3濃度の依存性を示す図である。同図に示すよ
うに、トンネル電流に対する耐性は１％から１ｐｐｂの
濃度の範囲で最小となる。
縁膜の界面順位密度５及びフラットバンド電圧６の変動
量のＮＨ3濃度の依存性を示す図である。同図に示すよ
うに、トンネル電流に対する耐性は１％から１ｐｐｂの
濃度の範囲で最小となる。
【００１７】〈実施例２〉実施例１と同様に高温熱酸化
膜／低温熱酸化膜の２層酸化膜を形成し、実施例１にお
いて用いたＮＨ3又はＮ2Ｏに替って、ＣｌＦ3を１００
ｐｐｍ含んだＮ2Ｏガス中で９００℃の温度で熱処理し
た。以下、実施例１と同様に電極を形成した。図６は、
同酸化膜に固溶した窒素及びフッ素の深さ方向分布であ
る。３は窒素の、４はフッ素の分布である。フッ素も窒
素と同様の領域に分布している。Ｃｌも酸化膜中に固溶
しており、Ｆと含有量は異なるが、分布の状態はＦとほ
ぼ同じようである。この酸化膜に０．１クーロン／ｃｍ
2のトンネル電子注入を行ったところ、Ｎ2Ｏのみを用い
た場合よりも界面準位及びフラットバンド電圧の変動が
小さかった。
膜／低温熱酸化膜の２層酸化膜を形成し、実施例１にお
いて用いたＮＨ3又はＮ2Ｏに替って、ＣｌＦ3を１００
ｐｐｍ含んだＮ2Ｏガス中で９００℃の温度で熱処理し
た。以下、実施例１と同様に電極を形成した。図６は、
同酸化膜に固溶した窒素及びフッ素の深さ方向分布であ
る。３は窒素の、４はフッ素の分布である。フッ素も窒
素と同様の領域に分布している。Ｃｌも酸化膜中に固溶
しており、Ｆと含有量は異なるが、分布の状態はＦとほ
ぼ同じようである。この酸化膜に０．１クーロン／ｃｍ
2のトンネル電子注入を行ったところ、Ｎ2Ｏのみを用い
た場合よりも界面準位及びフラットバンド電圧の変動が
小さかった。
【００１８】ＣｌＦ3の替りにＮＦ3、Ｆ2Ｃｌ2、ＨＣ
ｌ、ＨＦ、Ｃｌ2、Ｆ2を用いると、Ｎを含む化合物の場
合は上記窒素が固容した場合と、Ｆ又はＣｌを含む化合
物の場合は上記フッ素が固容した場合と同様の効果が得
られた。
ｌ、ＨＦ、Ｃｌ2、Ｆ2を用いると、Ｎを含む化合物の場
合は上記窒素が固容した場合と、Ｆ又はＣｌを含む化合
物の場合は上記フッ素が固容した場合と同様の効果が得
られた。
【００１９】〈実施例３〉図７は浮遊ゲート電極２４を
持つ積層ゲート型フラッシュＥＥＰＲＯＭ（電気的書き
換え可能な読み出し専用メモリー）の断面構造概略図で
ある。本実施例では、このフラッシュＥＥＰＲＯＭのト
ンネルゲート酸化膜２６に実施例１と同じ窒化したシリ
コン酸化膜を適用した。以下、多結晶シリコンからなる
浮遊ゲート電極２４、ＳｉＯ2／ＳｉＮ／ＳｉＯ2三層絶
縁膜、多結晶シリコンからなる制御ゲート電極２５、Ｓ
ｉＯ2絶縁膜を形成し、所定のパターンとし、これをマ
スクにイオン打ち込みにより拡散層１３を形成した。
持つ積層ゲート型フラッシュＥＥＰＲＯＭ（電気的書き
換え可能な読み出し専用メモリー）の断面構造概略図で
ある。本実施例では、このフラッシュＥＥＰＲＯＭのト
ンネルゲート酸化膜２６に実施例１と同じ窒化したシリ
コン酸化膜を適用した。以下、多結晶シリコンからなる
浮遊ゲート電極２４、ＳｉＯ2／ＳｉＮ／ＳｉＯ2三層絶
縁膜、多結晶シリコンからなる制御ゲート電極２５、Ｓ
ｉＯ2絶縁膜を形成し、所定のパターンとし、これをマ
スクにイオン打ち込みにより拡散層１３を形成した。
【００２０】図８はこのフラッシュＥＥＰＲＯＭセルに
対し、情報の書換えを繰返し行なった際の情報消去時間
Ｔｅｗの変動の様子を、従来のシリコン熱酸化膜
（Ａ）、従来の窒化酸化膜（Ｂ）及び本発明による窒化
したシリコン酸化膜（Ｄ）について比較した例である。
その結果、本発明により消去動作によるトンネルゲート
酸化膜の劣化が著しく改善されることが明らかになっ
た。
対し、情報の書換えを繰返し行なった際の情報消去時間
Ｔｅｗの変動の様子を、従来のシリコン熱酸化膜
（Ａ）、従来の窒化酸化膜（Ｂ）及び本発明による窒化
したシリコン酸化膜（Ｄ）について比較した例である。
その結果、本発明により消去動作によるトンネルゲート
酸化膜の劣化が著しく改善されることが明らかになっ
た。
【００２１】また、図９は、いわゆるＭＯＳＦＥＴのホ
ットキャリア現象により、トランジスタの駆動能力を表
すβの値が変動する様子を同様に比較したものである。
この結果においても本発明により耐ホットキャリア現象
の改善が著しいことが示せた。このような効果は、上記
ゲート酸化膜の厚さが４ｎｍから１０ｎｍの範囲におい
て、同様に確認できた。また、ＮＨ3の替りにＮ2Ｏ又は
ＮＯを用いても同様な効果が得られた。さらにまた、窒
化処理を行なう温度は７００℃から１１００℃の範囲で
あっても効果があった。
ットキャリア現象により、トランジスタの駆動能力を表
すβの値が変動する様子を同様に比較したものである。
この結果においても本発明により耐ホットキャリア現象
の改善が著しいことが示せた。このような効果は、上記
ゲート酸化膜の厚さが４ｎｍから１０ｎｍの範囲におい
て、同様に確認できた。また、ＮＨ3の替りにＮ2Ｏ又は
ＮＯを用いても同様な効果が得られた。さらにまた、窒
化処理を行なう温度は７００℃から１１００℃の範囲で
あっても効果があった。
【００２２】
【発明の効果】上記の方法によって、窒素、フッ素又は
塩素を添加したゲート酸化膜を用いることにより、ＭＯ
Ｓトランジスタのホットキャリア現象による特性劣化を
低減することが出来る。また同様の絶縁膜を用いたフラ
ッシュ型不揮発性メモリにおいては、書き込み／消去の
繰返しによる特性劣化を低減することが出来た。
塩素を添加したゲート酸化膜を用いることにより、ＭＯ
Ｓトランジスタのホットキャリア現象による特性劣化を
低減することが出来る。また同様の絶縁膜を用いたフラ
ッシュ型不揮発性メモリにおいては、書き込み／消去の
繰返しによる特性劣化を低減することが出来た。
【図１】従来のＭＯＳトランジスタの断面構造概略図。
【図２】従来の窒化処理により酸化膜中に固溶した窒素
の深さ方向分布とこの酸化膜を酸化処理した後の窒素の
深さ方向分布を示す図。
の深さ方向分布とこの酸化膜を酸化処理した後の窒素の
深さ方向分布を示す図。
【図３】従来の各種絶縁膜に電子注入を行なったときの
界面順位密度及びフラットバンド電圧の変動量を示す
図。
界面順位密度及びフラットバンド電圧の変動量を示す
図。
【図４】本発明による窒化処理と従来の窒化処理による
固溶した窒素の深さ方向分布を示す図。
固溶した窒素の深さ方向分布を示す図。
【図５】本発明による窒化処理と従来の窒化酸化処理に
より形成したＭＯＳキャパシタの電子注入を行なった際
の界面順位密度及びフラットバンド電圧の変動量を示す
図。
より形成したＭＯＳキャパシタの電子注入を行なった際
の界面順位密度及びフラットバンド電圧の変動量を示す
図。
【図６】本発明によるＮ2ＯとＣｌＦ3を用いて窒化処理
をした場合の酸化膜中に固溶した窒素及びフッ素の深さ
方向分布を示す図。
をした場合の酸化膜中に固溶した窒素及びフッ素の深さ
方向分布を示す図。
【図７】本発明による浮遊電極を持つ積層ゲート型フラ
ッシュＥＥＰＲＯＭの断面構造概略図。
ッシュＥＥＰＲＯＭの断面構造概略図。
【図８】従来及び本発明によるフラッシュＥＥＰＲＯＭ
の書換えを繰返しによる消去時間の変動を示す図。
の書換えを繰返しによる消去時間の変動を示す図。
【図９】従来及び本発明によるＭＯＳＦＥＴのホットキ
ャリア現象による駆動能力の変動を示す図。
ャリア現象による駆動能力の変動を示す図。
【図１０】界面順位密度及びフラットバンド電圧の変動
量の窒素添加工程におけるＮＨ3濃度依存性を示す図。
量の窒素添加工程におけるＮＨ3濃度依存性を示す図。
５…界面順位密度変動量 ６…フラットバンド電圧変動量 １１…シリコン基板 １２…素子分離絶縁膜 １３…拡散層 １４…金属配線 １５…ゲート電極 １６…ゲート酸化膜 ２４…浮遊ゲート電極 ２５…制御ゲート電極 ２６…トンネルゲート酸化膜
フロントページの続き (72)発明者 吉沢 巳佳 東京都国分寺市東恋ケ窪１丁目280番地株 式会社日立製作所中央研究所内
Claims (7)
- 【請求項１】少なくとも表面がシリコンである基板を８
００℃以上の温度で熱酸化して表面に酸化膜を形成する
第１の工程、該基板を７００℃以下の温度の酸化性雰囲
気で酸化処理する第２の工程、分子中にＮ、Ｆ、Ｃｌの
少なくとも一種の元素を含む化合物並びに塩素ガス及び
フッ素ガスからなる群から選ばれた少なくとも一種の物
質が存在する雰囲気で熱処理する第３の工程、８００℃
以上の温度の酸化性雰囲気で熱処理する第４の工程、上
記酸化膜上に電極を形成する第５の工程を有することを
特徴とする半導体装置の製造方法。 - 【請求項２】請求項１記載の半導体装置の製造方法にお
いて、上記第２の工程は、６００℃から７００℃の範囲
の温度で行われることを特徴とする半導体装置の製造方
法。 - 【請求項３】請求項１又は２記載の半導体装置の製造方
法において、上記第２の工程の酸化処理は、１ｎｍから
２ｎｍの範囲の厚さのシリコン酸化層を形成する酸化処
理であることを特徴とする半導体装置の製造方法。 - 【請求項４】請求項１から３のいずれか一に記載の半導
体装置の製造方法において、上記分子中にＮ、Ｆ、Ｃｌ
の少なくとも一種の元素を含む化合物は、ＮＨ3、Ｎ
2Ｏ、ＮＯ、ＮＦ3及びＣｌＦ3からなる群から選ばれた
少なくとも一種の化合物であることを特徴とする半導体
装置の製造方法。 - 【請求項５】請求項１から４のいずれか一に記載の半導
体装置の製造方法において、上記物質を含む雰囲気は、
上記物質が１ｐｐｂから１容量％の範囲の濃度で存在す
る雰囲気であることを特徴とする半導体装置の製造方
法。 - 【請求項６】請求項１から５のいずれか一に記載の半導
体装置の製造方法において、上記第３の工程の熱処理
は、７００℃から１１００℃の範囲の温度で行われるこ
とを特徴とする半導体装置の製造方法。 - 【請求項７】請求項１から６のいずれか一に記載の半導
体装置の製造方法において、上記第５の工程の後に、上
記電極の上に絶縁膜を形成する第６の工程と、該絶縁膜
の上に第２の電極を形成する第７の工程を有し、上記電
極は絶縁ゲート型電界効果型トランジスタの浮遊ゲート
電極を、該第２の電極はその制御ゲート電極を構成する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4237991A JPH0685278A (ja) | 1992-09-07 | 1992-09-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4237991A JPH0685278A (ja) | 1992-09-07 | 1992-09-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685278A true JPH0685278A (ja) | 1994-03-25 |
Family
ID=17023503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4237991A Pending JPH0685278A (ja) | 1992-09-07 | 1992-09-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685278A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6365467B1 (en) | 1998-12-30 | 2002-04-02 | Hyundai Electronics Industries Co., Ltd. | Method of forming gate oxide layer in semiconductor device |
| KR100344829B1 (ko) * | 1999-12-15 | 2002-07-20 | 주식회사 하이닉스반도체 | 반도체 메모리소자의 제조방법 |
| US6445030B1 (en) | 2001-01-30 | 2002-09-03 | Advanced Micro Devices, Inc. | Flash memory erase speed by fluorine implant or fluorination |
| US6693324B2 (en) | 1996-04-26 | 2004-02-17 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a thin film transistor and manufacturing method thereof |
| JP2004519092A (ja) * | 2000-10-30 | 2004-06-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ソース側にホウ素を注入した不揮発性メモリ |
| JP2004521483A (ja) * | 2000-10-30 | 2004-07-15 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ソース側にホウ素を注入した不揮発性メモリ |
| US6940124B2 (en) * | 1999-04-30 | 2005-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2005347584A (ja) * | 2004-06-04 | 2005-12-15 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2006073704A (ja) * | 2004-09-01 | 2006-03-16 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2006114747A (ja) * | 2004-10-15 | 2006-04-27 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2011103481A (ja) * | 2011-01-13 | 2011-05-26 | Seiko Epson Corp | 半導体装置の製造方法 |
| US20190165180A1 (en) * | 2017-11-28 | 2019-05-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fluorine doped non-volatile memory cells and methods for forming the same |
-
1992
- 1992-09-07 JP JP4237991A patent/JPH0685278A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6693324B2 (en) | 1996-04-26 | 2004-02-17 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a thin film transistor and manufacturing method thereof |
| US6365467B1 (en) | 1998-12-30 | 2002-04-02 | Hyundai Electronics Industries Co., Ltd. | Method of forming gate oxide layer in semiconductor device |
| US7456474B2 (en) | 1999-04-30 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having insulating film |
| US6940124B2 (en) * | 1999-04-30 | 2005-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7855416B2 (en) | 1999-04-30 | 2010-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR100344829B1 (ko) * | 1999-12-15 | 2002-07-20 | 주식회사 하이닉스반도체 | 반도체 메모리소자의 제조방법 |
| JP2004519092A (ja) * | 2000-10-30 | 2004-06-24 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ソース側にホウ素を注入した不揮発性メモリ |
| JP2004521483A (ja) * | 2000-10-30 | 2004-07-15 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ソース側にホウ素を注入した不揮発性メモリ |
| JP4944352B2 (ja) * | 2000-10-30 | 2012-05-30 | スパンション エルエルシー | フラッシュメモリセルの製造方法 |
| US6445030B1 (en) | 2001-01-30 | 2002-09-03 | Advanced Micro Devices, Inc. | Flash memory erase speed by fluorine implant or fluorination |
| JP4622318B2 (ja) * | 2004-06-04 | 2011-02-02 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2005347584A (ja) * | 2004-06-04 | 2005-12-15 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2006073704A (ja) * | 2004-09-01 | 2006-03-16 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2006114747A (ja) * | 2004-10-15 | 2006-04-27 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2011103481A (ja) * | 2011-01-13 | 2011-05-26 | Seiko Epson Corp | 半導体装置の製造方法 |
| US20190165180A1 (en) * | 2017-11-28 | 2019-05-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fluorine doped non-volatile memory cells and methods for forming the same |
| US10586705B2 (en) * | 2017-11-28 | 2020-03-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fluorine doped non-volatile memory cells and methods for forming the same |
| TWI750394B (zh) * | 2017-11-28 | 2021-12-21 | 台灣積體電路製造股份有限公司 | 非揮發性記憶體單元及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005108864A (ja) | Ｓｏｎｏｓ構造を有する不揮発性メモリ素子の製造方法 | |
| JPH0685278A (ja) | 半導体装置の製造方法 | |
| JPH07169863A (ja) | 不揮発性半導体記憶装置 | |
| JP3288796B2 (ja) | 半導体装置 | |
| JP2004221448A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP3406811B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06291330A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| JP3054422B2 (ja) | 半導体装置の製造方法 | |
| JP2016051740A (ja) | 半導体装置の製造方法 | |
| JP2001189390A (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JPH10242310A (ja) | 半導体装置 | |
| JPH08316226A (ja) | 素子分離領域の形成方法及び半導体装置の製造方法 | |
| JPH06169083A (ja) | 半導体装置およびその製造方法 | |
| JPH10223783A (ja) | 半導体装置及びその製造方法 | |
| JPH05343694A (ja) | 半導体不揮発性記憶素子の製造方法 | |
| JP3195422B2 (ja) | 半導体装置及びその製造方法 | |
| JP3283269B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH09213820A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH06296029A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| JP2000232170A (ja) | 半導体装置およびその製造方法 | |
| JP2000012712A (ja) | 半導体装置及びその製造方法 | |
| JPH08288412A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH0685280A (ja) | 不揮発性半導体装置の製造方法 | |
| JPS59124768A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP3239823B2 (ja) | 薄膜形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |