TWI750394B - 非揮發性記憶體單元及其形成方法 - Google Patents

非揮發性記憶體單元及其形成方法 Download PDF

Info

Publication number
TWI750394B
TWI750394B TW107122282A TW107122282A TWI750394B TW I750394 B TWI750394 B TW I750394B TW 107122282 A TW107122282 A TW 107122282A TW 107122282 A TW107122282 A TW 107122282A TW I750394 B TWI750394 B TW I750394B
Authority
TW
Taiwan
Prior art keywords
oxide layer
floating gate
memory cell
gate
forming
Prior art date
Application number
TW107122282A
Other languages
English (en)
Other versions
TW201926646A (zh
Inventor
陳鴻霖
江文智
陳柏銘
林炫政
王澤豪
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201926646A publication Critical patent/TW201926646A/zh
Application granted granted Critical
Publication of TWI750394B publication Critical patent/TWI750394B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

本發明實施例公開一種非揮發性記憶體單元。在一個實例中，所述非揮發性記憶體單元包括：基底；第一氧化物層，位於所述基底之上；浮置閘極，位於所述第一氧化物層之上；第二氧化物層，位於所述浮置閘極之上；以及控制閘極，至少局部地位於所述第二氧化物層之上。所述第一氧化物層及所述第二氧化物層中的至少一者包含氟。

Description

非揮發性記憶體單元及其形成方法
本發明實施例是關於非揮發性記憶體單元及其形成方法。
用於非揮發性地存儲資訊的記憶體裝置在許多應用中廣泛使用。非揮發性半導體記憶體的幾個實例包括唯讀記憶體（read only memory，ROM）、可程式化唯讀記憶體（programmable read only memory，PROM）、可抹除可程式化唯讀記憶體（erasable programmable read only memory，EPROM）、電可抹除可程式化唯讀記憶體（electrically erasable programmable read only memory，EEPROM）及快閃記憶體。
快閃記憶體是可被電抹除及重新程式化的非揮發性電腦存儲媒體。快閃是被大塊地抹除及程式化的電可抹除可程式化唯讀記憶體的一種類型。快閃記憶體的成本遠低於位元組可程式化（byte-programmable）EEPROM。快閃記憶體經常用於電腦、電話、個人數位助理、全球定位系統（Global Positioning System，GPS）接收器、照相機、以及各種其他電子裝置中。
快閃記憶體單元類似於標準金屬氧化物半導體場效電晶體（metal oxide semiconductor field effect transistor，MOSFET），只不過電晶體具有兩個閘極：頂部控制閘極、在所述頂部控制閘極下面的浮置閘極，所述浮置閘極在所有側上通過氧化物層被絕緣。浮置閘極位於控制閘極與通道之間，且通過氧化物層被電隔離。被置於浮置閘極上的任何電子均被捕獲其中。當浮置閘極保存電荷時，所述電荷會降低來自控制閘極的電場，從而改變單元的臨界電壓（threshold voltage，VT ）。在讀出期間，對控制閘極施加介於可能臨界電壓之間的中間電壓，且基於浮置閘極中的電荷，視單元的實際VT 而定，金屬氧化物半導體場效電晶體通道變為導通的或保持絕緣。感測穿過金屬氧化物半導體場效電晶體通道的電流，從而再現所存儲資料。
處於原始設定狀態（default state）的單級快閃單元（single-level flash cell）在邏輯上等效於二進位（binary）「1」值，這是因為在對控制閘極施加適當電壓的條件下將有電流流過通道，使得位元線電壓被拉低。通常，通過對快閃記憶體單元中的浮置閘極電晶體施加電壓以使電子被捕獲在電晶體的浮置閘極中來將快閃記憶體單元程式化或設定為二進位「0」值。熱載流子注入（hot carrier injection，HCI）是數種非揮發性記憶體技術（例如可抹除可程式化唯讀記憶體單元及快閃單元）的操作基礎。快閃記憶體利用熱載流子注入的原理，通過跨越閘極氧化物謹慎地注入載流子以將浮置閘極充電。此種充電將臨界電壓變更成表示二進位「0」值。通常，通過對浮置閘極電晶體施加電壓以移除被捕獲在浮置閘極電晶體的浮置閘極中的任何電荷來抹除快閃記憶體單元。
熱載流子注入會誘發其中固定電荷或載流子被捕獲在閘極氧化物中的浮置閘極氧化物捕獲（floating gate oxide trapping）。此被稱為熱載流子注入損壞（HCI damage），其是使寫入-抹除循環的數目受限的因素之一。浮置閘極氧化物捕獲可在抹除期間引起臨界電壓增大並在寫入期間引起臨界電壓減小，這均影響記憶體單元具有明顯不同的「1」電荷狀態與「0」電荷狀態的能力。因此，熱載流子注入損壞造成單元電流降級並使得非揮發性記憶體邏輯裕度窗（non-volatile memory logic margin window）隨時間關閉。其中「1」與「0」不再能被區分開的寫入-抹除循環的數目定義了非揮發性記憶體的耐久性（endurance）。鑒於熱載流子注入的不利影響，不存在令人滿意的用於增強非揮發性記憶體單元的耐久性的方法。
根據本發明的一些實施例，一種非揮發性記憶體單元包括：基底；第一氧化物層，位於所述基底之上；浮置閘極，位於所述第一氧化物層之上；第二氧化物層，位於所述浮置閘極之上；以及控制閘極，至少局部地位於所述第二氧化物層之上。所述第一氧化物層及所述第二氧化物層中的至少一者包含氟。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下公開內容闡述用於實作標的物的不同特徵的各種示例性實施例。以下闡述元件及構造的具體實例以簡化本發明。當然，這些僅為實例且不旨在進行限制。例如，以下說明中將第一特徵形成在第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成有額外特徵、從而使得所述第一特徵與所述第二特徵可能不直接接觸的實施例。另外，本發明可能在各種實例中重複使用參考編號及/或字母。這種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「在...下方（beneath）」、「在...下面（below）」、「下部的（lower）」、 「上方（above）」、 「上部的（upper）」等空間相對性用語來闡述圖中所示出的一個元件或特徵與另一（些）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括裝置在使用或操作中的不同取向。設備可具有其他取向（旋轉90度或其他取向），且本文中所用的空間相對性描述語可同樣相應地進行解釋。除非另有明確說明，否則例如「附裝（attached）」、「貼附（affixed）」、「連接（connected）」及「內連（interconnected）」等用語指代其中各結構直接地或通過中間結構間接地緊固或附裝到彼此的關係並且指代可移動或剛性附裝或關係。
除非另有定義，否則本文中所使用的所有用語（包括技術用語及科學用語）均具有與本發明所屬領域中的通常知識者通常所理解的含義相同的含義。應進一步理解，例如常用詞典中所定義的用語等用語應被解釋為具有與其在相關技術及本發明的上下文中的含義相一致的含義，且不應被解釋成具有理想化或過度形式化意義，除非本文中明確如此定義。
現在將詳細參照本發明的各實施例，所述實施例的實例在附圖中示出。只要有可能，便在圖式及說明中使用相同的參考編號來指代相同或相似的部件。在本發明中，用語「記憶體單元」與「單元」可互換使用。
熱載流子注入（HCI）是數種非揮發性記憶體技術（例如可抹除可程式化唯讀記憶體單元及快閃單元）的操作基礎。快閃記憶體利用熱載流子注入的原理，通過跨越閘極氧化物謹慎地注入載流子以將浮置閘極充電。熱載流子注入會誘發其中固定電荷或載流子被捕獲在閘極氧化物中的浮置閘極氧化物捕獲，且可使臨界電壓增大、使單元電流降級，並因存儲器具有明顯不同的「1」電荷狀態與「0」電荷狀態的能力降級而使存儲器具有不良耐久性。
本發明旨在通過氟摻雜來改善非揮發性記憶體單元（例如，快閃記憶體單元）的耐久性。本發明提供包括摻氟閘極氧化物層的非揮發性記憶體單元的各種實施例。在一個實施例中，摻氟閘極氧化物層位於記憶體單元的浮置閘極與基底之間。在另一實施例中，摻氟閘極氧化物層位於記憶體單元的浮置閘極與控制閘極之間。在又一實施例中，記憶體單元具有兩個摻氟閘極氧化物層，一個位於浮置閘極與基底之間且另一個位於浮置閘極與控制閘極之間。
在閘極氧化物層中進行氟摻雜可通過使矽-氟（silicon-fluorine，Si-F）鍵活化來減少被捕獲在閘極氧化物層中的固定電荷。可通過爐內退火（furnace annealing）及快速熱退火（rapid thermal anneal，RTA）來使Si-F鍵形成強鍵結強度。強鍵結強度可抵制熱載流子注入損壞並減少浮置閘極氧化物捕獲，從而改善記憶體單元的耐久性。
本發明進一步提供一種用於形成包括摻氟閘極氧化物層的非揮發性記憶體單元的方法。根據各種實施例，所述方法可包括將氟離子摻雜到浮置閘極與基底之間的第一氧化物層中或摻雜到浮置閘極與控制閘極之間的第二氧化物層中或摻雜到這兩個氧化物層中。氟離子可來自半導體產業中任何市面有售的氣體，例如包括以下在內的氟化物：氟化硼（BFx ）、氟化氮（NFx ）或氟化矽（SiFx ）。
本發明適用于對其中利用熱載流子注入來進行寫入及抹除的所有種類的非揮發性記憶體單元（包括快閃記憶體單元、多次可程式化（multiple time programmable，MTP）記憶體單元等）進行耐久性增強。快閃記憶體單元可為堆疊式閘極快閃單元（stacked gate flash cell）或分離式閘極快閃單元（split gate flash cell）。如以下詳細所述，通過進行氟摻雜，記憶體單元的電流降級及耐久性均可得以改善。
圖1示出根據本發明一些實施例的快閃記憶體單元110的示例性結構，其中發生浮置閘極氧化物捕獲。如圖1中所示，快閃記憶體單元110包括連接到位元線的汲極101、源極102（源極線）、基底103、浮置閘極氧化物層104、浮置閘極105、閘極間氧化物層106及控制閘極107。
在一個實施例中，基底103是包含矽的半導體基底，且浮置閘極氧化物層104包含二氧化矽。浮置閘極105及控制閘極107兩者均可包含多晶矽。因此，閘極間氧化物層106可被稱為多晶矽間氧化物層（inter-poly oxide layer）。在對快閃記憶體單元110的程式化操作期間，對控制閘極107施加升高的電壓，以使電子從源極102流動到汲極101。當源極-汲極電流足夠高時，一些高能量電子從基底103穿過浮置閘極氧化物層104跳躍到浮置閘極105上。等效地，浮置閘極105中的一些高能量載流子（即，熱載流子）跨越浮置閘極氧化物層104移動到基底103。此誘發其中一個或多個固定電荷或載流子120被捕獲在浮置閘極氧化物層104中的浮置閘極氧化物捕獲，且可使臨界電壓增大、使單元電流降級，並因快閃記憶體單元110具有明顯不同的「1」電荷狀態與「0」電荷狀態的能力降級而使快閃記憶體單元110具有不良耐久性。
圖2是示出根據本發明一些實施例的快閃記憶體單元隨著寫入/抹除循環的增加而發生的示例性臨界電壓改變的曲線圖200。如圖2中所示，因浮置閘極氧化物捕獲，抹除期間的臨界電壓隨著寫入/抹除循環增加而增大；且程式化期間的臨界電壓隨著寫入/抹除循環增加而減小。這將使得快閃記憶體單元的邏輯裕度窗隨時間關閉。
圖3示出根據本發明一些實施例的快閃記憶體單元300中的示例性氟植入。如圖3中所示，快閃記憶體單元300包括p型基底303、位於p型基底303之上的閘極氧化物層304及位於閘極氧化物層304之上的多晶矽浮置閘極305。可將氟離子310植入到閘極氧化物層304中，以與閘極氧化物層304中被捕獲的Si表面電荷形成懸空鍵（dangling bond）。在一個實施例中，氟離子310可在多晶矽浮置閘極305形成之後立即被植入。通過爐內退火或快速熱退火，可將Si-F鍵活化，以中和閘極氧化物層304中被捕獲的電荷。這將通過避免或延遲快閃記憶體單元300的邏輯裕度窗的關閉來改善快閃記憶體單元300的耐久性。
圖4是示出根據本發明一些實施例的標準快閃記憶體單元與摻氟快閃記憶體單元之間的耐久性能比較的曲線圖400。如圖4中所示，與無氟植入的標準快閃記憶體單元430相比，根據在給定應力（stress）時間下臨界電壓位移（shift）更小，摻氟快閃記憶體單元410、420具有更佳的耐久性。氟摻雜密度（2×1015 cm-2 ）較高的摻氟快閃記憶體單元410具有比氟摻雜密度（2×1013 cm-2 ）較低的摻氟快閃記憶體單元420甚至更佳的耐久性。
圖5示出根據本發明一些實施例的堆疊式閘極快閃記憶體單元500的示例性結構。如圖5中所示，此實例中的堆疊式閘極快閃記憶體單元500包括汲極501、源極502、基底503、浮置閘極氧化物層504、浮置閘極505、閘極間氧化物層506及控制閘極507。浮置閘極氧化物層504形成在基底503之上；且浮置閘極505形成在浮置閘極氧化物層504之上。控制閘極507形成在浮置閘極505上方，且浮置閘極505在所有側上通過閘極間氧化物層506與控制閘極507絕緣。浮置閘極505及控制閘極507可包含多晶矽，使得閘極間氧化物層506可被稱為多晶矽間氧化物層。
在此實例中，浮置閘極氧化物層504及閘極間氧化物層506中的至少一者包含氟離子，以減少閘極氧化物捕獲。氟離子可來自半導體產業中任何市面有售的氣體或者來自包括以下在內的任何氟化物：BFx 、NFx 或SiFx 。
在一個實施例中，堆疊式閘極快閃記憶體單元500更包括位於浮置閘極505上的氧化物-氮化物-氧化物（oxide-nitride-oxide，ONO）層（圖中未示出）。所述氧化物-氮化物-氧化物層包括兩個氧化物層及位於所述兩個氧化物層之間的氮化物層。所述氧化物-氮化物-氧化物層可形成在閘極間氧化物層506上方或下面。在另一實施例中，堆疊式閘極快閃記憶體單元500可更包括位於浮置閘極氧化物層504之上的選擇閘極508。
圖6示出根據本發明一些實施例的分離式閘極快閃記憶體單元600的示例性結構。如圖6中所示，此實例中的分離式閘極快閃記憶體單元600包括兩個汲極601、源極線602、基底603、浮置閘極氧化物層604、兩個浮置閘極605、閘極間氧化物層606及兩個控制閘極607。浮置閘極氧化物層604形成在基底603之上；且兩個浮置閘極605形成在浮置閘極氧化物層604之上。源極線602是位於兩個浮置閘極605之間的基底中的共同源極擴散區。
兩個控制閘極607可充當耦合閘極，且至少局部地形成在兩個浮置閘極605之上。兩個浮置閘極605在所有側上通過閘極間氧化物層606與兩個控制閘極607絕緣。兩個浮置閘極605及兩個控制閘極607可包含多晶矽，使得閘極間氧化物層606可被稱為多晶矽間氧化物層。
兩個汲極601是基底603中的一對汲極擴散區。一對字元線可連接到兩個控制閘極607，且位於基底603的介於汲極601之間的區上方。分離式閘極快閃記憶體單元600還可包括位於兩個浮置閘極605與閘極間氧化物層606之間的隔離層608。在一個實施例中，隔離層608包括兩個氧化物層及位於所述兩個氧化物層之間的氮化物層。
在此實例中，浮置閘極氧化物層604及閘極間氧化物層606中的至少一者包含氟離子，以減少閘極氧化物捕獲。氟離子可來自半導體產業中任何市面有售的氣體或者來自包括以下在內的任何氟化物：BFx 、NFx 或SiFx 。
圖7示出根據本發明一些實施例用於在製造快閃記憶體單元710期間進行氟植入的示例性方法。如圖7中所示，所製造的快閃記憶體單元710包括主動區域713、主動區域713周圍的隔離區域711、位於主動區域713之上的浮置閘極氧化物層714、沉積到隔離區域711及浮置閘極氧化物層714上的浮置閘極715、以及形成在浮置閘極715上的一個或多個離子罩幕719。離子罩幕719形成在浮置閘極715上，以為離子植入產生罩幕圖案。在浮置閘極715被沉積且離子罩幕719被形成之後，將氟離子716摻雜或植入到浮置閘極氧化物層714中，以減少浮置閘極氧化物捕獲並改善快閃記憶體單元710的耐久性。通過在離子植入期間進行能量控制，氟離子716可以適當的速度被摻雜而植入到浮置閘極氧化物層714中。
圖7還示出在氟離子716被摻雜之後，快閃記憶體單元710的詳細圖720。主動區域713可包括汲極721、源極線722及基底723。氟離子716被摻雜到基底723與浮置閘極725之間的浮置閘極氧化物層724中。離子罩幕729可有助於在隔離區域處阻擋離子並使離子植入聚焦在浮置閘極氧化物層724上。如圖7中所示，此實例中的離子植入是在控制閘極或字元線被形成之前執行。在字元線被形成之後，一些被植入的氟離子716’將位於基底723與字元線之間。在一個實施例中，基於以下中的至少一者來執行退火製程以使浮置閘極氧化物層724中的矽-氟鍵活化：爐內退火及快速熱退火。氟離子716可來自半導體產業中任何市面有售的氣體或者來自包括以下在內的任何氟化物：BFx 、NFx 或SiFx 。在一個實施例中，將純氟離子而非氟化物植入到浮置閘極氧化物層724中。
圖8示出根據本發明一些實施例用於在製造快閃記憶體單元810期間進行氟植入的另一示例性方法。如圖8中所示，所製造的快閃記憶體單元810包括主動區域813、位於主動區域813之上的浮置閘極氧化物層814、沉積到浮置閘極氧化物層814上的浮置閘極815、形成在浮置閘極815上及周圍的閘極間氧化物層816及沉積在閘極間氧化物層816上的控制閘極817、以及形成在控制閘極817上方的一個或多個離子罩幕819。離子罩幕819形成在控制閘極817上方，以為離子植入產生罩幕圖案。在控制閘極817被沉積且離子罩幕819被形成之後，將氟離子818摻雜或植入到閘極間氧化物層816中，以減少浮置閘極氧化物捕獲並改善快閃記憶體單元810的耐久性。通過在離子植入期間進行能量控制，氟離子818可以適當的速度被摻雜而植入到閘極間氧化物層816中。
圖8還示出在氟離子818被摻雜之後，快閃記憶體單元810的詳細圖820。主動區域813可包括汲極821、源極線822及基底823。氟離子818被摻雜到閘極間氧化物層826中。離子罩幕829可有助於在隔離區域處阻擋離子並使離子植入聚焦在閘極間氧化物層826上。如圖8中所示，此實例中的離子植入是在控制閘極及/或字元線被形成之後執行。
閘極間氧化物層826在浮置閘極825周圍與浮置閘極氧化物層824具有交疊區域。交疊區域位於基底823與控制閘極827之間。在離子植入之後，在一些被植入的氟離子818被摻雜到浮置閘極825與控制閘極827之間的區域中的同時，其他被植入的氟離子818’被摻雜到基底823與控制閘極827之間的交疊區域中或被摻雜到浮置閘極825的側壁區域中。因此，向閘極間氧化物層826中進行氟摻雜也可減少浮置閘極氧化物捕獲並改善快閃記憶體單元810的耐久性。
在一個實施例中，浮置閘極825及控制閘極827兩者均包含多晶矽。在一個實施例中，基於以下中的至少一者來執行退火製程以使閘極間氧化物層826中的矽-氟鍵活化：爐內退火及快速熱退火。氟離子818可來自半導體產業中任何市面有售的氣體或者來自包括以下在內的任何氟化物：BFx 、NFx 或SiFx 。在一個實施例中，將純氟離子而非氟化物植入到閘極間氧化物層826中。
圖9示出根據本發明一些實施例用於在製造快閃記憶體單元910期間進行氟植入的又一示例性方法。如圖9中所示，兩次將氟離子植入到所製造的快閃記憶體單元910中，一次是如圖7中在浮置閘極被沉積之後且另一次是如圖8中在控制閘極被沉積之後。圖9示出在氟離子716、818被摻雜之後，快閃記憶體單元910的詳細圖920。類似於圖8所示快閃記憶體單元810，快閃記憶體單元910的主動區域可包括汲極821、源極線822及基底823。在形成控制閘極827（字元線）之前，根據由離子罩幕729產生的罩幕圖案將氟離子716摻雜到浮置閘極氧化物層824中。在形成控制閘極827（字元線）之後，根據由離子罩幕829產生的罩幕圖案將氟離子818摻雜到閘極間氧化物層826中。
通過在離子植入期間進行能量控制，氟離子716、818的兩個群組中的每一者分別以適當的速度被摻雜而植入到浮置閘極氧化物層824及閘極間氧化物層826中。閘極間氧化物層826在浮置閘極825周圍與浮置閘極氧化物層824具有交疊區域。所述交疊區域位於基底823與控制閘極827之間。在一些被植入的氟離子818被摻雜到浮置閘極825與控制閘極827之間的區域中的同時，其他被植入的氟離子818’被摻雜到基底823與控制閘極827之間的交疊區域中或被摻雜到浮置閘極825的側壁區域中。因此，向浮置閘極氧化物層824及閘極間氧化物層826中進行氟摻雜可減少浮置閘極氧化物捕獲並改善快閃記憶體單元910的耐久性。
在一個實施例中，基於以下中的至少一者來執行退火製程以使浮置閘極氧化物層824及閘極間氧化物層826中的矽-氟鍵活化：爐內退火及快速熱退火。氟離子716、818可來自半導體產業中任何市面有售的氣體或者來自包括以下在內的任何氟化物：BFx 、NFx 或SiFx 。在一個實施例中，將純氟離子而非氟化物植入到浮置閘極氧化物層824及閘極間氧化物層826中。
在一個實施例中，通過在快閃記憶體單元中進行氟摻雜，在1K循環測試中，快閃單元電流降級從6.1 µA降級被改善約22%而達到4.8 µA降級。因此，針對快閃記憶體單元所預測的耐久性從20K個循環增加到50K個循環。在一些實施例中，在離子植入期間，可以氘（D）離子來替換氟離子，以在閘極氧化物層中形成Si-D鍵，進而減少熱載流子損壞並增強快閃記憶體單元的耐久性。
圖10是示出根據本發明一些實施例用於在快閃記憶體單元中進行氟植入的示例性方法1000的流程圖。在操作1002處，形成半導體基底。在操作1004處，在基底之上形成第一氧化物層。在操作1006處，在第一氧化物層之上形成浮置閘極。在操作1008處，將氟離子摻雜到第一氧化物層中。在操作1010處，在浮置閘極之上形成第二氧化物層。在操作1012處，至少局部地在第二氧化物層之上形成控制閘極。
圖11是示出根據本發明一些實施例用於在快閃記憶體單元中進行氟植入的另一示例性方法1100的流程圖。在操作1102處，形成半導體基底。在操作1104處，在基底之上形成第一氧化物層。在操作1106處，在第一氧化物層之上形成浮置閘極。在操作1108處，在浮置閘極之上形成第二氧化物層。在操作1110處，至少局部地在第二氧化物層之上形成控制閘極。在操作1112處，將氟離子摻雜到第二氧化物層中。應理解，可根據本發明的不同實施例來改變圖10及圖11中的每一者所示步驟的次序。
在一實施例中，公開一種非揮發性記憶體單元。所述非揮發性記憶體單元包括：基底；第一氧化物層，位於所述基底之上；浮置閘極，位於所述第一氧化物層之上；第二氧化物層，位於所述浮置閘極之上；以及控制閘極，至少局部地位於所述第二氧化物層之上。所述第一氧化物層及所述第二氧化物層中的至少一者包含氟。
在所述非揮發性記憶體單元中，所述浮置閘極及所述控制閘極中的至少一者包含多晶矽。
在所述非揮發性記憶體單元中，更包括位於所述浮置閘極上的氧化物-氮化物-氧化物層，其中所述氧化物-氮化物-氧化物層包括兩個氧化物層及位於所述兩個氧化物層之間的氮化物層。
在所述非揮發性記憶體單元中，所述氧化物-氮化物-氧化物層位於所述第二氧化物層上方。
在所述非揮發性記憶體單元中，所述氧化物-氮化物-氧化物層位於所述第二氧化物層下面。
在所述非揮發性記憶體單元中，更包括：額外浮置閘極，位於所述第一氧化物層之上；以及共同源極擴散區，位於所述浮置閘極與所述額外浮置閘極之間的所述基底中。
在所述非揮發性記憶體單元中，所述第一氧化物層及所述第二氧化物層中的至少一者包含以下氟化物中的至少一者：氟化硼、氟化氮以及氟化矽。
在另一實施例中，公開一種用於形成非揮發性記憶體單元的方法。所述方法包括：形成基底；在所述基底之上形成第一氧化物層；在所述第一氧化物層之上形成浮置閘極；將氟離子摻雜到所述第一氧化物層中；在所述浮置閘極之上形成第二氧化物層；以及至少局部地在所述第二氧化物層之上形成控制閘極。
在所述方法中，所述氟離子是通過離子植入而穿過所述浮置閘極被摻雜到所述第一氧化物層中。
在所述方法中，摻雜所述氟離子更包括：在所述浮置閘極上方形成第一離子罩幕，以為所述離子植入產生罩幕圖案。
在所述方法中，在形成所述控制閘極之後，更包括將額外氟離子摻雜到所述第二氧化物層中。
在所述方法中，所述額外氟離子是通過離子植入而穿過所述控制閘極被摻雜到所述第二氧化物層中。
在所述方法中，摻雜所述額外氟離子更包括：在所述控制閘極上方形成第二離子罩幕，以為所述離子植入產生罩幕圖案。
在所述方法中，所述浮置閘極及所述控制閘極中的至少一者包含多晶矽。
在所述方法中，更包括在所述浮置閘極上形成氧化物-氮化物-氧化物層，其中所述氧化物-氮化物-氧化物層包括兩個氧化物層及位於所述兩個氧化物層之間的氮化物層。
在所述方法中，更包括：在所述第一氧化物層之上形成額外浮置閘極；以及在所述浮置閘極與所述額外浮置閘極之間的所述基底中形成共同源極擴散區。
在所述方法中，摻雜所述氟離子包括摻雜以下氟化物中的至少一者：氟化硼、氟化氮以及氟化矽。
在所述方法中，更包括基於以下中的至少一者執行退火製程以使所述第一氧化物層中的矽-氟鍵活化：爐內退火及快速熱退火。
在又一實施例中，公開一種用於形成非揮發性記憶體單元的方法。所述方法包括：形成基底；在所述基底之上形成第一氧化物層；在所述第一氧化物層之上形成浮置閘極；在所述浮置閘極之上形成第二氧化物層；至少局部地在所述第二氧化物層之上形成控制閘極；以及將氟離子摻雜到所述第二氧化物層中。
在所述非揮發性記憶體單元中，所述氟離子是通過離子植入而穿過所述控制閘極被摻雜到所述第二氧化物層中。
以上內容概述了若干實施例的特徵以使所屬領域中的通常知識者可更好地理解本發明的各方面。所屬領域中的通常知識者應瞭解，他們可易於使用本發明作為基礎來設計或修改其他製程及結構以施行本文所介紹實施例的相同目的及/或實現本文所介紹實施例的相同優點。所屬領域中的通常知識者還應認識到，此種等效構造並不背離本發明的精神及範圍，且在不背離本發明的精神及範圍的條件下，他們可對本文作出各種改變、替代及變更。
101、501、721、821‧‧‧汲極102‧‧‧源極103、503、603、723、823‧‧‧基底104、504、604、714、724、814、824‧‧‧浮置閘極氧化物層105、505、605、715、725、815、825‧‧‧浮置閘極106、506、606、816、826‧‧‧閘極間氧化物層107、507、508、607、817‧‧‧控制閘極110、300、710、810、910‧‧‧快閃記憶體單元120‧‧‧載流子200、400‧‧‧曲線圖303‧‧‧p型基底304‧‧‧閘極氧化物層305‧‧‧多晶矽浮置閘極310‧‧‧氟離子410、420‧‧‧摻氟快閃記憶體單元430‧‧‧標準快閃記憶體單元500‧‧‧堆疊式閘極快閃記憶體單元502‧‧‧源極600‧‧‧分離式閘極快閃記憶體單元601‧‧‧汲極602、722、822‧‧‧源極線608‧‧‧隔離層711‧‧‧隔離區域713、813‧‧‧主動區域716、716’‧‧‧氟離子719、729、819、829‧‧‧離子罩幕720、820、920‧‧‧詳細圖818、818’‧‧‧氟離子827‧‧‧控制閘極1000、1100‧‧‧方法1002、1004、1006、1008、1010、1012、1102、1104、1106、1108、1110、1112‧‧‧操作
結合附圖閱讀以下詳細說明，會最佳地理解本發明的各方面。應注意，各種特徵未必按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸及幾何形狀。在說明書通篇及所有圖式中，相同的參考編號表示相同的特徵。 圖1示出根據本發明一些實施例的快閃記憶體單元的示例性結構，其中發生浮置閘極氧化物捕獲。 圖2示出根據本發明一些實施例的快閃記憶體單元隨著寫入/抹除循環的增加而發生的示例性臨界電壓改變。 圖3示出根據本發明一些實施例的快閃記憶體單元中的示例性氟植入。 圖4示出根據本發明一些實施例的標準快閃記憶體單元與摻氟快閃記憶體單元之間的耐久性能比較。 圖5示出根據本發明一些實施例的堆疊式閘極快閃記憶體單元的示例性結構。 圖6示出根據本發明一些實施例的分離式閘極快閃記憶體單元的示例性結構。 圖7示出根據本發明一些實施例用於在快閃記憶體單元中進行氟植入的示例性方法。 圖8示出根據本發明一些實施例用於在快閃記憶體單元中進行氟植入的另一示例性方法。 圖9示出根據本發明一些實施例用於在快閃記憶體單元中進行氟植入的又一示例性方法。 圖10是示出根據本發明一些實施例用於在快閃記憶體單元中進行氟植入的示例性方法的流程圖。 圖11是示出根據本發明一些實施例用於在快閃記憶體單元中進行氟植入的另一示例性方法的流程圖。
710、810、910‧‧‧快閃記憶體單元
711‧‧‧隔離區域
713、813‧‧‧主動區域
714、814、824‧‧‧浮置閘極氧化物層
715、815、825‧‧‧浮置閘極
716、716’‧‧‧氟離子
719、729、819、829‧‧‧離子罩幕
816、826‧‧‧閘極間氧化物層
817‧‧‧控制閘極
818、818’‧‧‧氟離子
821‧‧‧汲極
822‧‧‧源極線
823‧‧‧基底
827‧‧‧控制閘極
920‧‧‧詳細圖

Claims (10)

  1. 一種非揮發性記憶體單元，包括：基底；第一氧化物層，位於所述基底之上；浮置閘極，位於所述第一氧化物層之上；第二氧化物層，位於所述浮置閘極之上；以及控制閘極，至少局部地位於所述第二氧化物層之上，其中所述第二氧化物層包含氟離子，所述氟離子是穿過所述控制閘極被摻雜到所述第二氧化物層中。
  2. 如申請專利範圍第1項所述的非揮發性記憶體單元，其中所述浮置閘極及所述控制閘極中的至少一者包含多晶矽。
  3. 如申請專利範圍第1項所述的非揮發性記憶體單元，更包括位於所述浮置閘極上的氧化物-氮化物-氧化物層，其中所述氧化物-氮化物-氧化物層包括兩個氧化物層及位於所述兩個氧化物層之間的氮化物層。
  4. 如申請專利範圍第3項所述的非揮發性記憶體單元，其中所述氧化物-氮化物-氧化物層位於所述第二氧化物層上方。
  5. 如申請專利範圍第3項所述的非揮發性記憶體單元，其中所述氧化物-氮化物-氧化物層位於所述第二氧化物層下面。
  6. 如申請專利範圍第1項所述的非揮發性記憶體單元，更包括：額外浮置閘極，位於所述第一氧化物層之上；以及共同源極擴散區，位於所述浮置閘極與所述額外浮置閘極之間的所述基底中。
  7. 如申請專利範圍第1項所述的非揮發性記憶體單元，其中所述第一氧化物層及所述第二氧化物層中的至少一者包含以下氟化物中的至 少一者：氟化硼、氟化氮以及氟化矽。
  8. 一種非揮發性記憶體單元的形成方法，包括：形成基底；在所述基底之上形成第一氧化物層；在所述第一氧化物層之上形成浮置閘極；將氟離子摻雜到所述第一氧化物層中；在所述浮置閘極之上形成第二氧化物層；形成控制閘極；以及在形成所述控制閘極之後，將額外氟離子摻雜到所述第二氧化物層中。
  9. 如申請專利範圍第8項所述的非揮發性記憶體單元的形成方法，其中所述氟離子是通過離子植入而穿過所述浮置閘極被摻雜到所述第一氧化物層中。
  10. 一種非揮發性記憶體單元的形成方法，包括：形成基底；在所述基底之上形成第一氧化物層；在所述第一氧化物層之上形成浮置閘極；在所述浮置閘極之上形成第二氧化物層；至少局部地在所述第二氧化物層之上形成控制閘極；以及將氟離子穿過所述控制閘極摻雜到所述第二氧化物層中。
TW107122282A 2017-11-28 2018-06-28 非揮發性記憶體單元及其形成方法 TWI750394B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762591389P 2017-11-28 2017-11-28
US62/591,389 2017-11-28
US15/904,041 US10586705B2 (en) 2017-11-28 2018-02-23 Fluorine doped non-volatile memory cells and methods for forming the same
US15/904,041 2018-02-23

Publications (2)

Publication Number Publication Date
TW201926646A TW201926646A (zh) 2019-07-01
TWI750394B true TWI750394B (zh) 2021-12-21

Family

ID=66632731

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107122282A TWI750394B (zh) 2017-11-28 2018-06-28 非揮發性記憶體單元及其形成方法

Country Status (3)

Country Link
US (1) US10586705B2 (zh)
CN (1) CN109841627A (zh)
TW (1) TWI750394B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3693995A4 (en) * 2017-10-03 2020-10-14 Asahi Kasei Microdevices Corporation NON-VOLATILE MEMORY ELEMENT AND ANALOG CIRCUIT PROVIDED WITH IT

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685278A (ja) * 1992-09-07 1994-03-25 Hitachi Ltd 半導体装置の製造方法
US20080067636A1 (en) * 2006-09-14 2008-03-20 Tatsuo Shimizu Insulating film and semiconductor device using this film
US20080085583A1 (en) * 2006-10-10 2008-04-10 Young-Geun Park Method of manufacturing a non-volatile memory device
US20080145985A1 (en) * 2006-12-15 2008-06-19 Semiconductor Manufacturing International (Shanghai) Corporation Embedded semiconductor memory devices and methods for fabricating the same
US20120068245A1 (en) * 2007-11-08 2012-03-22 Ju-Hyung Kim Non-volatile memory devices including blocking insulation patterns with sub-layers having different energy band gaps
US20130313626A1 (en) * 2012-05-23 2013-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for Non-Volatile Memory Cells
US20140319596A1 (en) * 2013-04-29 2014-10-30 Byoung W. Min Selective gate oxide properties adjustment using fluorine
TW201519414A (zh) * 2007-05-25 2015-05-16 Cypress Semiconductor Corp 在多層電荷阱區域中具有氘化層的非揮發性電荷阱記憶裝置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102583770B1 (ko) * 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685278A (ja) * 1992-09-07 1994-03-25 Hitachi Ltd 半導体装置の製造方法
US20080067636A1 (en) * 2006-09-14 2008-03-20 Tatsuo Shimizu Insulating film and semiconductor device using this film
US20080085583A1 (en) * 2006-10-10 2008-04-10 Young-Geun Park Method of manufacturing a non-volatile memory device
US20080145985A1 (en) * 2006-12-15 2008-06-19 Semiconductor Manufacturing International (Shanghai) Corporation Embedded semiconductor memory devices and methods for fabricating the same
TW201519414A (zh) * 2007-05-25 2015-05-16 Cypress Semiconductor Corp 在多層電荷阱區域中具有氘化層的非揮發性電荷阱記憶裝置
US20120068245A1 (en) * 2007-11-08 2012-03-22 Ju-Hyung Kim Non-volatile memory devices including blocking insulation patterns with sub-layers having different energy band gaps
US20130313626A1 (en) * 2012-05-23 2013-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for Non-Volatile Memory Cells
US20140319596A1 (en) * 2013-04-29 2014-10-30 Byoung W. Min Selective gate oxide properties adjustment using fluorine

Also Published As

Publication number Publication date
US20190165180A1 (en) 2019-05-30
CN109841627A (zh) 2019-06-04
TW201926646A (zh) 2019-07-01
US10586705B2 (en) 2020-03-10

Similar Documents

Publication Publication Date Title
JP4586219B2 (ja) 不揮発性半導体記憶装置の消去方法
KR100776139B1 (ko) 플래시 메모리 소자
US7760554B2 (en) NROM non-volatile memory and mode of operation
US8264884B2 (en) Methods, circuits and systems for reading non-volatile memory cells
US20070196982A1 (en) Nrom non-volatile mode of operation
US8446778B2 (en) Method for operating a flash memory device
US20090086548A1 (en) Flash memory
TWI750394B (zh) 非揮發性記憶體單元及其形成方法
US7679968B2 (en) Enhanced erasing operation for non-volatile memory
US7852680B2 (en) Operating method of multi-level memory cell
CN113437084B (zh) 闪存单元的擦除方法
CN113707205B (zh) 闪存阵列的擦除方法
CN113437085B (zh) 闪存单元的写入方法
US7160740B2 (en) Methods of controlling properties and characteristics of a gate insulation layer based upon electrical test data, and system for performing same
TW201933109A (zh) 快閃記憶體的程式設計電路、程式設計方法及快閃記憶體
JP2000223598A (ja) 不揮発性メモリ素子
JP2005197737A (ja) 不揮発性メモリー素子
US7045419B2 (en) Elimination of the fast-erase phenomena in flash memory
US9881932B2 (en) Methods of adjusting flatband voltage of a memory device
KR102286157B1 (ko) 전하 트랩형 플래시 메모리의 프로그래밍 방법
KR20060002337A (ko) 부분 소노스 게이트를 갖는 플래시메모리 셀의 구동 방법
KR100521430B1 (ko) 플래쉬 메모리 및 이를 이용한 프로그램 방법
US7638393B2 (en) Non-volatile memory device including nitrogen pocket implants and methods for making the same
JP5005993B2 (ja) 不揮発性半導体メモリ装置及びその製造方法と半導体メモリ・システム
KR20050116975A (ko) 플래시 메모리 소자 및 이의 소거 방법