KR100776139B1 - 플래시 메모리 소자 - Google Patents

플래시 메모리 소자 Download PDF

Info

Publication number
KR100776139B1
KR100776139B1 KR1020060119468A KR20060119468A KR100776139B1 KR 100776139 B1 KR100776139 B1 KR 100776139B1 KR 1020060119468 A KR1020060119468 A KR 1020060119468A KR 20060119468 A KR20060119468 A KR 20060119468A KR 100776139 B1 KR100776139 B1 KR 100776139B1
Authority
KR
South Korea
Prior art keywords
impurity
doped
memory device
flash memory
sio
Prior art date
Application number
KR1020060119468A
Other languages
English (en)
Inventor
정진효
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060119468A priority Critical patent/KR100776139B1/ko
Priority to DE102007048345A priority patent/DE102007048345B4/de
Priority to US11/869,461 priority patent/US20080128790A1/en
Priority to JP2007270925A priority patent/JP2008141173A/ja
Priority to CN2007101815921A priority patent/CN101192626B/zh
Application granted granted Critical
Publication of KR100776139B1 publication Critical patent/KR100776139B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator

Abstract

본 발명은 플래시 메모리 소자에 관한 것으로서,
반도체 기판, 상기 반도체 기판의 상부에 형성되고 제1 불순물이 도핑된 영역, 상기 제1 불순물과 다른 종류의 제2 불순물이 도핑되고, 상기 제1 불순물이 도핑된 영역 위에 형성된 제1 폴리실리콘 패턴, 상기 제1 불순물이 도핑되고, 상기 제1 폴리실리콘 패턴 위에 형성된 제2 폴리실리콘 패턴, 상기 제1, 제2 폴리실리콘 패턴의 양 측면에 형성된 전하 포획층 및, 상기 전하 포획층 위에 형성된 제어 게이트를 포함하여,
하나의 메모리 셀에서 수직 구조의 소스/드레인 사이에 형성된 채널의 양쪽에 전하 포획층을 두어 종래와 같은 크기를 차지하면서도 2비트를 구현할 수 있게 된다. 또한, 하나의 셀로 2비트를 구현할 수 있게 됨으로써, 고밀도 고집적의 플래시 메모리 소자를 구현할 수 있는 효과가 있다.

Description

플래시 메모리 소자{Flash Memory Device}
도 1은 종래의 플래시 메모리 소자를 도시한 도,
도 2a는 본 발명의 제1 실시예에 따른 플래시 메모리 소자를 도시한 도,
도 2b는 도 2a의 X축 방향으로 절단한 단면도,
도 3은 본 발명의 제2 실시예에 따른 플래시 메모리 소자를 도시한 도,
도 4은 본 발명의 제3 실시예에 따른 플래시 메모리 소자를 도시한 도,
도 5은 본 발명의 제4 실시예에 따른 플래시 메모리 소자를 도시한 도,
도 6은 본 발명의 제5 실시예에 따른 플래시 메모리 소자를 도시한 도,
도 7은 본 발명의 제6 실시예에 따른 플래시 메모리 소자를 도시한 도,
도 8은 본 발명의 제7 실시예에 따른 플래시 메모리 소자를 도시한 도,
본 발명은 플래시 메모리 소자에 관한 것이다.
일반적으로 플래시 메모리(Flash memory) 소자는 프로그래밍 및 소거(Erase) 특성을 구비한 이피롬(EPROM)과 전기적으로 프로그래밍 및 소거 특성을 확보하는 이이피롬(EEPROM)의 장점을 살려 제조된 소자이다.
종래의 플래시 메모리 소자는, 도 1에 도시된 바와 같이, 실리콘 기판(1) 상에 형성된 박막의 터널 산화막(3), 절연막(5)의 개재 하에 적층된 플로팅 게이트(4) 및 제어 게이트(6) 및 노출된 기판 부위에 형성된 소스 및 드레인 영역(2)을 포함하여 구성되며, 1개의 트랜지스터로서 1비트의 저장 상태를 실현하고, 아울러, 전기적으로 프로그래밍과 소거를 수행한다.
이러한 플래시 메모리 소자는 물리적으로 수평 구조로 소스/드레인 영역을 형성하여 1개의 셀로 1비트만을 구현할 수 있게 되어서, 고밀도/고집적의 메모리 소자를 구현하기는 어렵다는 문제점이 있다.
본 발명은 상기한 바와 같은 종래의 문제점을 개선하기 위한 것으로서, 1개의 셀로도 2비트를 구현할 수 있는 플래시 메모리 소자를 제공하는 데 있다.
본 발명에 따른 플래시 메모리 소자는,
반도체 기판, 상기 반도체 기판의 상부에 형성되고 제1 불순물이 도핑된 영역, 상기 제1 불순물과 다른 종류의 제2 불순물이 도핑되고, 상기 제1 불순물이 도핑된 영역 위에 형성된 제1 폴리실리콘 패턴, 상기 제1 불순물이 도핑되고, 상기 제1 폴리실리콘 패턴 위에 형성된 제2 폴리실리콘 패턴, 상기 제1, 제2 폴리실리콘 패턴의 양 측면에 형성된 전하 포획층 및, 상기 전하 포획층 위에 형성된 제어 게이트를 포함한다.
또한, 상기 제1, 제2 불순물은 N형 또는 P형 불순물 중 어느 하나이고, 각각 다른 불순물이다.
또한, 상기 전하 포획층은 제1 산화막, 질화막, 제2 산화막이 순차적으로 적층된다.
또한, 상기 전하 포획층은 SiO2-Si3N4-SiO2, SiO2-Si3N4-Al2O3, SiO2-Si3N4-Al2O3, SiO2-Si3N4-SiO2-Si3N4-SiO2 중 적어도 어느 하나이다.
또한, 다른 실시예에서 상기 제2 폴리실리콘 패턴은 상기 제어 게이트보다 높게 형성된다.
또한, 다른 실시예에서 상기 제1 불순물이 도핑된 영역은 소정 부분이 돌출된 돌출부를 가지며, 상기 제1 폴리실리콘 패턴은 상기 돌출부 위에 형성된다.
또한, 다른 실시예에서 상기 반도체 기판 위에는 트렌치를 구비한 절연막 패턴이 형성되고, 상기 제1 불순물이 도핑된 영역은 상기 트렌치에 형성된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 우선, 도면들 중 동일한 구성요소 또는 부품들은 가능한 한 동일한 참조부호를 나타내고 있음에 유의해야 한다. 본 발명을 설명함에 있어서 관련된 공지기능 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하게 하지 않기 위해 생략한다.
또한, 본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on/above/over/upper)"에 또는 "아래(down/below/under/lower)"에 형성되는 것으로 기재되는 경우에 있어, 그 의미는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들에 접촉되어 형성되는 경우로 해석될 수도 있으며, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 그 사이에 추가적으로 형성되는 경우로 해석될 수도 있다. 따라서, 그 의미는 발명의 기술적 사상에 의하여 판단되어야 한다.
도 2a는 본 발명의 제1 실시예에 따른 플래시 메모리 소자를 도시한 도, 도 2b는 도 2a의 X축 방향으로 절단한 단면도, 도 3은 본 발명의 제2 실시예에 따른 플래시 메모리 소자를 도시한 도, 도 4은 본 발명의 제3 실시예에 따른 플래시 메모리 소자를 도시한 도, 도 5은 본 발명의 제4 실시예에 따른 플래시 메모리 소자를 도시한 도, 도 6은 본 발명의 제5 실시예에 따른 플래시 메모리 소자를 도시한 도, 도 7은 본 발명의 제6 실시예에 따른 플래시 메모리 소자를 도시한 도, 도 8은 본 발명의 제7 실시예에 따른 플래시 메모리 소자를 도시한 도이다.
본 발명의 제1 실시예에 따른 플래시 메모리 소자는, 도 2a 및 도2b에 도시된 바와 같이, 제1 불순물이 도핑된 영역(10)이 반도체 기판(미도시)의 상부에 형 성된다. 이때, 상기 제1 불순물은, 예를 들어, 인 또는 비소와 같은 N형 불순물일 수 있고, 붕소와 같은 P형 불순물일 수 있으며, 본 실시예에서는 N형 불순물을 중심으로 설명한다. 또한, 상기 반도체 기판은 N형 기판을 예를 들어 설명한다.
상기 제1 불순물이 도핑된 영역(10) 위에 형성된 제1 폴리실리콘 패턴(20)에는 상기 제1 불순물과 다른 종류의 제2 불순물이 도핑된다. 상기 제1 불순물이 N형 불순물이면 상기 제2 불순물은 P형 불순물로서, 상기 제1 폴리실리콘 패턴(20)은 P웰을 형성하게 된다.
상기 제1 폴리실리콘 패턴(20) 위에 형성된 제2 폴리실리콘 패턴(30)에는 상기 제1 불순물이 도핑된다. 따라서, 상기 제1 불순물이 도핑된 영역, 상기 제1 폴리실리콘, 및 상기 제2 폴리실리콘은 N형/P형/N형이 순차적으로 적층된 수직 구조를 이루게 된다.
상기 제1, 제2 폴리실리콘 패턴(20,30)의 양 측면에는 전하 포획층(40)이 형성된다. 상기 전하 포획층(40)은 일반적인 절연막으로 형성될 수도 있으나, 본 발명의 실시예에서는 제1 산화막, 질화막, 제2 산화막이 순차적으로 적층된 오엔오(ONO)층이다. 보다 구체적으로는, SiO2-Si3N4-SiO2, SiO2-Si3N4-Al2O3, SiO2-Si3N4-Al2O3, SiO2-Si3N4-SiO2-Si3N4-SiO2 등 여러 형태의 구조 막질 중 적어도 어느 하나의 구조 막질로 형성될 수 있다.
상기 전하 포획층(40) 위에는 폴리실리콘으로 형성된 제어 게이트(51,52)가 형성된다. 보다 구체적으로는, 상기 제1 불순물이 도핑된 영역(10)의 소정 부분 위 와 상기 제1, 제2 폴리실리콘 패턴(20,30)의 양 측면에 형성된 전하 포획층(40) 상에 2개의 제어 게이트, 제1 제어 게이트(51), 제2 제어 게이트(52)가 형성된다.
도 3에 도시된 바와 같은, 본 발명의 제2 실시예에 따른 플래시 메모리 소자에서는, 제2 폴리실리콘 패턴(31)은 상기 제어 게이트(51,52)보다 높게 형성된다.
도 4에 도시된 바와 같은, 본 발명의 제3 실시예에 따른 플래시 메모리 소자에서는, 제1 폴리실리콘 패턴(20) 및 제2 폴리 실리콘 패턴(30) 측면에는 제1 산화막, 질화막, 제2 산화막이 순차적으로 적층된 오엔오(ONO)층, 보다 구체적으로는, SiO2-Si3N4-SiO2, SiO2-Si3N4-Al2O3, SiO2-Si3N4-Al2O3, SiO2-Si3N4-SiO2-Si3N4-SiO2 등 여러 형태의 구조 막질 중 적어도 어느 하나의 구조 막질이 형성되고, 상기 제1, 제2 제어 게이트와 상기 제1 불순물이 도핑된 영역 사이에는 다른 절연막(41)이 형성된다.
도 5에 도시된 바와 같은, 본 발명의 제4 실시예에 따른 플래시 메모리 소자에서는, 상기 제1 불순물이 도핑된 영역(10)은 소정 부분이 돌출된 돌출부(11)를 가지며, 상기 제1 폴리실리콘 패턴(20)은 상기 돌출부(11) 위에 형성된다. 이때, 상기 돌출부는 상기 제1 불순물이 도핑된 영역(10)과 재질이다.
도 6에 도시된 바와 같은, 본 발명의 제5 실시예에 따른 플래시 메모리 소자에서는, 반도체 기판 위에는 트렌치를 구비한 절연막 패턴(12)이 형성되고, 제1 불순물이 도핑된 영역(13)은 트렌치 내에 형성된다.
도 7에 도시된 바와 같은, 본 발명의 제6 실시예에 따른 플래시 메모리 소자 에서는, 상기 반도체 기판(15)은 P형 반도체 기판이고, P형 반도체 기판(15)의 소정 영역 위에 N형 폴리실리콘 패턴으로 제1 불순물이 도핑된 영역(13)이 형성되고, 상기 N형 폴리실리콘 패턴의 양 측면에는 절연막(12)이 형성된다.
도 8에 도시된 바와 같은, 본 발명의 제7 실시예에 따른 플래시 메모리 소자에서는, 상기 제1 불순물이 도핑된 영역(10')은 P형 불순물이 도핑된 P형 폴리실리콘으로 형성되고, 상기 제1 폴리실리콘 패턴(20')은 N형 불순물이 도핑되어 N웰을 형성한다. 또한, 상기 제2 폴리실리콘 패턴(30')은 P형 불순물이 도핑된다.
상기와 같은 본 발명의 실시예들에 따른 플래시 메모리 소자에 의하면, 상기 제1 불순물이 도핑된 영역(10)과 상기 제2 폴리실리콘 패턴(30,31)은, 종래 수평 구조의 소스/드레인 영역과는 달리, 수직 구조의 소스/드레인 영역을 형성하게 된다. 또한, 이때 P형 불순물이 도핑되어 P웰을 형성한 상기 제1 폴리실리콘 패턴(20)은 상기 제1 불순물이 도핑된 영역(10)과 상기 제2 폴리실리콘 패턴(30,31) 사이에서 전하(또는 정공)의 이동 경로인 채널 역할을 하게 된다.
제1 산화막, 질화막, 제2 산화막이 순차적으로 적층된 오엔오(ONO)층으로 형성된 상기 전하 포획층(40)은, 상기 질화막에서 전하가 프로그래밍 또는 소거되고, 상기 제1 산화막은 채널에서 질화막으로 전하가 터널링되기 위한 터널링 산화막 역할을 하며, 상기 제2 산화막은 질화막에서 상기 제1, 제2 제어 게이트(51,52)로 전하가 이동하는 것을 방지하는 블로킹 산화막 역할을 한다.
즉, 상기 제1 제어 게이트(51)에 전압이 인가되면, 소스 역할을 하는 상기 제1 불순물이 도핑된 영역(10)에서 전하(또는 정공)가 배출되고, 배출된 전하는 상기 전하 포획층(40) 내의 질화막에 프로그래밍되고, 상기 제1 제어 게이트(51)에 전압이 제거되면, 상기 질화막에 프로그래밍된 전하(또는 정공)은 소거된다.
마찬가지로, 상기 제2 제어 게이트(52)에 전압이 인가되면, 소스 역할을 하는 상기 제1 불순물이 도핑된 영역(10)에서 전하(또는 정공)가 배출되어 상기 질화막에 프로그래밍되고, 상기 제2 제어 게이트(52)에 전압이 제거되면, 상기 질화막에 프로그래밍된 전자(또는 정공)은 소거된다.
따라서, 본 발명의 플래시 메모리 소자에 의하면, 수직 구조의 소스/드레인 사이에 형성된 채널의 양쪽에 전하 포획층을 두어 종래와 같은 크기를 차지하면서도 2비트를 구현할 수 있게 된다. 또한, 여기에 기존의 멀티-레벨 비트(Multi-level Bit) 기술을 접목시키면 한 개의 셀로 4비트 내지는 8비트까지도 확장할 수 있게 된다.
이상과 같이 본 발명에 따른 플래시 메모리 소자를 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상 범위내에서 당업자에 의해 다양한 변형이 이루어질 수 있음은 물론이다.
상기한 바와 같은 구성으로 이루어진 본 발명에 따른 플래시 메모리 소자에 의하면,
하나의 메모리 셀에서 수직 구조의 소스/드레인 사이에 형성된 채널의 양쪽에 전하 포획층을 두어 종래와 같은 크기를 차지하면서도 2비트를 구현할 수 있게 된다. 또한, 하나의 셀로 2비트를 구현할 수 있게 됨으로써, 고밀도 고집적의 플래시 메모리 소자를 구현할 수 있는 효과가 있다.

Claims (9)

  1. 반도체 기판;
    상기 반도체 기판의 상부에 형성되고 제1 불순물이 도핑된 영역;
    상기 제1 불순물과 다른 종류의 제2 불순물이 도핑되고, 상기 제1 불순물이 도핑된 영역 위에 형성된 제1 폴리실리콘 패턴;
    상기 제1 불순물이 도핑되고, 상기 제1 폴리실리콘 패턴 위에 형성된 제2 폴리실리콘 패턴;
    상기 제1, 제2 폴리실리콘 패턴의 양 측면에 형성된 전하 포획층; 및,
    상기 전하 포획층 위에 형성된 제어 게이트
    를 포함하는 플래시 메모리 소자.
  2. 제 1 항에 있어서,
    상기 제1, 제2 불순물은 N형 또는 P형 불순물 중 어느 하나이고, 각각 다른 불순물인 플래시 메모리 소자.
  3. 제 1 항에 있어서,
    상기 전하 포획층은 제1 산화막, 질화막, 제2 산화막이 순차적으로 적층된 플래시 메모리 소자.
  4. 제 1 항에 있어서,
    상기 전하 포획층은 SiO2-Si3N4-SiO2, SiO2-Si3N4-Al2O3, SiO2-Si3N4-Al2O3, SiO2-Si3N4-SiO2-Si3N4-SiO2 중 적어도 어느 하나인 플래시 메모리 소자.
  5. 제 1 항에 있어서,
    상기 제2 폴리실리콘 패턴은 상기 제어 게이트보다 높게 형성되는 플래시 메모리 소자.
  6. 제 1 항에 있어서,
    상기 제1 불순물이 도핑된 영역은 소정 부분이 돌출된 돌출부를 가지며, 상기 제1 폴리실리콘 패턴은 상기 돌출부 위에 형성되는 플래시 메모리 소자.
  7. 제 1 항에 있어서,
    상기 반도체 기판 위에는 트렌치를 구비한 절연막 패턴이 형성되고, 상기 제1 불순물이 도핑된 영역은 상기 트렌치에 형성되는 플래시 메모리 소자.
  8. 제 1 항에 있어서,
    상기 반도체 기판은 P형 반도체 기판이고, P형 반도체 기판의 소정 영역 위에 N형 폴리실리콘 패턴으로 제1 불순물이 도핑된 영역이 형성되고, 상기 N형 폴리 실리콘 패턴의 양 측면에는 절연막이 형성되는 플래시 메모리 소자.
  9. 제 1 항에 있어서,
    상기 제어 게이트 하부의 절연막은 상기 전하포획층과는 다른 재질로 형성되는 플래시 메모리 소자.
KR1020060119468A 2006-11-30 2006-11-30 플래시 메모리 소자 KR100776139B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060119468A KR100776139B1 (ko) 2006-11-30 2006-11-30 플래시 메모리 소자
DE102007048345A DE102007048345B4 (de) 2006-11-30 2007-10-09 Halbleiterbauteil
US11/869,461 US20080128790A1 (en) 2006-11-30 2007-10-09 Memory device
JP2007270925A JP2008141173A (ja) 2006-11-30 2007-10-18 メモリ素子
CN2007101815921A CN101192626B (zh) 2006-11-30 2007-10-29 存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060119468A KR100776139B1 (ko) 2006-11-30 2006-11-30 플래시 메모리 소자

Publications (1)

Publication Number Publication Date
KR100776139B1 true KR100776139B1 (ko) 2007-11-15

Family

ID=39061944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060119468A KR100776139B1 (ko) 2006-11-30 2006-11-30 플래시 메모리 소자

Country Status (5)

Country Link
US (1) US20080128790A1 (ko)
JP (1) JP2008141173A (ko)
KR (1) KR100776139B1 (ko)
CN (1) CN101192626B (ko)
DE (1) DE102007048345B4 (ko)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8650352B2 (en) 2007-09-20 2014-02-11 Densbits Technologies Ltd. Systems and methods for determining logical values of coupled flash memory cells
US8365040B2 (en) 2007-09-20 2013-01-29 Densbits Technologies Ltd. Systems and methods for handling immediate data errors in flash memory
US8694715B2 (en) 2007-10-22 2014-04-08 Densbits Technologies Ltd. Methods for adaptively programming flash memory devices and flash memory systems incorporating same
WO2009053961A2 (en) 2007-10-25 2009-04-30 Densbits Technologies Ltd. Systems and methods for multiple coding rates in flash devices
US8607128B2 (en) 2007-12-05 2013-12-10 Densbits Technologies Ltd. Low power chien-search based BCH/RS decoding system for flash memory, mobile communications devices and other applications
WO2009072104A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. Flash memory device with physical cell value deterioration accommodation and methods useful in conjunction therewith
WO2009072103A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. Flash memory apparatus and methods using a plurality of decoding stages including optional use of concatenated bch codes and/or designation of 'first below' cells
WO2009074979A2 (en) * 2007-12-12 2009-06-18 Densbits Technologies Ltd. Chien-search system employing a clock-gating scheme to save power for error correction decoder and other applications
WO2009074978A2 (en) 2007-12-12 2009-06-18 Densbits Technologies Ltd. Systems and methods for error correction and decoding on multi-level physical media
US8327246B2 (en) 2007-12-18 2012-12-04 Densbits Technologies Ltd. Apparatus for coding at a plurality of rates in multi-level flash memory systems, and methods useful in conjunction therewith
WO2009118720A2 (en) 2008-03-25 2009-10-01 Densbits Technologies Ltd. Apparatus and methods for hardware-efficient unbiased rounding
US8332725B2 (en) 2008-08-20 2012-12-11 Densbits Technologies Ltd. Reprogramming non volatile memory portions
US8458574B2 (en) 2009-04-06 2013-06-04 Densbits Technologies Ltd. Compact chien-search based decoding apparatus and method
US8819385B2 (en) * 2009-04-06 2014-08-26 Densbits Technologies Ltd. Device and method for managing a flash memory
US8566510B2 (en) 2009-05-12 2013-10-22 Densbits Technologies Ltd. Systems and method for flash memory management
US8305812B2 (en) 2009-08-26 2012-11-06 Densbits Technologies Ltd. Flash memory module and method for programming a page of flash memory cells
US9330767B1 (en) 2009-08-26 2016-05-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory module and method for programming a page of flash memory cells
US8868821B2 (en) 2009-08-26 2014-10-21 Densbits Technologies Ltd. Systems and methods for pre-equalization and code design for a flash memory
US8995197B1 (en) 2009-08-26 2015-03-31 Densbits Technologies Ltd. System and methods for dynamic erase and program control for flash memory device memories
US8730729B2 (en) 2009-10-15 2014-05-20 Densbits Technologies Ltd. Systems and methods for averaging error rates in non-volatile devices and storage systems
US8724387B2 (en) 2009-10-22 2014-05-13 Densbits Technologies Ltd. Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages
US8626988B2 (en) 2009-11-19 2014-01-07 Densbits Technologies Ltd. System and method for uncoded bit error rate equalization via interleaving
US9037777B2 (en) 2009-12-22 2015-05-19 Densbits Technologies Ltd. Device, system, and method for reducing program/read disturb in flash arrays
US8607124B2 (en) 2009-12-24 2013-12-10 Densbits Technologies Ltd. System and method for setting a flash memory cell read threshold
US8700970B2 (en) 2010-02-28 2014-04-15 Densbits Technologies Ltd. System and method for multi-dimensional decoding
US8527840B2 (en) 2010-04-06 2013-09-03 Densbits Technologies Ltd. System and method for restoring damaged data programmed on a flash device
US9104610B2 (en) 2010-04-06 2015-08-11 Densbits Technologies Ltd. Method, system and medium for analog encryption in a flash memory
US8745317B2 (en) 2010-04-07 2014-06-03 Densbits Technologies Ltd. System and method for storing information in a multi-level cell memory
US9021177B2 (en) 2010-04-29 2015-04-28 Densbits Technologies Ltd. System and method for allocating and using spare blocks in a flash memory
US8539311B2 (en) 2010-07-01 2013-09-17 Densbits Technologies Ltd. System and method for data recovery in multi-level cell memories
US8468431B2 (en) 2010-07-01 2013-06-18 Densbits Technologies Ltd. System and method for multi-dimensional encoding and decoding
US8467249B2 (en) 2010-07-06 2013-06-18 Densbits Technologies Ltd. Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system
US8964464B2 (en) 2010-08-24 2015-02-24 Densbits Technologies Ltd. System and method for accelerated sampling
US8508995B2 (en) 2010-09-15 2013-08-13 Densbits Technologies Ltd. System and method for adjusting read voltage thresholds in memories
US9063878B2 (en) 2010-11-03 2015-06-23 Densbits Technologies Ltd. Method, system and computer readable medium for copy back
US8850100B2 (en) 2010-12-07 2014-09-30 Densbits Technologies Ltd. Interleaving codeword portions between multiple planes and/or dies of a flash memory device
US10079068B2 (en) 2011-02-23 2018-09-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Devices and method for wear estimation based memory management
US8693258B2 (en) 2011-03-17 2014-04-08 Densbits Technologies Ltd. Obtaining soft information using a hard interface
US8990665B1 (en) 2011-04-06 2015-03-24 Densbits Technologies Ltd. System, method and computer program product for joint search of a read threshold and soft decoding
US8996790B1 (en) 2011-05-12 2015-03-31 Densbits Technologies Ltd. System and method for flash memory management
US9396106B2 (en) 2011-05-12 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9110785B1 (en) 2011-05-12 2015-08-18 Densbits Technologies Ltd. Ordered merge of data sectors that belong to memory space portions
US9372792B1 (en) 2011-05-12 2016-06-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9501392B1 (en) 2011-05-12 2016-11-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of a non-volatile memory module
US9195592B1 (en) 2011-05-12 2015-11-24 Densbits Technologies Ltd. Advanced management of a non-volatile memory
US8667211B2 (en) 2011-06-01 2014-03-04 Densbits Technologies Ltd. System and method for managing a non-volatile memory
US8588003B1 (en) 2011-08-01 2013-11-19 Densbits Technologies Ltd. System, method and computer program product for programming and for recovering from a power failure
US8553468B2 (en) 2011-09-21 2013-10-08 Densbits Technologies Ltd. System and method for managing erase operations in a non-volatile memory
US8996788B2 (en) 2012-02-09 2015-03-31 Densbits Technologies Ltd. Configurable flash interface
US8947941B2 (en) 2012-02-09 2015-02-03 Densbits Technologies Ltd. State responsive operations relating to flash memory cells
CN102683350A (zh) * 2012-04-19 2012-09-19 北京大学 一种电荷俘获存储器
US8996793B1 (en) 2012-04-24 2015-03-31 Densbits Technologies Ltd. System, method and computer readable medium for generating soft information
US8838937B1 (en) 2012-05-23 2014-09-16 Densbits Technologies Ltd. Methods, systems and computer readable medium for writing and reading data
US8879325B1 (en) 2012-05-30 2014-11-04 Densbits Technologies Ltd. System, method and computer program product for processing read threshold information and for reading a flash memory module
US9921954B1 (en) 2012-08-27 2018-03-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for split flash memory management between host and storage controller
US9368225B1 (en) 2012-11-21 2016-06-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Determining read thresholds based upon read error direction statistics
US9069659B1 (en) 2013-01-03 2015-06-30 Densbits Technologies Ltd. Read threshold determination using reference read threshold
US9136876B1 (en) 2013-06-13 2015-09-15 Densbits Technologies Ltd. Size limited multi-dimensional decoding
US9413491B1 (en) 2013-10-08 2016-08-09 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for multiple dimension decoding and encoding a message
US9397706B1 (en) 2013-10-09 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for irregular multiple dimension decoding and encoding
US9786388B1 (en) 2013-10-09 2017-10-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9348694B1 (en) 2013-10-09 2016-05-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9536612B1 (en) 2014-01-23 2017-01-03 Avago Technologies General Ip (Singapore) Pte. Ltd Digital signaling processing for three dimensional flash memory arrays
US10120792B1 (en) 2014-01-29 2018-11-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming an embedded flash storage device
US9542262B1 (en) 2014-05-29 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Error correction
US9892033B1 (en) 2014-06-24 2018-02-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of memory units
US9584159B1 (en) 2014-07-03 2017-02-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Interleaved encoding
US9972393B1 (en) 2014-07-03 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Accelerating programming of a flash memory module
US9449702B1 (en) 2014-07-08 2016-09-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Power management
US9524211B1 (en) 2014-11-18 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Codeword management
US10305515B1 (en) 2015-02-02 2019-05-28 Avago Technologies International Sales Pte. Limited System and method for encoding using multiple linear feedback shift registers
US10628255B1 (en) 2015-06-11 2020-04-21 Avago Technologies International Sales Pte. Limited Multi-dimensional decoding
US9851921B1 (en) 2015-07-05 2017-12-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory chip processing
US9954558B1 (en) 2016-03-03 2018-04-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Fast decoding of data stored in a flash memory
KR101999902B1 (ko) * 2017-11-15 2019-10-01 도실리콘 씨오., 엘티디. 페이싱바를 가지는 낸드 플래쉬 메모리 장치 및 그의 제조 방법
CN108346448B (zh) * 2018-03-14 2020-12-04 上海华虹宏力半导体制造有限公司 闪存存储器及其控制方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040059276A (ko) * 2002-12-28 2004-07-05 동부전자 주식회사 플래시 메모리 소자 및 그 제조 방법
US6888200B2 (en) * 2002-08-30 2005-05-03 Micron Technology Inc. One transistor SOI non-volatile random access memory cell
KR20060042729A (ko) * 2004-11-10 2006-05-15 삼성전자주식회사 멀티비트 플래시 메모리 소자, 그 동작 방법, 및 그 제조방법
KR20060045165A (ko) * 2004-11-09 2006-05-17 삼성전자주식회사 멀티 비트 플래시 메모리 소자 및 동작 방법
KR20060079266A (ko) * 2004-12-30 2006-07-06 매그나칩 반도체 유한회사 플래시 메모리 장치의 제조방법
KR100644070B1 (ko) * 2005-12-09 2006-11-10 동부일렉트로닉스 주식회사 멀티 비트 플래시 메모리 셀 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235649A (ja) * 1994-02-25 1995-09-05 Toshiba Corp 不揮発性半導体記憶装置の製造方法
DE19631146A1 (de) * 1996-08-01 1998-02-05 Siemens Ag Nichtflüchtige Speicherzelle
JPH1093083A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 半導体装置の製造方法
US6531350B2 (en) * 2001-02-22 2003-03-11 Halo, Inc. Twin MONOS cell fabrication method and array organization
US6727534B1 (en) * 2001-12-20 2004-04-27 Advanced Micro Devices, Inc. Electrically programmed MOS transistor source/drain series resistance
JP2003218242A (ja) * 2002-01-24 2003-07-31 Hitachi Ltd 不揮発性半導体記憶装置およびその製造方法
US6853587B2 (en) * 2002-06-21 2005-02-08 Micron Technology, Inc. Vertical NROM having a storage density of 1 bit per 1F2
US7365385B2 (en) * 2004-08-30 2008-04-29 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7446371B2 (en) * 2004-10-21 2008-11-04 Samsung Electronics Co., Ltd. Non-volatile memory cell structure with charge trapping layers and method of fabricating the same
US20060273370A1 (en) * 2005-06-07 2006-12-07 Micron Technology, Inc. NROM flash memory with vertical transistors and surrounding gates

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888200B2 (en) * 2002-08-30 2005-05-03 Micron Technology Inc. One transistor SOI non-volatile random access memory cell
KR20040059276A (ko) * 2002-12-28 2004-07-05 동부전자 주식회사 플래시 메모리 소자 및 그 제조 방법
KR20060045165A (ko) * 2004-11-09 2006-05-17 삼성전자주식회사 멀티 비트 플래시 메모리 소자 및 동작 방법
KR20060042729A (ko) * 2004-11-10 2006-05-15 삼성전자주식회사 멀티비트 플래시 메모리 소자, 그 동작 방법, 및 그 제조방법
KR20060079266A (ko) * 2004-12-30 2006-07-06 매그나칩 반도체 유한회사 플래시 메모리 장치의 제조방법
KR100644070B1 (ko) * 2005-12-09 2006-11-10 동부일렉트로닉스 주식회사 멀티 비트 플래시 메모리 셀 제조 방법

Also Published As

Publication number Publication date
US20080128790A1 (en) 2008-06-05
CN101192626B (zh) 2010-06-09
DE102007048345A1 (de) 2008-06-05
JP2008141173A (ja) 2008-06-19
DE102007048345B4 (de) 2010-07-01
CN101192626A (zh) 2008-06-04

Similar Documents

Publication Publication Date Title
KR100776139B1 (ko) 플래시 메모리 소자
US6301155B1 (en) Non-volatile semiconductor memory device and method of reading same
US7646041B2 (en) Non-volatile memory devices including vertical channels, methods of operating, and methods of fabricating the same
KR100919891B1 (ko) 비휘발성 메모리 소자의 동작 방법
US6211011B1 (en) Method for fabricating asymmetric virtual ground P-channel flash cell
KR101978450B1 (ko) 비휘발성 메모리 장치 및 그 제조방법
US20090101961A1 (en) Memory devices with split gate and blocking layer
JP2007184323A (ja) 半導体装置および半導体装置の製造方法
KR100766233B1 (ko) 플래쉬 메모리 소자 및 그의 제조 방법
KR20090046155A (ko) 플래시 메모리 소자의 제조방법
JP2018056422A (ja) 半導体装置
US8866213B2 (en) Non-Volatile memory with silicided bit line contacts
KR101950357B1 (ko) 비휘발성 메모리 장치 및 그 제조방법
US7863643B2 (en) Memory cell device having vertical channel and double gate structure
US7741179B2 (en) Method of manufacturing flash semiconductor device
US8164131B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
JP2009124106A (ja) 半導体装置およびその製造方法
KR100780249B1 (ko) 플래시 메모리 소자
US8072803B2 (en) Memory device and methods for fabricating and operating the same
KR101510481B1 (ko) 플래시 메모리 소자 및 그 제조 방법
US7057229B2 (en) Nonvolatile memory device for storing multi-bit data
KR102075004B1 (ko) 비휘발성 메모리 장치
US9171622B2 (en) Non-volatile memory device and method of fabricating the same
US20040062076A1 (en) Flash memory structure and method of fabrication
KR100953348B1 (ko) 단일 폴리형 이이피롬 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee