DE102007048345B4 - Halbleiterbauteil - Google Patents

Halbleiterbauteil Download PDF

Info

Publication number
DE102007048345B4
DE102007048345B4 DE102007048345A DE102007048345A DE102007048345B4 DE 102007048345 B4 DE102007048345 B4 DE 102007048345B4 DE 102007048345 A DE102007048345 A DE 102007048345A DE 102007048345 A DE102007048345 A DE 102007048345A DE 102007048345 B4 DE102007048345 B4 DE 102007048345B4
Authority
DE
Germany
Prior art keywords
layer
doped
polysilicon layer
sio
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007048345A
Other languages
English (en)
Other versions
DE102007048345A1 (de
Inventor
Jin Hyo Boocheon Jung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of DE102007048345A1 publication Critical patent/DE102007048345A1/de
Application granted granted Critical
Publication of DE102007048345B4 publication Critical patent/DE102007048345B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Halbleiterbauteil, umfassend:
ein mit ersten leitfähigen Störstellen dotiertes Gebiet (110);
eine erste Polysiliziumschicht (120; 220), die mit zweiten leitfähigen Störstellen dotiert und über dem mit ersten leitfähigen Störstellen dotierten Gebiet (110) ausgebildet ist;
eine zweite Polysiliziumschicht (130; 230), die über der ersten Polysiliziumschicht (120; 220) ausgebildet und mit ersten leitfähigen Störstellen dotiert ist;
eine an einer lateralen Seite der ersten Polysiliziumschicht (120; 220) ausgebildete Schicht (140; 240), welche elektrische Ladung erfasst; und
ein Control Gate (150; 250), das auf einer lateralen Seite der Schicht (140; 240), welche elektrische Ladung erfasst, ausgebildet ist.

Description

  • Ein Flash-Halbleiterbauteil weist die Vorteile eines EPROM mit Programmier- und Löscheigenschaften und eines EEPROM mit elektrischen Programmier- und Löscheigenschaften auf. Das Flash-Halbleiterbauteil kann 1 Bit Daten speichern und elektrische Programmier- und Löschoperationen durchführen.
  • Wie im Beispiel in 1 dargestellt, kann ein Flash-Halbleiterbauteil gemäß dem Stand der Technik eine dünne Tunneloxidschicht 3 enthalten, die auf und/oder über dem Siliziumhalbleitersubstrat 1 ausgebildet ist, ein auf und/oder über der Tunneloxidschicht 3 ausgebildetes Floating Gate 4, eine auf und/oder über dem Floating Gate 4 ausgebildete Isolierschicht 5, eine auf und/oder über der Isolierschicht 5 ausgebildetes Control Gate 6, und ein über dem Halbleitersubstrat 1 ausgebildetes Source/Drain-Gebiet 2.
  • US 2002/0 137 296 A1 zeigt ein Halbleiterbauteil mit einem dotierten Gebiet, einer Polysiliziumschicht und einer Wolfram/Wolframnitrid-Schicht, die übereinander angeordnet sind, wobei das dotierte Gebiet und die Polysiliziumschicht mit verschiedenem Arten leitfähiger Störstellen dotiert sind. Seitlich neben der Polysiliziumschicht ist eine Schicht, die elektrische Ladung erfasst, sowie ein Control Gate angeordnet.
  • Eine zweite Polysiliziumschicht, insbesondere eine solche zweite Polysiliziumschicht, die über der ersten Polysiliziumschicht angeordnet wäre und mit derselben Art von Störstellen wie denen des dotierten Gebietes dotiert wäre, ist in US 2002/0 137 296 A1 jedoch nicht vorgesehen.
  • US 2006/0 086 970 A1 zeigt ein Halbleiterbauteil mit einer Schicht, die elektrische Ladung erfasst, wobei diese Schicht zwischen einer Wortleitung und einem Substrat angeordnet ist und dort parallel zur Substratoberfläche verläuft.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Halbleiterbauteil bereitzustellen, das einen neuartigen Schichtaufbau zur Ausbildung integrierter Transistoren besitzt, wobei der Schichtaufbau sich von herkömmlichen Schichtstrukturen insbesondere hinsichtlich der verwendeten Grundmaterialien sowie hinsichtlich der jeweiligen Dotierungen, die in den einzelnen Schichten der Schichtstruktur vorgesehen sind, unterscheidet.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch ein Halbleiterbauteil gemäß Anspruch 1, das Folgendes umfasst:
    ein mit ersten leitfähigen Störstellen dotiertes Gebiet;
    eine erste Polysiliziumschicht, die mit zweiten leitfähigen Störstellen dotiert ist und über dem mit ersten leitfähigen Störstellen dotierten Gebiet ausgebildet ist;
    eine zweite Polysiliziumschicht, die über der ersten Polysiliziumschicht ausgebildet und mit ersten leitfähigen Störstellen dotiert ist;
    eine an einer lateralen Seite der ersten Polysiliziumschicht ausgebildete Schicht, welche elektrische Ladung erfasst; und
    ein Control Gate, das auf einer lateralen Seite der Schicht, welche elektrische Ladung erfasst, ausgebildet ist.
  • Die der Erfindung zugrunde liegende Aufgabe wird ferner gelöst durch ein Halbleiterbauteil gemäß Anspruch 7, das Folgendes umfasst:
    ein mit ersten leitfähigen Störstellen dotiertes Gebiet;
    eine erste Polysiliziumschicht, die mit zweiten leitfähigen Störstellen dotiert ist und über dem mit ersten leitfähigen Störstellen dotierten Gebiet ausgebildet ist;
    eine zweite Polysiliziumschicht, die über der ersten Polysiliziumschicht ausgebildet und mit ersten leitfähigen Störstellen dotiert ist;
    eine an beiden lateralen Seiten der ersten Polysiliziumschicht ausgebildete Schicht, welche elektrische Ladung erfasst; und
    erste und zweite Control Gates, die an den lateralen Seiten der Schicht, welche elektrische Ladung erfasst, ausgebildet sind.
  • Die der Erfindung zugrunde liegende Aufgabe wird ferner gelöst durch ein Halbleiterbauteil gemäß Anspruch 16, das Folgendes umfasst:
    ein Source- und ein Drain-Gebiet;
    ein Kanalgebiet, das zwischen dem Source- und dem Drain-Gebiet ausgebildet ist;
    zumindest eine Schicht, welche elektrische Ladung erfasst, angrenzend an das Kanalgebiet; und
    zumindest ein Control Gate angrenzend an die Schicht, welche elektrische Ladung erfasst, wobei das Source-Gebiet, das Kanalgebiet und das Drain-Gebiet übereinander angeordnet sind und wobei das Kanalgebiet, die Schicht, welche elektrische Ladung erfasst, und das zumindest eine Control Gate nebeneinander angeordnet sind.
  • Ausführungsformen sind Gegenstand der Unteransprüche.
  • 1 veranschaulicht ein Flash-Halbleiterbauteil gemäß dem Stand der Technik.
  • Die Beispiele in 2 und 9 veranschaulichen ein Flash-Halbleiterbauteil gemäß Ausführungsformen der Erfindung.
  • Wenn in der folgenden Beschreibung der Ausführungsformen beschrieben wird, dass Schichten (Filme), Gebiete, Muster oder Strukturen „auf/über/darüber/oberhalb von” oder „tiefer als/darunter/unter/unterhalb von” Schichten (Filmen), Gebieten, Mustern oder Strukturen ausgebildet sind, bedeutet dies, dass sie direkt mit den Schichten (Filmen), Gebieten, Mustern oder Strukturen in Kontakt stehen, oder dass sie indirekt mit den Schichten (Filmen), Gebieten, Mustern oder Strukturen in Kontakt stehen, indem andere Schichten (Filme), Gebiete, Muster oder Strukturen dazwischen angeordnet sind.
  • Wie in den Beispielen in 2 und 3 veranschaulicht, kann das Flash-Halbleiterbauteil gemäß den Ausführungsformen ein Halbleitersubstrat enthalten, auf dem ein mit ersten leitfähigen Störstellen dotiertes Gebiet 110 ausgebildet ist. Die ersten leitfähigen Störstellen können Störstellen des N-Typs enthalten, wie phosphorische (P), arsenische (As) oder P-Typ-Störstellen, wie Bor (B). Gemäß einer Ausführungsform enthalten die ersten leitfähigen Störstellen Störstellen des N-Typs. Darüber hinaus kann das Halbleitersubstrat mit Störstellen des N-Typs dotiert sein.
  • Eine erste Polysiliziumschicht 120 kann auf und/oder über dem Gebiet 110 ausgebildet sein, das mit ersten leitfähigen Störstellen dotiert ist. Die erste Polysiliziumschicht 120 kann mit zweiten leitfähigen Störstellen dotiert sein, die sich von den ersten leitfähigen Störstellen unterscheiden. Wenn es sich bei den ersten leitfähigen Störstellen um Störstellen des N-Typs handelt, sind die zweiten leitfähigen Störstellen Störstellen des P-Typs, so dass die erste Polysiliziumschicht 120 eine P-Wanne bildet.
  • Die zweite Polysiliziumschicht 130 kann auf und/oder über der ersten Polysiliziumschicht 120 ausgebildet sein. Die zweite Polysiliziumschicht 130 kann mit den ersten leitfähigen Störstellen dotiert sein.
  • Daher können das Gebiet 110, das mit ersten leitfähigen Störstellen dotiert ist, die erste Polysiliziumschicht 120 und die zweite Polysiliziumschicht 130 eine vertikale Stapelstruktur bilden, die sequenziell mit Störstellen des N-Typs/Störstellen des P-Typs/Störstellen des N-Typs dotiert ist. Eine Schicht 140, welche elektrische Ladung erfasst, kann seitlich (lateral) an beiden Seiten der ersten Polysilizium schicht 120 und der zweiten Polysiliziumschicht 130 ausgebildet werden. Die Schicht 140, welche elektrische Ladung erfasst, kann eine Isolierschicht umfassen. Wie im Beispiel in 3 veranschaulicht, kann gemäß den Ausführungsformen die Schicht 140, welche elektrische Ladung erfasst, eine ONO-Schicht umfassen, in der eine erste Oxidschicht 141, eine Nitridschicht 142 und eine zweite Oxidschicht 143 sequenziell angeordnet sind. Die Schicht 140, welche elektrische Ladung erfasst, mit einer ONO-Schicht kann eine aus der folgenden Gruppe ausgewählte umfassen: SiO2-Si3N4-SiO2, SiO2-Si3N4-Al2O3 und SiO2-Si3N4-SiO2-Si3N4-SiO2.
  • Das erste Control Gate 150 und das zweite Control Gate 160 mit Polysilizium können auf und/oder über der Schicht 140, welche elektrische Ladung erfasst, ausgebildet sein. Im Einzelnen können das erste Control Gate 150 und das zweite Control Gate 160 auf und/oder über dem Gebiet 110 ausgebildet sein, das mit den ersten leitfähigen Störstellen seitlich an beiden Seiten der ersten Polysiliziumschicht 120 und der zweiten Polysiliziumschicht 130 dotiert ist.
  • Wie im Beispiel in 4 veranschaulicht, kann ein Flash-Halbleiterbauteil gemäß den Ausführungsformen eine zweite Polysiliziumschicht 130 enthalten, die höher als das erste Control Gate 150 und das zweite Control Gate 160 ausgebildet ist.
  • Wie im Beispiel in 5 veranschaulicht, kann ein Flash-Halbleiterbauteil gemäß Ausführungsformen eine Schicht 140, welche elektrische Ladung erfasst, umfassen, die an der lateralen Seite der ersten Polysiliziumschicht 120 und der zweiten Polysiliziumschicht 130 ausgebildet ist. Die Schicht, welche elektrische Ladung erfasst, kann mit einer ONO- Struktur ausgebildet sein, indem sequenziell die erste Oxidschicht 141, die Nitridschicht 142 und die zweite Oxidschicht 143 aufgetragen wird. Die Schicht 140, welche elektrische Ladung erfasst, mit einer ONO-Struktur kann eine aus der folgenden Gruppe ausgewählte umfassen: SiO2-Si3N4-SiO2, SiO2-Si3N4-Al2O3 und SiO2-Si3N4-SiO2-Si3N4-SiO2.
  • Darüber hinaus kann die Isolierschicht 144 mit einer Struktur, die sich von der der ONO-Schicht der Schicht 140, welche elektrische Ladung erfasst, unterscheidet, zwischen dem ersten Control Gate 150 und dem zweiten Control Gate 160 und dem Gebiet 110, das mit den ersten leitfähigen Störstellen dotiert ist, ausgebildet sein.
  • Wie im Beispiel in 6 veranschaulicht, kann ein Flash-Halbleiterbauteil gemäß den Ausführungsformen einen Vorsprung 111 enthalten, der aus einem bestimmten Bereich des mit den ersten leitfähigen Störstellen dotierten Gebiets 110 hervorragt. Als Erstes kann eine Polysiliziumschicht 120 auf und/oder über Vorsprung 111 ausgebildet sein. Vorsprung 111 kann ein Material enthalten, das identisch ist mit dem Material von Gebiet 110, das mit den ersten leitfähigen Störstellen dotiert ist.
  • Wie im Beispiel in 7 veranschaulicht, kann ein Flash-Halbleiterbauteil gemäß den Ausführungsformen eine Isolierschicht 105 enthalten, die auf und/oder über dem Halbleitersubstrat 100 ausgebildet ist und einen Graben 103 enthält. Das mit den ersten leitfähigen Störstellen ausgebildete Gebiet 110 kann im Graben 103 ausgebildet sein.
  • Wie im Beispiel in 8 veranschaulicht, kann ein Flash-Halbleiterbauteil gemäß den Ausführungsformen ein Halbleiter substrat 100 enthalten, das ein Halbleitersubstrat vom P-Typ ist. Das mit den ersten leitfähigen Störstellen dotierte Gebiet 110 kann auf und/oder über einem bestimmten Bereich des Halbleitersubstrats des P-Typs 100 als eine Polysiliziumschicht des N-Typs ausgebildet sein. Darüber hinaus kann eine Isolierschicht 105 lateral an beiden Seiten von Gebiet 110, das mit den ersten leitfähigen Störstellen dotiert ist, ausgebildet sein.
  • Wie im Beispiel in 9 veranschaulicht, kann ein Flash-Halbleiterbauteil gemäß Ausführungsformen ein Gebiet 210 enthalten, das mit zweiten Störstellen dotiert ist und Polysilizium des P-Typs enthält. Die erste Polysiliziumschicht 220, die mit Störstellen des N-Typs dotiert ist, um eine N-Wanne zu bilden, und die zweite Polysiliziumschicht 230, die mit Störstellen des P-Typs dotiert ist, können auf und/oder über Gebiet 210, das mit zweiten Störstellen dotiert ist, ausgebildet werden. Eine Schicht 240, welche elektrische Ladung erfasst, kann an beiden lateralen Seiten der ersten Polysiliziumschicht 220 und der zweiten Polysiliziumschicht 230 ausgebildet sein. Das erste Control Gate 250 und das zweite Control Gate 260 mit Polysilizium können auf und/oder über der Schicht 240, welche elektrische Ladung erfasst, ausgebildet sein.
  • Gemäß den Ausführungsformen kann ein Flash-Halbleiterbauteil mit einem Gebiet 110, das mit den ersten Störstellen dotiert ist, und einem Gebiet 210, das mit den zweiten Störstellen dotiert ist, ein Source/Drain-Gebiet mit einer vertikalen Struktur in Zusammenwirken mit einer zweiten Polysiliziumschicht 130 und 230 bilden. Darüber hinaus können eine erste Polysiliziumschicht 120, die mit Störstellen des P-Typs dotiert ist, um eine P-Wanne zu bilden, und die erste Polysili ziumschicht 220, die mit Störstellen des N-Typs dotiert ist, um eine N-Wanne zu bilden, als Kanal fungieren, der einen Weg für die elektrischen Ladungen (oder Löcher) bildet.
  • Bei einer Schicht 140, welche elektrische Ladung erfasst, die mit einer ONO-Schicht mit einer sequenziell aufgetragenen ersten Oxidschicht 141, einer Nitridschicht 142 und einer zweiten Oxidschicht 143 ausgebildet sein kann, können die elektrischen Ladungen auf der Nitridschicht 142 programmiert oder entfernt werden, wobei die erste Oxidschicht 141 als eine Tunnel-Oxidschicht dienen kann, um die elektrischen Ladungen von einem Kanal zur Nitridschicht 142 zu führen, und wobei die zweite Oxidschicht 143 als Sperroxidschicht dienen kann, die verhindert, dass sich elektrische Ladungen von der Nitridschicht 142 zum ersten Control Gate 150 und einem zweiten Control Gate 160 bewegen.
  • Das bedeutet, wenn eine Spannung an das erste Control Gate 150 angelegt wird, werden die elektrischen Ladungen (oder Löcher) aus dem Gebiet 110 entladen, das mit den ersten Störstellen dotiert ist und als eine Quelle dient, und die entladenen elektrischen Ladungen können in der Nitridschicht 142 der Schicht 140, welche elektrische Ladung erfasst, programmiert sein. Dann, wenn die an das erste Control Gate 150 angelegte Spannung ausgeschaltet wird, können die elektrischen Ladungen (Löcher), die in der Nitridschicht 142 programmiert sind, entfernt werden.
  • Auf dieselbe Weise, wenn die Spannung an das zweite Control Gate 160 angelegt wird, werden die elektrischen Ladungen (oder Löcher) aus dem Gebiet 110 entladen, das mit den ersten Störstellen dotiert ist und als eine Quelle dient, und die elektrischen Entladungen können in der Nitridschicht 142 der Schicht 140, welche elektrische Ladung erfasst, programmiert sein. Dann, wenn die an das zweite Control Gate 160 angelegte Spannung ausgeschaltet wird, können die elektrischen Ladungen (Löcher), die in der Nitridschicht 142 programmiert sind, entfernt werden.
  • Daher ist gemäß Ausführungsformen die Schicht, welche elektrische Ladung erfasst, an beiden Seiten des Kanals vorgesehen, der zwischen Source und Drain mit einer vertikalen Struktur ausgebildet ist, so dass das Flash-Halbleiterbauteil 2-Bit-Daten speichern kann, ohne dass die Größe des Flash-Halbleiterbauteils erhöht wird. Darüber hinaus kann eine Zelle vier bis acht Bit speichern, wenn das Flash-Halbleiterbauteil mit einer mehrschichtigen Bit-Technologie kombiniert wird.
  • Jede Bezugnahme in dieser Beschreibung auf „die eine Ausführungsform”, „eine Ausführungsform”, „eine beispielhafte Ausführungsform” usw. bedeutet, dass ein bestimmtes Merkmal, eine Struktur oder eine Eigenschaft, die in Verbindung mit der Ausführungsform beschrieben wird, in mindestens einer Ausführungsform der Erfindung enthalten ist. Die Vorkommen solcher Ausdrücke an verschiedenen Stellen in der Beschreibung beziehen sich nicht notwendigerweise alle auf dieselbe Ausführungsform.

Claims (20)

  1. Halbleiterbauteil, umfassend: ein mit ersten leitfähigen Störstellen dotiertes Gebiet (110); eine erste Polysiliziumschicht (120; 220), die mit zweiten leitfähigen Störstellen dotiert und über dem mit ersten leitfähigen Störstellen dotierten Gebiet (110) ausgebildet ist; eine zweite Polysiliziumschicht (130; 230), die über der ersten Polysiliziumschicht (120; 220) ausgebildet und mit ersten leitfähigen Störstellen dotiert ist; eine an einer lateralen Seite der ersten Polysiliziumschicht (120; 220) ausgebildete Schicht (140; 240), welche elektrische Ladung erfasst; und ein Control Gate (150; 250), das auf einer lateralen Seite der Schicht (140; 240), welche elektrische Ladung erfasst, ausgebildet ist.
  2. Halbleiterbauteil gemäß Anspruch 1, wobei die Schicht (140; 240), welche elektrische Ladung erfasst, eine erste Oxidschicht (141), eine Nitridschicht (142) und eine zweite Oxidschicht (143) umfasst.
  3. Halbleiterbauteil gemäß einem der Ansprüche 1 bis 2, wobei die Schicht (140; 240), welche elektrische Ladung erfasst, eine aus der folgenden Gruppe ausgewählte umfasst: SiO2-Si3N4-SiO2, SiO2-Si3N4-Al2O3 und SiO2-Si3N4-SiO2-Si3N4-SiO2.
  4. Halbleiterbauteil gemäß einem der Ansprüche 1 bis 3, wobei die zweite Polysiliziumschicht (130; 230) über das Control Gate (150; 250) hinaus hervorsteht.
  5. Halbleiterbauteil gemäß einem der Ansprüche 1 bis 4, weiterhin einen Vorsprung (111) umfassend, der über dem mit den ersten leitfähigen Störstellen dotierten Gebiet (110) ausgebildet ist, und wobei die erste Polysiliziumschicht (120; 220) über dem Vorsprung (111) ausgebildet ist.
  6. Halbleiterbauteil gemäß einem der Ansprüche 1 bis 5, weiterhin eine Isolierschicht (105) umfassend, die an beiden Seiten des mit den ersten leitfähigen Störstellen dotierten Gebiets (110) ausgebildet ist.
  7. Halbleiterbauteil, umfassend: ein mit ersten leitfähigen Störstellen dotiertes Gebiet (110); eine erste Polysiliziumschicht (120; 220), die mit zweiten leitfähigen Störstellen dotiert und über dem mit ersten leitfähigen Störstellen dotierten Gebiet (110) ausgebildet ist; eine zweite Polysiliziumschicht (130; 230), die über der ersten Polysiliziumschicht (120; 220) ausgebildet und mit ersten leitfähigen Störstellen dotiert ist; eine an beiden lateralen Seiten der ersten Polysiliziumschicht (120; 220) ausgebildete Schicht (140; 240), welche elektrische Ladung erfasst; und erste und zweite Control Gates (150, 160; 250, 260), die an den lateralen Seiten der Schicht (140; 240), welche elektrische Ladung erfasst, ausgebildet sind.
  8. Halbleiterbauteil gemäß Anspruch 7, wobei die Schicht (140; 240), welche elektrische Ladung erfasst, eine erste Oxidschicht (141), eine Nitridschicht (142) und eine zweite Oxidschicht (143) umfasst.
  9. Halbleiterbauteil gemäß einem der Ansprüche 7 bis 8, wobei die Schicht (140; 240), welche elektrische Ladung erfasst, eine aus der folgende Gruppe ausgewählte umfasst: SiO2-Si3N4-SiO2, SiO2-Si3N4-Al2O3 und SiO2-Si3N4-SiO2-Si3N4-SiO2.
  10. Halbleiterbauteil gemäß einem der Ansprüche 7 bis 9, wobei die zweite Polysiliziumschicht (130; 230) über die Control Gates (150, 160; 250, 260) hinaus hervorsteht.
  11. Halbleiterbauteil gemäß einem der Ansprüche 7 bis 10, weiterhin einen Vorsprung (111) umfassend, der über dem mit den ersten leitfähigen Störstellen dotierten Gebiet (110) ausgebildet ist, und wobei die erste Polysiliziumschicht (120; 220) über dem Vorsprung (111) ausgebildet ist.
  12. Halbleiterbauteil gemäß einem der Ansprüche 7 bis 11, weiterhin umfassend eine Isolierschicht (105), die an beiden Seiten des Gebiets (110) ausgebildet ist, das mit den ersten leitfähigen Störstellen dotiert ist.
  13. Halbleiterbauteil gemäß einem der Ansprüche 7 bis 12, wobei die Schicht (140; 240), welche elektrische Ladung erfasst, an beiden Seiten der zweiten Polysiliziumschicht (130; 230) ausgebildet ist.
  14. Halbleiterbauteil gemäß einem der Ansprüche 7 bis 13, wobei die Schicht (140; 240), welche elektrische Ladung erfasst, zwischen dem Gebiet (110), das mit den ersten leitfähigen Störstellen dotiert ist, und dem ersten und zweiten Control Gate (150, 160; 250, 260) ausgebildet ist.
  15. Halbleiterbauteil gemäß einem der Ansprüche 7 bis 14, weiterhin eine Isolierschicht (144) umfassend, die zwischen dem mit den ersten leitfähigen Störstellen dotierten Gebiet (110) und dem ersten und zweiten Control Gate (150, 160; 250, 260) ausgebildet ist.
  16. Halbleiterbauteil, umfassend: ein Source-Gebiet; ein Drain-Gebiet; ein Kanalgebiet, das zwischen dem Source-Gebiet und dem Drain-Gebiet ausgebildet ist; zumindest eine Schicht (140; 240), welche elektrische Ladung erfasst, angrenzend an das Kanalgebiet; und zumindest ein Control Gate (150; 250) angrenzend an die Schicht (140; 240), welche elektrische Ladung erfasst, wobei das Source-Gebiet, das Kanalgebiet und das Drain-Gebiet übereinander angeordnet sind und wobei das Kanalgebiet, die Schicht (140; 240), welche elektrische Ladung erfasst, und das zumindest eine Control Gate (150; 250) nebeneinander angeordnet sind.
  17. Halbleiterbauteil gemäß Anspruch 16, wobei zumindest einige Bereiche des Kanalgebiets, der Schicht (140; 240), welche elektrische Ladung erfasst, und des zumindest einen Control Gates (150; 250) auf dergleichen horizontalen Ebene angeordnet sind.
  18. Halbleiterbauteil gemäß einem der Ansprüche 16 bis 17, wobei die Schicht (140; 240), welche elektrische Ladung erfasst, eine erste Oxidschicht (141), eine Nitridschicht (142) und eine zweite Oxidschicht (143) umfasst, die nebeneinander angeordnet sind.
  19. Halbleiterbauteil gemäß einem der Ansprüche 16 bis 18, wobei die Schicht (140; 240), welche elektrische Ladung erfasst, an beiden Seiten einer ersten Polysiliziumschicht (120; 220) ausgebildet ist.
  20. Halbleiterbauteil gemäß einem der Ansprüche 16 bis 19, wobei die zumindest eine Schicht (140; 240), welche elektrische Ladung erfasst, zwei Schichten, die elektrische Ladungen im Kanalgebiet erfassen, umfasst und wobei das zumindest eine Control Gate (150; 250) zwei Control Gates (150, 160; 250, 260) umfasst, an die die Steuerspannung angelegt wird.
DE102007048345A 2006-11-30 2007-10-09 Halbleiterbauteil Expired - Fee Related DE102007048345B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0119468 2006-11-30
KR1020060119468A KR100776139B1 (ko) 2006-11-30 2006-11-30 플래시 메모리 소자

Publications (2)

Publication Number Publication Date
DE102007048345A1 DE102007048345A1 (de) 2008-06-05
DE102007048345B4 true DE102007048345B4 (de) 2010-07-01

Family

ID=39061944

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007048345A Expired - Fee Related DE102007048345B4 (de) 2006-11-30 2007-10-09 Halbleiterbauteil

Country Status (5)

Country Link
US (1) US20080128790A1 (de)
JP (1) JP2008141173A (de)
KR (1) KR100776139B1 (de)
CN (1) CN101192626B (de)
DE (1) DE102007048345B4 (de)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009095902A2 (en) 2008-01-31 2009-08-06 Densbits Technologies Ltd. Systems and methods for handling immediate data errors in flash memory
US8650352B2 (en) 2007-09-20 2014-02-11 Densbits Technologies Ltd. Systems and methods for determining logical values of coupled flash memory cells
US8694715B2 (en) 2007-10-22 2014-04-08 Densbits Technologies Ltd. Methods for adaptively programming flash memory devices and flash memory systems incorporating same
WO2009053961A2 (en) 2007-10-25 2009-04-30 Densbits Technologies Ltd. Systems and methods for multiple coding rates in flash devices
US8335977B2 (en) 2007-12-05 2012-12-18 Densbits Technologies Ltd. Flash memory apparatus and methods using a plurality of decoding stages including optional use of concatenated BCH codes and/or designation of “first below” cells
US8341335B2 (en) 2007-12-05 2012-12-25 Densbits Technologies Ltd. Flash memory apparatus with a heating system for temporarily retired memory portions
WO2009072105A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. A low power chien-search based bch/rs decoding system for flash memory, mobile communications devices and other applications
US8359516B2 (en) 2007-12-12 2013-01-22 Densbits Technologies Ltd. Systems and methods for error correction and decoding on multi-level physical media
US8276051B2 (en) * 2007-12-12 2012-09-25 Densbits Technologies Ltd. Chien-search system employing a clock-gating scheme to save power for error correction decoder and other applications
WO2009078006A2 (en) 2007-12-18 2009-06-25 Densbits Technologies Ltd. Apparatus for coding at a plurality of rates in multi-level flash memory systems, and methods useful in conjunction therewith
US8972472B2 (en) 2008-03-25 2015-03-03 Densbits Technologies Ltd. Apparatus and methods for hardware-efficient unbiased rounding
US8332725B2 (en) 2008-08-20 2012-12-11 Densbits Technologies Ltd. Reprogramming non volatile memory portions
US8458574B2 (en) 2009-04-06 2013-06-04 Densbits Technologies Ltd. Compact chien-search based decoding apparatus and method
US8819385B2 (en) * 2009-04-06 2014-08-26 Densbits Technologies Ltd. Device and method for managing a flash memory
US8566510B2 (en) 2009-05-12 2013-10-22 Densbits Technologies Ltd. Systems and method for flash memory management
US8995197B1 (en) 2009-08-26 2015-03-31 Densbits Technologies Ltd. System and methods for dynamic erase and program control for flash memory device memories
US9330767B1 (en) 2009-08-26 2016-05-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory module and method for programming a page of flash memory cells
US8305812B2 (en) 2009-08-26 2012-11-06 Densbits Technologies Ltd. Flash memory module and method for programming a page of flash memory cells
US8868821B2 (en) 2009-08-26 2014-10-21 Densbits Technologies Ltd. Systems and methods for pre-equalization and code design for a flash memory
US8730729B2 (en) 2009-10-15 2014-05-20 Densbits Technologies Ltd. Systems and methods for averaging error rates in non-volatile devices and storage systems
US8724387B2 (en) 2009-10-22 2014-05-13 Densbits Technologies Ltd. Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages
US8626988B2 (en) 2009-11-19 2014-01-07 Densbits Technologies Ltd. System and method for uncoded bit error rate equalization via interleaving
US9037777B2 (en) 2009-12-22 2015-05-19 Densbits Technologies Ltd. Device, system, and method for reducing program/read disturb in flash arrays
US8607124B2 (en) 2009-12-24 2013-12-10 Densbits Technologies Ltd. System and method for setting a flash memory cell read threshold
US8700970B2 (en) 2010-02-28 2014-04-15 Densbits Technologies Ltd. System and method for multi-dimensional decoding
US8527840B2 (en) 2010-04-06 2013-09-03 Densbits Technologies Ltd. System and method for restoring damaged data programmed on a flash device
US8516274B2 (en) 2010-04-06 2013-08-20 Densbits Technologies Ltd. Method, system and medium for analog encryption in a flash memory
US8745317B2 (en) 2010-04-07 2014-06-03 Densbits Technologies Ltd. System and method for storing information in a multi-level cell memory
US9021177B2 (en) 2010-04-29 2015-04-28 Densbits Technologies Ltd. System and method for allocating and using spare blocks in a flash memory
US8539311B2 (en) 2010-07-01 2013-09-17 Densbits Technologies Ltd. System and method for data recovery in multi-level cell memories
US8621321B2 (en) 2010-07-01 2013-12-31 Densbits Technologies Ltd. System and method for multi-dimensional encoding and decoding
US8467249B2 (en) 2010-07-06 2013-06-18 Densbits Technologies Ltd. Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system
US8964464B2 (en) 2010-08-24 2015-02-24 Densbits Technologies Ltd. System and method for accelerated sampling
US8508995B2 (en) 2010-09-15 2013-08-13 Densbits Technologies Ltd. System and method for adjusting read voltage thresholds in memories
US9063878B2 (en) 2010-11-03 2015-06-23 Densbits Technologies Ltd. Method, system and computer readable medium for copy back
US8850100B2 (en) 2010-12-07 2014-09-30 Densbits Technologies Ltd. Interleaving codeword portions between multiple planes and/or dies of a flash memory device
US10079068B2 (en) 2011-02-23 2018-09-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Devices and method for wear estimation based memory management
US8693258B2 (en) 2011-03-17 2014-04-08 Densbits Technologies Ltd. Obtaining soft information using a hard interface
US8990665B1 (en) 2011-04-06 2015-03-24 Densbits Technologies Ltd. System, method and computer program product for joint search of a read threshold and soft decoding
US9195592B1 (en) 2011-05-12 2015-11-24 Densbits Technologies Ltd. Advanced management of a non-volatile memory
US9396106B2 (en) 2011-05-12 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US8996790B1 (en) 2011-05-12 2015-03-31 Densbits Technologies Ltd. System and method for flash memory management
US9110785B1 (en) 2011-05-12 2015-08-18 Densbits Technologies Ltd. Ordered merge of data sectors that belong to memory space portions
US9372792B1 (en) 2011-05-12 2016-06-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9501392B1 (en) 2011-05-12 2016-11-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of a non-volatile memory module
US8667211B2 (en) 2011-06-01 2014-03-04 Densbits Technologies Ltd. System and method for managing a non-volatile memory
US8588003B1 (en) 2011-08-01 2013-11-19 Densbits Technologies Ltd. System, method and computer program product for programming and for recovering from a power failure
US8553468B2 (en) 2011-09-21 2013-10-08 Densbits Technologies Ltd. System and method for managing erase operations in a non-volatile memory
US8947941B2 (en) 2012-02-09 2015-02-03 Densbits Technologies Ltd. State responsive operations relating to flash memory cells
US8996788B2 (en) 2012-02-09 2015-03-31 Densbits Technologies Ltd. Configurable flash interface
CN102683350A (zh) * 2012-04-19 2012-09-19 北京大学 一种电荷俘获存储器
US8996793B1 (en) 2012-04-24 2015-03-31 Densbits Technologies Ltd. System, method and computer readable medium for generating soft information
US8838937B1 (en) 2012-05-23 2014-09-16 Densbits Technologies Ltd. Methods, systems and computer readable medium for writing and reading data
US8879325B1 (en) 2012-05-30 2014-11-04 Densbits Technologies Ltd. System, method and computer program product for processing read threshold information and for reading a flash memory module
US9921954B1 (en) 2012-08-27 2018-03-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for split flash memory management between host and storage controller
US9368225B1 (en) 2012-11-21 2016-06-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Determining read thresholds based upon read error direction statistics
US9069659B1 (en) 2013-01-03 2015-06-30 Densbits Technologies Ltd. Read threshold determination using reference read threshold
US9136876B1 (en) 2013-06-13 2015-09-15 Densbits Technologies Ltd. Size limited multi-dimensional decoding
US9413491B1 (en) 2013-10-08 2016-08-09 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for multiple dimension decoding and encoding a message
US9348694B1 (en) 2013-10-09 2016-05-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9786388B1 (en) 2013-10-09 2017-10-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9397706B1 (en) 2013-10-09 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for irregular multiple dimension decoding and encoding
US9536612B1 (en) 2014-01-23 2017-01-03 Avago Technologies General Ip (Singapore) Pte. Ltd Digital signaling processing for three dimensional flash memory arrays
US10120792B1 (en) 2014-01-29 2018-11-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming an embedded flash storage device
US9542262B1 (en) 2014-05-29 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Error correction
US9892033B1 (en) 2014-06-24 2018-02-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of memory units
US9584159B1 (en) 2014-07-03 2017-02-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Interleaved encoding
US9972393B1 (en) 2014-07-03 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Accelerating programming of a flash memory module
US9449702B1 (en) 2014-07-08 2016-09-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Power management
US9524211B1 (en) 2014-11-18 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Codeword management
US10305515B1 (en) 2015-02-02 2019-05-28 Avago Technologies International Sales Pte. Limited System and method for encoding using multiple linear feedback shift registers
US10628255B1 (en) 2015-06-11 2020-04-21 Avago Technologies International Sales Pte. Limited Multi-dimensional decoding
US9851921B1 (en) 2015-07-05 2017-12-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory chip processing
US9954558B1 (en) 2016-03-03 2018-04-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Fast decoding of data stored in a flash memory
KR101999902B1 (ko) * 2017-11-15 2019-10-01 도실리콘 씨오., 엘티디. 페이싱바를 가지는 낸드 플래쉬 메모리 장치 및 그의 제조 방법
CN108346448B (zh) * 2018-03-14 2020-12-04 上海华虹宏力半导体制造有限公司 闪存存储器及其控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020137296A1 (en) * 2001-02-22 2002-09-26 Halo Lsi Design And Device Technology Inc. Twin monos cell fabrication method and array organization
US20060086970A1 (en) * 2004-10-21 2006-04-27 Samsung Electronics Co., Ltd. Non-volatile memory cell structure with charge trapping layers and method of fabricating the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235649A (ja) * 1994-02-25 1995-09-05 Toshiba Corp 不揮発性半導体記憶装置の製造方法
DE19631146A1 (de) * 1996-08-01 1998-02-05 Siemens Ag Nichtflüchtige Speicherzelle
JPH1093083A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 半導体装置の製造方法
US6727534B1 (en) * 2001-12-20 2004-04-27 Advanced Micro Devices, Inc. Electrically programmed MOS transistor source/drain series resistance
JP2003218242A (ja) * 2002-01-24 2003-07-31 Hitachi Ltd 不揮発性半導体記憶装置およびその製造方法
US6853587B2 (en) * 2002-06-21 2005-02-08 Micron Technology, Inc. Vertical NROM having a storage density of 1 bit per 1F2
US6888200B2 (en) * 2002-08-30 2005-05-03 Micron Technology Inc. One transistor SOI non-volatile random access memory cell
KR100798268B1 (ko) * 2002-12-28 2008-01-24 동부일렉트로닉스 주식회사 플래시 메모리 소자 및 그 제조 방법
US7365385B2 (en) * 2004-08-30 2008-04-29 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
KR100590568B1 (ko) * 2004-11-09 2006-06-19 삼성전자주식회사 멀티 비트 플래시 메모리 소자 및 동작 방법
KR100657910B1 (ko) * 2004-11-10 2006-12-14 삼성전자주식회사 멀티비트 플래시 메모리 소자, 그 동작 방법, 및 그 제조방법
KR100692800B1 (ko) * 2004-12-30 2007-03-12 매그나칩 반도체 유한회사 플래시 메모리 장치의 제조방법
US20060273370A1 (en) * 2005-06-07 2006-12-07 Micron Technology, Inc. NROM flash memory with vertical transistors and surrounding gates
KR100644070B1 (ko) * 2005-12-09 2006-11-10 동부일렉트로닉스 주식회사 멀티 비트 플래시 메모리 셀 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020137296A1 (en) * 2001-02-22 2002-09-26 Halo Lsi Design And Device Technology Inc. Twin monos cell fabrication method and array organization
US20060086970A1 (en) * 2004-10-21 2006-04-27 Samsung Electronics Co., Ltd. Non-volatile memory cell structure with charge trapping layers and method of fabricating the same

Also Published As

Publication number Publication date
JP2008141173A (ja) 2008-06-19
CN101192626B (zh) 2010-06-09
CN101192626A (zh) 2008-06-04
KR100776139B1 (ko) 2007-11-15
US20080128790A1 (en) 2008-06-05
DE102007048345A1 (de) 2008-06-05

Similar Documents

Publication Publication Date Title
DE102007048345B4 (de) Halbleiterbauteil
DE10326771B4 (de) Integrierte Speicherschaltung und Verfahren zum Bilden einer integrierten Speicherschaltung
DE19511846C2 (de) Zweikanalige EEPROM-Grabenspeicherzelle auf SOI und Verfahren zur Herstellung derselben
DE102004050929B4 (de) Ladungsfangende Speicherzelle, ladungsfangendes Speicherbauelement und Herstellungsverfahren
DE102005030845B4 (de) Nichtflüchtige NAND-Typ-Halbleiterspeichervorrichtungen mit Gräben und Verfahren zum Bilden derselben
DE10336876B4 (de) Speicherzelle mit Nanokristallen oder Nanodots und Verfahren zu deren Herstellung
DE10039441A1 (de) Speicherzelle, Speicherzellenanordnung und Herstellungsverfahren
DE102008015708A1 (de) Nicht-flüchtige Speichervorrichtungen und Herstellungsverfahren dafür
DE102008018744A1 (de) SONOS-Stapelspeicher
EP1179849A2 (de) Speicherzelle und Herstellungsverfahren
DE102005026944B4 (de) Verfahren zum Herstellen einer Flash-Speichervorrichtung und mit dem Verfahren hergestellte Flash-Speicheranordnung
DE102007022095A1 (de) Integrierte Schaltkreise und Verfahren zum Herstellen derselben
DE102005008058A1 (de) Verfahren zum Herstellen von Halbleiterspeicherbauelementen und integriertes Speicherbauelement
DE102006058185B4 (de) EEPROM und Herstellungsverfahren
DE102006028954A1 (de) Speichereinrichtung und Verfahren zur Herstellung einer Speichereinrichtung
DE102020121762A1 (de) Nichtflüchtige speichervorrichtung vom vertikalen typ und verfahren zu ihrer herstellung
DE10324612B4 (de) Halbleiterspeicher mit Charge-Trapping-Speicherzellen und Virtual-Ground-Architektur
DE102005036548A1 (de) Verfahren zur Herstellung eines Kontaktes in einem Flash-Speicher
DE10262346B4 (de) Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtung aufweisend eine Sperrisolationsschicht mit hoher Dielektrizitätskonstante
DE102006026941B3 (de) Speicherzellenfeld mit nichtflüchtigen Speicherzellen und Verfahren zu dessen Herstellung
DE102019113208B4 (de) Integrierte Schaltung mit Grabengate-Hochvolttransistor für einen eingebetteten Speicher und Verfahren zu deren Herstellung
DE4005645A1 (de) Mos-halbleiteranordnung
DE112013006008B4 (de) Prozessladungsschutz für Ladungseinfangspeicher mit Split-Gate und Herstellungsverfahren
DE102005020342A1 (de) Verfahren zur Herstellung von Charge-trapping-Speicherbauelementen
DE102005045636A1 (de) Halbleiterspeicherbauelement und Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130501