DE102020121762A1 - Nichtflüchtige speichervorrichtung vom vertikalen typ und verfahren zu ihrer herstellung - Google Patents

Nichtflüchtige speichervorrichtung vom vertikalen typ und verfahren zu ihrer herstellung Download PDF

Info

Publication number
DE102020121762A1
DE102020121762A1 DE102020121762.5A DE102020121762A DE102020121762A1 DE 102020121762 A1 DE102020121762 A1 DE 102020121762A1 DE 102020121762 A DE102020121762 A DE 102020121762A DE 102020121762 A1 DE102020121762 A1 DE 102020121762A1
Authority
DE
Germany
Prior art keywords
area
layers
gate electrode
layer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020121762.5A
Other languages
English (en)
Inventor
Kyungdong KIM
YoungHwan Son
Jeehoon HAN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102020121762A1 publication Critical patent/DE102020121762A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Nichtflüchtige Speichervorrichtung vom vertikalen Typ und ein Verfahren zu ihrer Herstellung werden offenbart. Die nichtflüchtige Speichervorrichtung vom vertikalen Typ enthält: ein Substrat, das einen Zellenarraybereich und einen Erweiterungsbereich, wobei sich der Erweiterungsbereich in einer ersten Richtung von dem Zellenarraybereich aus erstreckt und Kontakte enthält; eine Kanalstruktur, die sich in einer vertikalen Richtung von dem Substrat aus erstreckt; eine erste Stapelstruktur, die Gate-Elektrodenschichten und Zwischenschicht-Isolationsschichten, die abwechselnd entlang von Seitenwänden der Kanalstruktur gestapelt sind; eine Vielzahl von Teilungsbereichen, die sich in der ersten Richtung erstrecken und den Zellenarraybereich und den Erweiterungsbereich in einer zweiten Richtung senkrecht zur ersten Richtung teilen; wobei in dem Erweiterungsbereich zwei Isolationsschichtdämme zwischen zwei Teilungsbereichen nebeneinander angeordnet sind; eine zweite Stapelstruktur, die Opferschichten und Zwischenschicht-Isolationsschichten enthält, die abwechselnd auf dem Substrat zwischen den beiden Isolationsschichtdämmen gestapelt sind; und eine Elektrodenkontaktstelle, die mit einer ersten Gate-Elektrodenschicht in dem Erweiterungsbereich verbunden ist.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität nach 35 U.S.C. § 119 zur koreanischen Patentanmeldung Nr. 10-2019-0146171 , die am 14. November 2019 beim koreanischen Amt für geistiges Eigentum eingereicht wurde und deren Offenbarung durch Verweis hierauf in ihrer Gesamtheit hierin aufgenommen wird.
  • Technischer Bereich
  • Das erfinderische Konzept bezieht sich auf eine nichtflüchtige Speichervorrichtung und ein Verfahren zu deren Herstellung und insbesondere auf eine nichtflüchtige Speichervorrichtung, die eine vertikale Kanalstruktur mit erhöhter Integrationsdichte enthält, und ein Verfahren zur Herstellung derselben.
  • Diskussion des Standes der Technik
  • Nichtflüchtiger Speicher ist eine Art von Computerspeicher, der gespeicherte Informationen auch nach dem Aus- und Einschalten abrufen kann. Vorrichtungen mit nichtflüchtigem Speicher werden zunehmend verwendet. Beispielsweise verwenden MP3-Player, Digitalkameras, Mobiltelefone, Camcorder, Flash-Karten und Festplattenlaufwerke (SSDs, solid state disks) die nichtflüchtigen Speicher zur Speicherung. Unter den nichtflüchtigen Speichern kann ein Flash-Speicher die Daten einer Zelle elektrisch und kollektiv löschen und wird daher häufig als Speichervorrichtung anstelle einer Festplatte verwendet. Da jedoch die Speicherkapazität des Flash-Speichers zunimmt, ist ein Verfahren zur effizienten Nutzung eines Speicherplatzes des Flash-Speichers erwünscht. Dementsprechend kann eine nichtflüchtige Speichervorrichtung, die eine vertikale Transistorstruktur anstelle einer ebenen Transistorstruktur enthält, verwendet werden.
  • ZUSAMMENFASSUNG
  • Nach einer beispielhaften Ausführungsform des erfinderischen Konzepts wird eine nichtflüchtige Speichervorrichtung vom vertikalen Typ vorgesehen, enthaltend: ein Substrat, das einen Zellenarraybereich und einen Erweiterungsbereich enthält, wobei sich der Erweiterungsbereich in einer ersten Richtung von dem Zellenarraybereich aus erstreckt und vertikale Kontakte enthält; eine vertikale Kanalstruktur, die sich in vertikaler Richtung von einer Oberseite des Substrats aus erstreckt; eine erste Stapelstruktur, die Gate-Elektrodenschichten und Zwischenschicht-Isolationsschichten enthält, die abwechselnd entlang der Seitenwände der vertikalen Kanalstruktur gestapelt sind; eine Vielzahl von Teilungsbereichen, die sich in der ersten Richtung erstrecken und den Zellenarraybereich und den Erweiterungsbereich in einer zweiten, zur ersten Richtung senkrechten Richtung in Einheiten unterteilen; wobei in dem Erweiterungsbereich zwischen zwei der Teilungsbereiche, die in der zweiten Richtung nebeneinander liegen, zwei Isolationsschichtdämme angeordnet sind, wobei sich die beiden Isolationsschichtdämme in der ersten Richtung erstrecken; eine zweite Stapelstruktur, die Opferschichten und Zwischenschicht-Isolationsschichten, die abwechselnd auf dem Substrat zwischen den beiden Isolationsschichtdämmen gestapelt sind; und eine Elektrodenkontaktstelle, die mit einer ersten Gate-Elektrodenschicht der Gate-Elektrodenschichten im Erweiterungsbereich verbunden ist.
  • Darüber hinaus ist nach einer weiteren beispielhaften Ausführungsform des erfinderischen Konzepts eine nichtflüchtige Speichervorrichtung vom vertikalen Typ vorgesehen, enthaltend: ein Substrat, das einen Zellenarraybereich und einen Erweiterungsbereich enthält, der sich in einer ersten Richtung vom Zellenarraybereich aus erstreckt; eine vertikale Kanalstruktur, die sich in vertikaler Richtung von einer Oberseite des Substrats aus erstreckt; eine erste Stapelstruktur, die Gate-Elektrodenschichten und Zwischenschicht-Isolationsschichten enthält, die abwechselnd entlang der Seitenwände der vertikalen Kanalstruktur gestapelt sind; mindestens zwei Teilungsbereiche, die sich in der ersten Richtung erstrecken und den Zellenarraybereich und den Erweiterungsbereich in einer zweiten, zur ersten Richtung senkrechten Richtung in Einheiten unterteilen; im Erweiterungsbereich zwei Isolationsschichtdämme, die zwischen zwei in der zweiten Richtung nebeneinander liegenden Teilungsbereichen angeordnet sind, wobei sich die beiden Isolationsschichtdämme in der ersten Richtung erstrecken; eine zweite Stapelstruktur, die Opferschichten und Zwischenschicht-Isolationsschichten enthält, die abwechselnd auf dem Substrat zwischen den beiden Isolationsschichtdämmen gestapelt sind; eine Elektrodenkontaktstelle, die mit einer ersten Gate-Elektrodenschicht der Gate-Elektrodenschichten verbunden und in dem Erweiterungsbereich angeordnet ist, wobei die Elektrodenkontaktstelle einen ersten Kontaktstellenbereich auf der ersten Stapelstruktur und einen zweiten Kontaktstellenbereich auf der zweiten Stapelstruktur umfasst; und einen vertikalen Kontakt, der im Erweiterungsbereich angeordnet ist und über den zweiten Kontaktstellenbereich der Elektrodenkontaktstelle in die zweite Stapelstruktur eingeführt wird.
  • Ferner ist nach einer weiteren beispielhaften Ausführungsform des erfinderischen Konzepts ein Verfahren zur Herstellung einer nichtflüchtigen Speichervorrichtung vom vertikalen Typ vorgesehen, enthaltend: Bilden einer Formstruktur durch abwechselndes Stapeln von Zwischenschicht-Isolationsschichten und Opferschichten auf einem Substrat, das einen Zellenarraybereich und einen Erweiterungsbereich enthält; Bilden im Erweiterungsbereich von Isolationsschichtdämmen, die sich in einer ersten Richtung auf dem Substrat erstrecken und in einer zweiten, zur ersten Richtung senkrechten Richtung voneinander beabstandet sind; Bilden einer gestuften Struktur, die durch Ätzen der Formstruktur die Opferschichten in der ersten Richtung im Erweiterungsbereich freilegt; Bilden einer zusätzlichen Opferschicht auf den freigelegten Opferschichten im Erweiterungsbereich; Bilden einer vertikalen Kanalstruktur auf dem Substrat, die die Formstruktur durchdringt und sich in einer Richtung senkrecht zu einer Oberseite des Substrats erstreckt; Bilden eines ersten Teilungsgrabens auf dem Substrat, der sich in der ersten Richtung erstreckt und den Zellenarraybereich und den Erweiterungsbereich teilt; Bilden einer ersten Stapelstruktur, die Gate-Elektrodenschichten und Zwischenschicht-Isolationsschichten umfasst, die abwechselnd entlang der Seitenwände der vertikalen Kanalstruktur gestapelt sind, durch Ersetzen der Opferschicht und der zusätzlichen Opferschicht durch eine erste leitende Schicht unter Verwendung des ersten Teilungsgrabens; Bilden eines Teilungsbereichs durch Bilden einer Isolationsschicht im ersten Teilungsgraben; und Bilden im Erweiterungsbereich eines vertikalen Kontakts, der mit einer Elektrodenkontaktstelle verbunden ist, wobei zwei Isolationsschichtdämme in der zweiten Richtung von dem Teilungsbereich aus angeordnet sind, und beim Bilden der ersten Stapelstruktur die erste Stapelstruktur im Zellenarraybereich gebildet wird, eine zweite Stapelstruktur, die im Wesentlichen identisch mit der Formstruktur zwischen den beiden Isolationsschichtdämmen ist, beibehalten wird, und die Elektrodenkontaktstelle, die mit den Gate-Elektrodenschichten im Erweiterungsbereich verbunden ist, gebildet wird.
  • Nach noch einer weiteren beispielhaften Ausführungsform des erfinderischen Konzepts ist eine nichtflüchtige Speichervorrichtung vom vertikalen Typ vorgesehen, enthaltend: ein Substrat, das einen Zellenarraybereich und einen Erweiterungsbereich enthält, der sich in einer ersten Richtung vom Zellenarraybereich aus erstreckt und vertikale Kontakte enthält; eine vertikale Kanalstruktur, die sich in einer vertikalen Richtung von einer Oberseite des Substrats aus erstreckt; eine erste Stapelstruktur, die Gate-Elektrodenschichten und Zwischenschicht-Isolationsschichten enthält, die abwechselnd entlang der Seitenwände der vertikalen Kanalstruktur gestapelt sind; eine Vielzahl von Teilungsbereichen, die sich in der ersten Richtung erstrecken und den Zellenarraybereich und den Erweiterungsbereich in Einheiten in einer zweiten Richtung senkrecht zur ersten Richtung unterteilen; in dem Erweiterungsbereich zwei Isolationsschichtdämme, die zwischen zwei der Teilungsbereiche angeordnet sind, die in der zweiten Richtung nebeneinander angeordnet sind, wobei sich die beiden Isolationsschichtdämme in der ersten Richtung erstrecken; eine zweite Stapelstruktur, die Opferschichten und Zwischenschicht-Isolationsschichten enthält, die abwechselnd auf dem Substrat zwischen den beiden Isolationsschichtdämmen gestapelt sind; eine erste Elektrodenkontaktstelle, die mit einer ersten Gate-Elektrodenschicht der Gate-Elektrodenschichten in dem Erweiterungsbereich verbunden ist; und eine zweite Elektrodenkontaktstelle, die mit einer ersten Opferschicht der Opferschichten in dem Erweiterungsbereich verbunden ist.
  • Figurenliste
  • Die vorstehenden und andere Merkmale des erfinderischen Konzepts werden klarer verständlich, wenn beispielhafte Ausführungsformen davon in Verbindung mit den beigefügten Zeichnungen, in denen sie enthalten sind, ausführlich beschrieben werden, in denen:
    • 1 ist eine äquivalente Schaltung eines Speicherzellenarrays einer nichtflüchtigen Speichervorrichtung vom vertikalen Typ, entsprechend einer beispielhaften Ausführungsform des erfinderischen Konzepts;
    • 2 ist eine Draufsicht, die eine nichtflüchtige Speichervorrichtung vom vertikalen Typ nach einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht;
    • 3A ist eine Querschnittsansicht, die die nichtflüchtige Speichervorrichtung vom vertikalen Typ von 2 entlang der Linien I-I', II-II' und III-III' veranschaulicht;
    • 3B ist eine Querschnittsansicht, die die nichtflüchtige Speichervorrichtung vom vertikalen Typ von 2 entlang der Linien IV-IV' und V-V' veranschaulicht;
    • 4 ist eine Draufsicht, die eine nichtflüchtige Speichervorrichtung vom vertikalen Typ nach einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht;
    • 5 ist eine Draufsicht, die eine nichtflüchtige Speichervorrichtung vom vertikalen Typ nach einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht;
    • 6A ist eine Querschnittsansicht, die die nichtflüchtige Speichervorrichtung vom vertikalen Typ von 5 entlang der Linien I-I', VI-VI' und VII-VII' zeigt;
    • 6B ist eine Querschnittsansicht, die die nichtflüchtige Speichervorrichtung vom vertikalen Typ von 5 entlang der Linie VIII' - VIII' zeigt;
    • 7 ist eine Querschnittsansicht, die eine nichtflüchtige Speichervorrichtung vom vertikalen Typ nach einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht; und
    • 8, 9, 10, 11A, 11B, 12A, 12B, 13A, 13B, 14, 15A, 15B, 16, 17A und 17B sind Querschnittsansichten, die ein Verfahren zur Herstellung der nichtflüchtigen Speichervorrichtung vom vertikalen Typ von 2 veranschaulichen.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Im Folgenden werden beispielhafte Ausführungsformen des erfinderischen Konzepts bezugnehmend auf die beigefügten Zeichnungen ausführlich beschrieben. Für die gleichen Bestandteile der Zeichnungen können identische Referenzzahlen verwendet werden, so dass doppelte Beschreibungen derselben entfallen können.
  • 1 ist eine äquivalente Schaltung eines Speicherzellenarrays einer nichtflüchtigen Speichervorrichtung 10 vom vertikalen Typ, entsprechend einer beispielhaften Ausführungsform des erfinderischen Konzepts.
  • Unter Bezugnahme auf 1 kann die nichtflüchtige Speichervorrichtung 10 vom vertikalen Typ nach einer beispielhaften Ausführungsform des erfinderischen Konzepts eine gemeinsame Source-Leitung CSL, eine Vielzahl von Bitleitungen (BLO bis BLm) und eine Vielzahl von Zellsträngen CSTR enthalten. Die Bitleitungen (BLO bis BLm) können zweidimensional angeordnet sein, und die Vielzahl von Zellsträngen CSTR kann mit jeder der Bitleitungen (BLO bis BLm) parallel verbunden sein. Die Vielzahl der Zellstränge CSTR kann gemeinsam an die gemeinsame Source-Leitung CSL verbunden werden.
  • Jeder der Zellstränge CSTR kann einen ersten Strang-Auswahltransistor SSt1, einen zweiten Strang-Auswahltransistor SSt2, Speicherzellen-Transistoren MCT und einen Masse-Auswahltransistor GST enthalten. Jeder der Speicherzellen-Transistoren MCT kann ein Datenspeicherelement enthalten. Der erste und der zweite Strang-Auswahltransistor SStl und SSt2 können miteinander in Reihe verbunden werden, der zweite Strang-Auswahltransistor SSt2 kann mit einer entsprechenden Bitleitung (BLO bis BLm) verbunden sein, und der Masse-Auswahltransistor GST kann mit der gemeinsamen Source-Leitung CSL verbunden sein. Außerdem können die Speicherzellen-Transistoren MCT zwischen dem ersten Strang-Auswahltransistor SStl und dem Masse-Auswahltransistor GST in Reihe verbunden werden. In einigen beispielhaften Ausführungsformen des erfinderischen Konzepts kann in jedem der Zellstränge CSTR ein Strang-Auswahltransistor (SStl oder SSt2) angeordnet sein. Der erste und der zweite Strang-Auswahltransistor SStl und SSt2 können mit den Strang-Auswahlleitungen SSL1 bzw. SSL2 verbunden werden.
  • Wie in 1 veranschaulicht, kann jeder der Zellstränge CSTR einen ersten Dummy-Zellentransistor DMC1 enthalten, der zwischen dem ersten Strang-Auswahltransistor SStl und einem der Speicherzellen-Transistoren MCT verbunden ist, und einen zweiten Dummy-Zellentransistor DMC2, der zwischen dem Masse-Auswahltransistor GST und einem der Speicherzellen-Transistoren MCT verbunden ist. In einigen beispielhaften Ausführungsformen des erfinderischen Konzepts kann jedoch mindestens einer von dem ersten und zweiten Dummy- Zellentransistor DMC1 und DMC2 weggelassen werden. Der erste und zweite Dummy-Zellentransistor DMC1 und DMC2 können mit den Dummy-Auswahlleitungen DWL1 bzw. DWL2 verbunden werden. Eine Masse-Auswahlleitung GSL kann zwischen einer gemeinsamen Source-Leitung CSL und der Dummy-Auswahlleitung DWL2 angeordnet werden.
  • Da ein Zellenstrang CSTR eine Vielzahl von Speicherzellen-Transistoren MCT enthält, die unterschiedliche Abstände zu den gemeinsamen Source-Leitungen CSL aufweisen, können mehrschichtige Wortleitungen (WL0 bis WLn) zwischen den gemeinsamen Source-Leitungen CSL und den Bitleitungen (BL0 bis BLm) liegen. Darüber hinaus können Gate-Elektroden der Speicherzellen-Transistoren MCT, die im Wesentlichen im gleichen Abstand von den gemeinsamen Source-Leitungen CSL angeordnet sind, mit einer der gemeinsamen Wortleitungen (WL0 bis WLn) verbunden sein und sich dementsprechend im Äquipotentialzustand befinden.
  • Wenn in der nichtflüchtigen Speichervorrichtung 10 vom vertikalen Typ der vorliegenden Ausführungsform der Isolationsschichtdamm (siehe ID in 2) in einem Erweiterungsbereich (siehe EA in 2) gebildet wird, in dem Elektrodenkontaktstellen (siehe ELp1 und ELp2 in 2) gebildet werden, kann möglicherweise ein Brückendefekt, in dem ein vertikaler Kontakt (siehe VC in 2) mit einer Gate-Elektrodenschicht (siehe EL1 und EL2 in 3B) unter den Elektrodenkontaktstellen (ELp1 und ELp2 in 2) im Erweiterungsbereich EA verbunden ist, nicht auftreten, und dementsprechend kann eine vertikale nichtflüchtige Speichervorrichtung, die eine verbesserte Zuverlässigkeit aufweist, implementiert werden.
  • 2 ist eine Draufsicht auf eine vertikale nichtflüchtige Speichervorrichtung 100 nach einer beispielhaften Ausführungsform des erfinderischen Konzepts, 3A veranschaulicht Querschnittsansichten der vertikalen nichtflüchtigen Speichervorrichtung 100 aus 2 entlang der Linien I-I', II-II' und III-III' und 3B veranschaulicht Querschnittsansichten der vertikalen nichtflüchtigen Speichervorrichtung 100 aus 2 entlang der Linien IV-IV' und V-V'. Beschreibungen, die bereits mit Bezug auf 1 gegeben wurden, werden kurz gegeben oder weggelassen.
  • Unter Bezugnahme auf 2 bis 3B kann die nichtflüchtige Speichervorrichtung 100 vom vertikalen Typ nach der vorliegenden Ausführungsform einen Zellenarraybereich CAA und den Erweiterungsbereich EA auf einem Substrat 101 enthalten. Zur Referenz ist 2 eine Draufsicht, die den Oberseiten der obersten Gate-Elektrodenschichten (EL1 und EL2) im Zellenarraybereich CAA in 3A entspricht, und im Erweiterungsbereich EA wird eine planarisierte Isolationsschicht 150 weggelassen.
  • Das Substrat 101 kann eine Oberseite FS aufweisen, die sich in einer ersten Richtung (x-Richtung) und einer zweiten Richtung (y-Richtung) erstreckt. Das Substrat 101 kann ein Halbleitermaterial enthalten, zum Beispiel einen Gruppe-IV-Halbleiter, einen Gruppe-III-V-Verbindungshalbleiter oder einen Gruppe-II-VI-Oxidhalbleiter. Ein Zellenbereich und ein peripherer Schaltungsbereich, die außerhalb des Zellenbereichs angeordnet sind, können auf dem Substrat 101 angeordnet sein.
  • Der Zellenarraybereich CAA und der Erweiterungsbereich EA können sich im Zellenbereich des Substrats 101 befinden. Der Zellenarraybereich CAA kann ein Bereich sein, in dem der erste und zweite Strang-Auswahltransistor SStl und SSt2, die Speicherzellen-Transistoren MCT und der in 1 beschriebene Masse-Auswahltransistor GST angeordnet sind. Die Vielzahl der Bitleitungen (BLO bis BLm) kann sich auf einer Oberseite des Zellenarraybereichs CAA befinden, und Störstellenbereiche und die gemeinsame Source-Leitung CSL können sich unter dem Zellenarraybereich CAA befinden.
  • Der Erweiterungsbereich EA kann ein Bereich sein, in dem die Elektrodenkontaktstellen (ELp1 und ELp2), die durch die Erweiterung der Gate-Elektrodenschichten (EL1 und EL2) der ersten und zweiten Strang-Auswahltransistoren SSt1 und SSt2, der Speicherzellen-Transistoren MCT und des Masse-Auswahltransistors GST in der ersten Richtung (x-Richtung) aus dem Zellenarraybereich CAA gebildet werden, angeordnet sind. Die Elektrodenkontaktstellen (ELp1 und ELp2) können durch eine erste Elektrodenkontaktstelle ELp1 bzw. eine zweite Elektrodenkontaktstelle ELp2 unterschieden werden, und der vertikale Kontakt VC kann mit jeder von der ersten Elektrodenkontaktstelle ELp1 und der zweiten Elektrodenkontaktstelle ELp2 verbunden werden. Darüber hinaus können die Elektrodenkontaktstellen (ELp1 und ELp2) eine angehobene Kontaktstellenstruktur aufweisen. Im Erweiterungsbereich EA können die Gate-Elektrodenschichten (EL1 und EL2) und die ersten und zweiten Elektrodenkontaktstellen ELp1 und ELp2 in der ersten Richtung (x-Richtung) eine gestufte Struktur aufweisen. Detaillierte Beschreibungen der gestuften Struktur der Gate-Elektrodenschichten (EL1 und EL2) und der ersten und zweiten Elektrodenkontaktstellen ELp1 und ELp2 werden bei der Beschreibung einer Struktur des Isolationsschichtdammes ID im Erweiterungsbereich EA ausführlicher gegeben.
  • Eine Stapelstruktur SST kann sich auf dem Substrat 101 befinden. Die Stapelstruktur SST kann sich auf dem Substrat 101 in der ersten Richtung (x-Richtung) von dem Zellenarraybereich CAA bis zum Erweiterungsbereich EA erstrecken. Eine Pufferisolationsschicht 110 kann sich zwischen der Stapelstruktur SST und dem Substrat 101 befinden. Die Stapelstruktur SST kann in der Mehrzahl auf dem Substrat 101 vorgesehen sein und kann in der zweiten Richtung (y-Richtung) voneinander getrennt angeordnet sein. Zum Beispiel kann ein Teilungsbereich DA, der sich in der ersten Richtung (x-Richtung) erstreckt, entlang der zweiten Richtung (y-Richtung) angeordnet sein, und die Stapelstrukturen SST können mit dem Teilungsbereich DA dazwischen voneinander beabstandet sein. In diesem Fall kann der Teilungsbereich DA als ein Wortleitungsschnittbereich bezeichnet werden, in dem ein isolierender Abstandshalter IS und ein gemeinsamer Source-Stecker CSP angeordnet werden können.
  • Wie in 2 veranschaulicht, kann mindestens ein zusätzlicher Teilungsbereich DAa, der sich in der ersten Richtung (x-Richtung) erstreckt, zwischen zwei in der zweiten Richtung (y-Richtung) nebeneinander liegenden Teilungsbereichen DA in dem Zellenarraybereich CAA enthalten sein. Der zusätzliche Teilungsbereich DAa kann vorgesehen werden, damit ein Ersatzprozess der Gate-Elektrodenschichten (EL1 und EL2) leichter durchgeführt werden kann. In einigen beispielhaften Ausführungsformen des erfinderischen Konzepts kann der zusätzliche Teilungsbereich DAa weggelassen werden.
  • Die Stapelstruktur SST kann die erste Stapelstruktur SST1 und die zweite Stapelstruktur SST2 enthalten. Die erste Stapelstruktur SST1 kann im Zellenarraybereich CAA und zwischen dem Isolationsschichtdamm ID und dem Teilungsbereich DA des Erweiterungsbereichs EA gebildet werden. Die zweite Stapelstruktur SST2 kann zwischen zwei nebeneinander liegenden Isolationsschichtdämmen ID des Erweiterungsbereichs EA gebildet werden.
  • Die erste Stapelstruktur SST1 kann die Gate-Elektrodenschichten (EL1 und EL2) und eine Zwischenschicht-Isolationsschicht ILD enthalten, die abwechselnd und wiederholt in einer dritten Richtung (z-Richtung) senkrecht zur Oberseite FS des Substrats 101 gestapelt werden. Die Dicken der Gate-Elektrodenschichten (EL1 und EL2) können im Wesentlichen gleich sein. Die Dicke der Zwischenschicht-Isolationsschicht ILD kann je nach den Eigenschaften einer Speichervorrichtung variieren. Darüber hinaus kann die Dicke der Zwischenschicht-Isolationsschicht ILD geringer als die Dicken der Gate-Elektrodenschichten (EL1 und EL2) sein. Jede der Gate-Elektrodenschichten (EL1 und EL2) kann mit einem Abschnitt der ersten und zweiten Elektrodenkontaktstellen ELp1 und ELp2 im Erweiterungsbereich EA verbunden werden. Beispielsweise können die ersten und zweiten Elektrodenkontaktstellen ELp1 und ELp2 in der zweiten Richtung (y-Richtung) auf Seiten des Isolationsschichtdamms ID im Erweiterungsbereich EA in einen ersten Kontaktstellenbereich PA1 bzw. einen zweiten Kontaktstellenbereich PA2 unterteilt werden, und die Gate-Elektrodenschichten (EL1 und EL2) können jeweils mit dem ersten Kontaktstellenbereich PA1 der Elektrodenkontaktstellen (ELp1 und ELp2) verbunden werden.
  • Die zweite Stapelstruktur SST2 kann Opferschichten SL und die Zwischenschicht-Isolationsschichten ILD enthalten, die abwechselnd und wiederholt in der dritten Richtung (z-Richtung) senkrecht zur Oberseite FS des Substrats 101 gestapelt werden. Wie vorstehend beschrieben, kann sich die zweite Stapelstruktur SST2 zwischen zwei Isolationsschichtdämmen ID befinden, die in der zweiten Richtung (y-Richtung) im Erweiterungsbereich EA nebeneinander liegen. Der zweite Kontaktstellenbereich PA2 der Elektrodenkontaktstellen (ELp1 und ELp2) kann sich auf einer Oberseite der zweiten Stapelstruktur SST2 befinden. Der erste Kontaktstellenbereich PA1 und der zweite Kontaktstellenbereich PA2 der Elektrodenkontaktstellen (ELp1 und ELp2) können auf einer Oberseite des Isolationsschichtdamms ID miteinander verbunden sein.
  • Die planarisierte Isolationsschicht 150 kann die Stapelstruktur SST auf dem Substrat 101 bedecken. Die planarisierte Isolationsschicht 150 kann eine im Wesentlichen ebene Oberseite aufweisen. Zusätzlich kann die planarisierte Isolationsschicht 150 die gestufte Struktur der Stapelstruktur SST oder die Elektrodenkontaktstellen (ELp1 und ELp2) im Erweiterungsbereich EA bedecken. Die planarisierte Isolationsschicht 150 kann eine Isolationsschicht oder mehrere Isolationsschichten enthalten.
  • Eine Vielzahl von vertikalen Kanalstrukturen VCS, die eine Struktur aufweisen, die die Stapelstruktur SST durchdringt, kann auf dem Substrat 101 gebildet werden. Die vertikale Kanalstruktur VCS kann in einer Draufsicht zickzackförmig in der ersten Richtung (x-Richtung), z.B. wie in 2 gezeigt, angeordnet werden. Die vertikale Kanalstruktur VCS kann in dem Zellenarraybereich CAA liegen. Eine Anordnungsposition der vertikalen Kanalstruktur VCS ist jedoch nicht darauf beschränkt. Zum Beispiel kann sich, wie in 4 in einer nichtflüchtigen Speichervorrichtung 100a vom vertikalen Typ veranschaulicht, die vertikale Kanalstruktur VCS im Erweiterungsbereich EA befinden.
  • Die vertikale Kanalstruktur VCS kann ein unteres Halbleitermuster LSP, ein oberes Halbleitermuster USP, ein Datenspeichermuster VP und ein vergrabenes Isolationsmuster VI enthalten. Das untere Halbleitermuster LSP kann mit dem Substrat 101 direkt in Kontakt stehen und kann eine Epitaxieschicht in Form einer Säule enthalten, die aus dem Substrat 101 aufgewachsen ist. Zum Beispiel kann sich das untere Halbleitermuster LSP teilweise im Substrat 101 befinden. Eine Oberseite des unteren Halbleitermusters LSP kann sich über einer Oberseite der untersten Gate-Elektrodenschicht EL1 und unter einer Oberseite der untersten Zwischenschicht-Isolationsschicht ILD auf der untersten Gate-Elektrodenschicht EL1 befinden. Eine Gate-Isolationsschicht 115 kann sich auf einem Abschnitt einer Seitenwand des unteren Halbleitermusters LSP befinden.
  • Das obere Halbleitermuster USP kann mit dem unteren Halbleitermuster LSP direkt in Kontakt stehen. Die Innenseite des oberen Halbleitermusters USP kann mit dem vergrabenen Isolationsmuster VI, das ein Isolationsmaterial enthält, gefüllt werden. Das untere Halbleitermuster LSP kann mit dem oberen Halbleitermuster USP verbunden werden und das Datenspeichermuster VP durchdringen.
  • Das Datenspeichermuster VP kann zwischen der Stapelstruktur SST und dem oberen Halbleitermuster USP liegen. Das Datenspeichermuster VP kann sich in die dritte Richtung (z-Richtung) erstrecken und kann Seitenwände des oberen Halbleitermusters USP umgeben. Das Datenspeichermuster VP kann eine dünne Schicht oder eine Vielzahl von dünnen Schichten umfassen. In beispielhaften Ausführungsformen des erfinderischen Konzepts kann das Datenspeichermuster VP eine Datenspeicherschicht einer NAND-Flash-Speichervorrichtung sein und eine Tunnelisolierschicht, eine Ladungsspeicherschicht und eine Sperrisolierschicht enthalten.
  • Eine Bitleitungs-Elektrodenkontaktstelle BP und ein Bitleitungs-Kontaktstecker BCP, der mit der Bitleitungs-Elektrodenkontaktstelle BP verbunden ist, können sich auf dem oberen Halbleitermuster USP befinden. Die Seitenflächen der Bitleitungs-Elektrodenkontaktstellen BP können von dem Datenspeichermuster VP umgeben sein. Beispielsweise können die Seitenflächen der Bitleitungs-Elektrodenkontaktstellen BP in direktem Kontakt mit dem Datenspeichermuster VP stehen. Nach beispielhaften Ausführungsformen des erfinderischen Konzepts kann sich die Bitleitungs-Elektrodenkontaktstelle BP auf der Oberseite des oberen Halbleitermusters USP und einer Oberseite des Datenspeichermusters VP befinden, und die Oberseite der Bitleitungs-Elektrodenkontaktstelle BP kann von einer ersten oberen Zwischenschicht-Isolationsschicht 160 bedeckt sein.
  • Ein gemeinsamer Source-Bereich CSA kann durch Dotieren eines oberen Teils des Substrats 101 mit Störstellen gebildet werden. Der gemeinsame Source-Bereich CSA kann sich in die erste Richtung (x-Richtung) erstrecken. Der gemeinsame Source-Stecker CSP kann auf dem gemeinsamen Source-Bereich CSA gebildet und mit diesem verbunden werden. Der isolierende Abstandshalter IS kann sich zwischen dem gemeinsamen Source-Stecker CSP und der Stapelstruktur SST befinden, und der gemeinsame Source-Stecker CSP und der isolierende Abstandshalter IS können den Teilungsbereich DA bilden. In einigen beispielhaften Ausführungsformen des erfinderischen Konzepts kann der gemeinsame Source-Stecker CSP nur auf einem Abschnitt einer Oberseite des gemeinsamen Source-Bereichs CSA gebildet werden, und auf dem gemeinsamen Source-Stecker CSP kann sich eine isolierende Trennschicht befinden. In dieser Struktur können der gemeinsame Source-Stecker CSP, der isolierende Abstandshalter IS und die isolierende Trennschicht den Teilungsbereich DA bilden.
  • Die erste obere Zwischenschicht-Isolationsschicht 160 kann auf der planarisierten Isolationsschicht 150 im Erweiterungsbereich EA liegen. Zusätzlich kann die erste obere Zwischenlagen-Isolationsschicht 160 die Oberseiten der vertikalen Kanalstrukturen VCS bedecken. Eine zweite obere Zwischenschicht-Isolationsschicht 170 kann sich auf der ersten oberen Zwischenschicht-Isolationsschicht 160 befinden und kann die Oberseiten der gemeinsamen Source-Stecker CSP und des isolierenden Abstandshalters IS bedecken.
  • Im Erweiterungsbereich EA kann der vertikale Kontakt VC mit den entsprechenden Elektrodenkontaktstellen (ELpl und ELp2) verbunden werden, indem die erste und zweite obere Zwischenschicht-Isolationsschicht 160 und 170 sowie die planarisierte Isolationsschicht 150 durchdrungen werden. Wie in 3A und 3B veranschaulicht, kann eine vertikale Länge des vertikalen Kontakts VC, d. h. eine Länge in der dritten Richtung (z-Richtung), verringert werden, da der vertikale Kontakt VC näher an dem Zellenarraybereich CAA liegt. Wenn beispielsweise der vertikale Kontakt VC näher an den Zellenarraybereich CAA herankommt, kann er mit einer höheren zweiten Stapelstruktur SST2 verbunden werden als der vertikale Kontakt VC, der weiter von dem Zellenarraybereich CAA entfernt ist. Darüber hinaus können die Oberseiten der vertikalen Kontakte VC im Wesentlichen koplanar sein. Der vertikale Kontakt VC kann die Elektrodenkontaktstellen (ELpl und ELp2) durchdringen und in die darunter liegende zweite Stapelstruktur SST2 eingeführt werden.
  • In der zweiten Stapelstruktur SST2 können die Opferschicht SL und die Zwischenschicht-Isolationsschicht ILD gebildet werden. Dementsprechend kann selbst dann, wenn der vertikale Kontakt VC über die Elektrodenkontaktstellen (ELpl und ELp2) in die zweite Stapelstruktur SST2 eingeführt wird, der Brückendefekt mit den Gate-Elektrodenschichten (EL1 und EL2), die in einer herkömmlichen nichtflüchtigen Speichervorrichtung vom vertikalen Typ erzeugt werden, nicht auftreten. Beispielsweise kann sich in der herkömmlichen nichtflüchtigen Speichervorrichtung vom vertikalen Typ in einem Erweiterungsbereich eine Gate-Elektrodenschicht unter einer Elektrodenkontaktstelle befinden. Dementsprechend kann in dem Fall, in dem sich ein vertikaler Kontakt über die Elektrodenkontaktstelle nach unten erstreckt, ein Brückendefekt auftreten, wenn der vertikale Kontakt mit der Gate-Elektrodenschicht unter der Elektrodenkontaktstelle verbunden wird. In der nichtflüchtigen Speichervorrichtung 100 vom vertikalen Typ der vorliegenden Ausführungsform dagegen, da sich die zweite Stapelstruktur SST2 unter den Elektrodenkontaktstellen (ELpl und ELp2) befindet, mit denen der vertikale Kontakt VC verbunden ist, kann der Brückendefekt mit den Gate-Elektrodenschichten (EL1 und EL2) möglicherweise nicht auftreten, obwohl der vertikale Kontakt VC die entsprechenden Elektrodenkontaktstellen (ELpl und ELp2) durchdringt und sich nach unten erstreckt.
  • In der nichtflüchtigen Speichervorrichtung vom vertikalen Typ 100 der vorliegenden Ausführungsform kann die zweite Stapelstruktur SST2 aufgrund des Isolationsschichtdamms ID gebildet werden. Beschreibungen der zweiten Stapelstruktur SST2 werden später ausführlicher gegeben, wenn der Isolationsschichtdamm ID im Erweiterungsbereich EA und die Struktur der Elektrodenkontaktstellen (ELpl und ELp2) beschrieben werden.
  • Teil-Bitleitungen SBL können sich auf der zweiten oberen Zwischenschicht-Isolationsschicht 170 im Zellenarraybereich CAA befinden und über die Bitleitungs-Kontaktstecker BCP elektrisch mit entsprechenden vertikalen Kanalstrukturen VCS verbunden werden. Im Erweiterungsbereich EA können die Verbindungsleitungen CL auf der zweiten oberen Zwischenschicht-Isolationsschicht 170 liegen und mit den vertikalen Kontakten VC verbunden werden. Eine dritte obere Zwischenschicht-Isolationsschicht 180 kann auf der zweiten oberen Zwischenschicht-Isolationsschicht 170 liegen und die Teil-Bitleitungen SBL und die Verbindungsleitungen CL abdecken. Die Bitleitungen BL können sich auf der dritten oberen Zwischenschicht-Isolationsschicht 180 befinden und können sich in der zweiten Richtung (y-Richtung) über die Stapelstruktur SST erstrecken. Die Bitleitungen BL können über Kontaktstecker mit den Teil-Bitleitungen SBL verbunden werden.
  • Bei der nichtflüchtigen Speichervorrichtung 100 vom vertikalen Typ der vorliegenden Ausführungsform werden im Folgenden die Strukturen des Isolationsschichtdamms ID im Erweiterungsbereich EA und die entsprechenden Elektrodenkontaktstellen (ELp1 und ELp2) näher beschrieben.
  • Wie vorstehend beschrieben, können die Gate-Elektrodenschichten (EL1 und EL2) bei der nichtflüchtigen Speichervorrichtung 100 vom vertikalen Typ der vorliegenden Ausführungsform, da die Gate-Elektrodenschichten (EL1 und EL2) im Erweiterungsbereich EA in der dritten Richtung (z-Richtung) weiter vom Substrat 101 entfernt sind, die gestufte Struktur aufweisen, bei der ihre Länge in der ersten Richtung (x-Richtung) abnimmt. Zusätzlich können im Erweiterungsbereich EA die ersten und zweiten Elektrodenkontaktstellen ELp1 und ELp2, die mit den Gate-Elektrodenschichten (EL1 und EL2) verbunden sind, die angehobene Kontaktstellenstruktur aufweisen. In diesem Fall kann die angehobene Kontaktstellenstruktur eine Struktur sein, bei der die Dicken der Elektrodenkontaktstellen (ELpl und ELp2) größer sind als die der entsprechenden Gate-Elektrodenschichten (EL1 und EL2).
  • Darüber hinaus kann, wie in 2 gezeigt, die nichtflüchtige Speichervorrichtung 100 vom vertikalen Typ der vorliegenden Ausführungsform zwei Isolationsschichtdämme ID enthalten, die sich in der ersten Richtung (x-Richtung) erstrecken und in der zweiten Richtung (y-Richtung) im Erweiterungsbereich EA voneinander getrennt sind. Die zweite Stapelstruktur SST2 kann sich zwischen den beiden Isolationsschichtdämmen ID befinden. Die zweite Stapelstruktur SST2 kann die Opferschicht SL und die Zwischenschicht-Isolationsschicht ILD enthalten, die abwechselnd angeordnet sind. Im Erweiterungsbereich EA kann die erste Stapelstruktur SST1 zwischen dem Teilungsbereich DA und dem Isolationsschichtdamm ID liegen, und die erste Stapelstruktur SST1 kann die Gate-Elektrodenschichten (EL1 und EL2) und die Zwischenschicht-Isolationsschicht ILD enthalten, die abwechselnd angeordnet sind.
  • Die Gate-Elektrodenschichten (EL1 und EL2) können mit den entsprechenden Elektrodenkontaktstellen (ELpl und ELp2) im Erweiterungsbereich EA verbunden werden, und die Gate-Elektrodenschichten (EL1 und EL2) und die ersten und zweiten Elektrodenkontaktstellen ELp1 und ELp2 können eine gestufte Struktur aufweisen, bei der sie im Erweiterungsbereich EA um zwei Schichten zu- oder abnehmen. Mit anderen Worten, die ersten Elektrodenkontaktstellen ELp1 können im Erweiterungsbereich EA durch zwei Schichten getrennt sein. In der ersten Stapelstruktur SST1 können die Gate-Elektrodenschichten (EL1 und EL2) und die Zwischenschicht-Isolationsschicht ILD abwechselnd in der dritten Richtung (z-Richtung) gestapelt sein, und die Gate-Elektrodenschichten (EL1 und EL2) können eine ungeradzahlige erste Gate-Elektrodenschicht EL1 und eine geradzahlige zweite Gate-Elektrodenschicht EL2 enthalten. Zum Beispiel wird in 3A oder 3B veranschaulicht, dass die erste und zweite Gate-Elektrodenschicht EL1 und EL2 von einer ersten Schicht bis zu einer neunten Schicht im Zellenarraybereich CAA angeordnet sind. Die Anzahl der Schichten der ersten und zweiten Gate-Elektrodenschicht EL1 und EL2 ist jedoch nicht darauf beschränkt. Zum Beispiel können die erste und zweite Gate-Elektrodenschicht EL1 und EL2 in acht Schichten oder weniger, oder in zehn Schichten oder mehr gebildet sein.
  • Die erste und zweite Gate-Elektrodenschicht EL1 und EL2 und die erste und zweite Elektrodenkontaktstelle ELp1 und ELp2 der ersten Stapelstruktur SST1 können eine erste gestufte Struktur STS1 auf der linken Seite in Bezug auf einen ersten Kontaktstellenspalt PG1 im Erweiterungsbereich EA aufweisen und können die zweite gestufte Struktur STS2 auf der rechten Seite des ersten Kontaktstellenspalts PG1 im Erweiterungsbereich EA aufweisen. Mit anderen Worten, die erste gestufte Struktur STS1 und die zweite gestufte Struktur STS2 können in der zweiten Richtung (y-Richtung) in Bezug auf den ersten Kontaktstellenspalt PG1, der sich in der ersten Richtung (x-Richtung) erstreckt, nebeneinander liegen. Darüber hinaus kann die Struktur der zweiten Stapelstruktur SST2 im Erweiterungsbereich EA im Wesentlichen die gleiche sein wie die gestufte Struktur der ersten Stapelstruktur SST1, mit der Ausnahme, dass die Opferschicht SL anstelle der Gate-Elektrodenschichten EL1 und EL2 enthalten ist. Genauer gesagt wird die Opferschicht SL anstelle der Gate-Elektrodenschichten EL1 und EL2 in der zweiten Stapelstruktur SST2 verwendet. Wie in 3B gezeigt, können die Opferschicht SL und die erste und zweite Elektrodenkontaktstelle ELp1 und ELp2 der zweiten Stapelstruktur SST2 die erste gestufte Struktur STS1 auf der linken Seite des ersten Kontaktstellenspalts PG1 im Erweiterungsbereich EA und die zweite gestuften Struktur STS2 auf der rechten Seite des ersten Kontaktstellenspalts PG1 im Erweiterungsbereich EA aufweisen.
  • In der ersten gestuften Struktur STS1 können die Längen der ersten und zweiten Gate-Elektrodenschichten EL1 und EL2 in der Reihenfolge erste Schicht, zweite-dritte Schichten, vierte-fünfte Schichten, sechste-siebente Schichten und achte-neunte Schichten in der ersten Richtung (x-Richtung) abnehmen. Die erste Schicht und die oberen Schichten von Paaren aus zwei Schichten, d. h. dritte Schicht, fünfte Schicht, siebte Schicht und neunte Schicht, können der ersten Gate-Elektrodenschicht EL1 entsprechen, und die unteren Schichten von Paaren aus zwei Schichten, d. h. zweite Schicht, vierte Schicht, sechste Schicht und achte Schicht, können der zweiten Gate-Elektrodenschicht EL2 entsprechen. Darüber hinaus kann die erste Gate-Elektrodenschicht EL1, die der oberen Schicht entspricht, die erste Elektrodenkontaktstelle ELp1 im Erweiterungsbereich EA bilden. In diesem Fall können durch'-' verbundene Abschnitte bedeuten, dass die erste und zweite Gate-Elektrodenschicht EL1 und EL2 in der ersten Richtung (x-Richtung) die gleiche Länge aufweisen. Zum Beispiel kann die „zweite-dritte Schicht“ bedeuten, dass die erste und zweite Gate-Elektrodenschicht EL1 und EL2 der zweiten und dritten Schicht in der ersten Richtung (x-Richtung) die gleiche Länge aufweisen.
  • In der zweiten gestuften Struktur STS2 können die Längen der ersten und zweiten Gate-Elektrodenschichten EL1 und EL2 in der Reihenfolge der Schichten der erstenzweiten Schichten, der dritten-vierten Schichten, der fünften-sechsten Schichten und der siebten-achten Schichten in der ersten Richtung (x-Richtung) abnehmen. Obere Schichten unter den Paaren von zwei Schichten, mit anderen Worten die zweite, die vierte, die sechste und die achte Schicht, können der zweiten Gate-Elektrodenschicht EL2 entsprechen, und untere Schichten unter den Paaren von zwei Schichten, mit anderen Worten die erste, die dritte, die fünfte und die siebte Schicht, können der ersten Gate-Elektrodenschicht EL1 entsprechen. Darüber hinaus kann die zweite Gate-Elektrodenschicht EL2, die den oberen Schichten entspricht, die zweite Elektrodenkontaktstelle ELp2 im Erweiterungsbereich EA bilden.
  • Wenn sich ein Block des Zellenarraybereichs CAA zwischen zwei benachbarten Teilungsbereichen DA befindet, können alle ersten und zweiten Gate-Elektrodenschichten EL1 und EL2 in dem Block über die ersten und zweiten gestuften Strukturen STS1 und STS2 und die ersten und zweiten Elektrodenkontaktstellen ELp1 und Elp2 mit dem vertikalen Kontakt VC verbunden werden. Darüber hinaus können im Erweiterungsbereich EA durch Teilung der ersten und zweiten Elektrodenkontaktstellen ELp1 und Elp2 in der zweiten Richtung (y-Richtung) in Bezug auf den ersten Kontaktstellenspalt PG1 unter Verwendung der ersten und zweiten gestuften Struktur STS1 und STS2 die vertikalen Kontakte VC in der ersten Richtung (x-Richtung) in zwei Reihen angeordnet werden. Dementsprechend kann ein Prozessabstand ausreichend gesichert werden, indem ein Anordnungsabstand der vertikalen Kontakte VC in der ersten Richtung (x-Richtung) weiter verbreitert wird.
  • In 3B, wie durch einen Abschnitt entlang der Linie IV-IV' veranschaulicht, kann die erste Elektrodenkontaktstelle ELp1 die neunte Schicht auf der linken Seite des ersten Kontaktstellenspalts PG1 der ersten und zweiten Elektrodenkontaktstellen ELp1 und ELp2 sein, die dem Zellenarraybereich CAA am nächsten liegt. Darüber hinaus können die erste und zweite Gate-Elektrodenschicht EL1 und EL2 der ersten bis achten Schicht unter der ersten Elektrodenkontaktstelle ELp1 liegen. Da jedoch die erste und zweite Gate-Elektrodenschicht EL1 und EL2 der ersten bis achten Schicht zusammen mit der ersten Elektrodenkontaktstelle ELp1 um zwei Schichten abgesenkt sind, können sich die erste und zweite Gate-Elektrodenschicht EL1 und EL2 in der ersten Richtung (x-Richtung) weiter vom Zellenarraybereich CAA entfernen. Mit anderen Worten, die zweite Gate-Elektrodenschicht EL2 der achten Schicht kann in der ersten Richtung (x-Richtung) die gleiche Länge wie die erste Elektrodenkontaktstelle ELp1 der neunten Schicht aufweisen und sich in der ersten Richtung (x-Richtung) am kürzesten von der ersten bis zur neunten Schicht erstrecken, jede von der ersten und zweiten Gate-Elektrodenschicht EL1 und EL2 der sechsten und siebten Schicht, die erste und zweite Gate-Elektrodenschicht EL1 und EL2 der vierten und fünften Schicht, und die erste und zweite Gate-Elektrodenschicht EL1 und EL2 der zweiten und dritten Schicht können in der ersten Richtung (x-Richtung) die gleiche Länge aufweisen, und die erste und zweite Gate-Elektrodenschicht EL1 und EL2 können sich länger im Zellenarraybereich CAA erstrecken, wenn die Anzahl der Schichten reduziert wird, und die erste Gate-Elektrodenschicht EL1 der ersten Schicht kann sich am weitesten von der ersten bis neunten Schicht erstrecken.
  • Darüber hinaus kann von der ersten und zweiten Elektrodenkontaktstelle ELp1 und ELp2, die dem Zellenarraybereich CAA am nächsten liegen, die zweite Elektrodenkontaktstelle ELp2 die achte Schicht auf der rechten Seite des ersten Kontaktstellenspalts PG1 sein, und die erste und zweite Gate-Elektrodenschicht EL1 und EL2 der ersten bis siebten Schicht können sich unter der zweiten Elektrodenkontaktstelle ELp2 befinden. Da außerdem die erste und zweite Gate-Elektrodenschicht EL1 und EL2 der ersten bis siebten Schicht zusammen mit der zweiten Elektrodenkontaktstelle ELp2 um zwei Schichten abgesenkt sind, können sich die erste und zweite Gate-Elektrodenschicht EL1 und EL2 in der ersten Richtung (x-Richtung) weiter von dem Zellenarraybereich CAA erstrecken. Mit anderen Worten, die erste Gate-Elektrodenschicht EL1 der siebten Schicht kann in der ersten Richtung (x-Richtung) die gleiche Länge aufweisen wie die zweite Elektrodenkontaktstelle ELp2 der achten Schicht und kann sich in der ersten Richtung (x-Richtung) am kürzesten von der ersten bis zur achten Schicht, der ersten und zweiten Gate-Elektrodenschicht EL1 und EL2 der fünften und sechsten Schicht erstrecken, die erste und zweite Gate-Elektrodenschicht EL1 und EL2 der dritten und vierten Schicht, und die erste und zweite Gate-Elektrodenschicht EL1 und EL2 der ersten und zweiten Schicht können in der ersten Richtung (x-Richtung) die gleiche Länge aufweisen und sich im Zellenarraybereich CAA länger erstrecken, wenn die Anzahl der Schichten verringert wird.
  • In 3B können die erste Elektrodenkontaktstelle ELp1 und die zweite Elektrodenkontaktstelle ELp2 in einem Abschnitt entlang der Linie V-V' um zwei Schichten niedriger sein als die erste Elektrodenkontaktstelle ELp1 und die zweite Elektrodenkontaktstelle ELp2 in einem Abschnitt entlang der Linie IV-IV'. Mit anderen Worten, von den ersten und zweiten Elektrodenkontaktstellen ELp1 und ELp2, die am zweitnächsten an dem Zellenarraybereich CAA liegen, kann die erste Elektrodenkontaktstelle ELp1 die siebte Schicht auf der linken Seite des ersten Kontaktstellenspalts PG1 sein, und die erste und zweite Gate-Elektrodenschicht EL1 und EL2 der ersten bis sechsten Schicht können unter der ersten Elektrodenkontaktstelle ELp1 liegen. Zusätzlich kann die zweite Elektrodenkontaktstelle ELp2 die sechste Schicht auf der rechten Seite der ersten Kontaktstellenspalt PG1 sein, und die erste und zweite Gate-Elektrodenschicht EL1 und EL2 der ersten bis fünften Schicht können sich unter der zweiten Elektrodenkontaktstelle ELp2 befinden.
  • Die erste und zweite Elektrodenkontaktstellen ELp1 und ELp2 können mit dem zweiten Kontaktstellenspalt PG2 von den seitlichen Endabschnitten (ELel und ELe2) der gestuften Struktur in Richtung des Zellenarraybereichs CAA in der ersten Richtung (x-Richtung) voneinander entfernt sein. Zum Beispiel kann in 3A die erste Elektrodenkontaktstelle ELp1 mit der zweiten Kontaktstellenspalt PG2 von einem ersten Seitenendabschnitt ELel der linksseitigen gestuften Struktur entfernt sein.
  • Die erste und zweite Elektrodenkontaktstelle ELp1 und ELp2 können auf der Grundlage des Isolationsschichtdamms ID in den ersten Kontaktstellenbereich PA1 und den zweiten Kontaktstellenbereich PA2 unterteilt werden. Wie in 3B veranschaulicht, kann die erste Kontaktstellenbereich PA1 in der dritten Richtung (z-Richtung) dicker sein als der zweite Kontaktstellenbereich PA2. Ein unterer Abschnitt des ersten Kontaktstellenbereichs PA1 kann mit der Seitenfläche des Isolationsschichtdamms ID in Kontakt sein, und ein oberer Abschnitt des ersten Kontaktstellenbereichs PA1 kann mit dem zweiten Kontaktstellenbereich PA2 auf der Oberseite des Isolationsschichtdamms ID verbunden sein. Zum Beispiel können der erste und zweite Kontaktstellenbereich PA1 und PA2 durch die erste Elektrodenkontaktstelle ELp1 verbunden werden. Darüber hinaus kann, wie in einem Abschnitt entlang der Linie III-III' in 3A veranschaulicht, der untere Abschnitt des ersten Kontaktstellenbereichs PA1 der ersten Elektrodenkontaktstellen ELp1 mit der ersten Gate-Elektrodenschicht EL1 verbunden werden. Zusätzlich kann der untere Abschnitt des ersten Kontaktstellenbereichs PA1 der zweiten Elektrodenkontaktstelle ELp2 mit der zweiten Gate-Elektrodenschicht EL2 verbunden werden.
  • Die zweite Gate-Elektrodenschicht EL2 kann unter der ersten Elektrodenkontaktstelle ELp1 mit der dazwischen liegenden Zwischenschicht-Isolationsschicht ILD angeordnet werden, aber die zweite Gate-Elektrodenschicht EL2 kann möglicherweise nicht mit der ersten Elektrodenkontaktstelle ELp1 verbunden sein. Darüber hinaus kann die erste Gate-Elektrodenschicht EL1 unter der zweiten Elektrodenkontaktstelle ELp2 mit der dazwischenliegenden Zwischenschicht-Isolationsschicht ILD angeordnet werden, aber die erste Gate-Elektrodenschicht EL1 kann möglicherweise nicht mit der zweiten Elektrodenkontaktstelle ELp2 verbunden sein.
  • In der nichtflüchtigen Speichervorrichtung 100 vom vertikalen Typ der vorliegenden Ausführungsform können die ersten und zweiten Elektrodenkontaktstellen ELp 1 und ELp2, die angehoben sind und eine gestufte Struktur aufweisen, in der ersten Richtung (x-Richtung) im Erweiterungsbereich EA gebildet werden. Zusätzlich können in der zweiten Richtung (y-Richtung) senkrecht zur ersten Richtung (x-Richtung) zwei Isolationsschichtdämme ID im Abstand voneinander in der zweiten Richtung (y-Richtung) senkrecht zur ersten Richtung (x-Richtung) gebildet werden. Da außerdem die erste und zweite Gate-Elektrodenschicht EL1 und EL2 unter der ersten und zweiten Elektrodenkontaktstelle ELp1 und ELp2 zwischen den beiden Isolationsschichtdämmen ID nicht ersetzt werden, kann die zweite Stapelstruktur SST2, in der abwechselnd die Opferschicht SL und die Zwischenschicht-Isolationsschicht ILD gebildet werden, in ihrem derzeitigen Zustand beibehalten werden. Dementsprechend kann in der nichtflüchtigen Speichervorrichtung 100 vom vertikalen Typ der vorliegenden Ausführungsform in einem Prozess des Bildens des vertikalen Kontakts VC im Erweiterungsbereich EA, obwohl der vertikale Kontakt VC durch Durchdringen der ersten und zweiten Elektrodenkontaktstelle ELp1 und ELp2 gebildet wird, der Brückendefekt, in dem die vertikalen Kontakte VC mit der ersten und zweiten Gate-Elektrodenschicht EL1 und EL2 unter der ersten und zweiten Elektrodenkontaktstelle ELp1 und ELp2 verbunden werden, nicht auftreten, und als Ergebnis kann eine nichtflüchtige Speichervorrichtung vom vertikalen Typ mit verbesserter Zuverlässigkeit implementiert werden.
  • Es sei darauf verwiesen, dass in einer herkömmlichen nichtflüchtigen Speichervorrichtung vom vertikalen Typ sich bei einem Gate-Elektrodenschicht-Ersatzprozess eine Pullback-(P/B)-Ätzdispersion eines Ätzmittels entsprechend der Dispersion erhöhen kann, die mit dem Bilden einer angehobenen Elektrodenkontaktstelle zusammenhängt. In diesem Fall kann ein Verbindungsrand zwischen einer Kontaktstelle und einem vertikalen Kontakt verringert werden. Darüber hinaus kann beim Bilden des vertikalen Kontakts in einem Elektrodenkontaktstelle-Abschnitt mit dem minimalen Rand ein Brückendefekt auftreten, bei dem der vertikale Kontakt mit einer unteren Gate-Elektrodenschicht verbunden wird, indem er den Elektrodenkontaktstelle-Abschnitt durchdringt.
  • Bei der nichtflüchtigen Speichervorrichtung 100 vom vertikalen Typ der vorliegenden Ausführungsform wird jedoch der Isolationsschichtdamm ID im Erweiterungsbereich EA vor dem Gate-Elektrodenschicht-Ersatzprozess gebildet, und die Formstruktur wird beim Ersetzen der Gate-Elektrodenschicht zwischen den Isolationsschichtdämmen ID beibehalten. In diesem Fall kann die P/B-Ätzung der Ätzlösung für die Gate-Elektrodenschicht des unteren Abschnitts durch den Isolationsschichtdamm ID begrenzt werden, während die P/B-Ätzung der Ätzlösung für die Elektrodenkontaktstelle des oberen Abschnitts unabhängig von der Dispersion aufgrund des Bildens der angehobenen Elektrodenkontaktstelle erhöht wird. Dementsprechend kann die nichtflüchtige Speichervorrichtung 100 vom vertikalen Typ der vorliegenden Ausführungsform den Verbindungsrand verbessern und den Brückendefekt beseitigen.
  • 4 ist eine Draufsicht auf eine nichtflüchtige Speichervorrichtung 100a vom vertikalen Typ nach einer beispielhaften Ausführungsform des erfinderischen Konzepts und kann der Draufsicht von 2 entsprechen. Die Beschreibungen, die bereits unter Bezugnahme auf 1 bis 3B gegeben wurden, werden kurz gegeben oder weggelassen.
  • Unter Bezugnahme auf 4 kann sich die vertikale nichtflüchtige Speichereinheit 100a der Ausführungsform von der vertikalen nichtflüchtigen Speichereinheit 100 aus 2 dadurch unterscheiden, dass im Erweiterungsbereich EA eine Dummy-Kanalstruktur DCS angeordnet ist. In der nichtflüchtigen Speichervorrichtung 100a vom vertikalen Typ der vorliegenden Ausführungsform kann sich die Dummy-Kanalstruktur DCS in einem Abschnitt befinden, in dem die erste Stapelstruktur SST1 im Erweiterungsbereich EA gebildet wird. In dem Erweiterungsbereich EA kann die erste Stapelstruktur SST1 zwischen dem Isolationsschichtdamm ID und dem Teilungsbereich DA und in dem Abschnitt des Erweiterungsbereichs EA, der an den Zellenarraybereich CAA angrenzt, gebildet werden.
  • Die Dummy-Kanalstruktur DCS kann gebildet werden, um zu verhindern, dass die Zwischenschicht-Isolationsschicht ILD beim Ersatzprozess der Gate-Elektrodenschichten kollabiert (siehe EL1 und EL2 in 3A). Dementsprechend kann die Dummy-Kanalstruktur DCS in einem Bereich gebildet werden, in dem die erste Stapelstruktur SST1 beim Austausch der Gate-Elektrodenschichten (EL1 und EL2) gebildet wird. Da andererseits beim Ersetzen der Gate-Elektrodenschichten (EL1 und EL2) die zweite Stapelstruktur SST2 so beibehalten wird, wie sie sich zwischen den beiden in der zweiten Richtung (y-Richtung) nebeneinander liegenden Isolationsschichtdämmen ID befindet, kann möglicherweise die Dummy-Kanalstruktur DCS nicht in der zweiten Stapelstruktur SST2 angeordnet werden.
  • Die Dummy-Kanalstruktur DCS kann eine Struktur aufweisen, die im Wesentlichen mit der Struktur der vertikalen Kanalstruktur (siehe VCS in 2) übereinstimmt. Zum Beispiel können in der dritten Richtung (z-Richtung) die Bodenflächen der vertikalen Kanalstruktur VCS und der Dummy-Kanalstruktur DCS im Wesentlichen auf der gleichen Höhe liegen (siehe VCS in 2). Darüber hinaus können die vertikale Kanalstruktur VCS und die Dummy-Kanalstruktur DCS in der dritten Richtung (z-Richtung) im Wesentlichen die gleiche Länge aufweisen. Dies kann daran liegen, dass die vertikale Kanalstruktur VCS und die Dummy-Kanalstruktur DCS gleichzeitig im selben Prozess gebildet werden.
  • Da die Dummy-Kanalstruktur DCS im Erweiterungsbereich EA gebildet wird, kann die Dummy-Kanalstruktur DCS im Gegensatz zur vertikalen Kanalstruktur VCS, die die gesamte erste Stapelstruktur SST1 durchdringt, eine Struktur aufweisen, die die planarisierte Isolationsschicht 150 (siehe 3A) und die erste Stapelstruktur SST1 unter der planarisierten Isolationsschicht 150 durchdringt. Beispielsweise kann die Dummy-Kanalstruktur DCS durch die gestufte Struktur der ersten Stapelstruktur SST1 dringen, und wenn sich die Dummy-Kanalstruktur DCS weiter von dem Zellenarraybereich CAA entfernt, kann die Anzahl der Gate-Elektrodenschichten (EL1 und EL2), durch die die Dummy-Kanalstruktur DCS dringt, verringert werden.
  • Eine interne Struktur der Dummy-Kanalstruktur DCS kann im Wesentlichen die gleiche sein wie die vertikale Kanalstruktur VCS. Dementsprechend kann die Dummy-Kanalstruktur DCS das untere Halbleitermuster (siehe LSP in 2), das obere Halbleitermuster (siehe USP in 2), das Datenspeichermuster (siehe VP in 2) und das vergrabene Isolationsmuster (siehe VI in 2) enthalten. In einigen beispielhaften Ausführungsformen des erfinderischen Konzepts kann in der Dummy-Kanalstruktur DCS das obere Halbleitermuster USP entfernt und das vergrabene Isolationsmuster VI direkt auf dem Datenspeichermuster VP angeordnet werden.
  • 5 ist eine Draufsicht auf eine nichtflüchtige Speichervorrichtung 100b vom vertikalen Typ nach einer beispielhaften Ausführungsform des erfinderischen Konzepts, 6A veranschaulicht Querschnittsansichten entlang der Linien I-I', VI-VI' und VII-VII' der nichtflüchtigen Speichervorrichtung 100b vom vertikalen Typ aus 5, und 6B veranschaulicht eine Querschnittsansicht entlang der Linien VIII-VIII' der nichtflüchtigen Speichervorrichtung 100b vom vertikalen Typ aus 5. Beschreibungen, die bereits mit Bezug auf 1 bis 4 erfolgt sind, werden kurz angegeben oder weggelassen.
  • Unter Bezugnahme auf 5 bis 6B kann sich die nichtflüchtige Speichervorrichtung 100b vom vertikalen Typ der vorliegenden Ausführungsform von der nichtflüchtigen Speichervorrichtung 100 aus 2 in einer Struktur der Gate-Elektrodenschichten (EL) und der Elektrodenkontaktstelle ELp in einem Erweiterungsbereich EA1 unterscheiden. In der nichtflüchtigen Speichervorrichtung 100b des vertikalen Typs der vorliegenden Ausführungsform im Erweiterungsbereich EA1 können die Gate-Elektrodenschichten (EL) und die Elektrodenkontaktstelle ELp in einem Erweiterungsbereich EA1 eine gestufte Struktur aufweisen, die in der ersten Richtung (x-Richtung) um eine Schicht zu- oder abnimmt. Dementsprechend können die Gate-Elektrodenschichten (EL) im Zellenarraybereich CAA eines Blocks zwischen zwei benachbarten Teilungsbereichen DA über eine einzige gestufte Struktur des Erweiterungsbereichs EA1 mit der entsprechenden Elektrodenkontaktstelle ELp verbunden sein.
  • Zum Beispiel in 6A und 6B können die Gate-Elektrodenschichten (EL) der ersten bis neunten Schicht im Zellenarraybereich CAA angeordnet sein. Die Anzahl der Schichten der Gate-Elektrodenschichten (EL) ist dabei nicht begrenzt. Zum Beispiel können die Gate-Elektrodenschichten (EL) in acht Schichten oder weniger, oder zehn Schichten oder mehr gebildet werden. In der gestuften Struktur des Erweiterungsbereichs EA1 können die Längen der Gate-Elektrodenschichten (EL) in der ersten Richtung (x-Richtung) sequentiell um eine Schicht erhöht werden. Zusätzlich kann die Gate-Elektrodenschicht (EL) jeder Schicht die Elektrodenkontaktstelle ELp im Erweiterungsbereich EA1 bilden, und die vertikalen Kontakte VC können in einer Linie in der ersten Richtung (x-Richtung) angeordnet werden.
  • Wie in dem Abschnitt entlang der Linie VIII-VIII' in 6B veranschaulicht, kann die Elektrodenkontaktstelle ELp die achte Schicht in der Elektrodenkontaktstelle ELp sein, die dem Zellenarraybereich CAA am zweitnächsten liegt, und die Gate-Elektrodenschichten (EL) der ersten bis siebten Schicht können sich unter der Elektrodenkontaktstelle ELp befinden. Die Gate-Elektrodenschichten (EL1 und EL2) der ersten bis siebten Schicht können sich zusammen mit der Elektrodenkontaktstelle ELp in der ersten Richtung (x-Richtung) weiter von dem Zellenarraybereich CAA weg erstrecken, da sie um eine Schicht abgesenkt sind. Mit anderen Worten, die Elektrodenkontaktstelle ELp der achten Schicht erstreckt sich am kürzesten in der ersten Richtung (x-Richtung), und wenn die Anzahl der Schichten der Gate-Elektrodenschichten (EL) von der siebten Schicht zur ersten Schicht abgesenkt wird, kann sich die Gate-Elektrodenschicht (EL) weiter von dem Zellenarraybereich CAA weg erstrecken.
  • In der nichtflüchtigen Speichervorrichtung 100b vom vertikalen Typ der vorliegenden Ausführungsform können im Erweiterungsbereich EA1 zwischen zwei in der zweiten Richtung (y-Richtung) nebeneinander liegenden Teilungsbereichen DA zwei Isolationsschichtdämme ID gebildet werden, die sich in der ersten Richtung (x-Richtung) erstrecken und in einer zweiten Richtung (y-Richtung) voneinander beabstandet sind. Ähnlich wie bei der nichtflüchtigen Speichervorrichtung 100 vom vertikalen Typ aus 2 kann die zweite Stapelstruktur SST2 zwischen zwei Isolationsschichtdämmen ID angeordnet werden. Mit anderen Worten, die erste Stapelstruktur SST1, in der die Gate-Elektrodenschichten (EL) und die Zwischenschicht-Isolationsschicht ILD abwechselnd angeordnet sind, kann sich im Zellenarraybereich CAA und zwischen dem Isolationsschichtdamm ID und dem Teilungsbereich DA befinden. Außerdem kann sich die zweite Stapelstruktur SST2, in der die Opferschicht SL und die Zwischenschicht-Isolationsschicht ILD abwechselnd angeordnet sind, zwischen den beiden Isolationsschichtdämmen ID befinden.
  • Bei der nichtflüchtigen Speichervorrichtung 100b des vertikalen Typs der vorliegenden Ausführungsform kann die Elektrodenkontaktstelle ELp die angehobene Kontaktstellenstruktur aufweisen. Dementsprechend kann die Elektrodenkontaktstelle ELp auf der Grundlage des Isolationsschichtdamms ID in einen ersten Kontaktstellenbereich PA1 und einen zweiten Kontaktstellenbereich PA2 unterteilt werden. Zum Beispiel kann der zweite Kontaktstellenbereich PA2 zwischen einem Paar Isolationsschichtdämme ID angeordnet sein. Wie in 6B veranschaulicht, kann der erste Kontaktstellenbereich PA1 in der dritten Richtung (z-Richtung) dicker sein als der zweite Kontaktstellenbereich PA2. Ein unterer Abschnitt des ersten Kontaktstellenbereichs PA1 kann mit der Seitenfläche des Isolationsschichtdamms ID in Kontakt sein, und ein oberer Abschnitt des ersten Kontaktstellenbereichs PA1 kann mit dem zweiten Kontaktstellenbereich PA2 auf der Oberseite des Isolationsschichtdamms ID verbunden sein. Darüber hinaus kann, wie in dem Abschnitt entlang der Linie VII-VII' in 6A veranschaulicht, der untere Abschnitt des ersten Kontaktstellenbereichs PA1 der Elektrodenkontaktstelle ELp mit den Gate-Elektrodenschichten (EL) verbunden werden.
  • Darüber hinaus kann bei der nichtflüchtigen Speichervorrichtung 100b vom vertikalen Typ der vorliegenden Ausführungsform die Dummy-Kanalstruktur (siehe DCS in 4) im Erweiterungsbereich EA1 liegen. Zum Beispiel kann, wie in der nichtflüchtigen Speichereinrichtung 100a vom vertikalen Typ von 4 veranschaulicht, im Erweiterungsbereich EA1 die Dummy-Kanalstruktur DCS in dem Abschnitt angeordnet sein, in dem die erste Stapelstruktur SST1 gebildet wird, d. h. in einem Abschnitt zwischen dem Isolationsschichtdamm ID und dem Teilungsbereich DA und im Abschnitt des Erweiterungsbereichs EA1, der an den Zellenarraybereich CAA angrenzt.
  • 7 ist eine Querschnittsansicht, die eine nichtflüchtige Speichervorrichtung 100c vom vertikalen Typ nach einer Beispielausführungsform des erfinderischen Konzepts veranschaulicht. Beschreibungen, die bereits mit Bezug auf 1 bis 6B erfolgt sind, werden kurz angegeben oder weggelassen.
  • Unter Bezugnahme auf 7 kann die nichtflüchtige Speichervorrichtung 100c vom vertikalen Typ nach der vorliegenden Ausführungsform einen Zellenbereich CA und einen peripheren Schaltungsbereich PCA enthalten. Der Zellenbereich CA kann z.B. eine Struktur aufweisen, die im Wesentlichen die gleiche ist wie der Zellenbereich der nichtflüchtigen Speichervorrichtung 100 vom vertikalen Typ von 2. Dementsprechend kann in 7 ein Abschnitt, der dem Zellenbereich CA entspricht, im Wesentlichen derselbe sein wie die Abschnitte entlang der Linien I-I' und II-II' in 3A. Die Struktur der Zellfläche CA der nichtflüchtigen Speichervorrichtung 100c vom vertikalen Typ der vorliegenden Ausführungsform ist nicht auf die Struktur der Zellfläche der nichtflüchtigen Speichervorrichtung 100 vom vertikalen Typ der 2 beschränkt. Zum Beispiel kann die Struktur des Zellenbereichs CA der nichtflüchtigen Speichervorrichtung 100c vom vertikalen Typ der vorliegenden Ausführungsform die Strukturen der Zellenbereiche der nichtflüchtigen Speichervorrichtungen 100a und 100b vom vertikalen Typ der 4 und 5 übernehmen.
  • Bei der nichtflüchtigen Speichervorrichtung 100c vom vertikalen Typ der vorliegenden Ausführungsform kann sich der periphere Schaltungsbereich PCA unter dem Substrat 101 des Zellenbereichs CA befinden. Mit anderen Worten, der Zellenbereich CA kann auf dem peripheren Schaltungsbereich PCA gestapelt sein. Somit können sich in einer Draufsicht der periphere Schaltungsbereich PCA und der Zellenbereich CA überlappen. In den nichtflüchtigen Speichervorrichtungen 100, 100a und 100b vom vertikalen Typ der 2, 4 bzw. 5 kann der periphere Schaltungsbereich PCA in horizontaler Richtung um den Zellenbereich auf der Oberseite FS des Substrats 101 angeordnet sein.
  • Der periphere Schaltungsbereich PCA kann auf einem Basissubstrat 201 gebildet werden. Das Basissubstrat 201 kann dem Substrat 101 der nichtflüchtigen Speichervorrichtung 100 vom vertikalen Typ von 2 ähnlich sein. Das Basissubstrat 201 kann eine n-Well-Region NW, die mit n-Typ-Störstellen dotiert ist, und eine p-Well-Region PW, die mit p-Typ-Störstellen dotiert ist, enthalten. Aktive Regionen können in der n-Well-Region NW und der p-Well-Region PW durch eine Vorrichtungs-Isolationsschicht 215 definiert werden.
  • Im peripheren Schaltungsbereich PCA können ein Hochspannungs- und/oder ein Niederspannungstransistor und ein passives Element, wie etwa ein Widerstand oder ein Kondensator, angeordnet sein. Der periphere Schaltungsbereich PCA kann eine periphere Schaltungsgateelektrode PG, einen Source/Drain-Bereich S/D, einen peripheren Schaltungsstecker PCP, eine periphere Schaltungsverdrahtung ICL und eine untere vergrabene Isolationsschicht 220 enthalten. Die untere vergrabene Isolationsschicht 220 kann eine einzelne Schicht oder mehrere Schichten enthalten. Ein p-Typ Metalloxid-Halbleiter-Transistor (PMOS) kann in der n-Well-Region NW gebildet werden, und ein n-Typ Metalloxid-Halbleiter-Transistor (NMOS) kann in der p-Well-Region PW gebildet werden. Die Transistoren im peripheren Schaltungsbereich PCA werden z.B. mit PTR bezeichnet. Darüber hinaus kann im Erweiterungsbereich EA des Zellenbereichs CA eine Verdrahtungsstruktur zur elektrischen Verbindung des Zellenbereichs CA und des peripheren Schaltungsbereichs PCA vorgesehen werden. Die Verdrahtungsstruktur kann einen Verbindungskontaktstecker enthalten, der die planarisierte Isolationsschicht 150 und das Substrat 101 durchdringt und mit der peripheren Schaltungsverdrahtung ICL des peripheren Schaltungsbereichs PCA verbunden ist.
  • 8 bis 17B sind Querschnittsansichten, die ein Verfahren zur Herstellung der nichtflüchtigen Speichervorrichtung vom vertikalen Typ von 2 veranschaulichen. 11A, 12A, 13A, 15A und 17A können den Abschnitten I-I' und II-II' von 3A entsprechen, und 8, 9, 10, 11B, 12B, 13B, 14, 15B, 16 und 17B können 3B entsprechen. Die Beschreibungen werden mit Bezug auf die 1 bis 3B zusammen gegeben, und die bereits mit Bezug auf die 1 bis 3B gegebenen Beschreibungen werden kurz gegeben oder weggelassen. Zum Beispiel sind unter Bezugnahme auf die 8, 9, 10 und 14 die Zeichnungen, die den Abschnitten entlang der Linien I-I' und II-II' in 3A entsprechen, gleich den Zeichnungen, die 3B entsprechen, oder den Zeichnungen für vorangegangene Prozesse, und daher werden ihre Beschreibungen weggelassen.
  • Unter Bezugnahme auf 8 kann eine Formstruktur 210 auf dem Substrat 101 des Zellenarraybereichs CAA und des Erweiterungsbereichs EA gebildet werden. Die Formstruktur 210 kann die Opferschicht SL und die Zwischenschicht-Isolationsschicht ILD enthalten, die vertikal abwechselnd gestapelt sind. In der Formstruktur 210 kann die Opferschicht SL ein Material enthalten, das eine Ätzselektivität in Bezug auf die Zwischenschicht-Isolationsschicht ILD aufweist. Zum Beispiel kann die Opferschicht SL Siliziumnitrid und die Zwischenschicht-Isolationsschicht ILD Siliziumoxid enthalten. Die Materialien der Opferschicht SL und der Zwischenschicht-Isolationsschicht ILD sind nicht darauf beschränkt. Die Opferschichten SL können im Wesentlichen die gleiche Dicke aufweisen, und die Zwischenschicht-Isolationsschichten ILD können in einigen Bereichen unterschiedlich dick sein.
  • Darüber hinaus kann im Falle der in 7 veranschaulichten nichtflüchtigen Speichervorrichtung 100c vom vertikalen Typ nach dem Bilden des peripheren Schaltungsbereichs PCA unter dem Substrat 101 die Formstruktur 210 auf dem Substrat 101 gebildet werden. Nach einer beispielhaften Ausführungsform des erfinderischen Konzepts kann nach dem Bilden des peripheren Schaltungsbereichs PCA und des Zellenbereichs CA auf voneinander verschiedenen Wafern die nichtflüchtige Speichervorrichtung 100c vom vertikalen Typ so hergestellt werden, dass ein zweiter Wafer auf einen ersten Wafer gestapelt und über eine Verdrahtungsstruktur miteinander verbunden wird.
  • Unter Bezugnahme auf 9 können nach dem Bilden der Formstruktur 210 im Erweiterungsbereich EA erste Gräben T1 gebildet werden, die sich in der ersten Richtung (x-Richtung) erstrecken und in der zweiten Richtung (y-Richtung) voneinander beabstandet sind. Wie in 2 oder 4 veranschaulicht, kann der erste Graben T1 zwischen zwei später zu bildenden Teilungsbereichen DA oder zwei zweiten Gräben (siehe T2 in 14) zur Teilung von Bereichen gebildet werden. Der erste Graben T1 kann gebildet werden, um die Formstruktur 210 zu durchdringen und den Oberseitenabschnitt des Substrats 101 freizulegen.
  • Unter Bezugnahme auf 10 kann der Isolationsschichtdamm ID durch Verfüllen der ersten Gräben T1 mit einem Dämmstoff gebildet werden. Der Isolationsschichtdamm ID kann ein Oxid, z.B. Siliziumoxid, enthalten. Das Material des Isolationsschichtdamms ID ist nicht darauf beschränkt. Da der Isolationsschichtdamm ID im ersten Graben T1 gebildet wird, können die Isolationsschichtdämme ID eine Struktur aufweisen, die sich im Erweiterungsbereich EA in der ersten Richtung (x-Richtung) erstreckt und sind in der zweiten Richtung (y-Richtung) voneinander beabstandet. Im Erweiterungsbereich EA kann die zweite Stapelstruktur SST2 in der zweiten Richtung (y-Richtung) zwischen zwei Isolationsschichtdämmen ID liegen.
  • Unter Bezugnahme auf 11A und 11B kann ein Trimmprozess an der Formstruktur 210 durchgeführt werden, um eine gestufte Struktur im Erweiterungsbereich EA zu bilden. Obwohl der Trimmprozess in diesem Fall das Bilden eines Maskenmusters, das die Formstruktur 210 im Zellenarraybereich CAA und im Erweiterungsbereich EA bedeckt, sowie das Ätzen eines Teils der Formstruktur 210 und die Verringerung eines horizontalen Bereichs des Maskenmusters enthält, kann der Prozess des Ätzens eines Abschnitts der Formstruktur 210 und der Prozess der Verringerung des horizontalen Bereichs des Maskenmusters abwechselnd wiederholt werden. Nach Durchführung des Trimmprozesses kann die Formstruktur 210 im Erweiterungsbereich EA eine gestufte Struktur aufweisen. Beispielsweise kann die zweite Stapelstruktur SST2 im Erweiterungsbereich EA eine gestufte Struktur aufweisen.
  • In diesem Fall kann die gestufte Struktur im Erweiterungsbereich EA die erste gestufte Struktur STS1 und die zweite gestufte Struktur STS2 enthalten. Jeder von der ersten gestuften Struktur STS1 und der zweiten gestuften Struktur STS2 kann eine um zwei Schichten ansteigende oder abfallende gestufte Struktur aufweisen. Zusätzlich können die erste gestufte Struktur STS 1 und die zweite gestufte Struktur STS2 einen Unterschied von einer Schicht an derselben Position in der ersten Richtung (x-Richtung) aufweisen. Dementsprechend kann die Oberseite der ungeradzahligen Opferschicht SL in der ersten gestuften Struktur STS1 und die Oberseite der geradzahligen Opferschicht SL in der zweiten gestuften Struktur STS2 freiliegen. 11A veranschaulicht die erste gestufte Struktur STS1, und in 11B kann der linke Abschnitt der ersten gestuften Struktur STS1 und der rechte Abschnitt der zweiten gestuften Struktur STS2 entsprechen. Zum Beispiel kann die linke Hälfte der Struktur in 11B der ersten gestuften Struktur STS1 entsprechen, während die rechte Hälfte der Struktur in 11B der zweiten gestuften Struktur STS2 entsprechen kann.
  • Beim Trimmprozess kann der obere Abschnitt des Isolationsschichtdamms ID geätzt werden, und in der gestuften Struktur des Erweiterungsbereichs EA kann die Oberseite des Isolationsschichtdamms ID auf der gleichen Höhe liegen wie die Oberseite der freiliegenden Opferschicht SL. Zum Beispiel kann in der ersten gestuften Struktur STS1 die Oberseite des Isolationsschichtdamms ID koplanar mit den Oberseiten der ungeradzahligen Opferschichten SL sein, und in der zweiten gestuften Struktur STS2 kann die Oberseite des Isolationsschichtdamms ID koplanar mit den Oberseiten der geradzahligen Opferschichten SL sein.
  • Die gestufte Struktur des Erweiterungsbereichs EA ist nicht auf eine gestufte Struktur beschränkt, die um zwei Schichten zu- oder abnimmt. Zum Beispiel kann die gestufte Struktur des Erweiterungsbereichs EA eine gestufte Struktur aufweisen, die um eine Schicht zu- oder abnimmt. Wenn der Erweiterungsbereich in der gestuften Struktur gebildet wird, kann die nichtflüchtige Speichervorrichtung des vertikalen Typs 100b von 5 hergestellt werden.
  • Unter Bezugnahme auf 12A und 12B kann eine zusätzliche Opferschicht SLa auf der freiliegenden Opferschicht SL und der Isolationsschichtdamm ID in der gestuften Struktur im Erweiterungsbereich EA gebildet werden. Die zusätzliche Opferschicht SLa kann das gleiche Material wie die Opferschicht SL enthalten. Zum Beispiel kann die zusätzliche Opferschicht SLa Siliziumnitrid enthalten. Das Material der zusätzlichen Opferschicht SLa ist nicht darauf beschränkt. Auch wenn die zusätzliche Opferschicht SLa dasselbe Material wie die Opferschicht SL enthält, kann die zusätzliche Opferschicht SLa ferner durch einen geringfügigen Unterschied, wie z.B. die Veränderung des Komponentenverhältnisses, eine höhere Ätzrate als die Opferschicht SL für dieselbe Ätzlösung aufweisen. Beispielsweise kann bei einer Phosphorsäurelösung (HP) die zusätzliche Opferschicht SLa schneller geätzt werden als die Opferschicht SL. In einigen beispielhaften Ausführungsformen des erfinderischen Konzepts können die zusätzliche Opferschicht SLa und die Opferschicht SL jedoch im Wesentlichen dasselbe Material enthalten.
  • Der Prozess des Bildens der zusätzlichen Opferschicht SLa wird im Folgenden kurz beschrieben. Zunächst kann eine erste Materialschicht, die die Formstruktur 210 bedeckt, relativ dick auf der gesamten Oberfläche des Substrats 101 abgeschieden werden. Die erste Materialschicht kann eine Materialschicht für die zusätzliche Opferschicht SLa sein. Als nächstes kann die erste Materialschicht durch Nassätzen verdünnt werden. In diesem Fall können alle ersten Materialschichten auf Seitenabschnitten der gestuften Struktur im Erweiterungsbereich EA entfernt werden. Anschließend kann ein Fotolack (PR)-Muster gebildet werden, das den Erweiterungsbereich EA bedeckt, und die erste Materialschicht auf dem Zellenarraybereich CAA kann unter Verwendung des PR-Musters entfernt werden. Anschließend kann durch Entfernen des PR-Musters die zusätzliche Opferschicht SLa auf der Opferschicht SL und des Isolationsschichtdamms ID gebildet werden, die in der gestuften Struktur des Erweiterungsbereichs EA belichtet werden.
  • Wie in 12A veranschaulicht, kann, da die zusätzliche Opferschicht SLa nicht am Seitenende ELe der gestuften Struktur des Erweiterungsbereichs EA gebildet wird, ein zweiter Spalt G2 zwischen dem Seitenende ELe und der zusätzlichen Opferschicht SLa der gestuften Struktur gebildet werden. Die Opferschicht SL unter der zusätzlichen Opferschicht SLa kann durch den zweiten Spalt G2 freigelegt werden. Zum Beispiel kann mehr als eine Opferschicht SL unter der zusätzlichen Opferschicht SLa durch den zweiten Spalt G2 freigelegt werden.
  • Wie vorstehend beschrieben, können die erste gestufte Struktur STS1 und die zweite gestufte Struktur STS2 einen Unterschied von einer Schicht an der gleichen Position in der ersten Richtung (x-Richtung) aufweisen. Zum Beispiel kann in 11B im Falle der linken Seite, die der ersten gestuften Struktur STS1 entspricht, die Opferschicht SL auf der neunten Schicht freigelegt sein, und im Falle der rechten Seite, die der zweiten gestuften Struktur STS2 entspricht, die Opferschicht SL auf der achten Schicht freigelegt sein. Wie vorstehend beschrieben, kann, da die erste gestufte Struktur STS1 und die zweite gestufte Struktur STS2 unterschiedliche Schichten an derselben Position in der ersten Richtung (x-Richtung) bilden, ein erster Spalt G1 zwischen der Seitenfläche der ersten gestuften Struktur STS1 und der zusätzlichen Opferschicht SLa gebildet werden. Die Opferschicht SL unter der zusätzlichen Opferschicht SLa kann durch den ersten Spalt G1 freigelegt werden.
  • Der erste Spalt G1 kann sich auf jeder Schicht der gestuften Struktur in der ersten Richtung (x-Richtung) erstrecken. Der erste Spalt G1 kann im Wesentlichen der gleiche sein wie der vorstehend erwähnte erste Kontaktstellenspalt (PG1 in 2). Die zusätzliche Opferschicht SLa kann durch den ersten Spalt G1 in eine erste zusätzliche Opferschicht SLa1 und eine zweite zusätzliche Opferschicht SLa2 unterteilt werden, und danach können die erste zusätzliche Opferschicht SLa1 und die zweite zusätzliche Opferschicht SLa2 durch Abschnitte der ersten Elektrodenkontaktstelle ELp1 bzw. der zweiten Elektrodenkontaktstelle ELp2 ersetzt werden.
  • Unter Bezugnahme auf 13A und 13B kann eine zweite Materialschicht, die die Formstruktur 210 bedeckt, auf der gesamten Oberfläche des Substrats 101 abgeschieden werden, und die planarisierte Isolationsschicht 150 kann durch Planarisieren der zweiten Materialschicht gebildet werden. Die zweite Materialschicht kann die Formstruktur 210 im Bereich des Zellenarrays CAA und die Formstruktur 210 der gestuften Struktur und die zusätzliche Opferschicht SLa im Erweiterungsbereich EA bedecken. Die zweite Materialschicht kann ein Isolationsmaterial, z.B. ein Oxid, enthalten. Das Material der zweiten Materialschicht ist nicht darauf beschränkt.
  • Als nächstes können vertikale Löcher, die die Formstruktur 210 durchdringen, im Zellenarraybereich CAA gebildet werden. Als nächstes wird das untere Halbleitermuster LSP gebildet, das die unteren Abschnitte der vertikalen Löcher füllt. Das untere Halbleitermuster LSP kann durch selektives epitaktisches Wachstum (SEG) unter Verwendung des durch das vertikale Loch freigelegten Substrats 101 als Keimschicht gebildet werden. Anschließend kann im Zellenarraybereich CAA die vertikale Kanalstruktur VCS gebildet werden, indem das Datenspeichermuster VP, das obere Halbleitermuster USP und das vergrabene Isolationsmuster VI im vertikalen Loch gebildet werden. Danach können die Bitleitungs-Kontaktstellen BP auf den oberen Halbleitermustern USP der vertikalen Kanalstruktur VCS gebildet werden.
  • Im Falle der nichtflüchtigen Speichervorrichtung 100a vom vertikalen Typ aus 4, der die Dummy-Kanalstruktur DCS im Erweiterungsbereich EA enthält, kann die Dummy-Kanalstruktur DCS im Erweiterungsbereich EA im Prozess des Bildens der vertikalen Kanalstruktur VCS gebildet werden. Zum Beispiel kann ein vertikales Loch, das die planarisierte Isolationsschicht 150 und die Formstruktur 210 durchdringt, im Erweiterungsbereich EA gebildet werden. Wenn sich das vertikale Loch weiter vom Zellenarraybereich CAA entfernt, kann die Anzahl der Opferschichten SL, die von den vertikalen Löchern durchdrungen werden, abnehmen. Als nächstes kann durch Bilden des unteren Halbleitermusters LSP, des Datenspeichermusters VP, des oberen Halbleitermusters USP und des vergrabenen Isolationsmusters VI im vertikalen Loch die Dummy-Kanalstruktur DCS gebildet werden. In einigen beispielhaften Ausführungsformen des erfinderischen Konzepts kann in der Dummy-Kanalstruktur DCS das obere Halbleitermuster USP entfernt und das vergrabene Isolationsmuster VI direkt auf dem Datenspeichermuster VP gebildet werden.
  • Unter Bezugnahme auf 14 kann die erste obere Zwischenschicht-Isolationsschicht 160, die die Oberseite der vertikalen Kanalstruktur VCS bedeckt, und die planarisierte Isolationsschicht 150 auf der gesamten Oberfläche des Substrats 101 gebildet werden. Anschließend kann durch Ätzen der ersten oberen Zwischenschicht-Isolationsschicht 160, der planarisierten Isolationsschicht 150 und der Formstruktur 210 der zweite Graben T2 gebildet werden, der das Substrat 101 freilegt. Eine Vielzahl von zweiten Gräben T2 kann eine Linienform aufweisen, die sich in der ersten Richtung (x-Richtung) erstreckt, und sie können in der zweiten Richtung (y-Richtung) voneinander beabstandet sein. Der zweite Graben T2 kann von der vertikalen Kanalstruktur VCS beabstandet sein und die Seitenwände der Opferschicht SL und der Zwischenschicht-Isolationsschicht ILD der Formstruktur 210 freilegen. Darüber hinaus kann der zweite Graben T2 Seitenwände der zusätzlichen Opferschicht SLa freilegen, die auf dem oberen Abschnitt der gestuften Struktur im Erweiterungsbereich EA angeordnet ist. Der Zellenarraybereich CAA und der Erweiterungsbereich EA können über den zweiten Graben T2 in Blockeinheiten getrennt werden. Wenn jedoch der zweite Graben T2 gebildet wird, kann mindestens ein zusätzlicher zweiter Graben T2, der sich in der ersten Richtung (x-Richtung) erstreckt, in dem Zellenarraybereich CAA gebildet werden. In dem zusätzlichen zweiten Graben T2 kann später ein zusätzlicher Teilungsbereich (siehe DAa in 2) gebildet werden.
  • Nach dem Bilden des zweiten Grabens T2 kann der gemeinsame Source-Bereich CSA durch Dotierung von Störstellen auf dem oberen Bereich des freiliegenden Substrats 101 gebildet werden.
  • Unter Bezugnahme auf 15A und 15B können die Opferschicht SL und die zusätzliche Opferschicht SLa, die über den zweiten Graben T2 freigelegt werden, entfernt werden. Die Opferschicht SL und die zusätzliche Opferschicht SLa können durch isotropes Ätzen unter Verwendung einer Ätzlösung entfernt werden, die eine Ätzselektivität in Bezug auf die Zwischenschicht-Isolationsschicht ILD, die vertikale Kanalstruktur VCS und das Substrat 101 aufweist. Wenn z.B. die Opferschicht SL und die zusätzliche Opferschicht SLa Siliziumnitridschichten sind und die Zwischenschicht-Isolationsschicht ILD eine Siliziumoxidschicht ist, können die Opferschicht SL und die zusätzliche Opferschicht SLa durch isotropes Ätzen unter Verwendung einer Phosphorsäure enthaltenden Ätzlösung entfernt werden.
  • Indem ein Entfernungsprozess auf der Opferschicht SL und der zusätzlichen Opferschicht SLa durchgeführt wird, können die Opferschicht SL im Zellenarraybereich CAA, die Opferschicht SL zwischen dem zweiten Graben T2 und dem Isolationsschichtdamm ID im Erweiterungsbereich EA und die zusätzliche Schicht SLa im Erweiterungsbereich EA entfernt werden. Zusätzlich kann die Opferschicht SL unter der zusätzlichen Opferschicht SLa zwischen den in der zweiten Richtung (y-Richtung) nebeneinander liegenden Isolationsschichtdämmen ID beibehalten werden, ohne geätzt zu werden. Dementsprechend kann die zweite Stapelstruktur SST2 zwischen den Isolationsschichtdämmen ID beibehalten werden.
  • Darüber hinaus kann, wie vorstehend beschrieben, die zusätzliche Opferschicht SLa schneller geätzt werden als die Opferschicht SL. Dementsprechend kann in einigen beispielhaften Ausführungsformen des erfinderischen Konzepts die zusätzliche Opferschicht SLa zwischen den Isolationsschichtdämmen ID und einem Abschnitt der Opferschicht SL direkt unter der zusätzlichen Opferschicht SLa geätzt und entfernt werden.
  • Unter Bezugnahme auf 16 können Abschnitte, in denen die Opferschicht SL und die zusätzliche Opferschicht SLa entfernt wurden, nach dem Entfernen der Opferschicht SL und der zusätzlichen Opferschicht SLa mit einer ersten leitfähigen Schicht aufgefüllt werden. Die erste leitende Schicht kann eine Sperrschicht und eine Metallschicht enthalten. Die Sperrschicht kann z.B. TiN, TaN oder WN und die Metallschicht kann z.B. W enthalten.
  • Danach kann die erste leitende Schicht an der Innenwand des zweiten Grabens T2 durch eine anisotrope Ätzung entfernt werden. Nach dem anisotropen Ätzen kann die erste leitende Schicht, die zwischen den Zwischenschicht-Isolationsschichten ILD verbleibt, die erste und zweite Gate-Elektrodenschicht EL1 und EL2 bilden. Darüber hinaus kann die erste leitende Schicht, die im Erweiterungsbereich EA verbleibt, die Elektrodenkontaktstellen (ELpl und ELp2) bilden.
  • Der gesamte Prozess des Entfernens der Opferschicht SL und des Ersetzens der entfernten Abschnitte durch die erste und zweite Gate-Elektrodenschicht EL1 und EL2 kann als Gate-Elektrodenschicht-Ersatzprozess bezeichnet werden. Bei dem Verfahren zur Herstellung der nichtflüchtigen Speichervorrichtung vom vertikalen Typ nach einer beispielhaften Ausführungsform des erfinderischen Konzepts durch Bilden der ersten und zweiten Gate-Elektrodenschicht EL1 und EL2 unter Verwendung des Gate-Elektrodenschicht-Ersatzprozesses kann die erste Stapelstruktur SST1 im Zellenarraybereich CAA und Abschnitten des Erweiterungsbereichs EA gebildet werden. Außerdem können beim Bilden der ersten und zweiten Gate-Elektrodenschicht EL1 und EL2 die Elektrodenkontaktstellen (ELp1 und ELp2) auf der gestuften Struktur im Erweiterungsbereich EA gebildet werden. Die Elektrodenkontaktstellen (ELp1 und ELp2) können gebildet werden, indem Teile der Opferschicht SL und der zusätzlichen Opferschicht SLa durch die erste leitende Schicht ersetzt werden, und die erste Stapelstruktur SST1 und die zweite Stapelstruktur SST2 können gemeinsam unter den Elektrodenkontaktstellen (ELpl und ELp2) angeordnet werden. Mit anderen Worten, die Elektrodenkontaktstellen (ELP1 und ELp2) können den ersten Kontaktstellenbereich PA1 auf der ersten Stapelstruktur SST1 und den zweiten Kontaktstellenbereich PA2 auf der zweiten Stapelstruktur SST2 enthalten.
  • Als nächstes können der isolierende Abstandshalter IS und der gemeinsame Source-Stecker CSP im zweiten Graben T2 gebildet werden. Der gemeinsame Source-Stecker CSP kann mit dem gemeinsamen Source-Bereich CSA verbunden werden. In einigen beispielhaften Ausführungsformen des erfinderischen Konzepts kann der gemeinsame Source-Bereich CSA nach dem Ersatzprozess der ersten und zweiten Gate-Elektrodenschicht EL1 und EL2 gebildet werden.
  • Als nächstes kann die zweite obere Zwischenschicht-Isolationsschicht 170 auf der ersten oberen Zwischenschicht-Isolationsschicht 160 gebildet werden.
  • Unter Bezugnahme auf 17A und 17B kann im Erweiterungsbereich EA ein erstes Loch H1 gebildet werden, das die erste und zweite obere Zwischenschicht-Isolationsschicht 160 und 170 sowie die planarisierte Isolationsschicht 150 durchdringt. Nachdem ein Ätzmaskenmuster auf der zweiten oberen Zwischenschicht-Isolationsschicht 170 gebildet wurde, kann das erste Loch H1 durch anisotropes Ätzen der ersten und zweiten oberen Zwischenschicht-Isolationsschicht 160 und 170 und der planarisierten Isolationsschicht 150 gebildet werden.
  • Als nächstes kann durch Vergraben des ersten Lochs H1 mit der zweiten leitenden Schicht der vertikale Kontakt VC gebildet werden, der mit jeder der Elektrodenkontaktstellen (ELpl und ELp2) verbunden ist. Anschließend können die Bitleitungs-Kontaktstecker BCP, die Teil-Bitleitungen SBL, die Bitleitungen BL und die vorstehend beschriebenen Verbindungsleitungen CL gebildet werden.
  • Während das erfinderische Konzept insbesondere unter Bezugnahme auf beispielhafte Ausführungsformen davon gezeigt und beschrieben wurde, wird davon ausgegangen, dass verschiedene Änderungen in Form und Einzelheiten daran vorgenommen werden können, ohne vom Geist und Umfang des erfinderischen Konzepts, wie es in den folgenden Ansprüchen dargelegt wird, abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 1020190146171 [0001]

Claims (20)

  1. Nichtflüchtige Speichervorrichtung vom vertikalen Typ, wobei die nichtflüchtige Speichervorrichtung vom vertikalen Typ umfasst: ein Substrat, das einen Zellenarraybereich und einen Erweiterungsbereich enthält, wobei sich der Erweiterungsbereich in einer ersten Richtung von dem Zellenarraybereich aus erstreckt und vertikale Kontakte umfasst; eine vertikale Kanalstruktur, die sich in vertikaler Richtung von einer Oberseite des Substrats aus erstreckt; eine erste Stapelstruktur, die Gate-Elektrodenschichten und Zwischenschicht-Isolationsschichten umfasst, die abwechselnd entlang der Seitenwände der vertikalen Kanalstruktur gestapelt sind; eine Vielzahl von Teilungsbereichen, die sich in der ersten Richtung erstrecken und den Zellenarraybereich und den Erweiterungsbereich in einer zweiten, zur ersten Richtung senkrechten Richtung in Einheiten unterteilen; wobei in dem Erweiterungsbereich zwischen zwei der Teilungsbereiche, die in der zweiten Richtung nebeneinander liegen, zwei Isolationsschichtdämme angeordnet sind, wobei sich die beiden Isolationsschichtdämme in der ersten Richtung erstrecken; eine zweite Stapelstruktur, die Opferschichten und Zwischenschicht-Isolationsschichten, die abwechselnd auf dem Substrat zwischen den beiden Isolationsschichtdämmen gestapelt sind; und eine Elektrodenkontaktstelle, die mit einer ersten Gate-Elektrodenschicht der Gate-Elektrodenschichten im Erweiterungsbereich verbunden ist.
  2. Nichtflüchtige Speichervorrichtung vom vertikalen Typ nach Anspruch 1, wobei sich die erste Stapelstruktur von dem Zellenarraybereich bis zu einem Bereich zwischen einem der Teilungsbereiche und einem der Isolationsschichtdämme in dem Erweiterungsbereich erstreckt, die Elektrodenkontaktstelle einen ersten Kontaktstellenbereich auf der ersten Stapelstruktur und einen zweiten Kontaktstellenbereich auf der zweiten Stapelstruktur umfasst, und wobei einer der vertikalen Kontakte den zweiten Kontaktstellenbereich durchdringt und in die zweite Stapelstruktur eingeführt wird.
  3. Nichtflüchtige Speichervorrichtung vom vertikalen Typ nach Anspruch 2, wobei in der vertikalen Richtung der erste Kontaktstellenbereich dicker als die Gate-Elektrodenschicht im Zellenarraybereich ist.
  4. Nichtflüchtige Speichervorrichtung vom vertikalen Typ nach Anspruch 2, wobei der erste Kontaktstellenbereich und der zweite Kontaktstellenbereich auf einer Oberseite des einen Isolationsschichtdamms miteinander verbunden sind, und der erste Kontaktstellenbereich mit entsprechenden Gate-Elektrodenschichten verbunden ist.
  5. Nichtflüchtige Speichervorrichtung vom vertikalen Typ nach Anspruch 1, wobei die Elektrodenkontaktstelle durch einen Kontaktstellenspalt, der sich in der ersten Richtung zwischen den beiden Isolationsschichtdämmen erstreckt, in eine erste Elektrodenkontaktstelle und eine zweite Elektrodenkontaktstelle unterteilt ist, und der vertikale Kontakt mit jeder von der ersten Elektrodenkontaktstelle und der zweiten Elektrodenkontaktstelle verbunden ist.
  6. Nichtflüchtige Speichervorrichtung vom vertikalen Typ nach Anspruch 5, wobei ein Endabschnitt jeder von der ersten Elektrodenkontaktstelle und der zweiten Elektrodenkontaktstelle in der ersten Richtung voneinander unterschiedliche Höhen in der vertikalen Richtung aufweisen.
  7. Nichtflüchtige Speichervorrichtung vom vertikalen Typ nach Anspruch 5, wobei die Gate-Elektrodenschichten im Erweiterungsbereich in der ersten Richtung eine gestufte Struktur aufweisen, die Gate-Elektrodenschichten, die der ersten Elektrodenkontaktstelle entsprechen, eine gestufte Struktur mit jeweils zwei Schichten aufweisen, während eine einzelne ungeradzahlige Gate-Elektrodenschicht eine obere Schicht bildet, die Gate-Elektrodenschichten, die der zweiten Elektrodenkontaktstelle entsprechen, eine gestufte Struktur mit jeweils zwei Schichten aufweisen, während eine einzige geradzahlige Gate-Elektrodenschicht eine obere Schicht bildet, die erste Elektrodenkontaktstelle mit der ungeradzahligen Gate-Elektrodenschicht verbunden ist, und die zweite Elektrodenkontaktstelle mit der geradzahligen Gate-Elektrodenschicht verbunden ist.
  8. Nichtflüchtige Speichervorrichtung vom vertikalen Typ nach Anspruch 1, wobei im Zellenarraybereich ein weiterer Teilungsbereich, der sich in der ersten Richtung erstreckt, zwischen den beiden Teilungsbereichen angeordnet ist, die in der zweiten Richtung nebeneinander liegen.
  9. Nichtflüchtige Speichervorrichtung vom vertikalen Typ nach Anspruch 1, wobei die vertikale Kanalstruktur eine erste vertikale Kanalstruktur im Zellenarraybreich und eine zweite vertikale Kanalstruktur im Erweiterungsbereich aufweist, und die zweite vertikale Kanalstruktur in einem Abschnitt angeordnet ist, in dem die erste Stapelstruktur im Erweiterungsbereich gebildet wird.
  10. Nichtflüchtige Speichervorrichtung vom vertikalen Typ, wobei die nichtflüchtige Speichervorrichtung vom vertikalen Typ umfasst: ein Substrat, das einen Zellenarraybereich und einen Erweiterungsbereich enthält, der sich in einer ersten Richtung vom Zellenarraybereich aus erstreckt; eine vertikale Kanalstruktur, die sich in vertikaler Richtung von einer Oberseite des Substrats aus erstreckt; eine erste Stapelstruktur, die Gate-Elektrodenschichten und Zwischenschicht-Isolationsschichten umfasst, die abwechselnd entlang der Seitenwände der vertikalen Kanalstruktur gestapelt sind; mindestens zwei Teilungsbereiche, die sich in der ersten Richtung erstrecken und den Zellenarraybereich und den Erweiterungsbereich in einer zweiten, zur ersten Richtung senkrechten Richtung in Einheiten unterteilen; im Erweiterungsbereich zwei Isolationsschichtdämme, die zwischen zwei in der zweiten Richtung nebeneinander liegenden Teilungsbereichen angeordnet sind, wobei sich die beiden Isolationsschichtdämme in der ersten Richtung erstrecken; eine zweite Stapelstruktur, die Opferschichten und Zwischenschicht-Isolationsschichten umfasst, die abwechselnd auf dem Substrat zwischen den beiden Isolationsschichtdämmen gestapelt sind; eine Elektrodenkontaktstelle, die mit einer ersten Gate-Elektrodenschicht der Gate-Elektrodenschichten verbunden und in dem Erweiterungsbereich angeordnet ist, wobei die Elektrodenkontaktstelle einen ersten Kontaktstellenbereich auf der ersten Stapelstruktur und einen zweiten Kontaktstellenbereich auf der zweiten Stapelstruktur umfasst; und einen vertikalen Kontakt, der im Erweiterungsbereich angeordnet ist und über den zweiten Kontaktstellenbereich der Elektrodenkontaktstelle in die zweite Stapelstruktur eingeführt wird.
  11. Nichtflüchtige Speichervorrichtung vom vertikalen Typ nach Anspruch 10, wobei die Elektrodenkontaktstelle eine angehobene Kontaktstellenstruktur aufweist, die dicker als jede der Gate-Elektrodenschichten des Zellenarraybereichs in vertikaler Richtung ist, ein unterer Abschnitt des ersten Kontaktstellenbereichs mit einer Seitenfläche eines der Isolationsschichtdämme in Kontakt steht, und der erste Kontaktstellenbereich mit dem zweiten Kontaktstellenbereich auf einer Oberseite des einen Isolationsschichtdammes verbunden ist.
  12. Nichtflüchtige Speichervorrichtung vom vertikalen Typ nach Anspruch 10, wobei die Elektrodenkontaktstelle durch einen Kontaktstellenspalt, der sich in der ersten Richtung zwischen den beiden Isolationsschichtdämmen erstreckt, in eine erste Elektrodenkontaktstelle und eine zweite Elektrodenkontaktstelle unterteilt ist, die erste Elektrodenkontaktstelle und die zweite Elektrodenkontaktstelle seitliche Endabschnitte an im Wesentlichen identischen Positionen in der ersten Richtung und voneinander unterschiedliche Höhen in vertikaler Richtung aufweisen, und der vertikale Kontakt mit jeder von der ersten Elektrodenkontaktstelle und der zweiten Elektrodenkontaktstelle verbunden ist.
  13. Nichtflüchtige Speichervorrichtung vom vertikalen Typ nach Anspruch 12, wobei die Gate-Elektrodenschichten im Erweiterungsbereich eine gestufte Struktur in der ersten Richtung aufweisen, die Gate-Elektrodenschichten, die der ersten Elektrodenkontaktstelle entsprechen, eine gestufte Struktur mit jeweils zwei Schichten aufweisen, während eine einzelne ungeradzahlige Gate-Elektrodenschicht eine obere Schicht bildet, die Gate-Elektrodenschichten, die der zweiten Elektrodenkontaktstelle entsprechen, eine gestufte Struktur mit jeweils zwei Schichten aufweisen, während eine einzige geradzahlige Gate-Elektrodenschicht eine obere Schicht bildet, die erste Elektrodenkontaktstelle mit der ungeradzahligen Gate-Elektrodenschicht verbunden ist, und die zweite Elektrodenkontaktstelle mit der geradzahligen Gate-Elektrodenschicht verbunden ist.
  14. Nichtflüchtige Speichervorrichtung vom vertikalen Typ nach Anspruch 10, wobei im Zellenarraybereich ein weiterer Teilungsbereich, der sich in der ersten Richtung erstreckt, zwischen den beiden Teilungsbereichen angeordnet ist, die in der zweiten Richtung nebeneinander liegen, die vertikale Kanalstruktur eine erste vertikale Kanalstruktur im Zellenarraybereich und eine zweite vertikale Kanalstruktur im Erweiterungsbereich umfasst, und die zweite vertikale Kanalstruktur in einem Abschnitt angeordnet ist, in dem die erste Stapelstruktur im Erweiterungsbereich gebildet wird.
  15. Verfahren zur Herstellung einer nichtflüchtigen Speichervorrichtung vom vertikalen Typ, wobei das Verfahren umfasst: Bilden einer Formstruktur durch abwechselndes Stapeln von Zwischenschicht-Isolationsschichten und Opferschichten auf einem Substrat, das einen Zellenarraybereich und einen Erweiterungsbereich umfasst; Bilden im Erweiterungsbereich von Isolationsschichtdämmen, die sich in einer ersten Richtung auf dem Substrat erstrecken und in einer zweiten, zur ersten Richtung senkrechten Richtung voneinander beabstandet sind; Bilden einer gestuften Struktur, die durch Ätzen der Formstruktur die Opferschichten in der ersten Richtung im Erweiterungsbereich freilegt; Bilden einer zusätzlichen Opferschicht auf den freigelegten Opferschichten im Erweiterungsbereich; Bilden auf dem Substrat einer vertikalen Kanalstruktur, die die Formstruktur durchdringt und sich in einer Richtung senkrecht zu einer Oberseite des Substrats erstreckt; Bilden auf dem Substrat eines ersten Teilungsgrabens, der sich in der ersten Richtung erstreckt und den Zellenarraybereich und den Erweiterungsbereich teilt; Bilden einer ersten Stapelstruktur, die Gate-Elektrodenschichten und Zwischenschicht-Isolationsschichten umfasst, die abwechselnd entlang der Seitenwände der vertikalen Kanalstruktur gestapelt sind, durch Ersetzen der Opferschicht und der zusätzlichen Opferschicht mit einer ersten leitenden Schicht unter Verwendung des ersten Teilungsgrabens; Bilden eines Teilungsbereichs durch Bilden einer Isolationsschicht im ersten Teilungsgraben; und Bilden im Erweiterungsbereich eines vertikalen Kontakts, der mit einer Elektrodenkontaktstelle verbunden ist, wobei zwei Isolationsschichtdämme in der zweiten Richtung von dem Teilungsbereich aus angeordnet sind, und beim Bilden der ersten Stapelstruktur die erste Stapelstruktur im Zellenarraybereich gebildet wird, eine zweite Stapelstruktur, die im Wesentlichen identisch mit der Formstruktur zwischen den beiden Isolationsschichtdämmen ist, beibehalten wird, und die Elektrodenkontaktstelle, die mit den Gate-Elektrodenschichten im Erweiterungsbereich verbunden ist, gebildet wird.
  16. Verfahren nach Anspruch 15, wobei beim Bilden der ersten Stapelstruktur die erste Stapelstruktur zwischen dem ersten Teilungsgraben und einem der Isolationsschichtdämme im Erweiterungsbereich gebildet wird, und die Elektrodenkontaktstelle einen ersten Kontaktstellenbereich auf der ersten Stapelstruktur und einen zweiten Kontaktstellenbereich auf der zweiten Stapelstruktur umfasst, und beim Bilden des vertikalen Kontakts der vertikale Kontakt, während er mit dem zweiten Kontaktstellenbereich verbunden ist, eingerichtet ist, um den zweiten Kontaktstellenbereich zu durchdringen, und in die zweite Stapelstruktur eingeführt wird.
  17. Verfahren nach Anspruch 15, wobei beim Bilden der gestuften Struktur im Erweiterungsbereich die Oberseiten der Opferschichten und der Isolationsschichtdämme koplanar sind und in der gestuften Struktur freiliegen, und beim Bilden der zusätzlichen Opferschicht, die zusätzliche Opferschicht die Oberseiten der Opferschichten und die Isolationsschichtdämme bedeckt, die in der gestuften Struktur freigelegt sind, und beim Bilden der ersten Stapelstruktur, Im Erweiterungsbereich die zusätzliche Opferschicht und eine der Opferschichten durch die Elektrodenkontaktstelle ersetzt werden.
  18. Verfahren nach Anspruch 15, wobei die Elektrodenkontaktstelle durch einen Kontaktstellenspalt, der sich in der ersten Richtung zwischen den beiden Isolationsschichtdämmen erstreckt, in eine erste Elektrodenkontaktstelle und eine zweite Elektrodenkontaktstelle unterteilt ist, der vertikale Kontakt mit jeder von der ersten und der zweiten Elektrodenkontaktstelle verbunden ist, und die erste Elektrodenkontaktstelle und die zweite Elektrodenkontaktstelle seitliche Endabschnitte an im Wesentlichen identischen Positionen in der ersten Richtung umfasssen und in vertikaler Richtung voneinander unterschiedliche Höhen aufweisen.
  19. Verfahren nach Anspruch 18, wobei die Gate-Elektrodenschichten im Erweiterungsbereich in der ersten Richtung eine gestufte Struktur aufweisen, die Gate-Elektrodenschichten, die der ersten Elektrodenkontaktstelle entsprechen, eine gestufte Struktur mit jeweils zwei Schichten aufweisen, während eine einzelne ungeradzahlige Gate-Elektrodenschicht eine obere Schicht bildet, die Gate-Elektrodenschichten, die der zweiten Elektrodenkontaktstelle entsprechen, eine gestufte Struktur mit jeweils zwei Schichten aufweisen, während eine einzige geradzahlige Gate-Elektrodenschicht eine obere Schicht bildet, die erste Elektrodenkontaktstelle mit der ungeradzahligen Gate-Elektrodenschicht verbunden ist, und die zweite Elektrodenkontaktstelle mit der geradzahligen Gate-Elektrodenschicht verbunden ist.
  20. Verfahren nach Anspruch 15, wobei das Bilden des ersten Teilungsgrabens das Bilden eines zweiten Teilungsgrabens neben dem ersten Teilungsgraben in der zweiten Richtung und das Bilden im Zellenarraybereich eines dritten Teilungsgrabens umfasst, der sich in der ersten Richtung zwischen dem ersten und dem zweiten Teilungsgraben erstreckt, und das Bilden des Teilungsbereichs das Bilden des geteilten Bereichs und eines weiteren Teilungsbereichs durch Bilden einer Isolationsschicht im ersten Teilungsgraben und im dritten Teilungsgraben umfasst.
DE102020121762.5A 2019-11-14 2020-08-19 Nichtflüchtige speichervorrichtung vom vertikalen typ und verfahren zu ihrer herstellung Pending DE102020121762A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0146171 2019-11-14
KR1020190146171A KR20210058562A (ko) 2019-11-14 2019-11-14 수직형 비휘발성 메모리 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
DE102020121762A1 true DE102020121762A1 (de) 2021-05-20

Family

ID=75683493

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020121762.5A Pending DE102020121762A1 (de) 2019-11-14 2020-08-19 Nichtflüchtige speichervorrichtung vom vertikalen typ und verfahren zu ihrer herstellung

Country Status (5)

Country Link
US (1) US11552099B2 (de)
KR (1) KR20210058562A (de)
CN (1) CN112802846A (de)
DE (1) DE102020121762A1 (de)
SG (1) SG10202009115XA (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200078784A (ko) * 2018-12-21 2020-07-02 삼성전자주식회사 3차원 반도체 메모리 장치
CN111316435B (zh) * 2020-01-21 2021-05-14 长江存储科技有限责任公司 三维存储器件的互连结构
US20220029095A1 (en) * 2021-03-04 2022-01-27 Samsung Electronics Co., Ltd. Vertical variable resistance memory devices
US20230052468A1 (en) * 2021-08-11 2023-02-16 Micron Technology, Inc. Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8951859B2 (en) 2011-11-21 2015-02-10 Sandisk Technologies Inc. Method for fabricating passive devices for 3D non-volatile memory
US9196628B1 (en) * 2014-05-08 2015-11-24 Macronix International Co., Ltd. 3D stacked IC device with stepped substack interlayer connectors
KR20160013756A (ko) 2014-07-28 2016-02-05 에스케이하이닉스 주식회사 연결구조물, 반도체 장치 및 그 제조 방법
JP2016062950A (ja) 2014-09-16 2016-04-25 株式会社東芝 半導体記憶装置及びその製造方法
KR102424720B1 (ko) 2015-10-22 2022-07-25 삼성전자주식회사 수직형 메모리 장치 및 이의 제조 방법
KR102536261B1 (ko) * 2015-12-18 2023-05-25 삼성전자주식회사 3차원 반도체 장치
US10049744B2 (en) * 2016-01-08 2018-08-14 Samsung Electronics Co., Ltd. Three-dimensional (3D) semiconductor memory devices and methods of manufacturing the same
KR102509899B1 (ko) 2016-01-14 2023-03-14 삼성전자주식회사 수직형 메모리 소자 및 그 형성 방법
KR102581038B1 (ko) * 2016-03-15 2023-09-22 에스케이하이닉스 주식회사 반도체 장치
KR102589301B1 (ko) 2016-04-29 2023-10-13 삼성전자주식회사 비휘발성 메모리 장치
KR102610403B1 (ko) 2016-05-04 2023-12-06 에스케이하이닉스 주식회사 3차원 구조의 반도체 메모리 장치 및 그 제조방법
US10256248B2 (en) 2016-06-07 2019-04-09 Sandisk Technologies Llc Through-memory-level via structures between staircase regions in a three-dimensional memory device and method of making thereof
KR102613511B1 (ko) 2016-06-09 2023-12-13 삼성전자주식회사 수직형 메모리 소자를 구비한 집적회로 소자 및 그 제조 방법
US9754963B1 (en) * 2016-08-22 2017-09-05 Sandisk Technologies Llc Multi-tier memory stack structure containing two types of support pillar structures
KR102342552B1 (ko) * 2017-03-09 2021-12-23 삼성전자주식회사 3차원 반도체 소자 및 그 형성방법
JP2019165133A (ja) 2018-03-20 2019-09-26 東芝メモリ株式会社 半導体記憶装置及びその製造方法
US20210143100A1 (en) * 2019-11-12 2021-05-13 Intel Corporation Integrated word line contact structures in three-dimensional (3d) memory array

Also Published As

Publication number Publication date
SG10202009115XA (en) 2021-06-29
CN112802846A (zh) 2021-05-14
US20210151460A1 (en) 2021-05-20
US11552099B2 (en) 2023-01-10
KR20210058562A (ko) 2021-05-24

Similar Documents

Publication Publication Date Title
DE102005014507B4 (de) Halbleiterspeicher mit Ladungseinfangspeicherzellen und dessen Herstellungsverfahren
DE10194689B4 (de) Nichtflüchtige Halbleiterspeicher mit zwei Speichereinheiten und Verfahren zu deren Herstellung
DE102020121762A1 (de) Nichtflüchtige speichervorrichtung vom vertikalen typ und verfahren zu ihrer herstellung
DE102018110326B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112018007788T5 (de) Dreidimensionale speichervorrichtung mit mehreren stapeln und verfahren zu ihrer herstellung
DE102005012112B4 (de) Verfahren zum Herstellen von ladungsfangenden Halbleiterspeicherbauelementen und ladungsfangendes Halbleiterspeicherbauelement
DE102016114578A1 (de) Dreidimensionale Halbleitervorrichtung
DE102011086171A1 (de) 3D-Halbleiterspeicherbauelement und Halbleiterbauelementherstellungsverfahren
DE112015001895B4 (de) Nichtflüchtiger Speicher mit Durch-Array-Leitungsführung und Verfahren zu dessen Herstellung
DE102016119704A1 (de) Dreidimensionale Halbleitervorrichtung
DE102018123386A1 (de) Dreidimensionale Halbleiterspeichervorrichtungen und Verfahren zu ihrer Herstellung
DE102008015708A1 (de) Nicht-flüchtige Speichervorrichtungen und Herstellungsverfahren dafür
DE102012108406A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
DE102005026944B4 (de) Verfahren zum Herstellen einer Flash-Speichervorrichtung und mit dem Verfahren hergestellte Flash-Speicheranordnung
DE102007022095A1 (de) Integrierte Schaltkreise und Verfahren zum Herstellen derselben
DE102018110017B4 (de) Halbleiterspeichervorrichtung und herstellungsverfahren dafür
DE102005008058A1 (de) Verfahren zum Herstellen von Halbleiterspeicherbauelementen und integriertes Speicherbauelement
DE102005036548A1 (de) Verfahren zur Herstellung eines Kontaktes in einem Flash-Speicher
DE102006053435A1 (de) Speicherzellenanordnungen und Verfahren zum Herstellen von Speicherzellenanordnungen
DE102020108091B4 (de) Halbleitervorrichtung
DE102020108092A1 (de) Halbleitervorrichtungen
DE102007031877B4 (de) Integrierter Schaltkreis mit einer Zellenanordnung und mit einer Halbleiter-Finnenstruktur sowie Verfahren zu deren Herstellung und Speichermodul
DE102006026941B3 (de) Speicherzellenfeld mit nichtflüchtigen Speicherzellen und Verfahren zu dessen Herstellung
DE102020121217A1 (de) Halbleitervorrichtung mit wortleitungstrennschicht
DE112020006213T5 (de) Selbstausgerichtete Randpassivierung für eine stabile Verbindung eines resistiven Speichers mit wahlfreiem Zugriff

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115170

Ipc: H10B0041000000