DE112018007788T5 - Dreidimensionale speichervorrichtung mit mehreren stapeln und verfahren zu ihrer herstellung - Google Patents

Dreidimensionale speichervorrichtung mit mehreren stapeln und verfahren zu ihrer herstellung Download PDF

Info

Publication number
DE112018007788T5
DE112018007788T5 DE112018007788.8T DE112018007788T DE112018007788T5 DE 112018007788 T5 DE112018007788 T5 DE 112018007788T5 DE 112018007788 T DE112018007788 T DE 112018007788T DE 112018007788 T5 DE112018007788 T5 DE 112018007788T5
Authority
DE
Germany
Prior art keywords
semiconductor
dielectric
opening
subchannel
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112018007788.8T
Other languages
English (en)
Inventor
Jun Liu
ZongLiang Huo
Lihong Xiao
Zhenyu Lu
Qian Tao
Yushi Hu
Sizhe Li
Zhaohui Tang
Yuting Zhou
Zhaosong Li
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=64789406&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE112018007788(T5) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of DE112018007788T5 publication Critical patent/DE112018007788T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Verfahren und Strukturen einer dreidimensionalen Speichervorrichtung werden offenbart. In einem Beispiel umfasst die Speichervorrichtung ein Substrat und eine Mehrfachstapel-Treppenstruktur. Die Mehrfachstapel-Treppenstruktur kann eine Vielzahl von Treppenstrukturen umfassen, die über das Substrat gestapelt sind. Jede der Vielzahl von Treppenstrukturen kann eine Vielzahl von Leiterschichten zwischen jeweils zwei Isolierschichten enthalten. Die Speichervorrichtung kann auch eine Füllstruktur über der Mehrfachstapel-Treppenstruktur, einen Halbleiterkanal, der sich durch die Mehrfachstapel-Treppenstruktur erstreckt, und einen Stützpfeiler, der sich durch die Mehrfachstapel-Treppenstruktur und die Füllstruktur erstreckt, umfassen. Der Halbleiterkanal kann nicht ausgerichtete Seitenwandflächen enthalten, und die Stützsäule kann ausgerichtete Seitenwandflächen enthalten.

Description

  • HINTERGRUND
  • Flash-Speichervorrichtungen haben eine rasante Entwicklung durchlaufen. Flash-Speichervorrichtungen können Daten für eine beträchtlich lange Zeit ohne Stromversorgung speichern und haben Vorteile wie hohes Integrationsniveau, schnellen Zugriff, einfaches Löschen und Wiederbeschreiben. Um die Bitdichte weiter zu verbessern und die Kosten von Flash-Speichervorrichtungen zu reduzieren, wurden dreidimensionale NAND-Flash-Speichervorrichtungen entwickelt.
  • Eine dreidimensionale (3D) NAND-Speichervorrichtung umfasst einen oder mehrere Stapel von Wortleitungen (oder Gate-Elektroden), die über einem Substrat angeordnet sind, mit einer Vielzahl von Halbleiterkanälen, die durch die Wortleitungen hindurch in das Substrat führen und diese kreuzen. Ein Stapel von Wortleitungen umfasst Wortleitungen unterschiedlicher Ebenen/Stufen, die entlang einer Richtung senkrecht zum Substrat gestapelt sind, wobei eine unterschiedliche Ebene/Stufe eine unterschiedliche Höhe in Bezug auf die Oberfläche des Substrats hat.
  • Eine 3D-NAND-Speichervorrichtung mit mehreren Stapeln (oder mehreren Ebenen) umfasst oft mehrere Stapel von Wortleitungen, die entlang der Richtung senkrecht zum Substrat angeordnet sind. In jedem Stapel werden jeweils Kanalöffnungen für die anschließende Bildung von Halbleiterkanälen durch die Mehrfachstapel-3D-Speichervorrichtung gebildet. Diese Anordnung kann die Vorteile haben, dass z. B. mehr Speicherzellen entlang der Richtung senkrecht zum Substrat gebildet werden können, dass die Anzahl der Photomasken während der Treppenbildung reduziert wird und dass ein Überätzen des Substrats bei Ätzungen mit hohem Aspektverhältnis vermieden wird. Um diese Mehrfachstapel-Speichervorrichtungen zu bilden, werden im Herstellungsprozess tragende Säulen verwendet, um eine mechanische Unterstützung zu bieten und einen Zusammenbruch des Musters zu verhindern. Die Herstellungsprozesse von Halbleiterkanälen und tragenden Säulen sind jedoch zeit- und kostenintensiv.
  • KURZE ZUSAMMENFASSUNG
  • Ausführungsformen dreidimensionaler Speichervorrichtungen-Strukturen und Herstellungsmethoden werden daher hier offengelegt. Die offenbarten Strukturen und Verfahren bieten zahlreiche Vorteile, einschließlich, aber nicht beschränkt auf die Vereinfachung des Herstellungsprozesses, die Verringerung der Größe der dreidimensionalen Speichervorrichtung und die Verbesserung der Raumnutzung des Chips, auf dem die dreidimensionale Speichervorrichtung ausgebildet ist.
  • In einigen Ausführungsformen umfasst eine Speichervorrichtung ein Substrat und eine mehrstufige Treppenstruktur. Die mehrstufige Treppenstruktur kann eine Vielzahl von Treppenstrukturen haben, die über das Substrat gestapelt sind. Jede der Vielzahl von Treppenstrukturen kann eine Vielzahl von Leiterschichten umfassen, wobei jede der Vielzahl von Leiterschichten zwischen zwei Isolierschichten angeordnet ist. In einigen Ausführungsformen umfasst die Speichervorrichtung auch eine Füllstruktur, die die mehrstufige Treppenstruktur umgibt, einen Halbleiterkanal, der sich durch die mehrstufige Treppenstruktur erstreckt, und eine tragende Säule, die sich durch die mehrstufige Treppenstruktur und die Füllstruktur erstreckt. Der Halbleiterkanal kann unausgerichtete Seitenwandflächen haben, und die tragende Säule kann ausgerichtete Seitenwandflächen umfassen.
  • In einigen Ausführungsformen umfasst die mehrstufige Treppenstruktur eine erste Treppenstruktur über dem Substrat und eine zweite Treppenstruktur über der ersten Treppenstruktur.
  • In einigen Ausführungsformen erstreckt sich die tragende Säule von einer oberen Fläche der zweiten Treppenstruktur zu einer unteren Fläche der ersten Treppenstruktur.
  • In einigen Ausführungsformen umfassen die tragende Säule und der Halbleiterkanal dieselben Füllschichten.
  • In einigen Ausführungsformen sind die tragende Säule und der Halbleiterkanal jeweils mit mindestens einem Ladungseinfangfilm, einem Halbleiterkanalfilm und/oder einem dielektrischen Kern gefüllt.
  • In einigen Ausführungsformen sind die tragende Säule und der Halbleiterkanal mit unterschiedlichen Füllschichten gefüllt.
  • In einigen Ausführungsformen ist die tragende Säule mit mindestens einem isolierenden Material und/oder einem Säulen-Trägermaterial gefüllt, das von dem isolierenden Material umgeben ist. In einigen Ausführungsformen ist der Halbleiterkanal mit mindestens einem von einem Ladungseinfangfilm, einem Halbleiterkanalfilm und einem dielektrischen Kern gefüllt.
  • In einigen Ausführungsformen enthält das Isoliermaterial Siliziumoxid und das Säulen-Trägermaterial umfasst mindestens Kupfer, Kobalt, Nickel und/oder Aluminium.
  • In einigen Ausführungsformen umfasst die Speichervorrichtung ferner eine gemeinsame Isolierschicht zwischen der ersten Treppenstruktur und der zweiten Treppenstruktur und eine isolierende Deckschicht über der zweiten Treppenstruktur.
  • In einigen Ausführungsformen umfasst die Speichervorrichtung ferner einen Drain-Bereich über dem Halbleiterkanal.
  • In einigen Ausführungsformen enthält die Speichervorrichtung ferner eine Verbindungsschicht in dem Halbleiterkanal zwischen zwei benachbarten Treppenstrukturen. Die Verbindungsschicht kann ein dotiertes Halbleitermaterial umfassen, wobei Teile des Halbleiterkanals, die durch die Verbindungsschicht getrennt sind, jeweils einen Halbleiter-Unterkanal bilden können.
  • In einigen Ausführungsformen umfasst ein Verfahren zur Herstellung einer Speichervorrichtung das Bilden einer Vielzahl von dielektrischen Stapeln, die aufeinander über einem Substrat gestapelt sind, um eine mehrstufige Treppenstruktur zu bilden. Jeder der Vielzahl von dielektrischen Stapeln kann eine Vielzahl von dielektrischen Paaren umfassen, die entlang einer Richtung senkrecht zu einer Oberfläche des Substrats angeordnet sind. In einigen Ausführungsformen umfasst das Verfahren ferner das Bilden einer mehrstufigen Treppenstruktur auf der Grundlage der mehreren dielektrischen Stapel, das Bilden einer Füllstruktur, die die mehrstufige Treppenstruktur umgibt, und das Bilden eines Halbleiterkanals, der sich durch die mehrstufige Treppenstruktur erstreckt. Der Halbleiterkanal kann unausgerichtete Seitenwandflächen umfassen. Das Verfahren kann ferner das Ausbilden einer tragenden Säule umfassen, die sich durch mindestens eine der mehrstufigen Treppenstrukturen und der Füllstruktur erstreckt. Die tragende Säule kann ausgerichtete Seitenwandflächen haben.
  • In einigen Ausführungsformen umfasst das Ausbilden des der tragenden Säule das Bilden einer Photoresistschicht über mindestens der Füllstruktur und/oder der mehrstufigen Treppenstruktur und das Strukturieren der Photoresistschicht zur Bildung einer strukturierten Photoresistschicht mit einer Öffnung, die einen Teil der Füllstruktur freilegt. Eine Position der Öffnung kann einer Position der tragenden Säule entsprechen. In einigen Ausführungsformen umfasst das Ausbilden der tragenden Säule ferner die Verwendung der strukturierten Photoresistschicht als Ätzmaske zur Ätzung durch mindestens der Füllstruktur und/oder der mehrstufige Treppenstruktur, zur Bildung einer Säulenöffnung, wobei eine Unterseite der Säulenöffnung das Substrat berührt und das Füllen der Säulenöffnung mit einem ersten Material.
  • In einigen Ausführungsformen umfasst das Ausbilden des Halbleiterkanals das Bilden einer ersten Unterkanalöffnung in einem ersten dielektrischen Stapel der Vielzahl von dielektrischen Stapeln und das Füllen der ersten Unterkanalöffnung mit einem Opferfüllmaterial zur Bildung einer Opferfüllstruktur. Das Verfahren umfasst ferner das Bilden eines zweiten dielektrischen Stapels über dem ersten dielektrischen Stapel und das Bilden einer zweiten Unterkanalöffnung in dem zweiten dielektrischen Stapel. In einigen Ausführungsformen ist das zweite Unterkanalöffnung mit der Opferfüllstruktur entlang der Richtung senkrecht zur oberen Oberfläche des Substrats ausgerichtet und die zweite Unterkanalöffnung grenzt an die erste Unterkanalöffnung an, um eine Kanalöffnung durch die Vielzahl der dielektrischen Stapel und in das Substrat zu bilden. In einigen Ausführungsformen umfasst das Verfahren auch das Entfernen der Opferfüllstruktur in der ersten Unterkanalöffnung und das Füllen der Kanalöffnung mit einem zweiten Material.
  • In einigen Ausführungsformen ist das erste Material das gleiche wie das zweite Material und wird durch die gleichen Herstellungsvorgänge gebildet. Die gleichen Herstellungsvorgänge umfassen das aufeinanderfolgende Ablegen von mindestens einem Ladungseinfangfilm, einem Halbleiterkanalfilm und/oder einem dielektrischen Kern in die Kanalöffnung und die Säulenöffnung.
  • In einigen Ausführungsformen wird die Säulenöffnung vor einer Bildung der zweiten Unterkanalöffnung gebildet.
  • In einigen Ausführungsformen wird die Säulenöffnung vor der Bildung der zweiten Unterkanalöffnung und nach der Opferfüllstruktur gebildet.
  • In einigen Ausführungsformen wird die Säulenöffnung nach einer Ausbildung der ersten Unterkanalöffnung und der zweiten Unterkanalöffnung ausgebildet.
  • In einigen Ausführungsformen unterscheidet sich das erste Material von dem zweiten Material und wird durch einen anderen Ablegungsvorgang als das zweite Material gebildet.
  • In einigen Ausführungsformen umfasst das erste Material mindestens ein isolierendes Material und/oder ein Säulen-Trägermaterial, das von dem isolierenden Material umgeben ist, und das zweite Material umfasst mindestens einen Ladungseinfangfilm, einen Halbleiterkanalfilm und/oder einen dielektrischen Kern.
  • In einigen Ausführungsformen umfasst das isolierende Material Siliziumoxid und das Säulen-Trägermaterial umfasst mindestens Kupfer, Kobalt, Nickel und/oder Aluminium.
  • In einigen Ausführungsformen umfasst das Ausbilden des Halbleiterkanals das Bilden eines ersten Halbleiter-Unterkanals in dem ersten dielektrischen Stapel, das Bilden einer Verbindungsschicht über dem ersten Halbleiter-Unterkanals, wobei die Verbindungsschicht ein dotiertes Halbleitermaterial umfasst, und das Bilden eines zweiten dielektrischen Stapels und eines zweiten Halbleiter-Unterkanals in dem zweiten dielektrischen Stapel. Der zweite Halbleiter-Unterkanal kann zu dem ersten Halbleiter-Unterkanals ausgerichtet sein und an diesen angrenzen zur Bildung eines Halbleiterkanals, der sich durch die Vielzahl der dielektrischen Stapel und in das Substrat erstreckt.
  • In einigen Ausführungsformen umfasst das Ausbilden des ersten Halbleiter-Unterkanals das Bilden einer ersten Unterkanalöffnung in dem ersten dielektrischen Stapel der Vielzahl von dielektrischen Stapeln und das Ablegen eines zweiten Materials in die erste Unterkanalöffnung. In einigen Ausführungsformen umfasst das Ausbilden des zweiten Halbleiter-Unterkanals das Ausbilden des zweiten dielektrischen Stapels über dem ersten dielektrischen Stapel der Vielzahl von dielektrischen Stapeln und einer zweiten Unterkanalöffnung in dem zweiten dielektrischen Stapel und das Ablegen des zweiten Materials in die zweite Unterkanalöffnung. Die zweite Unterkanalöffnung kann zur ersten Unterkanalöffnung entlang der Richtung senkrecht zur Oberfläche des Substrats ausgerichtet sein und an diese angrenzen.
  • In einigen Ausführungsformen ist das erste Material das gleiche wie das zweite Material und wird durch die gleichen Herstellungsvorgänge gebildet, und die gleichen Herstellungsvorgänge umfassen das aufeinanderfolgende Ablegen von mindestens einem Ladungseinfangfilm, einem Halbleiterkanalfilm und/oder einem dielektrischen Kern in die Kanalöffnung und die Säulenöffnung
  • In einigen Ausführungsformen wird die Säulenöffnung vor einer Bildung des zweiten Unterkanalöffnung gebildet.
  • In einigen Ausführungsformen wird die Säulenöffnung nach der Bildung des ersten Halbleiter-Unterkanals und vor der zweiten Unterkanalöffnung gebildet.
  • In einigen Ausführungsformen wird die Säulenöffnung nach der Bildung des ersten Halbleiter-Unterkanals und der zweiten Unterkanalöffnung gebildet.
  • In einigen Ausführungsformen unterscheidet sich das erste Material von dem zweiten Material und wird durch einen anderen Ablegungsvorgang als das zweite Material gebildet.
  • In einigen Ausführungsformen umfasst das erste Material mindestens ein isolierendes Material und/oder ein Säulen-Trägermaterial, das von dem isolierenden Material umgeben ist, und das zweite Material umfasst mindestens einen Ladungseinfangfilm, einen Halbleiterkanalfilm und/oder einen dielektrischen Kern.
  • In einigen Ausführungsformen umfasst das isolierende Material Siliziumoxid und das Säulen-Trägermaterial umfasst mindestens Kupfer, Kobalt, Nickel und/oder Aluminium.
  • In einigen Ausführungsformen wird die Säulenöffnung nach einer Bildung der mehrstufigen Treppenstruktur und der ersten Unterkanalöffnung gebildet.
  • In einigen Ausführungsformen umfasst ein Verfahren zur Herstellung einer Speichervorrichtung das Aufbringen einer Vielzahl von dielektrischen Stapeln aufeinander über einem Substrat zur Bildung einer mehrstufigen Dielektrikum-Stapelstruktur. Jeder der mehreren dielektrischen Stapel kann mehrere erste Materialschichten und zweite Materialschichten umfassen, die abwechselnd entlang einer Richtung senkrecht zu einer oberen Oberfläche des Substrats angeordnet sind. Das Verfahren kann auch das Bilden eines ersten Halbleiter-Unterkanals in einem ersten dielektrischen Stapel der Vielzahl dielektrischer Stapel und das Bilden eines zweiten dielektrischen Stapels der Vielzahl dielektrischer Stapel über dem ersten dielektrischen Stapel umfassen. Das Verfahren kann ferner das Bilden eines zweiten Halbleiter-Unterkanals in dem zweiten dielektrischen Stapel umfassen. Der zweite Halbleiter-Unterkanal kann zu dem ersten Halbleiter-Unterkanal entlang der Richtung senkrecht zur oberen Oberfläche des Substrats ausgerichtet sein. Das Verfahren kann ferner das Strukturieren der mehrstufigen Dielektrikum-Stapel-Struktur umfassen, um eine mehrstufige Treppenstruktur zu bilden.
  • In einigen Ausführungsformen umfasst das Strukturieren der mehrstufigen Dielektrikum-Stapel-Struktur einen einzelnen treppenförmigen Strukturierungsprozess.
  • In einigen Ausführungsformen umfasst der treppenförmige Strukturierungsprozess das Bilden einer Photoresistschicht über der mehrstufigen Dielektrikum-Stapelstruktur, das Kürzen der Photoresistschicht entlang einer ersten Richtung parallel zu einer Oberfläche des Substrats und das Ätzen der mehrstufigen Dielektrikum-Stapel-Struktur unter Verwendung der gekürzten Photoresistschicht als Ätzmaske zur Bildung einer Treppe
  • In einigen Ausführungsformen umfasst das Ausbilden des ersten Halbleiter-Unterkanals und des zweiten Halbleiter-Unterkanals das Ausbilden einer ersten Unterkanalöffnung in dem ersten dielektrischen Stapel und einer zweiten Unterkanalöffnung in dem zweiten dielektrischen Stapel und das Füllen der ersten Unterkanalöffnung und der zweiten Unterkanalöffnung jeweils mit einer kanalbildenden Schicht.
  • In einigen Ausführungsformen umfasst die kanalbildende Schicht mindestens einen Ladungseinfangfilm, einen Halbleiterkanalfilm und/oder einen dielektrischen Kern.
  • In einigen Ausführungsformen umfasst das Verfahren ferner das Bilden einer gemeinsamen Isoliermaterialschicht zwischen dem ersten dielektrischen Stapel und dem zweiten dielektrischen Stapel, das Ausbilden einer Öffnung in der gemeinsamen Isoliermaterialschicht, um den ersten Halbleiter-Unterkanal freizulegen, und das Durchführen eines Aussparungsätzens zur Entfernung eines oberen Teils der kanalbildenden Schichten des ersten Halbleiter-Unterkanals und zur Bildung eines Aussparungsbereiches. Das Verfahren kann auch das Bilden einer Verbindungsschicht in dem Aussparungsbereich und das Strukturieren der gemeinsamen Isoliermaterialschicht umfassen, um eine Verbindungsisolierschicht zu bilden.
  • In einigen Ausführungsformen umfasst das Bilden der Verbindungsschicht das Ablegen eines dotierten Halbleitermaterials.
  • In einigen Ausführungsformen umfasst das dotierte Halbleitermaterial dotiertes Silizium.
  • In einigen Ausführungsformen umfasst das Verfahren ferner das Bilden eines Abflussbereiches über dem zweiten Halbleiter-Unterkanal.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung sind am besten aus der folgenden detaillierten Beschreibung zu verstehen, wenn diese zusammen mit den begleitenden Figuren gelesen wird. Es wird darauf hingewiesen, dass in Übereinstimmung mit der üblichen Praxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zur besseren Veranschaulichung und Diskussion vergrößert oder verkleinert werden. Mehrere Exemplare eines Elements können dupliziert werden, auch wenn nur ein einziges Exemplar des Elements dargestellt ist, es sei denn, das Fehlen der Duplizierung eines Elements wird ausdrücklich beschrieben oder deutlich anders angegeben.
    • Die 1-12 zeigen jeweils eine Illustration einer Querschnittsansicht einer 3D-Speichervorrichtung in verschiedenen Stadien eines beispielhaften Herstellungsprozesses gemäß einigen Ausführungsformen.
    • Die 13 zeigt ein beispielhafter Herstellungsprozess zur Bildung einer 3D-Speichervorrichtung gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Obwohl spezifische Konfigurationen und Anordnungen diskutiert werden, sollte verstanden werden, dass dies nur zu illustrativen Zwecken geschieht. Eine Person, die in dem einschlägigen Stand der Technik ausgebildet ist, wird erkennen, dass andere Konfigurationen und Anordnungen verwendet werden können, ohne von dem Kern und Umfang der vorliegenden Erfindung abzuweichen. Einem Fachmann wird klar sein, dass die vorliegende Erfindung auch in einer Vielzahl von anderen Anwendungen eingesetzt werden kann.
  • Es wird darauf hingewiesen, dass Verweise in der Spezifikation auf „eine Ausführungsform“, „ein Ausführungsbeispiel“, „einige Ausführungsformen“ usw. darauf hinweisen, dass die beschriebene Ausführungsform ein bestimmtes Merkmal, eine bestimmte Struktur oder eine bestimmte Eigenschaft enthalten kann, dass aber nicht jede Ausführungsform notwendigerweise das bestimmte Merkmal, die bestimmte Struktur oder die bestimmte Eigenschaft umfassen muss. Außerdem beziehen sich solche Ausdrücke nicht unbedingt auf dieselbe Ausführungsform. Wenn ein bestimmtes Merkmal, eine bestimmte Struktur oder ein bestimmtes Charakteristikum in Verbindung mit einer Ausführungsform beschrieben wird, liegt es außerdem im Wissen eines Fachmanns, dieses Merkmal, diese Struktur oder dieses Charakteristikum in Verbindung mit anderen Ausführungsformen zu verwirklichen, unabhängig davon, ob diese Ausführungsformen explizit beschrieben sind oder nicht.
  • Im Allgemeinen kann die Terminologie zumindest teilweise aus dem Kontext verstanden werden. Zum Beispiel kann der Begriff „ein oder mehrere“, wie er hier verwendet wird, je nach Kontext zumindest teilweise verwendet werden, um ein beliebiges Merkmal, eine beliebige Struktur oder eine beliebige Eigenschaft im Singular zu beschreiben, oder er kann verwendet werden, um Kombinationen von Merkmalen, Strukturen oder Eigenschaften im Plural zu beschreiben. In ähnlicher Weise können Begriffe wie „ein“ oder „die“ wiederum so verstanden werden, dass sie eine Verwendung im Singular oder eine Verwendung im Plural vermitteln, was zumindest teilweise vom Kontext abhängt.
  • Die Bedeutung von „auf“, „über“ und „oberhalb“ in der vorliegenden Offenbarung ist im weitesten Sinne so zu verstehen, dass „auf“ nicht nur „direkt auf“ bedeutet, sondern auch die Bedeutung von „auf“ etwas mit einem Zwischenmerkmal oder einer dazwischenliegenden Schicht einschließt, und dass „über“ oder „oberhalb“ auch die Bedeutung von „über“ oder „oberhalb“ etwas ohne Zwischenmerkmal oder dazwischenliegender Schicht hat (d. h., direkt auf etwas).
  • Des Weiteren können hier zur Vereinfachung der Beschreibung räumlich relative Begriffe wie „unter“, „unterhalb“, „niedriger“, „oberhalb“, „oberer“ und dergleichen verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder Merkmal zu beschreiben, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen neben der in den Figuren dargestellten Ausrichtung auch andere Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen), und die hier verwendeten räumlich relativen Bezeichnungen können ebenfalls entsprechend interpretiert werden.
  • Der Begriff „Substrat“ bezieht sich auf ein Material, auf das nachfolgende Materialschichten aufgebracht werden. Das Substrat selbst kann strukturiert sein. Materialien, die auf das Substrat aufgebracht werden, können strukturiert oder unstrukturiert sein. Darüber hinaus kann das Substrat eine breite Palette von Halbleitermaterialien umfassen, wie z. B. Silizium, Germanium, Galliumarsenid, Indiumphosphid usw. Alternativ kann das Substrat ein elektrisch nicht leitendes Material umfassen, wie z. B. einem Glas, einem Kunststoff oder einem Saphir-Wafer.
  • Der Begriff „Schicht“ bezieht sich auf einen Materialabschnitt, der einen Bereich mit einer bestimmten Dicke umfasst. Eine Schicht kann sich über die Gesamtheit einer darunter oder darüber liegenden Struktur erstrecken oder eine Ausdehnung haben, die geringer ist als die Ausdehnung einer darunter oder darüber liegenden Struktur. Weiterhin kann eine Schicht ein Bereich einer homogenen oder inhomogenen kontinuierlichen Struktur sein, die eine geringere Dicke als die Dicke der kontinuierlichen Struktur hat. Eine Schicht kann z. B. zwischen einem beliebigen Paar horizontaler Ebenen zwischen oder an einer Oberseite und einer Unterseite der kontinuierlichen Struktur liegen. Eine Schicht kann sich horizontal, vertikal und/oder entlang einer verjüngten Oberfläche erstrecken. Ein Substrat kann eine eigenständige Schicht sein, kann eine oder mehrere Schichten umfassen und/oder kann eine oder mehrere Schichten darauf, darüber und/oder darunter haben. Eine Schicht kann mehrere einzelne Schichten umfassen. Beispielsweise kann eine Verbindungsschicht eine oder mehrere Leiter- und Kontaktschichten (in denen Kontakte, Verbindungsleitungen und/oder Vias gebildet sind) und eine oder mehrere dielektrische Schichten umfassen.
  • Der Begriff „nominal/nominell“ bezieht sich auf einen gewünschten oder angestrebten Wert eines Merkmals oder Parameters für ein Bauteil oder einen Prozessvorgang, der während der Entwurfsphase eines Produkts oder eines Prozesses festgelegt wird, zusammen mit einem Bereich von Werten oberhalb und/oder unterhalb des gewünschten Werts. Der Wertebereich kann auf geringfügige Schwankungen in den Fertigungsprozessen oder Toleranzen zurückzuführen sein. Der Begriff „ungefähr“ bezieht sich auf den Wert einer bestimmten Größe, der auf der Grundlage eines bestimmten Technologieknotens, der mit dem betreffenden Halbleiterbauelement verbunden ist, variieren kann. Basierend auf dem jeweiligen Technologieknoten kann der Begriff „ungefähr“ einen Wert einer gegebenen Größe angeben, der z. B. innerhalb von 10-30 % des Wertes variiert (z. B. ±10 %, ±20 % oder ±30 % des Wertes).
  • Der Begriff „3D-Speichervorrichtungt“ bezieht sich auf ein Halbleiterbauelement mit vertikal ausgerichteten Strings von Speicherzellentransistoren (hierin als „Speicherstrings“ bezeichnet, z. B. NAND-Strings) auf einem lateral ausgerichteten Substrat, sodass sich die Speicherstrings in vertikaler Richtung in Bezug auf das Substrat erstrecken. Der Begriff „vertikal/vertikal“ bedeutet insbesondere nominell senkrecht zur lateralen Oberfläche eines Substrats.
  • In der vorliegenden Offenbarung wird der Einfachheit halber der Begriff „Ebene“ verwendet, um sich auf Elemente zu beziehen, die im Wesentlichen die gleiche Höhe entlang der vertikalen Richtung haben. Beispielsweise können eine Wortleitung und die darunter liegende Gate-Dielektrikum-Schicht als „eine Schicht“ bezeichnet werden, eine Opferschicht und die darunter liegende Isolierschicht können zusammen als „eine Schicht“ bezeichnet werden, eine Wortleitung und die darunter liegende Isolierschicht können zusammen als „eine Schicht“ bezeichnet werden, Wortleitungen mit im Wesentlichen gleicher Höhe können als „eine Schicht von Wortleitungen“ oder ähnlich bezeichnet werden.
  • Der Trend in der dreidimensionalen NAND-Speicherindustrie beinhaltet die Reduzierung der Geräteabmessungen und die Vereinfachung des Herstellungsprozesses. In einer 3D-Speichervorrichtung mit mehreren Stapeln sind die Wortleitungen (Steuer-Gate-Elektroden) mehrerer Stapel entlang einer Richtung senkrecht zur Oberseite eines Substrats angeordnet. Ein „Stapel“ bezieht sich auf einen Stapel von Elementen, die entlang einer bestimmten Richtung angeordnet sind. Diese Wortleitungen sind so angeordnet, dass sie eine mehrstufige Treppenstruktur bilden. Speicherzellen zum Speichern von Daten sind in Stapel von Wortleitungen eingebettet, und die Halbleiterkanäle werden durch die Stapel von Wortleitungen gebildet. Mit dieser Konfiguration können mehr Speicherzellen innerhalb einer Flächeneinheit gebildet werden.
  • Um eine 3D-NAND-Speichervorrichtung mit mehreren Stapeln zu bilden, werden Wortleitungen verschiedener Ebenen in verschiedenen Stapeln gebildet, indem Opfermaterialschichten durch ein leitendes Material in der Treppenstruktur mit mehreren Stapeln ersetzt werden. Tragende Säulen verlaufen durch die mehrstufige Treppenstruktur, um einen Zusammenbruch der Struktur während der Bildung von Wortleitungen zu verhindern. In einem Beispiel werden mehrere dielektrische Stapel oder mehrere Stapel dielektrischer Paare (z. B. Opfermaterialschicht/Isoliermaterialschichtpaare) sequenziell entlang einer Richtung senkrecht zur Oberfläche eines Substrats gebildet. Die mehrfachen dielektrischen Stapel können die gleiche Anzahl oder eine unterschiedliche Anzahl von dielektrischen Stufen enthalten, z. B. 32 Stufen, 48 Stufen und 64 Stufen. Der unterste dielektrische Stapel (z. B. ein unterer dielektrischer Stapel, der der Oberfläche des Substrats am nächsten ist) wird zuerst gebildet, und in diesem Stapel werden Unterkanalöffnungen und Unter-Säulenöffnungen gebildet. Auf den dielektrischen Paaren des unteren dielektrischen Stapels wird ein Strukturierungsprozess durchgeführt, um eine Treppenstruktur zu bilden (z. B. eine untere Treppenstruktur). Ein weiterer dielektrischer Stapel wird dann über dem unteren dielektrischen Stapel gebildet und durchläuft einen ähnlichen Herstellungsprozess, um eine obere Treppenstruktur mit Unterkanalöffnungen und Unter-Säulenöffnungen zu bilden. Die Unterkanalöffnungen und die Unter-Säulenöffnungen in der oberen Treppenstruktur fluchten mit den Unterkanalöffnungen und den Unter-Säulenöffnungen in der unteren Treppenstruktur und grenzen an diese entlang der Richtung senkrecht zur Oberfläche des Substrats an. Die obere Treppenstruktur und die untere Treppenstruktur bilden die mehrstufige Treppenstruktur. Die angrenzenden Unterkanalöffnungen und die angrenzenden Unter-Säulenöffnungen werden dann mit geeigneten Materialien gefüllt, um Halbleiterkanäle bzw. eine tragende Säule zu bilden. In der vorliegenden Erfindung beziehen sich Unterkanalöffnungen und Sub-Säulenöffnungen jeweils auf die in einer dielektrischen Stapel-/Treppenstruktur gebildeten Hohlraumstrukturen und werden lediglich zur Unterscheidung der Kanalöffnung und der Säulenöffnung (angrenzende Hohlraumstruktur) durch die mehrstufige Treppenstruktur verwendet. Die Begriffe „Unterkanalöffnungen‟ und „Unter-Säulenöffnung“ implizieren keinen Unterschied in anderen Aspekten wie Fertigungsreihenfolge oder Funktionen.
  • Bei diesem Herstellungsverfahren werden die dielektrischen Stapel (z. B. oberer dielektrischer Stapel und unterer dielektrischer Stapel) separat strukturiert, um entsprechende Treppenstrukturen (z. B. obere Treppenstruktur und untere Treppenstruktur) zu bilden, und es werden separate Fotomasken verwendet, um die Strukturierungsprozesse durchzuführen. Unterkanalöffnungen und Unter-Säulenöffnungen der verschiedenen Treppenstrukturen werden vor der Ablegung des nächsten dielektrischen Stapels gebildet. Halbleiterkanäle und tragende Säulen durch die mehrstufige Treppenstruktur werden gebildet, indem jeweils Unterkanalöffnungen und Unter-Säulenöffnungen benachbarter dielektrischer Treppenstrukturen entlang der Richtung senkrecht zur Oberfläche des Substrats aneinandergereiht werden und die aneinandergereihten Unterkanalöffnungen und Unter-Säulenöffnungen mit geeigneten Materialien gefüllt werden, wie z. B. die Halbleiterkanäle füllenden Materialien.
  • Der oben beschriebene Herstellungsprozess kann mehrere Probleme aufweisen. Erstens, weil oft eine andere Fotomaske (oder ein anderer Satz von Fotomasken) verwendet wird, um die Unterkanalöffnungen und Unter-Säulenöffnung jedes dielektrischen Stapels zu strukturieren, kann die Anzahl der Fotomasken und der entsprechenden Fotolithographie-Operationen, die verwendet werden, um Treppenstrukturen mit mehreren Stapeln zu bilden, unerwünscht groß sein, was die Kosten und die Bearbeitungszeit des Herstellungsprozesses erhöht. Zweitens, da ein oberer dielektrischer Stapel oft nach der Bildung der unteren Treppenstruktur und ihrer dielektrischen Füllstruktur (z. B. der unteren dielektrischen Füllstruktur) gebildet wird, beeinflussen Bearbeitungen (z. B. Ätzen) an der unteren Treppe und der unteren dielektrischen Füllstruktur oft die Filmeigenschaften des oberen dielektrischen Stapels. Zum Beispiel kann die Topographie der unteren Treppe und der unteren dielektrischen Füllstruktur Defekte im oberen dielektrischen Stapel verursachen, die die Filmqualität des oberen dielektrischen Stapels negativ beeinflussen. Drittens haben Unterkanalöffnungen und Unter-Säulenöffnungen desselben dielektrischen Stapels oft unterschiedliche Abmessungen und werden oft durch denselben Musterungs-/Ätzprozess gebildet, was es schwierig macht, sie zusammen mit hoher Gleichförmigkeit zu bilden. Da ferner die Kanalöffnungen und Säulenöffnungen durch die mehrstufige Treppenstruktur durch Aneinanderfügen von Unterkanalöffnungen und Unter-Säulenöffnungen jeder Treppenstruktur entlang der Richtung senkrecht zur Oberfläche des Substrats gebildet werden, kann das Ätzen und Ausrichten von Unterkanalöffnungen und Unter-Säulenöffnungen eine höhere Präzisionskontrolle erfordern.
  • Die innere Seitenwand (oder die Seitenwand) einer Säulenöffnung durch die Speicherstruktur kann durch jeweils aneinandergrenzende Seitenwände von tragenden Säulen der mehreren Treppenstrukturen gebildet werden, die zusammen gestapelt sind. Eine tragende Säule, die durch die oben beschriebenen Herstellungsverfahren gebildet wird, kann mit einer „angrenzenden/verbundenen Seitenwand“ bezeichnet werden, die einen oder mehrere Verbindungsabschnitte umfassen kann, die durch das Aneinandergrenzen von Unter-Säulenöffnungen gebildet werden (z. B. an der Schnittstelle von zwei angrenzenden Seitenwänden). Die Seitenwand kann daher an den Verbindungsabschnitten unausgerichtete (oder nicht zusammenhängende) Flächen aufweisen. Die unausgerichteten Oberflächen können sich auf die inkonsistenten Öffnungsabmessungen beziehen, die durch das Ätzen von Öffnungen mit hohem Aspektverhältnis (z. B. größer als 4) verursacht werden. Wenn beispielsweise eine erste Unter-Säulenöffnung an eine darunter liegende zweite Unter-Säulenöffnung angrenzt, kann der Durchmesser der Unterseite der ersten Unter-Säulenöffnung kleiner sein als der Durchmesser der Oberseite der zweiten Unter-Säulenöffnung, wodurch an der angrenzenden Schnittstelle unausgerichtete Flächen entlang der vertikalen Richtung entstehen. Im Gegensatz dazu kann eine Säulenöffnung, das ohne angrenzende Unter-Säulenöffnungen gebildet wird, als eine Seitenwand mit ausgerichteten (oder nicht ausgerichteten) Oberflächen bezeichnet werden. Zum Beispiel kann sich die durch die vorliegende Erfindung gebildete Säulenöffnung durch die Speicherstruktur hindurch erstrecken und kann ausgerichtete Seitenwandflächen aufweisen.
  • Der Einfachheit halber wird der Herstellungsprozess des wiederholten Ätzens dielektrischer Paare eines dielektrischen Stapels zur Bildung einer auf dem dielektrischen Stapel basierenden Treppenstruktur als „treppenförmiger Strukturbildungsprozess“ bezeichnet. Jede treppenförmige Struktur kann eine Vielzahl von wiederholtem Ätzen/Strukturen von dielektrischen Paaren des jeweiligen dielektrischen Stapels umfassen. In einigen Ausführungsformen werden häufig zwei treppenbildende Strukturierungsprozesse verwendet, um eine zweistufige Treppenstruktur zu bilden.
  • Die vorliegende Erfindung betrifft Strukturen und Verfahren zur Bildung einer 3D-Speichervorrichtung. Gemäß den offengelegten Strukturen und Verfahren werden dielektrische Paare aus mehreren Stapeln, die eine mehrstufige Speichervorrichtung bilden, durch einen treppenförmigen Strukturierungsprozess strukturiert, um die mehrstufige Treppenstruktur zu bilden. Das Ätzen der dielektrischen Paare der Mehrfachstapel kann durchgeführt werden, nachdem die dielektrischen Paare der Mehrfachstapel abgelegt worden sind. Säulenöffnungen durch die mehrstufige Treppenstruktur können nach der Bildung der mehrstufigen Treppenstrukturen durch einen Strukturierungsprozess gebildet werden. Die Säulenöffnungen können z. B. vor oder nach der Bildung der Kanalöffnungen des oberen dielektrischen Stapels gebildet werden. Die tragende Säulen der Speichervorrichtung können gebildet werden, indem die Säulenöffnungen mit beliebigen geeigneten Materialien gefüllt werden, z. B. mit demselben Material, das die Halbleiterkanäle unter Verwendung der Schichtablegung von Halbleiterkanälen bildet. Ähnliche Verfahren können auch zur Bildung von tragenden Säulen in einer Zweikanal-Speichervorrichtung verwendet werden.
  • Durch die Verwendung der offengelegten Strukturen und Verfahren können mehrstufige Treppenstrukturen durch einen treppenbildenden Strukturierungsprozess gebildet werden, wodurch eine mehrfache Strukturierung verschiedener dielektrischer Stapel vermieden wird. Eine reduzierte Anzahl von Photomasken und Photolithographieprozessen kann verwendet werden, um mehrstufige Treppenstrukturen mit Halbleiterkanälen und tragenden Säulen zu bilden. Die Herstellung von 3D-Speichervorrichtungen kann vereinfacht werden und ist weniger zeitaufwändig. Gleichzeitig ist die Bildung von tragenden Säulen mit der Bildung von mehrstufigen Treppenstrukturen kompatibel. Für die Bildung von tragenden Säulen ist weniger Strukturierung erforderlich, und der Herstellungsprozess des 3D-Speichervorrichtung wird dadurch vereinfacht und weniger kostspielig, das wiederum die Ausbeute und Leistung der Speichervorrichtung verbessern kann.
  • Zur Veranschaulichung wird eine 3D-NAND-Speichervorrichtung beschrieben, um die vorliegende Erfindung zu beschreiben. Die beispielhafte 3D-NAND-Speichervorrichtung umfasst einen oberen Stapel von Wortleitungen und einen unteren Stapel von Wortleitungen, die jeweils aus einem oberen dielektrischen Stapel und einem unteren dielektrischen Stapel gebildet sind. Die offengelegten Verfahren können verwendet werden, um jede geeignete mehrstufige Speichereinrichtung mit einer erhöhten Anzahl von Stapeln zu bilden. In verschiedenen Ausführungsformen kann der obere dielektrische Stapel den letzten dielektrischen Stapel der mehrfachen dielektrischen Stapel darstellen.
  • In der vorliegenden Offenbarung bezieht sich eine „Treppenstruktur“ oder eine „gestufte Hohlraumstruktur“ oder Ähnliches auf eine Struktur mit gestuften Oberflächen. In der vorliegenden Offenbarung beziehen sich „gestufte Flächen“ auf einen Satz von Flächen, die mindestens zwei horizontale Flächen (z. B. entlang der x-y-Ebene) und mindestens zwei (z. B. erste und zweite) vertikale Flächen (z. B. entlang der z-Achse) umfassen, so dass jede horizontale Fläche an eine erste vertikale Fläche angrenzt, die sich von einer ersten Kante der horizontalen Fläche nach oben erstreckt, und an eine zweite vertikale Fläche angrenzt, die sich von einer zweiten Kante der horizontalen Fläche nach unten erstreckt. Eine „Stufe“ oder „Treppe“ bezieht sich auf eine vertikale Verschiebung in der Höhe eines Satzes von aneinander grenzenden Flächen. In den Figuren der vorliegenden Offenbarung verläuft die x-Achse entlang einer Richtung, die senkrecht zur y-z-Ebene verläuft.
  • In der vorliegenden Offenbarung bezieht sich ein dielektrischer Stapel oder ein Stapel dielektrischer Paare auf einen Stapel von (oder eine Vielzahl von) dielektrischen Paaren, die entlang der Richtung senkrecht zur oberen Oberfläche des Substrats gestapelt sind. Der dielektrische Stapel kann einem Strukturierungs- und/oder Ätzprozess unterzogen werden, um eine treppenförmige Struktur zu bilden. Beispielsweise kann ein tieferer/unterer dielektrischer Stapel strukturiert/geätzt werden, um eine tiefere/untere Treppenstruktur zu bilden, und so weiter. Dementsprechend können mehrere dielektrische Stapel übereinander auf dem Substrat strukturiert/geätzt werden, um eine mehrstufige Treppenstruktur zu bilden. Kanalöffnungen, die in jeder Treppenstruktur gebildet werden, können mit Kanalöffnungen der benachbarten (z. B. oberen oder unteren) Treppenstruktur ausgerichtet werden und an diese angrenzen, um aneinandergrenzende/kombinierte Kanalöffnungen durch die mehrstufige Treppenstruktur zu bilden. Der Begriff „durch“ ein Objekt bezieht sich darauf, dass es sich von der oberen Oberfläche/dem oberen Teil bis zur unteren Oberfläche/dem unteren Teil des Objekts erstreckt. Zum Beispiel können Kanalöffnungen durch jede Treppenstruktur aneinandergereiht werden, um Kanalöffnungen durch die mehrstufige Treppenstruktur zu bilden, und es können Säulenöffnungen gebildet werden, die durch die Speicherstruktur verlaufen. Der Einfachheit halber kann in den Ausführungsformen „mehrstufige Treppenstruktur“ mit „Treppenstruktur“ austauschbar sein.
  • Herstellungsprozesse zur Bildung einer 3D-Speichervorrichtung sind dargestellt. 1-6 veranschaulichen beispielhafte Verfahren zur Bildung von tragenden Säulen durch eine mehrstufige Treppenstruktur einer 3D-Mehrfachstapel-Speicherevorrichtung, und 7-12 illustrieren ein beispielhaftes Verfahren zum Ausbilden der mehrstufigen Treppenstruktur in der 3D-Mehrstapel-Speichervorrichtung.
  • 1 zeigt eine Querschnittsansicht einer Speicherstruktur 100 zu Beginn eines Herstellungsprozesses zur Bildung einer 3D-NAND-Speichervorrichtung gemäß einigen Ausführungsformen. Wie in 1 gezeigt, umfasst die Speicherstruktur 100 ein Substrat 107, einen ersten dotierten Bereich 106 am Substrat 107, einen zweiten dotierten Bereich 105 am ersten dotierten Bereich 106, eine dielektrische Schicht 104 über dem Substrat 107, eine Vielzahl von Transistoren 108 über dem Substrat 107, die von einer Isolationsschicht 109 bedeckt sind, und einen ersten dielektrischen Stapel 103 über der dielektrischen Schicht 104 und der Isolationsschicht 109. Die Speicherstruktur 100 kann zur Veranschaulichung in einen Kernbereich 110 und einen Peripheriebereich 120 unterteilt werden. Der Peripheriebereich 120 kann die Vielzahl von Transistoren 108 zur Bereitstellung von Steuersignalen umfassen und kann den Kernbereich 110 umgeben. Der Peripheriebereich 120 kann sich auch unter dem Kernbereich 110 befinden, abhängig vom Typ der Speichervorrichtung.
  • Im Kernbereich 110 kann der erste dielektrische Stapel 103 (z. B. der untere dielektrische Stapel) eine Vielzahl von dielektrischen Paaren enthalten, die wiederholt entlang einer Richtung senkrecht zur oberen Oberfläche des Substrats 107 (z. B. der z-Achse) angeordnet sind. Ein dielektrisches Paar kann eine Opfermaterialschicht und eine Isoliermaterialschicht umfassen. Der erste dielektrische Stapel 103 kann Opfermaterialschichten und Isoliermaterialschichten umfassen, die abwechselnd entlang der z-Achse gestapelt sind. In einem dielektrischen Paar 102, 101 können jeweils eine Opfermaterialschicht und eine Isoliermaterialschicht sein. In der vorliegenden Offenbarung steht 102 für eine Isoliermaterialschicht und 101 für eine Opfermaterialschicht. Die Opfermaterialschichten 101 und die Isoliermaterialschichten 102 können unterschiedliche Materialien umfassen. In einigen Ausführungsformen umfassen die Opfermaterialschichten 101 Siliziumnitrid und die Isoliermaterialschichten 102 Siliziumoxid. In nachfolgenden Herstellungsprozessen können Speicherzellen im Kernbereich 110 gebildet werden. In einigen Ausführungsformen ist die dielektrische Schicht 104 eine Gate-Dielektrikumsschicht und umfasst ein geeignetes Oxid, z. B. Siliziumoxid.
  • Der Peripheriebereich 120 enthält beliebige periphere Bauelemente (z.B. dargestellt durch Transistoren 108), eine Isolationsschicht 109 über den peripheren Bauelementen und eine Vielzahl von dielektrischen Paaren, die wiederholt über den peripheren Bauelementen angeordnet sind. Die Isolationsschicht 109 kann jedes geeignete Isoliermaterial (z. B. Siliziumoxid) umfassen und kann die peripheren Geräte vor anderen Geräten oder Strukturen schützen und isolieren. In einigen Ausführungsformen umfasst der erste dotierte Bereich 106 eine tiefe N-Wanne (DNW) und der zweite dotierte Bereich 105 eine Hochspannungs-P-Wanne (HVPW). Zur Veranschaulichung sind in den Figuren nur die für die vorliegende Offenbarung relevanten Elemente dargestellt und beschriftet. In einigen Ausführungsformen werden Peripheriegeräte vor der Ablegung des ersten dielektrischen Stapels 103 gebildet. Aufgrund der Höhe der peripheren Vorrichtungen können die dielektrischen Paare des ersten dielektrischen Stapels 103 eine vertikale Höhenverschiebung zwischen dem Kernbereich 110 und dem peripheren Bereich 120 aufweisen.
  • In einigen Ausführungsformen umfasst das Substrat 107 jedes geeignete Material zur Bildung der dreidimensionalen Speichervorrichtung. Zum Beispiel kann das Substrat 107 Silizium, Siliziumgermanium, Siliziumkarbid, Silizium auf Isolator (SOI), Germanium auf Isolator (GOI), Glas, Galliumnitrid, Galliumarsenid und/oder eine andere geeignete Ill-V-Verbindung umfassen. Der erste dotierte Bereich 106 und der zweite dotierte Bereich 105 können jeweils durch ein geeignetes Dotierungsverfahren wie z. B. Ionenimplantation gebildet werden.
  • Die Speicherstruktur 100 bildet die Basis für die Herstellung der 3D-Speichervorrichtung und kann mit allen geeigneten Verfahren gebildet werden. Zum Beispiel kann die Speicherstruktur 100 durch Aufbringen eines Stapels aus dielektrischem Material (nicht dargestellt) auf das Substrat 107 und Planarisieren des Stapels aus dielektrischem Material gebildet werden. In einigen Ausführungsformen wird das Substrat 107 mit dem ersten dotierten Bereich 106 und dem zweiten dotierten Bereich 105 versehen, und die peripheren Bauelemente (z. B. die Vielzahl von Transistoren 108) und die Isolationsschicht 109 werden über dem Substrat 107 gebildet. Ein dielektrischer Film kann über dem Substrat 107 abgelegt und strukturiert werden, um die dielektrische Schicht 104 zu bilden. Ein Stapel aus dielektrischem Material kann über der dielektrischen Schicht 104 und der Isolationsschicht 109 gebildet werden, indem abwechselnd Isoliermaterialschichten 102 und Opfermaterialschichten 101 über dem Substrat 107 abgelegt werden. Die Opfermaterialschicht 101 und die Isoliermaterialschicht 102 können gleiche oder unterschiedliche Dicken haben. Eine Opfermaterialschicht 101 kann jedes geeignete Material umfassen, das sich von einer Isoliermaterialschicht 102 unterscheidet. In einigen Ausführungsformen können Opfermaterialschichten 101 zum Beispiel polykristallines Silizium, Siliziumnitrid, polykristallines Germanium und/oder polykristallines Germanium-Silizium umfassen. In einigen Ausführungsformen enthalten die Opfermaterialschichten 101 Siliziumnitrid. Die Isoliermaterialschichten 102 können alle geeigneten Isoliermaterialien umfassen, z. B. Siliziumoxid. Die Ablegung der Opfermaterialschichten 101 und der Isoliermaterialschichten 102 kann alle geeigneten Abscheidungsmethoden umfassen, wie z. B. plasmaunterstützte CVD (PECVD), Sputtern, Atomlagenabscheidung (ALD) usw.
  • Weiterhin kann ein Planarisierungsprozess durchgeführt werden, um den dielektrischen Materialstapel auf eine geeignete Dicke zu planarisieren. So kann der erste dielektrische Stapel 103 gebildet werden. In einigen Ausführungsformen ist die obere Oberfläche des Kernbereichs 110 eben mit der oberen Oberfläche des Peripherbereiches 120. In einigen Ausführungsformen wird die Opfermaterialschicht 101 im Kernbereich 110 durch den Planarisierungsprozess freigelegt. In einigen Ausführungsformen umfasst der Planarisierungsprozess einen chemisch-mechanischen Planarisierungsprozess (CMP).
  • 2 zeigt eine Querschnittsansicht der Speicherstruktur 200, die auf der Grundlage der Speicherstruktur 100 gemäß einigen Ausführungsformen gebildet wird. Wie in 2 gezeigt, kann die Speicherstruktur 200 durch Ausbilden einer Vielzahl von ersten Unterkanalöffnungen 205 im ersten dielektrischen Stapel 103, Füllen der ersten Unterkanalöffnungen 205 mit einer Opferfüllstruktur 207 und Ausbilden eines zweiten dielektrischen Stapels 206 (z.B. oberer dielektrischer Stapel) über dem ersten dielektrischen Stapel 103 gebildet werden. Der erste dielektrische Stapel 103 und der zweite dielektrische Stapel 206 können einen zweistöckigen dielektrischen Stapel 203 bilden (der Begriff „dielektrischer Stapel 203“ kann sich auch auf einen zweistöckigen dielektrischen Stapel 203 beziehen). Zur Veranschaulichung ist die Speicherstruktur 200 in einen Kernbereich 210 und einen Peripheriebereich 220 unterteilt, die jeweils dem Kernbereich 110 und dem Peripheriebereich 120 von 1 entsprechen. In einigen Ausführungsformen ist die obere Oberfläche des Kernbereichs 210 eben mit der oberen Oberfläche des Peripheriebereichs 220.
  • Die Speicherstruktur 200 kann mit allen geeigneten Verfahren hergestellt werden. In einigen Ausführungsformen werden zunächst erste Unterkanalöffnungen 205 im ersten dielektrischen Stapel 103 gebildet, bevor der zweite dielektrische Stapel 206 darauf abgelegt wird. Erste Unterkanalöffnungen 205 können z. B. durch Strukturierung einer Fotolackschicht mittels Fotolithografie über dem ersten dielektrischen Stapel 103 gebildet werden, um Öffnungen in der strukturierten Fotolackschicht zu bilden, und durch einen Ätzprozess, um die dielektrischen Materialien im ersten dielektrischen Stapel 103 zu entfernen, die durch die Öffnungen definiert sind. Die Positionen der Öffnungen können mit den Positionen der ersten Unterkanalöffnungen 205 übereinstimmen. Der Ätzprozess kann jede geeignete Nassätzung und/oder Trockenätzung umfassen. In einigen Ausführungsformen wird ein anisotropes Ätzen durchgeführt, um die Materialien vertikal (z. B. entlang der z-Achse) zu entfernen. Erste Unterkanalöffnungen 205 können sich durch den ersten dielektrischen Stapel 103 und im Wesentlichen in den zweiten dotierten Bereich 105 erstrecken und/oder sich in das Substrat 107 erstrecken. In einigen Ausführungsformen können die ersten Unterkanalöffnungen 205 eine im Wesentlichen rechteckige Querschnittsform haben. In einigen Ausführungsformen können die ersten Unterkanalöffnungen 205 eine im Wesentlichen trapezförmige Querschnittsform haben. In einigen Ausführungsformen kann die horizontale Abmessung (z. B. entlang der x-Achse) der ersten Unterkanalöffnung 205 z. B. aufgrund von Herstellungsprozessen in Richtung des Substrats 107 abnehmen. Jede Variation der Form der ersten Unterkanalöffnung 205 liegt noch im Rahmen der vorliegenden Offenbarung.
  • Ein Opferfüllmaterial kann weiterhin abgelegt werden, um die ersten Unterkanalöffnungen 205 aufzufüllen. Jedes geeignete Ablegeverfahren kann durchgeführt werden, um das Opferfüllmaterial in die ersten Unterkanalöffnungen 205 und andere Bereiche über dem ersten dielektrischen Stapel 103 abzulegen. Das in den ersten Unterkanalöffnungen 205 abgelegte Opferfüllmaterial kann die Opferfüllstruktur 207 bilden. Jede geeignete Planarisierungsmethode (z. B. CMP) und/oder Ausnehmungsätzung (z. B. Trockenätzung und/oder Nassätzung) kann durchgeführt werden, um überschüssiges Opferfüllmaterial über dem ersten dielektrischen Stapel 103 zu entfernen. Das Opferfüllmaterial kann jedes geeignete nichtleitende Material (z.B. amorphes Silizium, Polysilizium, Siliziumgermanium, amorpher Kohlenstoff, Siliziumnitrid, diamantartiger Kohlenstoff und poröses Organosilikatglas) umfassen und kann durch jede geeignete Ablegungsmethode wie CVD und/oder Spin-Coating abgelegt werden.
  • In einigen Ausführungsformen kann eine Isolierschicht (in 2 nicht dargestellt) über dem ersten dielektrischen Stapel 103 abgelegt werden. Die Isolierschicht kann ein geeignetes Isoliermaterial umfassen, wie ein oder mehrere Materialien, die den ersten dielektrischen Stapel 103 bilden. Die Isolierschicht kann vor der Bildung der ersten Unterkanalöffnungen 205 oder nach der Ablegung des Opferfüllmaterials gebildet werden. Wenn die Isolierschicht vor der Bildung der ersten Unterkanalöffnungen 205 gebildet wird, kann die Bildung der ersten Unterkanalöffnungen 205 das Bilden von Öffnungen in der Isolierschicht und das Entfernen von Teilen des ersten dielektrischen Stapels 103, die durch die Öffnungen freigelegt sind, umfassen. Ein geeignetes Planarisierungsverfahren (z.B. CMP) und/oder Ausnehmungsätzen (z.B. Trockenätzen und/oder Nassätzen) kann durchgeführt werden, um jegliches überschüssige Material der Isolierschicht über dem ersten dielektrischen Stapel 103 zu entfernen.
  • In einigen Ausführungsformen kann ein Kanalepitaxieabschnitt 204 am Boden einer ersten Unterkanalöffnung 205 durch einen geeigneten Ablegungsprozess gebildet werden. Der Kanalepitaxieabschnitt 204 kann als ein Teil eines Halbleiterkanals fungieren. Zum Beispiel kann eine selektive epitaktische Ablegung durchgeführt werden, um ein Halbleitermaterial am Boden der ersten Unterkanalöffnung 205 abzulegen. In einigen Ausführungsformen enthält der epitaktische Kanalabschnitt 204 einen einkristallinen Halbleiter in epitaktischer Ausrichtung (z. B. gleiche Kristallorientierung) mit dem zweiten dotierten Bereich 105. In einigen Ausführungsformen umfasst der epitaktische Kanalabschnitt 204 einkristallines Silizium. Die obere Oberfläche des epitaktischen Kanalabschnitts 204 kann sich zwischen einem Paar von Opfermaterialschichten 101 befinden, und die Peripherie des epitaktischen Kanalabschnitts 204 kann in physischem Kontakt mit Isoliermaterialschichten 102 stehen.
  • Ferner kann ein zweiter dielektrischer Stapel 206 über dem ersten dielektrischen Stapel 103 gebildet werden. In einigen Ausführungsformen ist der zweite dielektrische Stapel 206 über dem Kernbereich 210 und dem Peripheriebereich 220 ausgebildet. Der zweite dielektrische Stapel 206 kann eine Vielzahl von dielektrischen Paaren umfassen, die jeweils eine Opfermaterialschicht 201 und eine Isoliermaterialschicht 202 umfassen. Opfermaterialschichten 201 und Isoliermaterialschichten 202 können abwechselnd entlang der z-Achse angeordnet sein. Der erste dielektrische Stapel 103 und der zweite dielektrische Stapel 206 können einen dielektrischen Stapel 203 bilden. Die Struktur und die Ablegungsmethoden zur Bildung des zweiten dielektrischen Stapels 206 können sich auf die Struktur und die Ablegungsmethoden des ersten dielektrischen Stapels 103 beziehen.
  • 3 zeigt eine beispielhafte Speicherstruktur 300, die auf der Grundlage der Speicherstruktur 200 gemäß einigen Ausführungsformen gebildet wird. Wie in 3 gezeigt, kann die Speicherstruktur 300 durch Bilden einer zweistufigen Treppenstruktur 303 aus dem dielektrischen Stapel 203, Füllen des durch die Bildung der Treppenstruktur 303 gebildeten Raums mit einer dielektrischen Füllstruktur 311 und Bilden einer Vielzahl von Säulenöffnungen 309 gebildet werden. Zur Veranschaulichung ist die Speicherstruktur 300 in einen Kernbereich 310 und einen Peripheriebereich 320 unterteilt, die jeweils dem Kernbereich 210 und dem Peripheriebereich 220 von 2 entsprechen.
  • Der Teil des dielektrischen Stapels 203 im Peripheriebereich 320 kann entfernt werden, und die Oberseite der Isolierschicht 109 kann freigelegt werden. Die Treppenstruktur 303 kann durch wiederholtes Strukturieren/Ätzen von Opfermaterialschichten 201 und Isoliermaterialschichten 202 des dielektrischen Stapels 203 im Kernbereich 310 gebildet werden. Dielektrische Paare verschiedener Lagen können geätzt werden, um Treppen zu bilden, die sich entlang der x-y-Ebene erstrecken. Jede Treppe kann eine Isolierschicht (z. B. 302) und eine Paarungsopferschicht (z. B. 301) enthalten. Die dielektrischen Stapel können durch einen treppenbildenden Musterungsprozess strukturiert/geätzt werden, um die Treppenstruktur 303 (oder die mehrstufige Treppenstruktur 303 oder die Zweistapel-Treppenstruktur 303) zu bilden. Einzelheiten zur Bildung der Treppenstruktur 303 sind in 7-12 gezeigt.
  • Weiterhin kann ein dielektrisches Füllmaterial aufgebracht werden, nachdem die Treppenstruktur 303 gebildet wurde, um den Raum auszufüllen, der durch das Entfernen der Teile des dielektrischen Stapels 203 gebildet wurde. Die dielektrische Füllstruktur 311 wird im Peripheriebereich 320 und im Kernbereich 310 abgelegt, um den durch das Entfernen der Teile des dielektrischen Stapels 203 gebildeten Raum aufzufüllen. Ein geeignetes Planarisierungsverfahren (z. B. CMP und/oder Aussparungsätzen) kann durchgeführt werden, um überschüssiges dielektrisches Füllmaterial zu entfernen, das über der obersten Fläche der Treppenstruktur 303 liegt. Der verbleibende Teil des abgeschiedenen dielektrischen Füllmaterials (z. B. über der Treppenstruktur 303 und der Isolierschicht 109) kann die dielektrische Füllstruktur 311 bilden, die die Treppenstruktur 303 umgibt. Die dielektrische Füllstruktur 311 kann rückwärts gestuft werden. In der vorliegenden Offenbarung bezieht sich ein rückwärts gestuftes Element auf ein Element, das gestufte Oberflächen und eine horizontale Querschnittsfläche aufweist, die als Funktion eines vertikalen Abstands von einer oberen Oberfläche eines Substrats, auf dem das Element vorhanden ist, kontinuierlich zunimmt. Die dielektrische Füllstruktur 311 kann jedes geeignete dielektrische Material umfassen, das eine elektrische Isolierung für die Treppenstruktur 300 bereitstellt, und kann durch jede geeignete Ablegungsmethode wie CVD, ALD und/oder PVD abgelegt werden. In einigen Ausführungsformen umfasst die dielektrische Füllstruktur 311 Siliziumoxid und wird durch CVD gebildet. Eine isolierende Deckschicht kann abgeschieden abgelegt, um die Treppenstruktur 303 und die dielektrische Füllstruktur 311 abzudecken. Die isolierende Deckschicht kann entlang der z-Achse eine ausreichende Dicke aufweisen, damit darin Drain-Bereiche gebildet werden können. Die isolierende Deckschicht kann jedes geeignete isolierende Material wie z. B. Siliziumoxid umfassen.
  • Ferner können Säulenöffnungen 309 in der Speicherstruktur 300 ausgebildet werden. Die Säulenöffnungen 309 können an jeder geeigneten Stelle im Kernbereich 310 gebildet werden, z. B. im Schnittpunkt mit der Treppenstruktur 303. In einigen Ausführungsformen können die Säulenöffnungen 309 neben den ersten Unterkanalöffnungen 205 ausgebildet werden. In einigen Ausführungsformen können die Säulenöffnungen 309 in der Treppenstruktur 303 ausgebildet werden. In einigen Ausführungsformen können einige Säulenöffnungen 309 in einem Teil des Peripheriebereiches 320 gebildet werden. Säulenöffnungen 309 können z. B. durch Strukturieren einer Fotolackschicht unter Verwendung von Fotolithografie über der isolierenden Deckschicht über der Treppenstruktur 303 und der dielektrischen Füllstruktur 311 gebildet werden, um Öffnungen in der strukturierten Fotolackschicht zu bilden, die den Positionen der Säulenöffnungen 309 entsprechen, und durch Ausführen eines Ätzprozesses (z. B. unter Verwendung der strukturierten Fotolackschicht als Ätzmaske), um die Teile der isolierenden Deckschicht und Teile der Treppenstruktur 303, die durch die Öffnungen freigelegt/definiert sind, zu entfernen. Der Ätzprozess kann jede geeignete Nassätzung und/oder Trockenätzung umfassen. In einigen Ausführungsformen wird ein anisotropes Ätzen durchgeführt, um Teile der isolierenden Deckschicht, der Treppenstruktur 303 und der dielektrischen Füllstruktur 311 zu ätzen, um Säulenöffnungen 309 zu bilden. Die strukturierte Photoresistschicht kann dann nach der Bildung der Säulenöffnungen 309 entfernt werden. Anschließend kann die isolierende Deckschicht 312 gebildet werden. Die Säulenöffnung 309 kann sich von der Oberseite der isolierenden Deckschicht 312 bis zum Substrat 107 erstrecken. Der Querschnitt der Säulenöffnung 309 entlang der x-z-Ebene kann eine Trapezform haben. In einigen Ausführungsformen kann eine horizontale Abmessung (z. B. entlang der x-Achse) der Säulenöffnung 309 z. B. aufgrund von Herstellungsprozessen in Richtung des Substrats 107 abnehmen. Jede Variation der Form der Säulenöffnung 309 liegt noch im Rahmen der vorliegenden Offenbarung. In einigen Ausführungsformen werden die Säulenöffnungen 309 vor der Bildung der zweiten Unterkanalöffnungen des oberen dielektrischen Stapels gebildet. In einigen Ausführungsformen werden die Säulenöffnungen 309 nach der Bildung der zweiten Unterkanalöffnungen des oberen dielektrischen Stapels gebildet.
  • 4 zeigt eine beispielhafte Speicherstruktur 400, die gemäß einigen Ausführungsformen auf der Grundlage der Speicherstruktur 300 gebildet wird. Wie in 4 gezeigt, kann die Speicherstruktur 400 durch Ausbilden einer Vielzahl von zweiten Unterkanalöffnungen über ersten Unterkanalöffnungen 205, Füllen der ersten und zweiten Unterkanalöffnungen und Säulenöffnungen 309 zur Bildung von Halbleiterkanälen 415 und tragenden Säulen 409 und Ausbilden von Drain-Bereichen 419 über Halbleiterkanälen 415 und Dummy-Drain-Bereichen 414 über tragenden Säulen 409 gebildet werden. Zur Veranschaulichung wird der Kernbereich in 4 beschrieben.
  • Um zweite Unterkanalöffnungen zu bilden, kann eine Photoresistschicht über der isolierenden Deckschicht 410 gebildet werden. Die Photoresistschicht kann die oberen Abschnitte der Säulenöffnungen 309 abdecken/verschließen, sodass das anschließende Ätzen der zweiten Unterkanalöffnungen nur geringe oder keine Auswirkungen auf die Säulenöffnungen 309 hat. Die Photoresistschicht kann dann so gemustert werden, dass sie Öffnungen bildet, die Teile der isolierenden Deckschicht 410 freilegen und den Positionen der zweiten Unterkanalöffnungen entsprechen. Die gemusterte Fotolackschicht kann als Ätzmaske verwendet werden, um Teile der isolierenden Deckschicht 410 und Teile der Treppenstruktur 303 zu entfernen, die durch die Öffnungen freigelegt/definiert sind. Die isolierende Deckschicht 410 kann gebildet werden. Die horizontale Projektion (z. B. auf der x-y-Ebene) der zweiten Unterkanalöffnungen kann sich im Wesentlichen mit der horizontalen Projektion der ersten Unterkanalöffnungen 205 überlappen. In einigen Ausführungsformen fluchten die zweiten Unterkanalöffnungen im Wesentlichen mit den jeweiligen ersten Unterkanalöffnungen 205 entlang der z-Achse. In einigen Ausführungsformen ist die Anzahl der zweiten Unterkanalöffnungen gleich der Anzahl der ersten Unterkanalöffnungen 205, und die horizontale Projektion jeder zweiten Unterkanalöffnung überlappt sich mit der horizontalen Projektion einer jeweiligen ersten Unterkanalöffnung 205 darunter. Die strukturierte Photoresistschicht kann dann nach der Bildung der zweiten Unterkanalöffnungen entfernt werden.
  • In einigen Ausführungsformen können die zweiten Unterkanalöffnungen jeweils an die jeweilig erste Unterkanalöffnung 205 angrenzen, sodass die gebildete Kanalöffnung die Volumina der ersten Unterkanalöffnung 205 und der jeweiligen zweiten Unterkanalöffnung kombiniert und sich durch die Treppenstruktur 303 erstreckt. In einigen Ausführungsformen legt der Boden der zweiten Unterkanalöffnung die Opferfüllstruktur 207 der jeweiligen ersten Unterkanalöffnung 205 frei.
  • Die innere Seitenwand (oder Seitenwand) einer Kanalöffnung, das sich durch die Treppenstruktur 303 erstreckt, kann durch jeweils aneinandergrenzende Seitenwände der ersten Unterkanalöffnungen 205 und der jeweiligen zweiten Unterkanalöffnungen gebildet werden, die aufeinander gestapelt sind. Ein Halbleiterkanal, der durch diese Herstellungsvorgänge gebildet wird, kann mit einer „angrenzenden/verbundenen Seitenwand“ bezeichnet werden, die einen oder mehrere Verbindungsabschnitte enthalten kann, die durch das Aneinandergrenzen von Teilsäulenöffnungen gebildet werden (z. B. an der Schnittstelle von zwei angrenzenden Seitenwänden). Die Seitenwand kann also an den Verbindungsabschnitten nicht fluchtende Flächen aufweisen. Die nicht ausgerichteten Seitenwandflächen können sich auf die inkonsistenten Lochabmessungen beziehen, die durch das Ätzen von Löchern mit hohem Aspektverhältnis (z. B. größer als 4) verursacht werden. Wenn beispielsweise eine zweite Unterkanalöffnung an eine erste Unterkanalöffnung angrenzt, kann der Durchmesser des Bodens der zweiten Unterkanalöffnung kleiner sein als der Durchmesser des oberen Teils der ersten Unterkanalöffnung, wodurch unausgerichtete Seitenwandflächen entlang der vertikalen Richtung an der angrenzenden Schnittstelle entstehen. Im Gegensatz dazu kann eine Kanalöffnung, das ohne angrenzende Untersäulenöffnungen gebildet wird, als eine Seitenwand mit ausgerichteten Seitenwandflächen bezeichnet werden. Beispielsweise kann sich die durch die vorliegende Offenbarung gebildeten Kanalöffnungen durch die Speicherstruktur erstrecken und eine unausgerichtete Seitenwandfläche aufweisen.
  • Die Opferfüllstrukturen 207 können dann durch ein geeignetes Ätzverfahren (z. B. Trockenätzen und/oder Nassätzen) entfernt werden. Zum Beispiel kann ein selektives Ätzen durchgeführt werden. Das selektive Ätzen kann ein isotroper Ätzprozess oder ein anisotroper Ätzprozess sein.
  • Des Weiteren können die Kanalöffnungen und die Säulenöffnungen 309 durch dieselben Herstellungsvorgänge (z. B. zur gleichen Zeit) gefüllt werden. Eine Reihe von kanalbildenden Schichten kann sequentiell in die Kanalöffnungen (z. B. mit dem kombinierten Volumen der ersten Unterkanalöffnungen 205 und der angrenzenden zweiten Unterkanalöffnungen und die Säulenöffnungen 309 abgelegt werden, um die Kanalöffnungen und die Säulenöffnungen 309 aufzufüllen.
  • In einigen Ausführungsformen wird ein Ladungseinfangfilm 416 (z. B. ein Opferfilm) über der Seitenwand der Kanalöffnungen und Säulenöffnungen 309 abgelegt. Der Ladungseinfangfilm 416 kann eine oder mehrere blockdielektrische Schichten über der Seitenwand der Kanalöffnung umfassen, um andere Schichten in der Kanalöffnung von der Treppenstruktur 303 zu isolieren. Der Ladungseinfangfilm 416 kann auch eine Speichereinheit-Schicht (Speicherschicht) über und umgeben von den Block-Dielektrikum-Schichten umfassen, um Ladungen einzufangen und eine Vielzahl von Ladungsspeicherbereichen entlang der z-Achse zu bilden. Die Ladungseinfangschicht 416 kann auch eine Tunnelschicht (z. B. ein Tunneldielektrikum) über der Speicherschicht und umgeben von dieser umfassen. Das Tunneln von Ladungen kann durch die Tunnelschicht unter einer geeigneten elektrischen Vorspannung durchgeführt werden.
  • Die eine oder mehrere Block-Dielektrikum-Schichten können eine erste Blockschicht umfassen, die eine dielektrische Metalloxidschicht mit einer relativ hohen Dielektrizitätskonstante umfasst. Der Begriff „Metalloxid“ kann ein metallisches Element und nicht-metallische Elemente wie Sauerstoff, Stickstoff und andere geeignete Elemente umfassen. Beispielsweise kann die dielektrische Metalloxidschicht Aluminiumoxid, Hafniumoxid, Lanthanoxid, Yttriumoxid, Tantaloxid, Silikate, stickstoffdotierte Verbindungen, Legierungen usw. umfassen. Die erste Blockschicht kann z. B. durch CVD, ALD, gepulste Laserabscheidung (PLD), chemische Abscheidung mit Flüssigkeitsquelle und/oder andere geeignete Ablegungsmethoden abgelegt werden.
  • Die eine oder mehrere dielektrische Blockschichten können auch eine zweite Blockschicht umfassen, die eine andere dielektrische Schicht über dem dielektrischen Metalloxid enthält. Die andere dielektrische Schicht kann von der dielektrischen Metalloxidschicht verschieden sein. Die andere dielektrische Schicht kann Siliziumoxid, ein dielektrisches Metalloxid mit einer anderen Zusammensetzung als die erste Blockschicht, Siliziumoxynitrid, Siliziumnitrid und/oder andere geeignete dielektrische Materialien umfassen. Die zweite Blockschicht kann z. B. durch chemische Niederdruck-Gasphasenabscheidung (LPCVD), ALD, CVD und/oder andere geeignete Ablegungsmethode abgelegt werden. In einigen Ausführungsformen umfassen die eine oder mehreren Block-Dielektrikumsschichten Siliziumoxid, das durch CVD gebildet wird.
  • Die Speichereinheitsschicht kann sequentiell über der einen oder den mehreren Blockdielektrikumsschichten gebildet werden. Die Speichereinheitsschicht kann ein ladungseinfangendes Material umfassen, z.B. ein dielektrisches ladungseinfangendes Material (z.B. Siliziumnitrid) und/oder ein leitendes Material (z.B. dotiertes Polysilizium). In einigen Ausführungsformen umfasst das dielektrische ladungseinfangende Material Siliziumnitrid und kann durch CVD, ALD, PVD und/oder andere geeignete Ablegungsmethoden gebildet werden.
  • Die Tunnelschicht kann sequentiell über der Speicherschicht gebildet werden. Die Tunnelschicht kann Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, dielektrische Metalloxide, dielektrische Metalloxynitride, dielektrische Metallsilikate, Legierungen und/oder andere geeignete Materialien umfassen. Die Tunnelschicht kann durch CVD, ALD, PVD und/oder andere geeignete Ablegungsmethoden gebildet werden. In einigen Ausführungsformen umfasst die Tunnelschicht Siliziumoxid, das durch CVD gebildet wird.
  • Weiterhin kann ein Halbleiterkanalfilm 417 über dem Ladungseinfangfilm 416 in den Kanalöffnungen und Säulenöffnungen 309 gebildet werden. Der Halbleiterkanalfilm 417 kann eine oder mehrere Schichten aus beliebigen geeigneten Halbleitermaterialien wie Silizium, Siliziumgermanium, Germanium, Ill-V-Verbindungsmaterial, II-VI-Verbindungsmaterial, organisches Halbleitermaterial und/oder andere geeignete Halbleitermaterialien umfassen. Die Halbleiterkanalschicht 417 kann durch ein geeignetes Ablegungsverfahren gebildet werden, wie z. B. metallorganische chemische Gasphasenabscheidung (MOCVD), LPCVD, CVD und/oder andere geeignete Ablegungsverfahren. In einigen Ausführungsformen wird der Halbleiterkanalfilm 417 durch Ablegen einer Schicht aus amorphem Silizium mittels CVD gebildet, gefolgt von einem Ausglühprozess, so dass das amorphe Silizium in einkristallines Silizium umgewandelt wird. In einigen Ausführungsformen kann anderes amorphes Material getempert werden, um kristallisiert zu werden, um den Halbleiterkanalfilm 417 zu bilden.
  • Ferner kann der dielektrische Kern 418 durch Ablegen eines geeigneten dielektrischen Materials über Halbleiterkanalfilmen in Kanalöffnungen und Säulenöffnungen 309 gebildet werden. Der dielektrische Kern 418 kann den Raum in der Mitte der Kanalöffnung und der Säulenöffnung 409 ausfüllen. Der dielektrische Kern 418 kann ein geeignetes dielektrisches Material wie Siliziumoxid und/oder Organosilikatglas umfassen. Der dielektrische Kern 418 kann durch eine geeignete konforme Ablegungsmethode (z. B. LPCVD) und/oder eine selbstplanarisierende Ablegungsmethode (z. B. Spin-Coating) gebildet werden. In einigen Ausführungsformen umfasst der dielektrische Kern 418 Siliziumoxid und wird durch LPCVD gebildet. In einigen Ausführungsformen wird ein geeignetes Planarisierungsverfahren (z. B. CMP und/oder Aussparungsätzen) durchgeführt, um alle überschüssigen Materialien über der Oberseite der Treppenstruktur 303 zu entfernen.
  • Wenn in den Kanalöffnungen verschiedene Schichten (z. B. die Ladungseinfangschicht 416, die Halbleiterkanalschicht 417 und der dielektrische Kern 418) gebildet werden, können die Materialien zur Bildung dieser Schichten auch jeweils in den Säulenöffnungen 309 abgelegt werden. Da diese Schichten keine oder nur geringe aktive elektrische Funktionen haben, werden diese Schichten in den Säulenöffnungen 309 zur Veranschaulichung als Dummy-Ladungseinfangschichten 411, Dummy-Halbleiterkanalschichten 417 und Dummy-Dielektrikumskerne 413 bezeichnet. Auf diese Weise können tragende Säulen 409 gebildet werden.
  • Ferner können die oberen Abschnitte der tragenden Säulen 409 und der Halbleiterkanäle 415 durch beliebige geeignete Aussparungsätzverfahren entfernt werden. In einigen Ausführungsformen wird ein selektives Ätzen durchgeführt, um die oberen Abschnitte der tragenden Säule 409 und der Halbleiterkanäle 415 zu entfernen. In einigen Ausführungsformen ist die Tiefe des Aussparungsbereichs im Wesentlichen gleich der Dicke der isolierenden Deckschicht 410.
  • Ferner können in den Aussparungsbereichen Drain-Bereiche 419 (z. B. über Halbleiterkanälen 415) und Dummy-Drain-Bereiche 414 (z. B. über tragende Säulen 409) ausgebildet werden. Die Drain-Bereiche 419 und die Dummy-Drain-Bereiche 414 können z. B. durch Ablegung eines dotierten Halbleitermaterials in den Aussparungsbereichen gebildet werden. Die Ablegung kann jedes geeignete Ablegungsverfahren umfassen, z. B. CVD und/oder flächenselektive Abscheidung (ASD). Optional wird ein Ionenimplantationsprozess eingesetzt, um den Dotierungsgrad des Vertiefungsbereichs einzustellen. Das dotierte Halbleitermaterial kann z. B. dotiertes Polysilizium umfassen. Das dotierte Halbleitermaterial kann einen Leitfähigkeitstyp aufweisen, der dem Leitfähigkeitstyp des Substrats 107 entgegengesetzt ist. Überschüssige Teile des abgeschiedenen dotierten Halbleitermaterials können oberhalb der oberen Oberfläche der isolierenden Deckschicht 410 entfernt werden, z.B. durch CMP und/oder eine Aussparungsätzung.
  • 5 veranschaulicht eine beispielhafte Speicherstruktur 500, die auf der Grundlage der Speicherstruktur 200 gemäß einigen Ausführungsformen gebildet wird. Anders als bei der Speicherstruktur 400 können in der Speicherstruktur 500 die Säulenöffnungen 509 nach der Bildung der Treppenstruktur 303, der Halbleiterkanäle 501 und der Drain-Bereiche 505 gebildet werden. Die Halbleiterkanäle 501, die Drain-Bereiche 505 und die isolierende Deckschicht 510 können gleich oder ähnlich sein wie die Halbleiterkanäle 415, die Drain-Bereiche 419 und die isolierende Deckschicht 410 von 4. Der Ladungseinfangfilm 502, der Halbleiterkanalfilm 503 und der dielektrische Kern 504 können jeweils gleich oder ähnlich wie Ladungseinfangfilm 416, der Halbleiterkanalfilm 417 und der dielektrische Kern 418 von 4 sein.
  • In einem Beispiel können nach der Bildung der dielektrischen Füllstruktur 311 und der isolierenden Deckschicht zweite Unterkanalöffnungen in der Treppenstruktur 303 gebildet werden. Die zweiten Unterkanalöffnungen können gleich oder ähnlich wie die in 4 dargestellten zweiten Kanalöffnungen sein. Die zweiten Unterkanalöffnungen können durch jedes geeignete Verfahren gebildet werden. Beispielsweise kann eine Photoresistschicht gebildet werden, um mindestens eine obere Fläche der Treppenstruktur 303 zu bedecken. Die Photoresistschicht kann so strukturiert werden, dass Öffnungen entstehen, die Teile der isolierenden Deckschicht freilegen. Die Positionen der Öffnungen können mit den Positionen der zweiten Unterkanalöffnungen übereinstimmen. Die strukturierte Photoresistschicht kann dann als Ätzmaske verwendet werden, um Teile der freiliegenden isolierenden Deckschicht und der Treppenstruktur 303 zu entfernen, um zweite Unterkanalöffnungen zu bilden, die sich jeweils von der oberen Oberfläche der isolierenden Deckschicht 510 zu der jeweiligen ersten Unterkanalöffnung erstrecken. Es können Kanalöffnungen gebildet werden, die sich von der oberen Oberfläche der Treppenstruktur 303 in das Substrat 107 erstrecken. Die strukturierte Photoresistschicht kann nach der Bildung der zweiten Unterkanalöffnung entfernt werden.
  • Kanalbildende Schichten (ähnlich oder gleich wie die in 4 dargestellten kanalbildenden Schichten) können gebildet werden, um die Kanalöffnungen aufzufüllen und Halbleiterkanäle 501 zu bilden. Ferner können obere Abschnitte der Halbleiterkanäle 501 entfernt und mit einem dotierten Halbleitermaterial (z. B. dotiertem Polysilizium) gefüllt werden, um Drain-Bereiche 505 zu bilden. Die Drain-Bereiche 505 können eine Dicke aufweisen, die im Wesentlichen die gleiche ist wie die isolierende Deckschicht 510. Eine gemusterte Photoresistschicht mit Öffnungen, die die Positionen der Säulenöffnungen 509 definieren, kann dann über der isolierenden Deckschicht 510 gebildet werden. In einigen Ausführungsformen legen die Öffnungen Teile der dielektrischen Ablagestruktur 311 frei. Ein geeigneter Ätzprozess (z. B. Trockenätzen und/oder Nassätzen) kann durchgeführt werden (z. B. unter Verwendung der gemusterten Fotolackschicht), um Teile der Treppenstruktur 303 und der dielektrischen Füllstruktur 311 zu entfernen, sodass Säulenöffnungen 509 durch die isolierende Deckschicht 510, die Treppenstruktur 303 und die dielektrische Füllstruktur 311 gebildet werden können.
  • Alle geeigneten Säulenfüllmaterialien (z. B. isolierende Materialien wie Siliziumoxid und/oder Siliziumnitrid) können abgelegt werden, um die Säulenöffnungen 509 zu füllen und tragende Säulen zu bilden. In einigen Ausführungsformen können die säulenfüllenden Materialien reine dielektrische Materialien wie reines Siliziumoxid und/oder reines Siliziumnitrid umfassen. In einigen Ausführungsformen können geeignete Dotierstoffe/Verunreinigungen in das Siliziumoxid und/oder Siliziumnitrid dotiert werden, um die Unterstützung zu verbessern. In einigen Ausführungsformen umfasst das Säulenfüllmaterial eine isolierende Auskleidung/Abstandshalterschicht, die über den Seitenwänden der Säulenöffnungen 509 gebildet wird, und ein anderes Trägermaterial, das den Rest der Säulenöffnungen 509 auffüllt. In einigen Ausführungsformen umgibt die isolierende Auskleidungs-/Abstandshalterschicht das Trägermaterial. Als Trägermaterial kann jedes geeignete Material mit ausreichender Steifigkeit und/oder Stützfunktionen verwendet werden. Zum Beispiel kann das Trägermaterial mindestens Kupfer, Kobalt, Nickel und/oder Aluminium umfassen.
  • 6 zeigt eine weitere Speicherstruktur 600, die gemäß einigen Ausführungsformen auf der Basis der Speicherstruktur 200 gebildet wird. Anders als die Speicherstrukturen 400 und 500 kann die Speicherstruktur 600 (z.B. eine Mehrkanalstruktur) Halbleiterkanäle umfassen, die jeweils mehr als einen Halbleiter-Unterkanal umfassen, der entlang der z-Achse gestapelt ist. Die Mehrkanalstruktur kann die Speicherzellendichte der 3D-Speichervorrichtung weiter erhöhen. In einigen Ausführungsformen, wie in 6 gezeigt, erstreckt sich der Halbleiterkanal 601 durch die Treppenstruktur 603 und umfasst die Halbleiter-Unterkanäle 601-1 (z. B. in der unteren Treppenstruktur ausgebildet) und 601-2 (z. B. in der oberen Treppenstruktur ausgebildet). Die Halbleiter-Unterkanäle 601-1 und 601-2 können durch eine Verbindungsschicht 606 verbunden sein. In einigen Ausführungsformen haben die Halbleiter-Unterkanäle (z. B. 601-1 und 601-2) dieselben oder ähnliche Funktionen wie die Halbleiterkanäle 415 und 501 der 4 und 5.
  • In einem Beispiel können die tragenden Säulen 613 durch ähnliche Herstellungsvorgänge wie in 1-5 gebildet werden. Das heißt, die Säulenöffnungen können vor oder nach der Bildung der Unterkanalöffnungen, die die Halbleiter-Unterkanäle 601-2 bilden, gebildet werden. Das Ausbilden der Säulenöffnungen kann gleichzeitig mit oder nach dem Füllen der Unterkanalöffnungen der Halbleiter-Unterkanäle 601-2 erfolgen.
  • Im Gegensatz zu den in 1-4 können zur Bildung der Speicherstruktur 600 vor der Ablegung des zweiten dielektrischen Stapels (z.B. des oberen dielektrischen Stapels) Halbleiter-Unterkanäle 601-1 im ersten dielektrischen Stapel (z.B. im unteren dielektrischen Stapel) gebildet werden. In der Beschreibung von 6 können der erste dielektrische Stapel und der zweite dielektrische Stapel (z. B. gleich oder ähnlich wie der erste dielektrische Stapel 103 und der zweite dielektrische Stapel 206) jeweils eine Vielzahl von abwechselnd angeordneten Opfermaterialschichten und Isoliermaterialschichten umfassen. In einigen Ausführungsformen werden die Halbleiter-Unterkanäle 601-2 gebildet, indem z.B. erste Unterkanal-Öffnungen der Halbleiter-Unterkanäle 601-2 im ersten dielektrischen Stapel gebildet werden und jeweils ein Ladungseinfangfilm 602, ein Halbleiterkanalfilm 604 und ein dielektrischer Kern 605 in den ersten Unterkanal-Öffnungen abgelegt werden. Die Bildung der ersten Unterkanalöffnungen und die Ablegung der Schichten in den ersten Unterkanalöffnungen kann auf die Vorgänge bezogen werden, die die ersten Unterkanalöffnungen 205 und die Ladungseinfangschicht 502, die Halbleiterkanalschicht 503 bzw. den dielektrischen Kern 504 bilden. Optional kann ein Ausnehmungsätzen (z. B. Trockenätzen und/oder Nassätzen) und/oder ein Planarisierungsprozess (z. B. CMP) durchgeführt werden, um überschüssiges dielektrisches Material über der oberen Oberfläche des ersten dielektrischen Stapels zu entfernen.
  • Die Speicherstruktur 600 kann eine gemeinsame Isolierschicht 618 zwischen den Halbleiter-Unterkanälen 601-1 und 601-2 und eine Vielzahl von Verbindungsschichten 606 in der gemeinsamen Isolierschicht 618 umfassen. Die Verbindungsschichten 606 können als Drain-Bereiche fungieren und die Halbleiter-Unterkanäle 601-1 und 601-2 verbinden. Die gemeinsame Isolierschicht 618 kann die Verbindungsschichten 606 voneinander isolieren. Die Verbindungsschicht 606 kann über dem ersten dielektrischen Stapel vor der Bildung der ersten Unterkanalöffnung gebildet werden. In einigen Ausführungsformen umfasst die gemeinsame Isolierschicht 618 Siliziumoxid und die Verbindungsschichten 606 umfassen dotiertes Silizium. Die Bildung der gemeinsamen Isolierschicht 618 und der Verbindungsschichten 606 kann auf die Bildung der isolierenden Deckschicht 410 und der Drain-Bereiche 419 bezogen werden. Die Abscheidung kann alle geeigneten Ablegungsverfahren umfassen, wie CVD und/oder flächenselektive Abscheidung (ASD). Optional wird ein lonenimplantationsverfahren eingesetzt, um das Dotierungsniveau des Aussparungsbereichs einzustellen. Der Leitfähigkeitstyp der Verbindungsschicht 606 kann derselbe sein wie der Leitfähigkeitstyp der Halbleiter-Unterkanäle 601-1. Optional kann ein Ausnehmungsätzverfahren (z. B. Trockenätzung und/oder Nassätzung) und/oder ein Planarisierungsverfahren (z. B. CMP) durchgeführt werden, um überschüssiges dotiertes Halbleitermaterial über der oberen Oberfläche des ersten dielektrischen Stapels zu entfernen. Optional kann ein zusätzliches dielektrisches Material über der oberen Oberfläche des zweiten dielektrischen Stapels abgelegt werden, um die Halbleiter-Unterkanäle 601-1 abzudecken. Das zusätzliche dielektrische Material kann eines oder mehrere der dielektrischen Materialien enthalten, die den ersten dielektrischen Stapel 103 bilden.
  • Ferner kann der zweite dielektrische Stapel über dem ersten dielektrischen Stapel gebildet werden, und die Treppenstruktur 603 kann durch wiederholtes Ätzen/Strukturieren des dielektrischen Stapels, der durch den ersten dielektrischen Stapel und den zweiten dielektrischen Stapel gebildet wird, gebildet werden. Ein dielektrisches Füllmaterial kann über der Treppenstruktur 603 abgelegt werden, um den Raum zu füllen, der durch das Entfernen von Teilen der dielektrischen Paare gebildet wird, um die dielektrische Füllstruktur 611 (z. B. ähnlich der dielektrischen Füllstruktur 311) zu bilden
  • Die Halbleiter-Unterkanäle 601-2 können nach dem Ausbilden der Treppenstruktur 603 durch jedes geeignete Verfahren gebildet werden. In einigen Ausführungsformen werden die zweiten Unterkanalöffnungen der Halbleiter-Unterkanäle 601-2 über den Halbleiter-Unterkanälen 601-1 gebildet. Der Boden der zweiten Unterkanalöffnung des Halbleiter-Unterkanals 601-2 kann Verbindungsschichten 606 freilegen. Ferner kann eine Folge von Schichten in den zweiten Unterkanalöffnungen abgelegt werden, um zweite Halbleiter-Unterkanäle 601-2 zu bilden. Die Bildung der zweiten Unterkanalöffnungen der Halbleiter-Unterkanäle 601-2, der Ladungsfangschicht 607, der Halbleiterkanalschicht 608, des dielektrischen Kerns 609, der Drain-Bereiche 612 und der isolierenden Deckschicht 610 kann ähnlich wie bei den zweiten Unterkanalöffnungen der Halbleiterkanäle 415, der Ladungsfangschicht 416, der Halbleiterkanalschicht 417, dem dielektrischen Kern 418, den Drain-Bereichen 419 und der isolierenden Deckschicht 410 sein.
  • Tragende Säulen 613 können durch die gleichen Herstellungsvorgänge gebildet werden, die die Halbleiter-Unterkanäle 601-2 bilden. Tragende Säulen 613 können auch nach der Bildung der Halbleiter-Unterkanäle 601-2 gebildet werden. Die Bildung des Dummy-Ladungseinfangfilms 614, des Dummy-Halbleiterkanalfilms 615, des Dummy-Dielektrikumkerns 616 und des Dummy-Drain-Bereichs 617 kann ähnlich oder gleich sein wie die Bildung des Dummy-Ladungseinfangfilms 411, des Dummy-Halbleiterkanalfilms 412, des Dummy-Dielektrikumkerns 413 und des Dummy-Drain-Bereichs 414.
  • 7-12 veranschaulichen ein beispielhaftes Verfahren zur Bildung einer Zweistapel-Treppenstruktur aus zwei dielektrischen Stapeln unter Verwendung eines treppenbildenden Strukturierungsprozesses gemäß einigen Ausführungsformen. Der Einfachheit halber zeigen die 7-12 den Herstellungsprozess zur Bildung der Treppenstruktur im Kernbereich aus 1-6. Gleiche oder ähnliche Vorgänge, die in dem in 7-12 dargestellten Verfahren durchgeführt werden, können auf die in 1-6 angewendet werden. Zur Veranschaulichung wird die Bildung einer Zweikanalstruktur (z. B. ähnlich der Speicherstruktur 600 von 6) beschrieben.
  • 7 zeigt eine Speicherstruktur 700 ähnlich dem Kernbereich 110 von 1, gemäß einigen Ausführungsformen. Die Speicherstruktur 700 kann einen ersten dielektrischen Stapel 703 über der dielektrischen Gate-Schicht 704 umfassen, die sich außerdem über dem Substrat 707 befindet. Das Substrat 707 kann einen ersten dotierten Bereich 706 und einen zweiten dotierten Bereich 705 umfassen. Der erste dielektrische Stapel 703 kann eine Vielzahl von dielektrischen Paaren umfassen, die jeweils eine Opfermaterialschicht 701 und eine Isoliermaterialschicht 702 umfassen. Das Substrat 707, der erste dotierte Bereich 706, der zweite dotierte Bereich 705, die dielektrische Gate-Schicht 704 und der erste dielektrische Stapel 703 können gleich oder ähnlich wie das Substrat 107, der erste dotierte Bereich 106, der zweite dotierte Bereich 105, die dielektrische Schicht 104 und der erste dielektrische Stapel 103 sein. Die Beschreibung der Struktur und der Herstellungsverfahren der Speicherstruktur 700 kann auf die Beschreibung der Speicherstruktur 100 verwiesen werden.
  • 8 zeigt die Speicherstruktur 800, die gemäß einigen Ausführungsformen auf der Grundlage der Speicherstruktur 700 gebildet wird. Die Speicherstruktur 800 kann aus der Speicherstruktur 700 gebildet werden, indem eine Vielzahl von Kanalepitaxiebereichen 806, die sich vom ersten dielektrischen Stapel 703 zum zweiten dotierten Bereich 705 erstrecken, eine gemeinsame Isoliermaterialschicht 810 über dem ersten dielektrischen Stapel 703, eine Vielzahl von ersten Unterkanalöffnungen 801, die sich von der oberen Oberfläche der gemeinsamen Isoliermaterialschicht 810 in die Kanalepitaxiebereiche 806 erstrecken, und das Füllen der ersten Unterkanalöffnungen 801 mit einer Reihe von kanalbildenden Schichten 802 (Ladungseinfangfilm, Halbleiterkanalfilm und dielektrischer Kern) gebildet werden, um Halbleiter-Unterkanäle 805 zu bilden. Eine Vielzahl von Verbindungsschichten 804 kann in der gemeinsamen Isoliermaterialschicht 810 gebildet werden und kann jeweils über einem Halbleiter-Unterkanal 805 liegen. In einigen Ausführungsformen kann eine Aussparungsätzung und/oder ein geeigneter Planarisierungsprozess (CMP) durchgeführt werden, um überschüssiges Material der kanalbildenden Schichten 802 von der oberen Oberfläche der Speicherstruktur 800 zu entfernen.
  • Als Beispiel kann zunächst eine gemeinsame Isoliermaterialschicht über dem ersten dielektrischen Stapel 703 gebildet werden. Eine Vielzahl von ersten Unterkanalöffnungen 801 kann dann im ersten dielektrischen Stapel 703 gebildet werden, um sich von der oberen Oberfläche des gemeinsamen Isoliermaterials in Kanalepitaxiebereiche 806 zu erstrecken. Die gemeinsame Isoliermaterialschicht 810 kann aus der gemeinsamen Isoliermaterialschicht gebildet werden und der erste dielektrische Stapel 803 kann aus dem ersten dielektrischen Stapel 703 gebildet werden. Eine Reihe von kanalbildenden Schichten 802 kann dann abgelegt werden, um erste Unterkanalöffnungen 801 aufzufüllen. Ein geeignetes Ausnehmungsätzen (z. B. Trockenätzen und/oder Nassätzen) kann durchgeführt werden, um einen oberen Teil der kanalbildenden Schichten 802 in jeder ersten Unterkanalöffnung 801 zu entfernen, und ein dotiertes Halbleitermaterial kann in die ersten Unterkanalöffnungen 801 abgeschieden werden, um Verbindungsschichten 804 in der gemeinsamen Isoliermaterialschicht 810 zu bilden. Optional kann zusätzliches Isoliermaterial über den Verbindungsschichten 804 abgelegt werden, um die Verbindungsschichten 804 von benachbarten Strukturen zu isolieren, die in nachfolgenden Operationen gebildet werden. Details zur Ausbildung der Halbleiter-Unterkanäle 805 und der Verbindungsschichten 804 können der Beschreibung der Halbleiterkanäle 501 und der Drain-Bereiche 505 entnommen werden.
  • 9 zeigt eine beispielhafte Speicherstruktur 900, die gemäß einigen Ausführungsformen auf der Grundlage der Speicherstruktur 800 gebildet wird. Die Speicherstruktur 900 kann durch Bilden eines zweiten dielektrischen Stapels 906 über dem ersten dielektrischen Stapel 803 gebildet werden. Ähnlich wie der erste dielektrische Stapel 703 und 103 kann der zweite dielektrische Stapel 906 eine Vielzahl von dielektrischen Paaren umfassen, die über dem ersten dielektrischen Stapel 703 (z. B. der gemeinsamen Isolierschicht 810) entlang der z-Achse angeordnet sind. Jedes dielektrische Paar kann eine Opfermaterialschicht 901 und eine Isoliermaterialschicht 902 umfassen. Der erste dielektrische Stapel 803 und der zweite dielektrische Stapel 906 können einen dielektrischen Stapel 903 bilden (z. B. einen zweistöckigen dielektrischen Stapel). In einigen Ausführungsformen wird über dem zweiten dielektrischen Stapel 906 eine isolierende Deckschicht 910 (z. B. ähnlich der gemeinsamen Isoliermaterialschicht von 8 und der isolierenden Deckschicht von 3) gebildet. In einigen Ausführungsformen ist der zweite dielektrische Stapel 906 ähnlich wie der erste dielektrische Stapel 703 ausgebildet. Die Beschreibung des Aufbaus und der Herstellungsverfahren des zweiten dielektrischen Stapels 906 und der isolierenden Deckschicht 910 kann auf die Beschreibung des ersten dielektrischen Stapels 103 und der isolierenden Kappenmaterialschicht von 3 bezogen werden.
  • 10 zeigt eine beispielhafte Speicherstruktur 1000, die auf der Grundlage der Speicherstruktur 900 gemäß einigen Ausführungsformen gebildet wird. Die Speicherstruktur 1000 kann durch Ausbilden einer Vielzahl von zweiten Halbleiter-Unterkanälen 1007, die mit den Halbleiter-Unterkanälen 805 verbunden sind und an diese angrenzen, um Halbleiterkanäle 1001 durch den dielektrischen Stapel 1003 zu bilden, und einer Vielzahl von Drain-Bereichen 1005 in der isolierenden Deckschicht 1010 gebildet werden. Der dielektrische Stapel 1003 kann aus dem dielektrischen Stapel 903 nach der Bildung der zweiten Halbleiter-Unterkanäle 1007 gebildet werden, und die isolierende Deckschicht 1010 kann aus der isolierenden Deckschicht 910 nach der Bildung der zweiten Unterkanalöffnungen 1002 gebildet werden. In einigen Ausführungsformen werden zweite Halbleiter-Unterkanäle 1007 durch Ablagerung einer Reihe von kanalbildenden Schichten 1004 (Ladungseinfangfilm, Halbleiterkanalfilm und dielektrischer Kern) in zweiten Unterkanalöffnungen 1002 gebildet. In einigen Ausführungsformen werden Drain-Bereiche 1005 gebildet, indem ein Aussparungsbereich in der isolierenden Deckschicht 1010 und an den oberen Abschnitten der zweiten Unterkanalöffnungen 1002 gebildet wird und ein dotiertes Halbleitermaterial (z. B. dotiertes Polysilizium) in dem Aussparungsbereich abgelegt wird. Die Herstellungsprozesse der zweiten Halbleiter-Unterkanäle 1007, der Drain-Bereiche 1005 und der isolierenden Deckschicht 1010 können auf die Herstellungsprozesse der Halbleiter-Unterkanäle 805, der gemeinsamen Isoliermaterialschicht 810 und der Verbindungsschichten 804 bezogen werden.
  • 11 zeigt die Speicherstruktur 1100, die gemäß einigen Ausführungsformen auf der Grundlage der Speicherstruktur 1000 gebildet wird. Die Speicherstruktur 1100 kann gebildet werden, indem ein treppenförmiger Strukturierungsprozess auf dem dielektrischen Stapel 1003 durchgeführt wird, um eine Treppenstruktur 1104 zu bilden. Durch Ausführen des treppenförmigen Strukturierungsprozesses kann der erste dielektrische Stapel 803 geätzt werden, um die erste Treppenstruktur 1103 zu bilden, und der zweite dielektrische Stapel 1006 kann geätzt werden, um die zweite Treppenstruktur 1106 zu bilden. Die erste Treppenstruktur 1103 und die zweite Treppenstruktur 1106 können entlang der z-Achse gestapelt werden, um die Treppenstruktur 1104 zu bilden. In einigen Ausführungsformen können die gemeinsame Isoliermaterialschicht 810 und die isolierende Deckschicht 1010 geätzt werden, um die gemeinsame Isolierschicht 1111 bzw. die isolierende Deckschicht 1110 zu bilden. Der treppenförmige Strukturierungsprozess kann die Bildung einer Photoresistschicht über dem dielektrischen Stapel 1003 umfassen. In einigen Ausführungsformen kann die Photoresistschicht strukturiert werden (z. B. mit einem Photolithographieverfahren), um den Kernbereich zu bedecken. Die Photoresistschicht kann eine ausreichende Dicke entlang der z-Achse haben, so dass sie beschnitten und als Ätzmaske zur Bildung von Treppen aus dem dielektrischen Stapel 1003 verwendet werden kann. Während des Strukturierungsprozesses für die Treppenbildung wird die Photoresistschicht wiederholt entlang verschiedener Richtungen (z. B. der x-Achse, der y-Achse und der z-Achse) getrimmt (z. B. durch ein geeignetes Trockenätzmittel und/oder Nassätzmittel geätzt), sodass dielektrische Paare des dielektrischen Stapels 1003 wiederholt belichtet werden können. Zum Ätzen der Opfermaterialschicht (z.B. 701 oder 901) und der Isoliermaterialschicht (z.B. 702 oder 902) kann dasselbe oder ein anderes Ätzmittel (z.B. Nassätzmittel und/oder Trockenätzmittel) verwendet werden. In einigen Ausführungsformen wird die Trimmzeit der Photoresistschicht gesteuert, so dass die Trimm- bzw. Ätzrate der Photoresistschicht gesteuert werden kann. Dementsprechend kann die Dimension der Treppe entlang der x-Richtung gesteuert werden. In einigen Ausführungsformen können die Opfermaterialschichten geätzt werden, um die Opferschichten zu bilden, und die Isoliermaterialschichten können geätzt werden, um die Isolierschichten zu bilden. Eine Opferschicht kann mit einer Isolierschicht gepaart sein. Abhängig von verschiedenen Strukturen der Speichervorrichtung kann die Opferschicht auf der gemeinsamen Isolierschicht liegen oder umgekehrt.
  • Zur Veranschaulichung, wie in 11 gezeigt, ist die Speicherstruktur 1100 in einen Kernbereich 1120, einen ersten Treppenbereich 1121 und einen zweiten Treppenbereich 1122 unterteilt. Der erste Treppenbereich 1121 und der zweite Treppenbereich 1122 können jeweils die Speicherstruktur 1100 entlang der x-y-Ebene umgeben. Der erste Treppenbereich 1121 kann den Bereich darstellen, in dem die Stufen des ersten dielektrischen Stapels 703 gebildet werden, und der zweite Treppenbereich 1122 kann den Bereich darstellen, in dem die Stufen des zweiten dielektrischen Stapels 906 gebildet werden. In einigen Ausführungsformen kann die Fotolackschicht (z. B. die Ätzmaske) beschnitten werden, um den dielektrischen Stapel 1003 z. B. entlang der x-Richtung freizulegen - vom ersten Treppenbereich 1121 in Richtung des Kernbereichs 1120, und die Treppen der Treppenstruktur 1104 können entlang derselben Richtung gebildet werden, in der die Fotolackschicht beschnitten wird. In einigen Ausführungsformen werden die Stufen der ersten Treppenstruktur 1103 (z. B. die tiefere/untere Treppenstruktur) im ersten Treppenbereich 1121 und die Stufen der zweiten Treppenstruktur 1106 (z. B. die obere/höhere Treppenstruktur) im zweiten Treppenbereich 1122 ausgebildet. In einigen Ausführungsformen kann das Trimmen der Photoresistschicht beendet werden, wenn die Treppen im ersten Treppenbereich 1121 und im zweiten Treppenbereich 1122 ausgebildet sind. Die getrimmte Photoresistschicht kann die obere Oberfläche des Kernbereichs 1120 bedecken, so dass die Halbleiterkanäle 1001 intakt bleiben können. Die Photoresistschicht kann dann entfernt werden, und die Speicherstruktur 1100 kann gebildet werden.
  • In verschiedenen Ausführungsformen können die Halbleiterkanäle 1001 vor oder nach der Bildung der Treppenstruktur 1104 gebildet werden. Das heißt, die zweiten Halbleiter-Unterkanäle (z. B. gebildet im zweiten dielektrischen Stapel 1006) können auch nach der Bildung der Treppenstruktur 1104 gebildet werden. Die unterschiedlichen Anordnungen zur Bildung der Halbleiterkanäle 1001 und der Treppenstruktur 1104 liegt noch im Rahmen der vorliegenden Offenbarung.
  • 12 zeigt die Speicherstruktur 1200, die gemäß einigen Ausführungsformen auf der Grundlage der Speicherstruktur 1100 gebildet wird. Die Speicherstruktur 1200 kann durch Ausbilden der dielektrischen Füllstruktur 1201 gebildet werden, um den Raum auszufüllen, der durch das Entfernen von Teilen des dielektrischen Stapels 1003 gebildet wird. Die dielektrische Füllstruktur 1201 kann rückwärts gestuft werden (in 12 nicht dargestellt). In einigen Ausführungsformen wird die dielektrische Füllstruktur 1201 durch Ablegen einer geeigneten dielektrischen Füllstruktur gebildet, um den Zwischenraum auszufüllen, und ein geeignetes Planarisierungsverfahren (z. B. CMP und/oder Aussparungsätzen) durchgeführt, um jegliche überschüssige dielektrische Füllstruktur über der oberen Oberfläche der Speicherstruktur 1200 zu entfernen. In einigen Ausführungsformen ist die dielektrische Füllstruktur 1201 ähnlich oder gleich wie die dielektrische Füllstruktur 311. Die Beschreibung der Struktur und des Herstellungsverfahrens der dielektrischen Füllstruktur 1201 kann auf die Beschreibung der dielektrischen Füllstruktur 311 verwiesen werden.
  • Ferner können die Opferschichten durch ein geeignetes isotropes Ätzverfahren entfernt werden, und der durch die Entfernung der Opferschichten gebildeter Raum kann mit einem geeigneten Metall, z. B. mindestens Kupfer, Wolfram und/oder Aluminium, gefüllt werden. Optional kann eine Aussparungsätzung durchgeführt werden, um überschüssiges Metall über der Treppenstruktur 1104 zu entfernen. Das abgeschiedene Metall kann dann die Wortleitungen der 3D-Speichervorrichtung bilden. In einigen Ausführungsformen ist jede Wortleitung durch die dazwischen liegenden Isolierschichten von benachbarten Wortleitungen isoliert.
  • Das in 7-12 dargestellte Verfahren kann verwendet werden, um die Treppenstruktur in 1-6 und in die Treppenstruktur eingebettete Halbleiterkanäle zu bilden. Durch die Verwendung des offengelegten Verfahrens kann eine treppenförmige Struktur verwendet werden, um die Treppenstruktur zu bilden, die mindestens zwei entlang der z-Achse gestapelte Untertreppenstrukturen umfasst. Es wird keine treppenförmige Struktur benötigt, um die Untertreppenstrukturen separat zu bilden. Der Herstellungsprozess der 3D-Speichervorrichtung kann vereinfacht werden.
  • Weiterhin können tragende Säulen durch die mehrstufige Treppenstruktur durch einen Ätzprozess, der Säulenöffnungen durch die mehrstufige Treppenstruktur bildet, und einen nachfolgenden Füllprozess gebildet werden. In einigen Ausführungsformen werden die Säulenöffnungen zur gleichen Zeit oder durch die gleichen Herstellungsvorgänge wie ein Teil der Halbleiterkanäle gebildet. In einigen Ausführungsformen werden die Säulenöffnungen nach der Bildung der Halbleiterkanäle gebildet. Im Vergleich zur bestehenden Technologie ist die Anzahl der Arbeitsgänge zur Bildung der tragenden Säulen reduziert. Die Herstellung der 3D-Speichervorrichtung ist somit einfacher und kostengünstiger.
  • 13 ist eine Illustration eines beispielhaften Verfahrens 1300 zur Bildung einer dreidimensionalen Speicherstruktur gemäß einigen Ausführungsformen. Zur Erläuterung werden die in der Methode 1300 gezeigten Vorgänge im Zusammenhang mit den 1-12. In verschiedenen Ausführungsformen der vorliegenden Offenbarung können die Vorgänge des Verfahrens 1300 in einer anderen Reihenfolge ausgeführt werden und/oder variieren.
  • Bei Vorgang 1301 kann ein erster dielektrischer Stapel über einem Substrat gebildet werden. In einigen Ausführungsformen kann das Substrat beliebige geeignete Materialien wie z. B. Silizium umfassen. In einigen Ausführungsformen umfasst der erste dielektrische Stapel eine Vielzahl von abwechselnd angeordneten Opfermaterialschichten und Isoliermaterialschichten. Die Opfermaterialschichten und die Isoliermaterialschichten können unterschiedliche dielektrische Materialien umfassen. In einigen Ausführungsformen ist zwischen dem ersten dielektrischen Stapel und dem Substrat eine dielektrische Gate-Schicht ausgebildet. Details des ersten dielektrischen Stapels, der dielektrischen Gate-Schicht und des Substrats können der Beschreibung von 1 entnommen werden.
  • Bei Vorgang 1302 kann eine Vielzahl von ersten Unterkanalöffnungen in dem ersten dielektrischen Stapel gebildet werden und die ersten Unterkanalöffnungen können mit geeigneten Materialien gefüllt werden. In einigen Ausführungsformen können die ersten Unterkanalöffnungen mit geeigneten Strukturierungs- und Ätzprozessen gebildet werden, so dass die Böden der ersten Unterkanalöffnungen das Substrat berühren oder freilegen. Die ersten Unterkanalöffnungen können durch den ersten dielektrischen Stapel verlaufen. Optional kann ein Kanalepitaxiebereich am Boden jeder ersten Unterkanalöffnung gebildet werden. Eine Opferfüllstruktur kann in den ersten Unterkanalöffnungen durch Ablegen eines Opferfüllmaterials, wie z. B. Platzhalter, gebildet werden, um eine Unterstützung für die Bildung des nachfolgenden zweiten dielektrischen Stapels über dem ersten dielektrischen Stapel bereitzustellen. Ein Planarisierungsprozess kann durchgeführt werden, um jegliches überschüssige Opferfüllmaterial über dem ersten dielektrischen Stapel zu entfernen.
  • Wenn die 3D-Speichervorrichtung eine Doppelkanalspeichervorrichtung ist, kann eine Reihe von kanalbildenden Schichten zum Bilden eines Halbleiterkanals nacheinander in die Vielzahl von ersten Unterkanalöffnungen abgelegt werden, sodass erste Halbleiter-Unterkanäle gebildet werden können. Die Reihe von Schichten kann einen Ladungseinfangfilm, einen Halbleiterkanalfilm und einen dielektrischen Kern umfassen, die von der Seitenwand zur Mitte der Kanalöffnung hin abgeschieden werden. Eine Verbindungsschicht (z. B. eine dotierte Halbleiterschicht) kann über jedem Halbleiter-Unterkanal gebildet werden. Details zu den ersten Unterkanalöffnungen, der Opferfüllstruktur, den Halbleiter-Unterkanälen und dem Kanalepitaxiebereich können der Beschreibung von 2 und 6 entnommen werden.
  • Bei Vorgang 1303 kann ein zweiter dielektrischer Stapel über dem ersten dielektrischen Stapel gebildet werden. Ähnlich wie der erste dielektrische Stapel kann der zweite dielektrische Stapel eine Vielzahl von abwechselnd angeordneten Opfermaterialschichten und Isoliermaterialschichten umfassen. Details des zweiten dielektrischen Stapels können der Beschreibung von 2 entnommen werden.
  • Bei Vorgang 1304 kann eine mehrstufige Treppenstruktur gebildet werden. Die mehrstufige (z. B. zweistöckige) Treppenstruktur kann eine erste Treppenstruktur (z. B. auf der Basis des ersten dielektrischen Stapels gebildet) und eine zweite Treppenstruktur (z. B. auf der Basis des zweiten dielektrischen Stapels gebildet) umfassen. Die mehrstufige Treppenstruktur kann durch einen treppenbildenden Strukturierungsprozess gebildet werden, so dass dielektrische Paare des ersten dielektrischen Stapels und des zweiten dielektrischen Stapels geätzt werden können, um Treppen zu bilden. Eine dielektrische Füllstruktur kann gebildet werden, um den Raum aufzufüllen, der durch das Entfernen von Teilen der dielektrischen Paare entsteht. Details des Verfahrens zur Bildung der mehrstufigen Treppenstruktur können der Beschreibung der 7-12 entnommen werden.
  • Bei Vorgang 1305 kann eine Vielzahl von zweiten Unterkanalöffnungen in der zweiten Treppenstruktur gebildet werden. Die zweiten Unterkanalöffnungen können entlang einer Richtung senkrecht zur oberen Oberfläche des Substrats an die ersten Unterkanalöffnungen angrenzen. In einigen Ausführungsformen bilden eine zweite Unterkanalöffnung und die angrenzende erste Unterkanalöffnungen eine Kanalöffnung durch die mehrstufige Treppenstruktur. Wenn die 3D-Speichervorrichtung eine Zweikanal-Speichervorrichtung ist, können die zweiten Unterkanalöffnungen auch als Unterkanalöffnungen der zweiten Treppenstruktur bezeichnet werden. Die Bildung der zweiten Unterkanalöffnungen kann ähnlich wie die Bildung der ersten Unterkanalöffnungen sein, die in Vorgang 1302 beschrieben wurde.
  • Bei Vorgang 1306 kann eine Vielzahl von Säulenöffnungen in der mehrstufigen Treppenstruktur gebildet werden. Die Säulenöffnungen können durch jedes geeignete Strukturierungs-/Ätzverfahren gebildet werden. In einigen Ausführungsformen können die Säulenöffnungen durch die mehrstufige Treppenstruktur verlaufen und das Substrat kontaktieren. Einzelheiten des Verfahrens zur Bildung der Säulenöffnungen können der Beschreibung der 3 und 5 entnommen werden.
  • Bei Vorgang 1307 kann eine Vielzahl von tragenden Säulen und Halbleiterkanälen in der mehrstufigen Treppenstruktur gebildet werden. Die Halbleiterkanäle können durch Entfernen der Opferfüllstrukturen in den ersten Unterkanalöffnungen und Füllen der ersten Unterkanalöffnungen und der angrenzenden zweiten Unterkanalöffnungen mit einer Reihe von Schichten (z. B. einem Ladungseinfangfilm, einem Halbleiterkanalfilm und einem dielektrischen Kern) gebildet werden. Wenn die 3D-Speichervorrichtung eine Zweikanal-Speichervorrichtung ist, kann die Reihe von Schichten in den zweiten Unterkanalöffnungen (z. B. Unterkanal) abgelegt werden, um Halbleiter-Unterkanäle in der zweiten Treppenstruktur zu bilden.
  • Die tragenden Säulen können durch Füllen der gleichen Schichtserie der Halbleiterkanäle in den Säulenlöchern gebildet werden. Das Füllen der tragenden Säulen kann zur gleichen Zeit und/oder durch die gleichen Herstellungsprozesse durchgeführt werden, wenn die Halbleiterkanäle (oder Halbleiter-Unterkanäle der zweiten/oberen Treppenstruktur) gebildet werden. Die tragenden Säulen können auch mit jedem anderen geeigneten säulenbildenden Material gebildet werden, wie z. B. einem dielektrischen Material mit oder ohne andere Stützmaterialien (wie Metall). In einigen Ausführungsformen wird das dielektrische Material in eine Säulenöffnung eingebracht, um eine isolierende Auskleidung/Abstandshalterschicht über der Seitenwand der Säulenöffnung zu bilden, und das Metallmaterial wird eingebracht, um die Säulenöffnung aufzufüllen. Die isolierende Zwischenlage-/Abstandshalterschicht kann das Metallmaterial vom Rest der Speicherstruktur 1200 isolieren, und das Metallmaterial kann der tragenden Säule weitere Unterstützung bieten. In einigen Ausführungsformen umfasst das dielektrische Material Siliziumoxid und das Metallmaterial Kupfer. Die isolierende Zwischenlage/Abstandshalterschicht kann eine einzelne Schicht oder eine Mehrfachschicht umfassen. In einem Beispiel kann die isolierende Zwischenlage/Abstandshalterschicht eine einzelne Schicht aus Siliziumoxid oder mehrere Schichten aus Siliziumoxid/Siliziumoxynitrid/Siliziumoxid umfassen. Das Siliziumoxid kann rein oder mit geeigneten Verunreinigungen wie Wolfram, Kupfer, Kobalt, Nickel und/oder Aluminium dotiert sein. Das dielektrische Material kann mit jedem geeigneten Verfahren wie ALD, CVD und/oder Spin-on-Coating abgelegt werden. Das Metallmaterial kann z.B. durch Sputtern, Spin-On-Coating und/oder CVD abgelegt werden.
  • In verschiedenen Ausführungsformen kann die Reihenfolge der Vorgänge 1304-1306 variieren. Zum Beispiel können die zweiten Unterkanalöffnungen vor oder nach der Bildung der mehrstufigen Treppenstruktur gebildet werden, und die Säulenöffnungen können vor oder nach der Bildung der zweiten Unterkanalöffnungen gebildet werden. In einigen Ausführungsformen können die Säulenöffnungen gleichzeitig mit den zweiten Unterkanalöffnungen durch denselben Ätz-/Strukturierungsprozess gebildet werden. Das Füllen der Säulenöffnungen kann auch zur gleichen Zeit wie das Füllen der zweiten Unterkanalöffnungen oder zu einem anderen Zeitpunkt als dieses erfolgen. Die spezifischen Reihenfolgen der Vorgänge können von verschiedenen Herstellungsanforderungen abhängig sein und sollten durch die Ausführungsformen der vorliegenden Offenbarung nicht eingeschränkt werden. Details zur Ausbildung von tragenden Säulen und Halbleiterkanälen können der Beschreibung der 4-6 entnommen werden.
  • Die vorstehende Beschreibung der spezifischen Ausführungsformen wird die allgemeine Natur der vorliegenden Offenbarung so vollständig offenbaren, dass andere durch Anwendung von Kenntnissen im Rahmen des Fachwissens ohne weiteres solche spezifischen Ausführungsformen für verschiedene Anwendungen modifizieren und/oder anpassen können, ohne übermäßige Experimente, ohne vom allgemeinen Konzept der vorliegenden Offenbarung abzuweichen. Daher sollen solche Anpassungen und Modifikationen innerhalb der Bedeutung und des Bereichs der Äquivalente der offengelegten Ausführungsformen liegen, basierend auf der hier vorgestellten Lehre und Anleitung. Es ist zu verstehen, dass die Phraseologie oder Terminologie hier zum Zweck der Beschreibung und nicht der Einschränkung dient, so dass die Terminologie oder Phraseologie der vorliegenden Spezifikation vom Fachmann im Lichte der Lehren und Anleitungen zu interpretieren ist.
  • Ausführungsformen der vorliegenden Offenbarung wurden oben mit Hilfe von Funktionsbausteinen beschrieben, die die Implementierung bestimmter Funktionen und deren Beziehungen veranschaulichen. Die Grenzen dieser Funktionsbausteine sind hier zur Vereinfachung der Beschreibung willkürlich definiert worden. Andere Grenzen können definiert werden, solange die spezifizierten Funktionen und Beziehungen davon in geeigneter Weise ausgeführt werden.
  • Die Abschnitte „Zusammenfassung“ und „Hintergrund“ können eine oder mehrere, jedoch nicht alle beispielhaften Ausführungsformen der vorliegenden Offenbarung, wie sie von dem/den Erfinder(n) erdacht wurden, darlegen und sollen daher die vorliegende Offenbarung und die beigefügten Ansprüche in keiner Weise einschränken.
  • Die Breite und der Umfang der vorliegenden Offenbarung sollte nicht durch eine der oben beschriebenen beispielhaften Ausführungsformen eingeschränkt werden, sondern sollte nur in Übereinstimmung mit den beigefügten Ansprüchen und deren Äquivalenten definiert werden.

Claims (40)

  1. Eine Speichervorrichtung, umfassend: ein Substrat (107, 707); eine mehrstufige Treppenstruktur (303), wobei die mehrstufige Treppenstruktur (303) eine Vielzahl von über dem Substrat (107, 707) gestapelten Treppenstrukturen umfasst, wobei jede der Vielzahl von Treppenstrukturen eine Vielzahl von Leiterschichten umfasst, wobei jede der Vielzahl von Leiterschichten zwischen zwei Isolierschichten angeordnet ist; eine Füllstruktur (311, 611, 1201), die die mehrstufige Treppenstruktur (303) umgibt; einen Halbleiterkanal (601), der sich durch die mehrstufige Treppenstruktur (303) erstreckt, wobei der Halbleiterkanal (601) unausgerichtete Seitenwandflächen hat; und eine tragende Säule (409, 613), die sich durch mindestens eine der mehrstufigen Treppenstrukturen (303) und der Füllstruktur (311, 611, 1201) erstreckt, wobei die tragende Säule (409, 613) ausgerichtete Seitenwandflächen hat.
  2. Speichervorrichtung nach Anspruch 1, wobei die mehrstufige Treppenstruktur (303) eine erste Treppenstruktur über dem Substrat (107, 707) und eine zweite Treppenstruktur über der ersten Treppenstruktur umfasst.
  3. Speichervorrichtung nach Anspruch 2, wobei sich die tragende Säule (409, 613) von einer oberen Fläche der zweiten Treppenstruktur zu einer unteren Fläche der ersten Treppenstruktur erstreckt.
  4. Speichervorrichtung nach einem der Ansprüche 1 bis 3, wobei die tragende Säule(409, 613) und der Halbleiterkanal (601) dieselben Füllschichten umfassen.
  5. Speichervorrichtung nach Anspruch 4, wobei die tragende Säule (409, 613) und der Halbleiterkanal (601) jeweils mit mindestens einem Ladungseinfangfilm (416, 502 602), einem Halbleiterkanalfilm (417, 503), und/oder einem dielektrischen Kern (418, 504) gefüllt sind.
  6. Speichervorrichtung nach einem der Ansprüche 1-3, wobei die tragende Säule (409, 613) und der Halbleiterkanal (601) mit unterschiedlichen Füllschichten gefüllt sind.
  7. Speichervorrichtung nach Anspruch 6, wobei: die tragende Säule (409, 613) mit mindestens einem isolierenden Material und/oder einem Säulen-Trägermaterial, das von dem isolierenden Material umgeben ist, gefüllt ist; und der Halbleiterkanal (601) mit mindestens dem Ladungseinfangfilm (416, 502 602), dem Halbleiterkanalfilm (417, 503) und/oder dem dielektrischen Kern (418, 504) gefüllt ist.
  8. Speichervorrichtung nach Anspruch 7, wobei das isolierende Material Siliziumoxid umfasst und das Säulen-Trägermaterial mindestens Kupfer, Kobalt, Nickel und/oder Aluminium umfasst.
  9. Speichervorrichtung nach Anspruch 2, wobei die eine gemeinsame Isolierschicht (618, 1111) zwischen der ersten Treppenstruktur und der zweiten Treppenstruktur und eine isolierende Deckschicht (312, 410, 510, 610, 910, 1010, 1110) über der zweiten Treppenstruktur umfasst.
  10. Speichervorrichtung nach einem der Ansprüche 2 bis 9, die einen Drain-Bereich (419, 505, 612, 1005) über dem Halbleiterkanal (601) umfasst.
  11. Speichervorrichtung nach Anspruch 10, die eine Verbindungsschicht (606, 804) in dem Halbleiterkanal (601) zwischen zwei benachbarten Treppenstrukturen umfasst, wobei die Verbindungsschicht (606, 804) ein dotiertes Halbleitermaterial umfasst und wobei Teile des Halbleiterkanals (601) durch die Verbindungsschicht (606, 804) getrennt sind und jeweils einen Halbleiter-Unterkanal (601-1, 601-2) bilden.
  12. Verfahren zur Herstellung einer Speichervorrichtung, umfassend folgende Schritte: Bilden einer Vielzahl von dielektrischen Stapeln, die über einem Substrat (107, 707) aufeinander gestapelt sind, um eine mehrstufige Treppenstruktur (303) zu bilden, wobei jeder der Vielzahl von dielektrischen Stapeln eine Vielzahl von dielektrischen Paaren umfasst, die entlang einer Richtung senkrecht zu einer Oberfläche des Substrats (107, 707) angeordnet sind; Bilden einer Füllstruktur (311, 611, 1201), die die mehrstufige Treppenstruktur (303) umgibt; Bilden eines Halbleiterkanals (601), der sich durch die mehrstufige Treppenstruktur (303) erstreckt, wobei der Halbleiterkanal (601) unausgerichtete Seitenwandflächen hat; und Bilden einer tragenden Säule, die sich durch mindestens eine der mehrstufigen Treppenstrukturen (303) und der Füllstruktur (311, 611, 1201) erstreckt, wobei die tragende Säule (409, 613) ausgerichtete Seitenwandflächen hat.
  13. Verfahren nach Anspruch 12, wobei das Ausbilden der tragenden Säule folgende Schritte umfasst: Bilden einer Photoresistschicht über mindestens der Füllstruktur (311, 611, 1201) und/oder der mehrstufigen Treppenstruktur; Strukturieren der Photoresistschicht zur Bildung einer strukturierten Photoresistschicht mit einer Öffnung, die einen Teil der Füllstruktur (311, 611, 1201) freilegt, wobei eine Position der Öffnung einer Position der tragenden Säule entspricht; Verwendung der strukturierten Photoresistschicht als eine Ätzmaske zur Ätzung durch mindestens der Füllstruktur (311, 611, 1201) und/oder der mehrstufigen Treppenstruktur zur Bildung einer Säulenöffnung (309, 509), wobei eine Unterseite der Säulenöffnung (309, 509) das Substrat (107, 707) berührt; und Füllen der Säulenöffnung (309, 509) mit einem ersten Material.
  14. Verfahren nach Anspruch 13, wobei das Ausbilden des Halbleiterkanals (601) folgende Schritte umfasst: Bilden einer ersten Unterkanalöffnung (205, 801, 1002) in einem ersten dielektrischen Stapel der Vielzahl von dielektrischen Stapeln; Füllen der ersten Unterkanalöffnung (205, 801, 1002) mit einem Opferfüllmaterial zur Bildung einer Opferfüllstruktur (207); Bilden eines zweiten dielektrischen Stapels über dem ersten dielektrischen Stapel; Bilden einer zweiten Unterkanalöffnung (205, 801, 1002) in einem zweiten dielektrischen Stapel, wobei die zweite Unterkanalöffnung (205, 801, 1002) mit der Opferfüllstruktur (207) entlang einer Richtung senkrecht zu der Oberfläche des Substrats (107, 707) ausgerichtet ist, und die zweite Unterkanalöffnung (205, 801, 1002) an die erste Unterkanalöffnung (205, 801, 1002) angrenzt, um eine Kanalöffnung durch die Vielzahl von dielektrischen Stapeln und in das Substrat (107, 707) zu bilden; Entfernen der Opferfüllstruktur (207) in der ersten Unterkanalöffnung (205, 801, 1002); und Füllen der Kanalöffnung mit einem zweiten Material.
  15. Das Verfahren nach Anspruch 14, wobei das erste Material das gleiche ist wie das zweite Material und durch dieselben Herstellungsvorgänge gebildet wird; und die gleichen Herstellungsvorgänge das Ablegen von mindestens einem Ladungseinfangfilm (416, 502 602), einem Halbleiterkanalfilm (417, 503) und/oder einem dielektrischen Kern (418, 504) in der Kanalöffnung und der Säulenöffnung (309, 509) umfassen.
  16. Verfahren nach Anspruch 15, wobei die Säulenöffnung (309, 509) vor einer Bildung der zweiten Unterkanalöffnung (205, 801, 1002) gebildet wird.
  17. Verfahren nach Anspruch 16, wobei die Säulenöffnung (309, 509) vor der Bildung der zweiten Unterkanalöffnung (205, 801, 1002) und nach der Bildung der Opferfüllstruktur (207) gebildet wird.
  18. Verfahren nach Anspruch 15, wobei die Säulenöffnung (309, 509) nach einer Ausbildung der ersten Unterkanalöffnung (205, 801, 1002) und einer Ausbildung der zweiten Unterkanalöffnung (205, 801, 1002) ausgebildet wird.
  19. Verfahren nach Anspruch 14, wobei das erste Material sich von dem zweiten Material unterscheidet und durch einen anderen Ablegungsvorgang als das zweite Material gebildet wird.
  20. Verfahren nach Anspruch 19, wobei das erste Material mindestens ein isolierendes Material und/oder ein Säulen-Trägermaterial, das von dem isolierenden Material umgeben ist, umfasst; und das zweite Material mindestens einen Ladungseinfangfilm (416, 502 602), einen Halbleiterkanalfilm (417, 503) und/oder einen dielektrischen Kern (418, 504) umfasst.
  21. Verfahren nach Anspruch 20, wobei das isolierende Material Siliziumoxid umfasst und das Säulen-Trägermaterial mindestens Kupfer, Kobalt, Nickel und/oder Aluminium umfasst.
  22. Verfahren nach Anspruch 12 oder 13, wobei das Ausbilden des Halbleiterkanals (601) folgende Schritte umfasst: Bilden eines ersten Halbleiter-Unterkanals (601-1, 601-2) in dem ersten dielektrischen Stapel; Bilden einer Verbindungsschicht (606, 804) über dem ersten Halbleiter-Unterkanal (601-1, 601-2), wobei die Verbindungsschicht (606, 804) ein dotiertes Halbleitermaterial umfasst; und Ausbilden eines zweiten dielektrischen Stapels und eines zweiten Halbleiter-Unterkanals (601-1, 601-2) in dem zweiten dielektrischen Stapel, wobei der zweite Halbleiter-Unterkanal (601-1, 601-2) zu dem ersten Halbleiter-Unterkanal (601-1, 601-2) ausgerichtet ist und an diesen angrenzt zur Bildung des Halbleiterkanals (601), der sich durch die Vielzahl der dielektrischen Stapel und in das Substrat (107, 707) erstreckt.
  23. Verfahren nach Anspruch 22, wobei das Ausbilden des ersten Halbleiter-Unterkanals (601-1, 601-2) folgende Schritte umfasst: Bilden einer ersten Unterkanalöffnung (205, 801, 1002) in dem ersten dielektrischen Stapel der Vielzahl von dielektrischen Stapeln; und Ablegen des zweiten Materials in die erste Unterkanalöffnung (205, 801, 1002); und wobei das Ausbilden des zweiten Halbleiter-Unterkanals (601-1, 601-2) folgende Schritte umfasst: Bilden des zweiten dielektrischen Stapels über dem ersten dielektrischen Stapel der Vielzahl von dielektrischen Stapeln und einer zweiten Unterkanalöffnung (205, 801, 1002) in dem zweiten dielektrischen Stapel; und Ablegen des zweiten Materials in die zweite Unterkanalöffnung (205, 801, 1002), wobei die zweite Unterkanalöffnung (205, 801, 1002) zur ersten Unterkanalöffnung (205, 801, 1002) ausgerichtet ist und an die erste Unterkanalöffnung (205, 801, 1002) entlang der Richtung senkrecht zur Oberfläche des Substrats (107, 707) angrenzt.
  24. Das Verfahren nach Anspruch 23, wobei das erste Material das gleiche ist wie das zweite Material und durch dieselben Herstellungsvorgänge gebildet wird; und die gleichen Herstellungsvorgänge das Ablegen von mindestens einem Ladungseinfangfilm (416, 502 602), einem Halbleiterkanalfilm (417, 503) und/oder einem dielektrischen Kern (418, 504) in die Kanalöffnung und die Säulenöffnung (309, 509) umfassen.
  25. Verfahren nach Anspruch 24, wobei die Säulenöffnung (309, 509) vor der Bildung der zweiten Unterkanalöffnung (205, 801, 1002) gebildet wird.
  26. Verfahren nach Anspruch 25, wobei die Säulenöffnung (309, 509) nach der Bildung des ersten Halbleiter-Unterkanals (601-1, 601-2) und vor der Bildung der zweiten Unterkanalöffnung (205, 801, 1002) gebildet wird.
  27. Verfahren nach Anspruch 24, wobei die Säulenöffnung (309, 509) nach der Bildung des ersten Halbleiter-Unterkanals (601-1, 601-2) und der zweiten Unterkanalöffnung (205, 801, 1002) gebildet wird.
  28. Verfahren nach Anspruch 23, wobei sich das erste Material von dem zweiten Material unterscheidet und durch einen anderen Ablegungsvorgang als das zweite Material gebildet wird.
  29. Verfahren nach Anspruch 28, wobei das erste Material mindestens ein isolierendes Material und/oder ein Säulen-Trägermaterial, das von dem isolierenden Material umgeben ist, umfasst; und das zweite Material mindestens einen Ladungseinfangfilm (416, 502 602), einen Halbleiterkanalfilm (417, 503) und/oder einen dielektrischen Kern (418, 504) umfasst.
  30. Verfahren nach Anspruch 29, wobei das isolierende Material Siliziumoxid umfasst und das Säulen-Trägermaterial mindestens Kupfer, Kobalt, Nickel und/oder Aluminium umfasst.
  31. Verfahren nach einem der Ansprüche 14 bis 30, wobei die Säulenöffnung (309, 509) nach der Bildung der mehrstufigen Treppenstruktur und der ersten Unterkanalöffnung (205, 801, 1002) gebildet wird.
  32. Verfahren zum Herstellen einer Speichervorrichtung, umfassend folgende Schritte: Aufbringen einer Vielzahl von dielektrischen Stapeln übereinander auf einem Substrat (107, 707) zur Bildung einer mehrstufige Dielektrikum-Stapelstruktur, wobei jeder der Vielzahl von dielektrischen Stapeln eine Vielzahl von ersten Materialschichten und zweiten Materialschichten umfasst, die abwechselnd entlang einer Richtung senkrecht zu einer Oberfläche des Substrats (107, 707) angeordnet sind; Bilden eines ersten Halbleiter-Unterkanals (601-1, 601-2) in einem ersten dielektrischen Stapel der Mehrzahl dielektrischer Stapel; Bilden eines zweiten dielektrischen Stapels der Vielzahl von dielektrischen Stapeln über dem ersten dielektrischen Stapel; Bilden eines zweiten Halbleiter-Unterkanals (601-1, 601-2) in dem zweiten dielektrischen Stapel, wobei der zweite Halbleiter-Unterkanal (601-1, 601-2) mit dem ersten Halbleiter-Unterkanal (601-1, 601-2) entlang der Richtung senkrecht zu der Oberfläche des Substrats (107, 707) ausgerichtet sind; und Strukturieren der mehrstufigen Dielektrikum-Stapelstruktur zur Bildung einer mehrstufigen Treppenstruktur zu bilden.
  33. Verfahren nach Anspruch 32, wobei das Strukturieren der mehrstufigen Dielektrikum-Stapelstruktur einen einzelnen treppenförmigen Strukturierungsprozess umfasst.
  34. Verfahren nach Anspruch 33, wobei der treppenbildende Strukturierungsprozess folgende Schritte umfasst: Bilden einer Photoresistschicht über der mehrstufigen Dielektrikum-Stapelstruktur; Kürzen der Photoresistschicht entlang einer ersten Richtung parallel zu der Oberfläche des Substrats (107, 707); und Ätzen der mehrstufigen Dielektrikum-Stapel-Struktur unter Verwendung der gekürzten Photoresistschicht als Ätzmaske zur Bildung einer Treppe.
  35. Verfahren nach Anspruch 32, wobei das Bilden des ersten Halbleiter-Unterkanals (601-1, 601-2) und des zweiten Halbleiter-Unterkanals (601-1, 601-2) folgende Schritte umfasst: Bilden der ersten Unterkanalöffnung (205, 801, 1002) in dem ersten dielektrischen Stapel und der zweiten Unterkanalöffnung (205, 801, 1002) in dem zweiten dielektrischen Stapel; und Füllen der ersten Unterkanalöffnung (205, 801, 1002) und der zweiten Unterkanalöffnung (205, 801, 1002) jeweils mit einer kanalbildenden Schicht.
  36. Verfahren nach Anspruch 35, wobei die kanalbildende Schicht mindestens einen Ladungseinfangfilm (416, 502 602), einen Halbleiterkanalfilm (417, 503) und/oder einen dielektrischen Kern (418, 504) umfasst.
  37. Verfahren nach einem der Ansprüche 32-36, umfassend folgende Schritte: Bilden einer gemeinsamen Isoliermaterialschicht (618, 1111) zwischen dem ersten dielektrischen Stapel und dem zweiten dielektrischen Stapel; Ausbilden einer Öffnung in der gemeinsamen Isoliermaterialschicht (618, 1111) zur Freilegung des ersten Halbleiter-Unterkanals (601-1, 601-2); Ausführen eines Aussparungsätzens zur Entfernung eines oberen Teils der kanalbildenden Schichten des ersten Halbleiter-Unterkanals (601-1, 601-2) und zur Bildung eines Aussparungsbereiches; Ausbilden einer Verbindungsschicht (606, 804) in dem Aussparungsbereich; und Strukturieren der gemeinsamen Isoliermaterialschicht (618, 1111) zur Bildung einer Verbindungsisolierschicht.
  38. Verfahren nach Anspruch 37, wobei das Bilden der Verbindungsschicht (606, 804) das Ablegen eines dotierten Halbleitermaterials umfasst.
  39. Verfahren nach Anspruch 38, wobei das dotierte Halbleitermaterial dotiertes Silizium umfasst.
  40. Verfahren nach einem der Ansprüche 32 bis 39, umfassend das Ausbilden eines Drain-Bereich (419, 505, 612, 1005) über dem zweiten Halbleiter-Unterkanal (601-1, 601-2).
DE112018007788.8T 2018-07-27 2018-07-27 Dreidimensionale speichervorrichtung mit mehreren stapeln und verfahren zu ihrer herstellung Pending DE112018007788T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/097432 WO2020019301A1 (en) 2018-07-27 2018-07-27 Multiple-stack three-dimensional memory device and fabrication method thereof

Publications (1)

Publication Number Publication Date
DE112018007788T5 true DE112018007788T5 (de) 2021-04-15

Family

ID=64789406

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018007788.8T Pending DE112018007788T5 (de) 2018-07-27 2018-07-27 Dreidimensionale speichervorrichtung mit mehreren stapeln und verfahren zu ihrer herstellung

Country Status (10)

Country Link
US (3) US10868031B2 (de)
JP (1) JP7118172B2 (de)
KR (2) KR102585801B1 (de)
CN (2) CN111564450B (de)
AU (1) AU2018433803B2 (de)
BR (1) BR112020023959A2 (de)
DE (1) DE112018007788T5 (de)
SG (1) SG11202010376WA (de)
TW (1) TWI705557B (de)
WO (1) WO2020019301A1 (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2018433803B2 (en) 2018-07-27 2021-12-02 Yangtze Memory Technologies Co., Ltd. Multiple-stack three-dimensional memory device and fabrication method thereof
KR102650421B1 (ko) 2019-02-12 2024-03-25 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
JP7353374B2 (ja) 2019-03-18 2023-09-29 長江存儲科技有限責任公司 三次元メモリデバイスにおける高κ誘電体層およびこれを形成するための方法
KR20210002138A (ko) 2019-06-20 2021-01-07 삼성전자주식회사 확장부를 갖는 채널 구조체를 포함하는 3차원 플래시 메모리 소자
JP2021048372A (ja) * 2019-09-20 2021-03-25 キオクシア株式会社 半導体記憶装置及び半導体記憶装置の製造方法
CN110800109B (zh) 2019-09-20 2021-08-17 长江存储科技有限责任公司 具有多堆栈结构的三维存储器件及其形成方法
WO2021051381A1 (en) 2019-09-20 2021-03-25 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device having multi-deck structure and methods for forming the same
US11527549B2 (en) * 2019-10-04 2022-12-13 SK Hynix Inc. Memory device and method of manufacturing the same
CN111180344B (zh) * 2020-01-02 2021-12-07 长江存储科技有限责任公司 三维堆叠结构及制备方法
CN111180455B (zh) * 2020-01-02 2022-11-29 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111403408B (zh) * 2020-03-23 2023-06-30 长江存储科技有限责任公司 一种半导体器件制作方法和用该方法制成的半导体器件
US11081443B1 (en) 2020-03-24 2021-08-03 Sandisk Technologies Llc Multi-tier three-dimensional memory device containing dielectric well structures for contact via structures and methods of forming the same
WO2021195997A1 (en) 2020-03-31 2021-10-07 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device and method for forming the same
CN111430361B (zh) * 2020-04-09 2023-07-25 长江存储科技有限责任公司 一种3d nand存储器件的制造方法
JP7317995B2 (ja) * 2020-04-24 2023-07-31 長江存儲科技有限責任公司 ドレイン選択ゲートカット構造を備えた三次元メモリデバイスおよびこれを形成するための方法
US11963349B2 (en) 2020-05-27 2024-04-16 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices with backside source contacts
CN112585754A (zh) * 2020-05-27 2021-03-30 长江存储科技有限责任公司 用于形成三维存储器件的方法
US11877448B2 (en) 2020-05-27 2024-01-16 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
CN111799273A (zh) * 2020-06-11 2020-10-20 长江存储科技有限责任公司 一种半导体器件及其制造方法
US11856781B2 (en) * 2020-07-22 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
CN111968985B (zh) * 2020-08-26 2023-08-15 长江存储科技有限责任公司 三维存储器的制造方法
WO2022052049A1 (en) * 2020-09-11 2022-03-17 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device and fabrication method thereof
JP2022047964A (ja) * 2020-09-14 2022-03-25 キオクシア株式会社 半導体装置およびその製造方法
CN112614856B (zh) * 2020-12-17 2024-04-23 长江存储科技有限责任公司 半导体器件及用于制造半导体器件的方法、掩模板系统
WO2022126591A1 (en) * 2020-12-18 2022-06-23 Yangtze Memory Technologies Co., Ltd. Memory device and fabrication method thereof
CN115224037A (zh) * 2021-01-21 2022-10-21 长江存储科技有限责任公司 三维存储器的擦除操作方法
US11948992B2 (en) 2021-01-26 2024-04-02 Micron Technology, Inc . Electronic devices comprising a dielectric material, and related systems and methods
CN112956012B (zh) * 2021-01-27 2024-02-23 长江存储科技有限责任公司 用于在半导体结构中形成阻挡层的方法
WO2022198368A1 (en) * 2021-03-22 2022-09-29 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
JP2022147716A (ja) * 2021-03-23 2022-10-06 キオクシア株式会社 半導体記憶装置
US11688689B2 (en) 2021-05-06 2023-06-27 Micron Technology, Inc. Electronic devices including stair step structures, and related memory devices, systems, and methods
CN113571527B (zh) * 2021-07-26 2023-07-21 长江存储科技有限责任公司 沟道孔的制作方法、存储器、其制作方法及存储系统

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8541831B2 (en) 2008-12-03 2013-09-24 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for fabricating the same
KR101738103B1 (ko) * 2010-09-10 2017-05-22 삼성전자주식회사 3차원 반도체 기억 소자
US9230987B2 (en) * 2014-02-20 2016-01-05 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
TW201546804A (zh) * 2014-02-05 2015-12-16 Conversant Intellectual Property Man Inc 有可製造的電容的動態隨機存取記憶體裝置
US9419135B2 (en) * 2014-11-13 2016-08-16 Sandisk Technologies Llc Three dimensional NAND device having reduced wafer bowing and method of making thereof
US9508730B2 (en) * 2015-03-11 2016-11-29 SK Hynix Inc. Semiconductor device and manufacturing method thereof
WO2016205078A2 (en) 2015-06-15 2016-12-22 Sandisk Technologies Llc Passive devices for integration with three-dimensional memory devices
US9449987B1 (en) 2015-08-21 2016-09-20 Sandisk Technologies Llc Three dimensional memory device with epitaxial semiconductor pedestal for peripheral transistors
US9853043B2 (en) 2015-08-25 2017-12-26 Sandisk Technologies Llc Method of making a multilevel memory stack structure using a cavity containing a sacrificial fill material
US9704878B2 (en) 2015-10-08 2017-07-11 Samsung Electronics Co., Ltd. Nonvolatile memory devices and methods of forming same
US9570463B1 (en) * 2015-10-15 2017-02-14 Sandisk Technologies Llc Multilevel memory stack structure with joint electrode having a collar portion and methods for manufacturing the same
US9978752B2 (en) * 2016-01-15 2018-05-22 Samsung Electronics Co., Ltd. Three-dimensional (3D) semiconductor memory devices
US9812463B2 (en) 2016-03-25 2017-11-07 Sandisk Technologies Llc Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof
US10256248B2 (en) * 2016-06-07 2019-04-09 Sandisk Technologies Llc Through-memory-level via structures between staircase regions in a three-dimensional memory device and method of making thereof
US9576967B1 (en) * 2016-06-30 2017-02-21 Sandisk Technologies Llc Method of suppressing epitaxial growth in support openings and three-dimensional memory device containing non-epitaxial support pillars in the support openings
US9754963B1 (en) * 2016-08-22 2017-09-05 Sandisk Technologies Llc Multi-tier memory stack structure containing two types of support pillar structures
US10453741B2 (en) 2016-12-13 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device contact
KR20180070103A (ko) 2016-12-16 2018-06-26 삼성전자주식회사 인식 방법 및 인식 장치
KR20180076298A (ko) 2016-12-27 2018-07-05 아이엠이씨 브이제트더블유 대체 게이트를 갖는 수직 채널형 3차원 비휘발성 반도체 메모리 디바이스의 제조방법
US20180331117A1 (en) * 2017-05-12 2018-11-15 Sandisk Technologies Llc Multilevel memory stack structure with tapered inter-tier joint region and methods of making thereof
US10381373B2 (en) * 2017-06-16 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device having a buried source line extending to scribe line and method of making thereof
US10290645B2 (en) * 2017-06-30 2019-05-14 Sandisk Technologies Llc Three-dimensional memory device containing hydrogen diffusion barrier layer for CMOS under array architecture and method of making thereof
CN107579069B (zh) * 2017-08-31 2019-01-25 长江存储科技有限责任公司 一种三维闪存及其制作方法
US10346088B2 (en) * 2017-09-29 2019-07-09 Intel Corporation Method and apparatus for per-deck erase verify and dynamic inhibit in 3d NAND
CN107680972B (zh) * 2017-11-01 2019-01-29 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
US10971507B2 (en) * 2018-02-15 2021-04-06 Sandisk Technologies Llc Three-dimensional memory device containing through-memory-level contact via structures
US10854627B1 (en) * 2018-06-29 2020-12-01 Sandisk Technologies Llc Three-dimensional memory device containing a capped insulating source line core and method of making the same
AU2018433803B2 (en) 2018-07-27 2021-12-02 Yangtze Memory Technologies Co., Ltd. Multiple-stack three-dimensional memory device and fabrication method thereof

Also Published As

Publication number Publication date
CN111564450B (zh) 2021-05-25
KR20230144656A (ko) 2023-10-16
KR102585801B1 (ko) 2023-10-05
BR112020023959A2 (pt) 2021-02-23
KR20210030434A (ko) 2021-03-17
CN109075174A (zh) 2018-12-21
US20210043651A1 (en) 2021-02-11
US10868031B2 (en) 2020-12-15
TW202008563A (zh) 2020-02-16
TWI705557B (zh) 2020-09-21
SG11202010376WA (en) 2020-11-27
AU2018433803A1 (en) 2020-10-15
JP2021524157A (ja) 2021-09-09
US20200035699A1 (en) 2020-01-30
WO2020019301A1 (en) 2020-01-30
AU2018433803B2 (en) 2021-12-02
US20240179911A1 (en) 2024-05-30
JP7118172B2 (ja) 2022-08-15
US11968832B2 (en) 2024-04-23
CN111564450A (zh) 2020-08-21
CN109075174B (zh) 2020-06-26

Similar Documents

Publication Publication Date Title
DE112018007788T5 (de) Dreidimensionale speichervorrichtung mit mehreren stapeln und verfahren zu ihrer herstellung
DE102016114573B4 (de) Dreidimensionale Halbleitervorrichtungen mit einem Hohlraum zwischen einer Kanalstruktur und einer Rückstandsschicht
DE102018110326B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102021100089B4 (de) Dreidimensionale speichervorrichtung und verfahren
DE102016114578A1 (de) Dreidimensionale Halbleitervorrichtung
DE102020118388A1 (de) Ferroelektrische direktzugriffsspeichervorrichtungen und verfahren
DE102011086171A1 (de) 3D-Halbleiterspeicherbauelement und Halbleiterbauelementherstellungsverfahren
DE102015213529A1 (de) Vorrichtung mit einer Floating-Gate-Elektrode und einer Schicht aus ferroelektrischem Material und Verfahren zu ihrer Herstellung
DE102011085203B4 (de) Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten
DE102019103777B4 (de) Verfahren zum Herstellen von Speicherzellen, die durch eine hohlraumfreie dielektrische Struktur getrennt sind, und zugehöriger integrierter Chip
DE102020126242B4 (de) Halbleitervorrichtungen mit Ladungsspeicherschichten und Kanalschichten, die sich senkrecht zu einer oberen Oberfläche des Substrats erstrecken
DE102020113612A1 (de) Herstellungsverfahren einer mfmis-speichervorrichtung
DE102021111318A1 (de) 3d-speicherarray-kontaktstrukturen
DE102020133751A1 (de) Speicherarray-isolationsstrukturen
DE102017117857A1 (de) Integrierte Schaltkreis-Layouts mit Füllelementformen
DE102020134397A1 (de) Speicherarraykontaktstrukturen
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102021100353A1 (de) Dreidimensionale speichervorrichtung und deren herstellungsverfahren
DE102020121762A1 (de) Nichtflüchtige speichervorrichtung vom vertikalen typ und verfahren zu ihrer herstellung
DE102019130287A1 (de) Herstellung von mehrfachtyp-hochspannungsbauelementen für eingebetteten speicher
DE102011004757B4 (de) Vertikale Speichertransistoren mit einem sich frei einstellenden Körperpotential, die in Vollsubstratbauelementen hergestellt sind und vergrabene Abfrage- und Wortleitungen aufweisen und Verfahren zur Herstellung der Speichertransistoren
DE102021110431A1 (de) Dreidimensionale Halbleiterspeichervorrichtung und Verfahren zu deren Herstellung
DE102022100084A1 (de) Zugangstransistor mit einer metalloxidsperrschicht und verfahren zu dessen herstellung
DE112022001434T5 (de) Speichervorrichtung vom nor-typ, verfahren zur herstellung einer speichervorrichtung vom nor-typ und die speichervorrichtung enthaltendes elektronisches gerät
DE102020132537A1 (de) Dreidimensionale Speichervorrichtung und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115560

Ipc: H10B0041270000