DE102011086171A1 - 3D-Halbleiterspeicherbauelement und Halbleiterbauelementherstellungsverfahren - Google Patents

3D-Halbleiterspeicherbauelement und Halbleiterbauelementherstellungsverfahren Download PDF

Info

Publication number
DE102011086171A1
DE102011086171A1 DE102011086171A DE102011086171A DE102011086171A1 DE 102011086171 A1 DE102011086171 A1 DE 102011086171A1 DE 102011086171 A DE102011086171 A DE 102011086171A DE 102011086171 A DE102011086171 A DE 102011086171A DE 102011086171 A1 DE102011086171 A1 DE 102011086171A1
Authority
DE
Germany
Prior art keywords
layers
layer
forming
sacrificial
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102011086171A
Other languages
English (en)
Inventor
Sang-Yong Park
Jintaek Park
Hansoo Kim
Juhyuck Chung
Wonseok Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102011086171A1 publication Critical patent/DE102011086171A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

Die Erfindung bezieht sich auf ein 3D-Halbleiterspeicherbauelement und auf ein Verfahren zur Herstellung eines Halbleiterbauelements. Ein 3D-Halbleiterspeicherbauelement der Erfindung beinhaltet Speicherzellen, die in einer Mehrzahl von vertikal auf einem Substrat (190) gestapelten Schichten angeordnet sind, wobei die Speicherzellen durch einen vertikalen Kanal (110), der sich von einem unteren Ende, das unmittelbar benachbart zu dem Substrat liegt und mit einer unteren Nicht-Speicherzelle gekoppelt ist, bis zu einem oberen Ende erstreckt, das mit einer oberen Nicht-Speicherzelle gekoppelt ist, seriell verbunden sind, wobei die Mehrzahl von Schichten kollektiv die treppenförmig gestufte Struktur bildet und jede der Mehrzahl von Schichten einen sukzessiven freigelegten Endteil beinhaltet, der als eine Kontaktstelle (152) dient, wenigstens eine der oberen Nicht-Speicherzellen und der unteren Nicht-Speicherzelle, eine Mehrzahl von vertikal gestapelten Nicht-Speicherzellen beinhaltet, die als ein leitfähiges Stück verbunden sind. Verwendung z. B. in der Halbleiterspeichertechnologie.

Description

  • Die Erfindung bezieht sich auf ein dreidimensionales (3D-)Halbleiterbauelement und auf ein Verfahren zur Herstellung eines Halbleiterbauelements.
  • Die Nachfrage nach kostengünstigen Halbleiterbauelementen mit hoher Leistungsfähigkeit fährt fort, die Integrationsdichte anzutreiben. Im Gegenzug stellt die erhöhte Integrationsdichte größere Anforderungen an Halbleiterfertigungsprozesse. Die Integrationsdichte von zweidimensionalen (2D) oder Halbleiterbauelementen vom planaren Typ ist teilweise durch die Fläche festgelegt, die von den einzelnen Elementen belegt wird, z. B. Speicherzellen, welche den aufgebauten integrierten Schaltungsaufbau bilden. Die von einzelnen Elementen belegte Fläche ist großteils durch die Abmessungsparameter, z. B. Breite, Länge, Rastermaß, Schmalheit, Nachbarabstand etc., der Strukturierungstechnologie festgelegt, die zur Definition der einzelnen Elemente und ihrer Zwischenverbindungen verwendet wird. In der letzten Zeit hat die Bereitstellung von zunehmend ”feinen” Strukturen die Entwicklung und Verwendung von sehr kostenintensivem Gerät zur Bildung von Strukturen erfordert. Somit wurden die dramatischen Verbesserungen der Integrationsdichte von heutigen Halbleiterbauelementen unter beträchtlichen Kosten bewerkstelligt, und immer noch laufen Designer weiterhin gegen die praktischen Grenzen der Entwicklung und Herstellung feiner Strukturen an.
  • Als ein Ergebnis des Vorstehenden und einer Anzahl verwandter Herstellungsschwierigkeiten hat die erhöhte Integrationsdichte in allerletzter Zeit die Entwicklung von sogenannten dreidimensionalen (3D-)Halbleiterbauelementen erfordert, die eine Mehrschicht- oder Mehrebenen-Struktur mit einer 3D-Anordnung von funktionalen Elementen aufweisen. Zum Beispiel wird die Einzelfabrikationsschicht, die üblicherweise mit dem Speicherzellenfeld eines 2D-Halbleiterspeicherbauelements assoziiert wird, das die Speicherzellen enthalten soll, durch eine Mehrfabrikationsschicht oder dreidimensionale (3D-)Anordnung von Speicherzellen ersetzt.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines 3D-Halbleiterspeicherbauelements sowie eines Halbleiterbauelementherstellungsverfahrens zugrunde, die in der Lage sind, Schwierigkeiten, die sich im entsprechenden Stand der Technik gefunden haben, zu reduzieren oder zu vermeiden.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines 3D-Halbleiterspeicherbauelements mit den Merkmalen des Anspruchs 1 oder 5 und eines Halbleiterbauelementherstellungsverfahrens mit den Merkmalen des Anspruchs 17. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Die Erfindung stellt hochintegrierte Halbleiterbauelemente und Verfahren zur Herstellung derselben bereit. Insbesondere stellt die Erfindung Halbleiterspeicherbauelemente, die so konfiguriert sind, dass sie voraussichtlich Prozessunfälle verhindern, wodurch die Fertigungsausbeute von Bauelementen verbessert wird, die ausgezeichnete elektrische Charakteristika zeigen, ebenso wie zugehörige Verfahren zur Herstellung von derartigen und ähnlichen Halbleiterbauelementen bereit. Die Erfindung stellt Halbleiterspeicherbauelemente, die so konfiguriert sind, dass sie Prozessfehler, die auftauchen können, wenn Kontakte in Verbindung mit Wortleitungskontaktstellen gebildet werden, verhindern oder minimieren, ebenso wie zugehörige Verfahren zur Herstellung von derartigen und ähnlichen Halbleiterbauelementen bereit.
  • Vorteilhafte Ausführungsformen der Erfindung werden im Folgenden beschrieben und sind in den Zeichnungen gezeigt, in denen:
  • 1A und 1B perspektivische Ansichten eines Halbleiterbauelements sind,
  • 1C bis 1G vergrößerte Teilansichten des Halbleiterbauelements von 1A und 1B sind,
  • 1H eine perspektivische Ansicht einer Variante eines Halbleiterbauelements der 1A bis 1G ist,
  • 1I eine perspektivische Ansicht ist, die eine weitere Variante eines Halbleiterbauelements der 1A bis 1G darstellt,
  • 1J ein Ersatzschaltbild des Halbleiterbauelements der 1A bis 1G ist,
  • 1K bis 1M perspektivische Ansichten von modifizierten Auswahlleitungsbeispielen des Halbleiterbauelements der 1A bis 1G sind,
  • 2A und 2C Schnittansichten sind und 2B eine Draufsicht ist, um das Halbleiterbauelement der 1A bis 1G mit einem Halbleiterbauelement mit einer anderen Struktur zu vergleichen,
  • 3A und 3B perspektivische Ansichten eines weiteren Halbleiterbauelements sind,
  • 3C bis 3E vergrößerte Teilansichten des Halbleiterbauelements der 3A und 3B sind,
  • 4A bis 4G perspektivische Ansichten zur Erläuterung eines Verfahrens zur Herstellung eines Halbleiterbauelements sind,
  • 4H und 4I Schnittansichten zur Erläuterung weiterer Schritte des Verfahrens der 4A bis 4G sind,
  • 5A bis 5K Schnittansichten zur Erläuterung eines Trimmprozesses in einem Verfahren zur Herstellung eines Halbleiterbauelements sind,
  • 5L und 5M Schnittansichten zur Erläuterung einer Modifikation des Verfahrens der 5A bis 5K sind,
  • 5N bis 5R Schnittansichten zur Erläuterung einer weiteren Modifikation des Verfahrens der 5A bis 5K sind,
  • 6A bis 6D Schnittansichten zur Erläuterung eines Anbringungsprozesses in einem Verfahren zur Herstellung eines Halbleiterbauelements sind,
  • 7A bis 7D Schnittansichten sind, die Modifikationen eines Gießstapels in einem Verfahren zur Herstellung eines Halbleiterbauelements darstellen,
  • 8A bis 8C perspektivische Ansichten zur Darstellung eines weiteren Verfahrens zur Herstellung eines Halbleiterbauelements sind,
  • 9A bis 9D perspektivische Ansichten zur Darstellung eines weiteren Verfahrens zur Herstellung eines Halbleiterbauelements sind,
  • 10A und 10B perspektivische Ansichten zur Darstellung eines weiteren Verfahrens zur Herstellung eines Halbleiterbauelements sind und
  • 11A und 11B Blockdiagramme sind, die ein Anwendungsbeispiel eines Halbleiterbauelements darstellen.
  • Nunmehr werden exemplarische Ausführungsformen der Erfindung detaillierter unter Bezugnahme auf die begleitenden Zeichnungen beschrieben. Überall in der Beschreibung und den Zeichnungen werden gleiche Bezugszeichen und Markierungen verwendet, um identische oder funktional äquivalente Elemente zu bezeichnen.
  • Die 1A und 1B stellen ein Halbleiterbauelement 1 gemäß einer Ausführungsform der Erfindung dar, das eine Mehrzahl von vertikalen Kanälen 110, die auf einem Halbleitersubstrat 190 angeordnet sind und sich von diesem nach oben erstrecken, eine Mehrzahl von Gates 150, die Wortleitungen WL und Auswahlleitungen SSL und GSL bilden, die vertikal entlang der Ausdehnungsrichtung der vertikalen Kanäle 110 gestapelt sind, und eine Mehrzahl von Bitleitungen 170 beinhaltet, die mit den vertikalen Kanälen 110 verbunden sind.
  • Es versteht sich, dass bestimmte relative geometrische Ausdrücke (z. B. vertikal, horizontal, über, unter, benachbart, obere, untere etc.) überall in dieser Beschreibung zwecks Klarheit verwendet werden. Der Fachmann erkennt, dass derartige Ausdrücke von ihrem beschreibenden Wesen her willkürlich und relativ sind. Sie beschränken die Anordnung der dargestellten Ausführungsformen nicht auf irgendeine gegebene Orientierung oder die dargestellte exemplarische Geometrie.
  • Untere Teile der vertikalen Kanäle 110 sind mit dem Halbleitersubstrat 190 verbunden, und obere Teile der vertikalen Kanäle 110 sind durch Kontaktstellen 172 jeweils mit den Bitleitungen 170 verbunden. Die Gates 150 bilden Masseauswahlleitungen GSL dicht bei dem Halbleitersubstrat 190, Stringauswahlleitungen SSL dicht bei den Bitleitungen 170 und eine Mehrzahl von Wortleitungen WL, die zwischen den Masseauswahlleitungen GSL und den Stringauswahlleitungen SSL angeordnet sind. Die Masseauswahlleitung GSL, die Wortleitungen WL und die Stringauswahlleitung SSL, die entlang eines vertikalen Kanals 110 in vorgegebenen Intervallen angeordnet sind, sind elektrisch seriell verbunden, um einen Zellenstring 72 zu bilden (siehe 1J). Alle Wortleitungen WL können Speicherzellen bilden. Alternativ können Wortleitungen, die den Auswahlleitungen SSL und GSL am nächsten liegen, Dummy-Zellen bilden, und die anderen Wortleitungen WL können Speicherzellen bilden. Gemäß der in 1A dargestellten Ausführungsform kann das Halbleiterbauelement 1 ein Flash-Speicherbauelement mit einem Zellenfeld sein, in dem eine Mehrzahl von Speicherzellen vertikal angeordnet und elektrisch seriell verbunden ist.
  • In entsprechenden Ausführungsformen weist wenigstens eine der Auswahlleitungen SSL und GSL eine Mehrschichtstruktur auf. Zum Beispiel kann die Stringauswahlleitung SSL eine Zweischichtstruktur aufweisen. In diesem Fall kann die Kanallänge von Zellen, welche die Stringauswahlleitung SSL konstituieren, vergrößert werden, um Leckstromcharakteristika zu verbessern. Die Masseauswahlleitung GSL kann eine Einzelschichtstruktur oder eine Zweischichtstruktur aufweisen. Zum Beispiel können die Gates 150, welche die Stringauswahlleitung SSL konstituieren, eine Zweischicht-Linienform aufweisen; das Gate 150, das die Wortleitung WL konstituiert, kann eine rechteckige Einzelschicht-Plattenform aufweisen; und die Gates 150, welche die Masseauswahlleitung GSL konstituieren, können eine rechteckige Plattenform oder eine rechteckige Zweischicht-Plattenform aufweisen. Außerdem können eine obere und untere Schicht von wenigstens einer der Auswahlleitungen SSL und GSL die gleiche Abmessung oder ähnliche Abmessungen aufweisen und können als ein Stück vertikal miteinander verbunden sein, um die Abmessung des Halbleiterbauelements 1 zu verringern, wie in den 2A und 2B gezeigt und im Folgenden beschrieben. Die oberen Kanten und/oder Ecken der Zweischicht-Stringauswahlleitung SSL können abgerundet sein. In ähnlicher Weise können die oberen Kanten und Ecken der Zweischicht-Masseauswahlleitung GSL abgerundet sein. Die oberen Kanten und/oder Ecken der Wortleitungen WL können gewinkelt oder abgerundet sein.
  • Die Gates 150, welche die Wortleitungen WL und die Masseauswahlleitungen GSL konstituieren, beinhalten Zweige 151, die durch Wortleitungseinschnitte 135 getrennt sind. Durch die Zweige 151 wird eine Mehrzahl von Kanalöffnungen 104 gebildet, so dass die vertikalen Kanäle 110 durch die Zweige 151 hindurch angeordnet sein können.
  • Das Halbleiterbauelement 1 beinhaltet Kontakte 160, welche die Leitungen GSL, WL und SSL mit Treiberschaltkreisen verbinden. Die Kontakte 160 können eine Stiftform aufweisen, wie eine vertikale Säule. Untere Teile der Kontakte 160 sind mit den Gates 150 verbunden, und obere Teile der Kontakte 160 sind mit Metallleitungen 184 und 185 elektrisch verbunden, die mit den Treiberschaltkreisen verbunden sind. Zum Beispiel können die Kontakte 160 durch Kontaktstellen 162 mit den Metallleitungen 184 und 185 verbunden sein. Die Metallleitungen 184 und 185 können erste Metallleitungen 184, welche die Stringauswahlleitungen SSL mit einem oder mehreren Stringauswahlleitungs-Treiberschaltkreisen elektrisch verbinden, und zweite Metallleitungen 185 beinhalten, welche die Wortleitungen WL und die Masseauswahlleitungen GSL mit einem oder mehreren Wortleitungs-Treiberschaltkreisen und einem oder mehreren Masseauswahlleitungs-Treiberschaltkreisen verbinden.
  • Wie in 1B gezeigt, beinhalten die zweiten Metallleitungen 185 eine Metallleitung 185g, welche die Masseauswahlleitung GSL mit dem Masseauswahlleitungs-Treiberschaltkreis verbindet, und Metallleitungen 185w, welche die Wortleitungen WL mit dem Wortleitungs-Treiberschaltkreis verbinden.
  • Zu 1A zurückkehrend, sind des weiteren Zwischenmetallleitungen 180 und 181 zwischen den Kontakten 160 und den Metallleitungen 184 und 185 angeordnet. Die Zwischenmetallleitungen 180 und 181 beinhalten erste Zwischenmetallleitungen 180, die mit den ersten Metallleitungen 184 elektrisch verbunden sind, und zweite Zwischenmetallleitungen 181, die mit den zweiten Metallleitungen 185 elektrisch verbunden sind. Die ersten Zwischenmetallleitungen 180 sind durch Kontaktstellen 182 mit den ersten Metallleitungen 184 verbunden, und die zweiten Zwischenmetallleitungen 181 sind durch Kontaktstellen 183 mit den zweiten Metallleitungen 185 verbunden.
  • Die Dicken der Gates 150 können gleichmäßig oder ungleichmäßig sein. Zum Beispiel können die Dicken der Gates 150 ungeachtet dessen gleichmäßig sein, ob die Gates 150 die Wortleitungen WL oder die Auswahlleitungen GSL und SSL bilden. In einem weiteren Beispiel weisen die Gates 150, welche die Wortleitungen WL bilden, eine erste Dicke auf, und die Gates 150, welche die Auswahlleitungen GSL und SSL bilden, weisen eine zweite Dicke auf, die kleiner oder größer als die erste Dicke ist. Zum Beispiel ist die zweite Dicke größer als die erste Dicke. In diesem Fall können die vertikalen Abstände zwischen den Gates 150 gleichmäßig oder ungleichmäßig sein.
  • Zum Beispiel können bestimmte isolierende Schichten 101, wie in 1D gezeigt, ungeachtet der Positionen der isolierenden Schichten 101 die gleiche Dicke aufweisen. In einem weiteren Beispiel weisen isolierende Schichten 101 zwischen den Wortleitungen WL eine dritte Dicke auf; und eine isolierende Schicht 101 zwischen der Wortleitung WL und der Masseauswahlleitung GSL und/oder isolierende Schichten 101 zwischen der Wortleitung WL und der Stringauswahlleitung SSL weisen eine vierte Dicke auf, die kleiner oder größer als die dritte Dicke ist. Zum Beispiel ist die vierte Dicke größer als die dritte Dicke.
  • Zu 1A zurückkehrend sind die vier Seiten der Gates 150 in einer stufenartigen Pyramidenform angeordnet, um einen Gatestapel 105 zu bilden. In diesem Fall ist möglicherweise jedes der Gates 150 (oder aufbauende Schichten, die jeweils die Gates 150 beinhalten) nicht vollständig durch ein nachfolgendes oberes Gate 150 bedeckt, sondern kann teilweise freiliegen, so dass Kontaktstellen (untere und zwischenliegende) 152 für einen Kontakt mit den Kontakten 160 definiert sind. Somit sind die Kontaktstellen 152 nicht von den Gates 150 getrennt, sondern sind in der dargestellten Ausführungsform freigelegte Bereiche der Gates 150. Wenn die Gates 150 in einer stufenförmigen Anordnung gestapelt sind, wie vorstehend beschrieben, sind auch die Kontaktstellen 152 in einer Stufenform angeordnet. Somit sind die jeweiligen Höhen der Kontakte 160 möglicherweise ungleichmäßig. In diesem Fall ist es möglich, dass einige der Gates 150, die an oberen Positionen angeordnet sind, während eines zur Bildung von Kontaktöffnungen 137 verwendeten Ätzprozesses (siehe 4H) unerwünschterweise entfernt werden und somit möglicherweise eine Kontaktöffnung gebildet wird, die mehr als ein Gate 150 durchdringt.
  • Die Fläche oder Breite der (oberen) Kontaktstellen 152 der Stringauswahlleitungen SSL und/oder der (unteren) Masseauswahlleitungen GSL kann größer als die Fläche oder Breite der (zwischenliegenden) Kontaktstellen 152 der Wortleitungen WL sein. Dies wird später unter Bezugnahme auf 4F noch etwas detaillierter beschrieben.
  • In entsprechenden Ausführungsformen weist wenigstens eine der Auswahlleitungen SSL und GSL eine Mehrschichtstruktur auf, zum Beispiel eine Zweischichtstruktur, bei der separate Schichten miteinander verbunden sind. Zum Beispiel kann die Stringauswahlleitung SSL eine Zweischichtstruktur aufweisen, so dass die Kontaktstellen 152 der Gates 150 vertikal verbunden sind. In diesem Fall wird, wie später unter Bezugnahme auf 2C beschrieben, ein ausreichender Ätzspielraum sichergestellt und übermäßiges Ätzen verhindert oder stark reduziert. Die Kontakte 160, die mit der Stringauswahlleitung SSL elektrisch verbunden sind, können mit der oberen Schicht oder mit der unteren Schicht durch die obere Schicht verbunden sein. In einem weiteren Beispiel weist die Masseauswahlleitung GSL eine Zweischichtstruktur auf. In diesem Fall sind die Kontakte 160, die mit der Masseauswahlleitung GSL elektrisch verbunden sind, mit der oberen Schicht derselben verbunden. In einem weiteren Beispiel weisen sowohl die Stringauswahlleitung SSL als auch die Masseauswahlleitung GSL eine Zweischichtstruktur auf, in der obere und untere Kontaktstellen 152 vertikal verbunden sind.
  • Die 1C bis 1G stellen das Halbleiterbauelement 1 von 1A weiter dar. Bezugnehmend auf die 1C und 1D sind isolierende Schichten 101 zwischen den Gates 150 angeordnet, und Informationsspeicherschichten 140 können zwischen den vertikalen Kanälen 110 und den Gates 150 angeordnet sein. Die Informationsspeicherschichten 140 beinhalten Ladungsspeicherschichten 143, die laterale Seiten der vertikalen Kanäle 110 umgeben. Zum Beispiel können die Ladungsspeicherschichten 143 isolierende Einfangsstellenschichten, floatende Gates oder Isolationsschichten sein, die leitfähige Nanodots beinhalten. In einer entsprechenden Ausführungsform beinhalten die Informationsspeicherschichten 140 des Weiteren Tunnelisolationsschichten 141 und Isolationssperrschichten 145. Da die Gates 150 vertikal gestapelt sind, kann eine Mehrzahl von Speicherzellen 115 konfiguriert sein, die entlang der Ausdehnungsrichtung der vertikalen Kanäle 110 seriell verbunden sind.
  • Bezugnehmend auf 1E kann der vertikale Kanal 110 eine hohlröhrförmige oder ”Makaroni”-Struktur aufweisen, in der ein Isolator 111 angeordnet ist. Da der Isolator 111 in dem vertikalen Kanal 110 angeordnet ist, kann in diesem Fall der vertikale Kanal 110 dünner im Vergleich zu dem in 1D gezeigten Fall sein, und somit können Ladungseinfangstellen für bessere elektrische Charakteristika reduziert sein.
  • Bezugnehmend auf die 1F und 1G erstreckt sich die Informationsspeicherschicht 140 vertikal entlang der Seitenwand des vertikalen Kanals 110. Da die Informationsspeicherschicht 140 nicht zwischen Isolationsschichten 101 angeordnet ist, kann der vertikale Abstand zwischen den Isolationsschichten 101 in diesem Fall reduziert sein, und die vertikale Höhe des Halbleiterbauelements 1 kann ebenfalls reduziert sein. In der Informationsspeicherschicht 140 ist die Ladungsspeicherschicht 143 zwischen der Tunnelisolationsschicht 141 und der Isolationssperrschicht 145 angeordnet. Der vertikale Kanal 110 kann eine Volumenstruktur, wie in 1C gezeigt, oder eine Makaroni-Struktur aufweisen, wie in 1E gezeigt.
  • 1H stellt ein weiteres Halbleiterbauelement 1a gemäß der Erfindung dar, das einen Gatestapel 105a beinhaltet, in dem vertikale Kanäle 110 auf einem Halbleitersubstrat 190 angeordnet sind und Gates 150 vertikal in der Ausdehnungsrichtung der vertikalen Kanäle 110 gestapelt sind. Gegenüberliegende Seiten des Gatestapels 105a weisen eine Stufenform auf. Zum Beispiel sind gegenüberliegende Seiten des Gatestapels 105a in Richtungen senkrecht zu der Ausdehnungsrichtung von Bitleitungen 170 gestuft, und die anderen Seiten des Gatestapels 105a weisen eine vertikal gestapelte Form auf. Die anderen Strukturen des Halbleiterbauelements 1a sind im Wesentlichen ähnlich zu entsprechenden Strukturen, die zuvor in Bezug auf das in den 1A bis 1G gezeigte Halbleiterbauelement 1 beschrieben wurden.
  • 1I stellt ein weiteres Halbleiterbauelement 1b gemäß der Erfindung dar, das einen stufenförmigen Stapel 105b beinhaltet, in dem Gates 150 vertikal in der Ausdehnungsrichtung von vertikalen Kanälen 110 gestapelt sind, die auf einem Halbleitersubstrat 190 angeordnet sind. Auf einer Seite sind die Gates 150 in einer Stufenform gestapelt, die senkrecht zu der Ausdehnungsrichtung von Bitleitungen 170 ist, und auf den anderen Seiten sind die Gates 150 vertikal gestapelt. Die anderen Strukturen des Halbleiterbauelements 1b sind im Wesentlichen ähnlich zu entsprechenden Strukturen, die zuvor in Bezug auf das in den 1A bis 1G gezeigte Halbleiterbauelement 1 beschrieben wurden.
  • 1J ist ein Ersatzschaltbild, welches das in den 1A bis 1G gezeigte Halbleiterbauelement 1 weiter darstellt. Bezugnehmend auf 1J zusammen mit den 1A und 1B werden Speicherzellen oder Speichertransistoren 115 in dem Halbleiterbauelement 1 durch die vertikalen Kanäle 110 und die Gates 150 gebildet, welche die Wortleitungen WL bilden, und obere Nicht-Speicherzellen oder obere Nicht-Speichertransistoren 76 werden durch die vertikalen Kanäle 110 und die Gates 150 gebildet, welche die Stringauswahlleitungen SSL bilden. Untere Nicht-Speicherzellen oder untere Nicht-Speichertransistoren 74 werden durch die vertikalen Kanäle 110 und die Gates 150 gebildet, welche die Masseauswahlleitungen GSL bilden. Ein Teil des Halbleitersubstrats 190 bildet eine zu einer gemeinsamen Sourceleitung CSL gehörige Source. Entlang eines vertikalen Kanals 110 sind eine obere Nicht-Speicherzelle 76, eine untere Nicht-Speicherzelle 74 und eine Mehrzahl von Speicherzellen 115 zwischen der oberen und der unteren Nicht-Speicherzelle 76 und 74 seriell verbunden, um einen Zellenstring 72 zu bilden, der mit einer Bitleitung BL elektrisch verbunden ist. Das Ersatzschaltbild von 1J zeigt außerdem die elektrische Verbindungsnatur von weiteren, hierin beschriebenen Bauelementen, nicht nur des in den 1A bis 1G gezeigten Halbleiterbauelements 1.
  • Innerhalb der Ausführungsform von 1J kann jede der Wortleitungen WL eine planare Struktur aufweisen und sich im Wesentlichen senkrecht zu dem Zellenstring 72 erstrecken. Die Speicherzellen 115 sind entlang der Wortleitungen WL verteilt. Die Stringauswahlleitungen SSL kreuzen die Bitleitungen BL in der x-Richtung. Die Stringauswahlleitungen SSL, die in der y-Richtung voneinander beabstandet sind, sind jeweils mit den Bitleitungen BL, die in der x-Richtung voneinander beabstandet sind, elektrisch verbunden. Somit können die Speicherzellen 115 individuell ausgewählt werden. Die Masseauswahlleitungen GSL können eine planare Struktur aufweisen und können sich im Wesentlichen senkrecht zu dem Zellenstring 72 erstrecken. Eine elektrische Verbindung zwischen dem vertikalen Kanal 110 und dem Halbleitersubstrat 190 wird durch die Masseauswahlleitungen GSL gesteuert.
  • In dem in den 1A bis 1G gezeigten Halbleiterbauelement 1 wird durch Laden einer Ladungsspeicherschicht mittels Anlegen einer Spannung zwischen einer ausgewählten Wortleitung WL und dem vertikalen Kanal 110 eine Programmieroperation durchgeführt. Zum Beispiel wird eine Programmieroperation mittels Anlegen einer Programmierspannung Vprog an eine ausgewählte Wortleitung WL durchgeführt, um Elektronen durch Fowler-Nordheim-Tunneln in eine Ladungsspeicherschicht der Speicherzelle 115 zu injizieren. Da Speicherzellen (Transistoren), die mit nicht ausgewählten Wortleitungen WL verbunden sind, unerwünschterweise durch die an die ausgewählte Wortleitung WL angelegte Programmierspannung Vprog programmiert werden können, wird hierbei eine Boosting-Technologie verwendet, um ein derartiges unerwünschtes Programmieren zu verhindern.
  • Bei einer Leseoperation wird eine Wortleitung WL, mit der eine zu lesende Speicherzelle 115 verbunden ist, auf 0 Volt gesetzt, und andere Wortleitungen werden auf eine Lesespannung Vread gesetzt. Als ein Ergebnis wird festgestellt, ob ein Strom abhängig davon, ob die Schwellenspannung Vth der zu lesenden Speicherzelle 115 mehr oder weniger als 0 Volt beträgt, in eine Bitleitung BL geladen wird. Daher kann eine Dateninformation der Speicherzelle 115 durch Abtasten des Stroms der Bitleitung BL gelesen werden.
  • Eine Löschoperation kann in Blockeinheiten durchgeführt werden, wobei ein gateinduzierter Drainleckstrom (GIDL) verwendet wird. In einem Beispiel wird das elektrische Potential von vertikalen Kanälen 110 durch Anlegen einer Löschspannung Verase an eine ausgewählte Bitleitung BL und das Halbleitersubstrat 190 angehoben. Hierbei kann das elektrische Potential des vertikalen Kanals 110 nach einer vorgegebenen Verzögerung angehoben werden. Dadurch wird ein GIDL von Anschlüssen der Gates 150 erzeugt, die zu Masseauswahlleitungen GSL gehören, und durch den GIDL erzeugte Elektronen werden in das Halbleitersubstrat 190 emittiert, und erzeugte Löcher werden in die vertikalen Kanäle 110 emittiert. Demgemäß kann ein elektrisches Potential, das dicht bei der Löschspannung Verase liegt, an die vertikalen Kanäle 110 angelegt werden, mit denen die Speicherzellen 115 verbunden sind. Wenn das Spannungspotential von Wortleitungen WL auf 0 Volt gesetzt ist, werden zu diesem Zeitpunkt in der Speicherzelle 115 akkumulierte Elektronen emittiert, so dass Daten gelöscht werden können. Wortleitungen WL von nicht ausgewählten Blöcken können potentialfrei gehalten werden, um ihre nicht beabsichtigte Löschoperation zu verhindern.
  • Das vorstehende Verfahren ist nur ein mögliches Betriebsverfahren für das in den 1A bis 1G gezeigte Halbleiterbauelement 1 gemäß der Erfindung. Ein Fachmann wird erkennen, dass weitere Betriebsverfahren, die unterschiedlich definierte, untereinander zusammenhängende Steuerspannungen beinhalten, alternativ gemäß der Erfindung verwendet werden können.
  • Die 1K bis 1M stellen eine mögliche Modifikation bezüglich der Auswahlleitungen von Halbleiterbauelementen gemäß entsprechenden Ausführungsformen der Erfindung dar. Bezugnehmend auf 1K beinhaltet ein Halbleiterbauelement 1c Stringauswahlleitungen SSL mit einer Dreischichtstruktur. Zum Beispiel sind drei linienförmige, lateral verlaufende Gates 150 mit der gleichen oder ähnlichen Abmessungen vertikal gestapelt, um die Dreischicht-Stringauswahlleitungen SSL zu bilden. In der dargestellten Ausführungsform sind die Stringauswahlleitungen SSL durch drei (Nicht-Speicherzellen-)Gates 150 gebildet, die üblicherweise als ein einziges leitfähiges Teil verbunden sind. Kontakte 160 sind mittels Verbinden der Kontakte 160 mit einer oberen Schicht der Stringauswahlleitungen SSL, mit einer mittleren Schicht der Stringauswahlleitungen SSL durch die obere Schicht hindurch oder mit einer unteren Schicht der Stringauswahlleitungen SSL durch die obere und mittlere Schicht hindurch mit den Stringauswahlleitungen SSL elektrisch verbunden. Die Masseauswahlleitungen GSL können eine Einzelschichtstruktur oder eine Mehrschichtstruktur aufweisen. Zum Beispiel können die Masseauswahlleitungen GSL eine Dreischichtstruktur wie die Stringauswahlleitungen SSL aufweisen.
  • Bezugnehmend auf 1L beinhaltet ein Halbleiterbauelement 1d dreistufige Stringauswahlleitungen SSL, die durch vertikales Verbinden von drei linienförmigen Gates 150 mit der gleichen oder ähnlichen Abmessungen gebildet sind. In der dargestellten Ausführungsform sind zwei obere Schichten der Stringauswahlleitungen SSL von einer unteren Schicht der Stringauswahlleitungen SSL getrennt Zum Beispiel können die zwei oberen Gates 150 von drei Gates 150 gemeinsam als ein Stück verbunden sein, um eine Zweischicht-Stringauswahlleitung SSL zu bilden, und das untere Gate 150 kann eine Einzelschicht-Stringauswahlleitung SSL getrennt von der oberen Zweischicht-Stringauswahlleitung SSL bilden. Kontakte 160 sind mittels Verbinden der Kontakte 160 mit dem obersten Gate 150 der drei Gates 150 oder dem untersten Gate 150 durch das oberste und das mittlere Gate 150 hindurch mit den Stringauswahlleitungen SSL elektrisch verbunden. Die Masseauswahlleitungen GSL können eine Einzelschichtstruktur oder eine Zweischichtstruktur aufweisen. Die anderen Strukturen des Halbleiterbauelements 1d sind den zuvor in Bezug auf das in den 1A bis 1G gezeigte Halbleiterbauelement 1 beschriebenen Strukturen im Wesentlichen ähnlich.
  • Bezugnehmend auf 1M beinhaltet ein Halbleiterbauelement 1e Stringauswahlleitungen SSL mit einer Struktur, in der zwei obere Schichten von einer unteren Schicht getrennt sind, wie bei den Stringauswahlleitungen SSL des Halbleiterbauelements 1d. Zwei obere Gates 150 können die gleiche oder ähnliche Abmessungen aufweisen. Anders als bei den Stringauswahlleitungen SSL des Halbleiterbauelements 1d von 1L ist jedoch das unterste Gate 150 größer als die zwei oberen Gates 150. Zwei Kontakte 160 sind jeweils mit einer der Stringauswahlleitungen SSL verbunden. Zum Beispiel beinhaltet das Halbleiterbauelement 1e Kontakte 160, die mit den oberen Zweischicht-Stringauswahlleitungen SSL beziehungsweise den unteren Einzelschicht-Stringauswahlleitungen SSL verbunden sind. Die Kontakte 160 sind mit ersten Zwischenmetallleitungen 180 derart verbunden, dass zwei Kontakte 160 gemeinsam mit einer ersten Zwischenmetallleitung 180 verbunden sind. In einem weiteren Beispiel ist, wie in dem in 1L gezeigten Fall, ein Kontakt 160 mit einer Stringauswahlleitung SSL verbunden.
  • Wiederum bezugnehmend auf 1A kann wenigstens eine der Auswahlleitungen SSL und GSL des Halbleiterbauelements 1 durch obere und untere Schichten konfiguriert sein, welche die gleiche oder ähnliche Abmessungen aufweisen und gemeinsam als ein Stück verbunden sind. Somit können die Abmessung des Halbleiterbauelements 1 und die Anzahl der Kontakte 160 reduziert werden, und der Prozessspielraum kann verbessert werden, wenn die Kontakte 160 gebildet werden. In der folgenden Beschreibung wird das Halbleiterbauelement 1 mit einem Halbleiterbauelement verglichen, das Stringauswahlleitungen SSL0 und SSL1 und Masseauswahlleitungen GSL0 und GSL1 beinhaltet.
  • Die 2A und 2C sind Querschnittansichten, welche das zuvor in Bezug auf die 1A bis 1G beschriebene Halbleiterbauelement 1 mit einem anderen Halbleiterbauelement 10 mit einer anderen Struktur gemäß einer weiteren Ausführungsform der Erfindung vergleichen. 2B ist eine zugehörige Draufsicht des Halbleiterbauelements 10 und des Halbleiterbauelements 1.
  • Bezugnehmend auf 2A weist die Stringauswahlleitung SSL in dem Halbleiterbauelement 1 eine Zweischichtstruktur auf, die von zwei Schichten gebildet wird, welche die gleiche oder ähnliche Abmessungen aufweisen und als ein Stück verbunden sind, und die Masseauswahlleitung GSL weist eine Zweischichtstruktur auf, die von zwei Schichten gebildet wird, welche die gleichen Abmessungen oder ähnliche Abmessungen aufweisen und als ein Stück verbunden sind. Die Gesamtfläche oder Abmessung, die von den Kontaktstellen 152 der Stringauswahlleitung SSL und/oder der Masseauswahlleitung GSL belegt ist, kann reduziert sein. Wenn die Fläche oder Abmessung, die von Kontaktstellen 152d des Halbleiterbauelements 10 belegt wird, mit der Fläche oder Abmessung verglichen wird, die von den Kontaktstellen 152 des Halbleiterbauelements 1 belegt wird, wird verständlich, dass die von den Kontaktstellen 152 des Halbleiterbauelements 1 belegte Fläche oder Abmessung beträchtlich reduziert ist. Auf diese Weise kann die Abmessung des Halbleiterbauelements 1 im Vergleich zu dem Halbleiterbauelement 10 um die in 2A gezeigte relative Fläche ”A” ohne Reduktion der effektiven Integrationsdichte des Halbleiterbauelements 1 reduziert sein. 2B stellt dieses Resultat weiter dar. Da außerdem die Anzahl von Kontaktstellen 152 reduziert ist, kann die Anzahl von Kontakten 160 des Halbleiterbauelements 1 (z. B. acht Kontakte 160) im Vergleich zu der von dem Halbleiterbauelement 10 verwendeten Anzahl von Kontakten 160d (z. B. zehn Kontakte 160d) ebenfalls reduziert sein.
  • Bezugnehmend auf 2C ist eine Ätztiefe T1, die zur Bildung einer zweiten Kontaktöffnung H2 bei Aufrechterhaltung einer ersten Kontaktöffnung H1 in einem Ätzprozess zur Bildung von Kontaktöffnungen in dem Halbleiterbauelement 10 notwendig ist, größer als eine Ätztiefe T2, die für das Halbleiterbauelement 1 notwendig ist. Somit kann die geringe Ätztiefe T2 infolge eines Ätzspielraums sichergestellt sein, der ermöglicht, dass eine erste Kontaktöffnung H1 die obere Stringauswahlleitung SSL0 durchdringt und sich bis zu der unteren Stringauswahlleitung SSL1 erstreckt. Mit anderen Worten kann ein ausreichender Prozessspielraum bei der Bildung von Kontaktöffnungen infolge der verbundenen Zweischichtstruktur der Stringauswahlleitungen SSL sichergestellt sein.
  • Die 3A und 3B stellen ein Halbleiterbauelement 2 gemäß einer weiteren Ausführungsform der Erfindung dar. Bezugnehmend auf die 3A und 3B beinhaltet das Halbleiterbauelement 2 einen pyramidenförmigen Gatestapel 205. Der Gatestapel 205 beinhaltet eine Mehrzahl von Gates 250, die entlang der Ausdehnungsrichtung einer Mehrzahl von vertikalen Kanälen 210, die auf einem Halbleitersubstrat 290 bereitgestellt sind, vertikal gestapelt sind. In einem weiteren Beispiel kann der Gatestapel 205 eine Stufenform an seinen beiden Seiten, wie jene in 1H gezeigte, oder an seiner einen Seite aufweisen, wie jene in 1I gezeigte. Die Gates 250 können derart in einer Stufenform gestapelt sein, dass freiliegende Teile der Gates 250 als Kontaktstellen 252 verwendet werden können. Das Halbleiterbauelement 2 beinhaltet eine Mehrzahl von Kontakten 260, die mit den Kontaktstellen 252 verbunden sind, eine Mehrzahl von ersten Metallleitungen 284 und eine Mehrzahl von zweiten Metallleitungen 285, die mit den Kontakten 260 elektrisch verbunden sind, um die Gates 250 mit Treiberschaltkreisen elektrisch zu verbinden, sowie eine Mehrzahl von Bitleitungen 270, die mit den vertikalen Kanälen 210 elektrisch verbunden sind. Eine Mehrzahl von ersten Zwischenmetallleitungen 280 und eine Mehrzahl von zweiten Zwischenmetallleitungen 281 sind zwischen den Metallleitungen 284 und 285 und den Kontakten 260 angeordnet.
  • Die Gates 250 bilden Stringauswahlleitungen SSL, Wortleitungen WL und Masseauswahlleitungen GSL in einer Richtung von einer Oberseite zu einer Unterseite. Die Leitungen SSL, WL und GSL sind entlang eines vertikalen Kanals elektrisch seriell verbunden, um einen Zellenstring zu bilden. Die Gates 250, welche die Stringauswahlleitungen SSL bilden, oder die Gates 250, welche die Masseauswahlleitungen GSL bilden, können eine Linienform aufweisen, und die anderen können eine Plattenform aufweisen. Alternativ können alle Gates 250, welche die Stringauswahlleitungen SSL und die Masseauswahlleitungen GSL bilden, eine Linienform aufweisen. Als ein Beispiel kann das Gate 250, das die Stringauswahlleitungen SSL bildet, eine linienförmige Zweischichtstruktur aufweisen, in der obere und untere Schichten mit der gleichen Abmessung oder ähnlichen Abmessungen als ein Stück verbunden sind; die Gates 250, welche die Masseauswahlleitungen GSL bilden, können eine rechteckige Zweischicht-Plattenstruktur aufweisen, in der obere und untere Schichten mit der gleichen Abmessung oder ähnlichen Abmessungen als ein Stück verbunden sind; und die Gates 250, welche die Wortleitungen WL bilden, können eine rechteckige Einzelschicht-Plattenstruktur aufweisen. In einem weiteren Beispiel weisen die Stringauswahlleitungen SSL eine Dreischichtstruktur auf, wie in den 1K bis 1M gezeigt.
  • Die mit den Stringauswahlleitungen SSL verbundenen Kontakte 260 sind durch Kontaktstellen 262 mit den ersten Metallleitungen 284 verbunden, oder die Kontakte 260 sind mit den ersten Zwischenmetallleitungen 280 verbunden, die durch Kontaktstellen 282 mit den ersten Metallleitungen 284 verbunden sind, um so die Stringauswahlleitungen SSL mit einem oder mehreren Stringauswahlleitungs-Treiberschaltkreisen elektrisch zu verbinden. Die mit den Wortleitungen WL und den Masseauswahlleitungen GSL verbundenen Kontakte 260 sind durch Kontaktstellen 262 mit den zweiten Metallleitungen 285 verbunden, oder die Kontakte 260 sind mit den zweiten Zwischenmetallleitungen 281 verbunden, die durch Kontaktstellen 283 mit den zweiten Metallleitungen 285 verbunden sind, um so die Masseauswahlleitungen GSL mit einem oder mehreren Masseauswahlleitungs-Treiberschaltkreisen und die Wortleitungen WL mit einem oder mehreren Wortleitungstreiberschaltkreisen zu verbinden. Die zweiten Metallleitungen 285 beinhalten Metallleitungen 285g, welche die Masseauswahlleitungen GSL mit den Masseauswahlleitungs-Treiberschaltkreisen verbinden, und Metallleitungen 285w, welche die Wortleitungen WL mit dem Wortleitungstreiberschaltkreis verbinden.
  • Die 3C bis 3E sind vergrößerte Teilansichten, die das in den 3A und 3B gezeigte Halbleiterbauelement 2 weiter darstellen. Bezugnehmend auf die 3C und 3D sind isolierende Schichten 201 zwischen den Gates 250 angeordnet, und Informationsspeicherschichten 240 erstrecken sich vertikal entlang der Seitenwände der vertikalen Kanäle 210 in der Längsrichtung der vertikalen Kanäle 210. Die Informationsspeicherschichten 240 beinhalten eine Tunnelisolationsschicht 241, eine Ladungsspeicherschicht 243 und eine Isolationssperrschicht 245, die auf der Seitenwand des vertikalen Kanals 210 sequentiell gestapelt sind. Die Gates 250 sind entlang der Ausdehnungsrichtung der vertikalen Kanäle 210 seriell verbunden, um Speicherzellen 215 zu bilden. Bezugnehmend auf 3E weisen die vertikalen Kanäle 210 eine Makaroni-Struktur auf, die mit einem Isolator 211 gefüllt ist, so dass die vertikalen Kanäle 210 zur Reduzierung von Ladungseinfangstellen dünner sein können.
  • Die 4A bis 4G sind perspektivische Ansichten, die ein mögliches Verfahren zur Herstellung eines Halbleiterbauelements gemäß der Erfindung erläutern. Bezugnehmend auf 4A wird ein Gießstapel 100 auf einem Halbleitersubstrat 190 angeordnet, und eine Mehrzahl von Kanalöffnungen 104 wird durch den Gießstapel 100 hindurch gebildet, um die Oberseite des Halbleitersubstrats 190 freizulegen. Das Halbleitersubstrat 190 ist aus einem Halbleitermaterial gebildet. Zum Beispiel kann das Halbleitersubstrat 190 ein Siliciumwafer oder ein Silicium-auf-Isolator(SOI)-Substrat sein. Der Gießstapel 100 beinhaltet eine Mehrzahl von isolierenden Schichten 101 und eine Mehrzahl von Opferschichten 103, die alternierend gestapelt sind. Die oberste Schicht des Gießstapels 100 kann die isolierende Schicht 101 sein. Die isolierenden Schichten 101 und die Opferschichten 103 können aus Materialien mit einer Ätzselektivität gebildet sein. Zum Beispiel können die isolierenden Schichten 101 Siliciumoxidschichten oder Siliciumnitridschichten sein, und die Opferschichten 103 können Siliciumschichten, Siliciumoxidschichten, Siliciumnitridschichten oder Siliciumcarbidschichten sein, die sich von den isolierenden Schichten 101 unterscheiden. In der dargestellten Ausführungsform können die isolierenden Schichten 101 Siliciumoxidschichten sein, und die Opferschichten 103 können Siliciumnitridschichten sein.
  • Bezugnehmend auf 4B wird eine Mehrzahl von vertikalen Kanälen 110 in den Kanalöffnungen 104 angeordnet, so dass die vertikalen Kanäle 110 mit dem Halbleitersubstrat 190 verbunden werden können. Zum Beispiel können die vertikalen Kanäle 110 durch epitaxiales Aufwachsen oder chemische Gasphasenabscheidung aus einem Halbleitermaterial gebildet werden. Die vertikalen Kanäle 110 können eine von einer polykristallinen Struktur, einer einkristallinen Struktur und einer amorphen Struktur aufweisen. Die vertikalen Kanäle 110 können eine Volumenstruktur, wie in 1C gezeigt, oder eine Makaroni-Struktur aufweisen, wie in 1E gezeigt.
  • Nach dem Kanalbildungsprozess wird ein Stapelstrukturierungsprozess durchgeführt. Zum Beispiel kann der Gießstapel 100 in einer Stufenform strukturiert werden, um eine Treppenstruktur 107 zu bilden. Wie in 4B dargestellt, wird eine einzelne Seite des Gießstapels 100 strukturiert, um die Treppenstruktur 107 zu bilden. Die Erfindung ist jedoch nicht auf diese spezielle Vorgehensweise beschränkt. Zum Beispiel kann die Treppenstruktur 107 aus allen vier Seiten oder gegenüberliegenden Seiten des Gießstapels 100 gebildet werden.
  • In dem Stapelstrukturierungsprozess wird ein erster Opferabstandshalter 113a gebildet, um die oberste Opferschicht 103 und die nächste Opferschicht 103 direkt unter der obersten Opferschicht 103 strukturell zu verbinden. Alternativ kann auch ein zweiter Opferabstandshalter 113b gebildet werden, um die unterste Opferschicht 103 und die nächste Opferschicht 103 direkt über der untersten Opferschicht 103 strukturell zu verbinden. Die Treppenstruktur 107 kann durch sequentielles Ätzen des Gießstapels 100 gebildet werden. Der Ätzprozess kann durch sequentielles Trimmen einer Maske (Trimmprozess wird später beschrieben) oder sequentielles Vergrößern einer Maske durchgeführt werden (Anbringungsprozess wird später beschrieben).
  • Bezugnehmend auf 4C wird eine Mehrzahl von Wortleitungseinschnitten 135 gebildet. Zum Beispiel wird eine isolierende Schicht 130 auf dem Gießstapel 100 angeordnet, und die isolierende Schicht 130 und der Gießstapel 100 werden durch anisotropes Ätzen strukturiert, um die Wortleitungseinschnitte 135 zu bilden, durch die das Halbleitersubstrat 190 oder die unterste isolierende Schicht 101 freigelegt werden. Zu diesem Zeitpunkt können die Wortleitungseinschnitte 135 in einer solchen Weise gebildet werden, dass die oberste isolierende Schicht und Opferschicht 101 und 103 sowie die nächste isolierende Schicht und Opferschicht 101 und 103 direkt unter der obersten isolierenden Schicht und Opferschicht 101 und 103 eine Linienform aufweisen.
  • Bezugnehmend auf 4D wird ein isotroper Ätzprozess unter Verwendung eines Ätzmittels durchgeführt, durch das die Opferschichten 103 selektiv entfernt werden können, um so Ausnehmungsbereiche 139 zwischen den isolierenden Schichten 101 zu bilden. Wenn zum Beispiel die isolierenden Schichten 101 Siliciumoxidschichten sind und die Opferschichten 103 Siliciumnitridschichten sind, kann ein Phosphorsäure enthaltendes Ätzmittel durch die Wortleitungseinschnitte 135 zugeführt werden, um die Opferschichten 103 zu entfernen. Der erste Opferabstandshalter 113a und der zweite Opferabstandshalter 113b können zusammen mit den Opferschichten 103 entfernt werden, um erste Abstandshalterbereiche 139a und einen zweiten Abstandshalterbereich 139b zu bilden.
  • Bezugnehmend auf 4E wird ein Gatestapel 105 mit einer Treppenstruktur durch sequentielles Bilden von Informationsspeicherschichten 140 und Gates 150 in den Ausnehmungsbereichen 139 und den Abstandshalterbereichen 139a und 139b gebildet. Zum Beispiel werden Informationsspeicherschichten 140 durch einen Depositionsprozess mit guten Stufenbedeckungscharakteristika gebildet (z. B. einen chemischen Gasphasenabscheidungs(CVD)-Prozess oder einen atomaren Schichtdepositions(ALD)-Prozess), so dass die Informationsspeicherschichten 140 die Ausnehmungsbereiche 139 mit einer geringen und im Wesentlichen gleichmäßigen Dicke bedecken.
  • Wie in den vorstehenden exemplarischen Ausführungsformen gezeigt, beinhalten die Informationsspeicherschichten 140 Tunnelisolationsschichten 141, Ladungsspeicherschichten 143 und Isolationssperrschichten 145. Die Tunnelisolationsschichten 141 können wenigstens eine von einer Siliciumoxidschicht und einer Siliciumnitridschicht beinhalten, und die Isolationssperrschichten 145 können wenigstens eine von einer Siliciumoxidschicht, einer Siliciumnitridschicht und einer Aluminiumoxidschicht beinhalten. Die Ladungsspeicherschichten 143 können isolierende Schichten sein, die isolierende Einfangstellenschichten, floatende Gates oder isolierende Schichten umfassen, die leitfähige Nanodots beinhalten. Zum Beispiel können die Tunnelisolationsschichten 141 eine Siliciumoxidschicht beinhalten, die Isolationssperrschichten 145 können eine Siliciumoxidschicht oder eine Aluminiumoxidschicht beinhalten, und die Ladungsspeicherschichten 143 können eine Siliciumnitridschicht beinhalten.
  • Die Gates 150 können die Ausnehmungsbereiche 139 und die Abstandshalterbereiche 139a und 139b füllen, die mit den Informationsspeicherschichten 140 bedeckt sind. Zum Beispiel können die Gates 150 gebildet werden, indem ein leitfähiges Material in die Ausnehmungsbereiche 139 und die Abstandshalterbereiche 139a und 139b sowie die Wortleitungseinschnitte 135 gefüllt wird und indem das in die Wortleitungseinschnitte 135 gefüllte leitfähige Material unter Verwendung von anisotropem Ätzen selektiv entfernt wird. Die Gates 150 sind durch die isolierenden Schichten 101 vertikal voneinander beabstandet und weisen eine vertikal gestapelte Stufenform auf. Die Gates 150 können wenigstens eines von dotiertem Silicium, Wolfram, einer Metallnitridschicht und einer Metallsilicidschicht beinhalten. Zum Beispiel können die Gates 150 aus Wolfram, Titannitrid oder einer Kombination derselben gebildet werden.
  • Da die Gates 150 in der dargestellten Ausführungsform durch einen Ersetzungsprozess gebildet werden, indem ein Material in die Ausnehmungsbereiche 139 gefüllt wird, können verschiedene Materialien zum Bilden der Gates 150 verwendet werden. Wenn die Gates 150 nicht durch den Ersetzungsprozess gebildet werden, kann es schwierig sein, die Gates 150 aus Metallmaterial zu bilden. Wenn zum Beispiel der Gießstapel 100 aus isolierenden Schichten und Metallschichten gebildet wird, kann es schwierig sein, die vertikalen Kanäle 110 oder die Treppenstruktur 107 in der gewünschten Form zu bilden.
  • Das oberste Gate 150 und das nächste Gate 150 direkt unter dem obersten Gate 150 können vertikal als ein Stück verbunden sein, um eine Zweischichtstruktur zu bilden. In ähnlicher Weise können das unterste Gate 150 und das nächste Gate 150 direkt über dem untersten Gate 150 vertikal als ein Stück verbunden sein, um eine Zweischichtstruktur zu bilden.
  • Bezugnehmend auf 4F weisen die Gates 150 eine Stufenform auf, und Kontaktstellen 152 sind jeweils an den Gates 150 definiert. Freiliegende Teile der Gates 150, die nicht mit oberen benachbarten Gates 150 bedeckt sind, sind als die Kontaktstellen 152 definiert. Kontakte 160 (siehe 4G) können in einem späteren Prozess mit den Kontaktstellen 152 verbunden werden. Wie in 5E gezeigt, können die Breiten oder Flächen der Kontaktstellen 152 durch das Reduktionsausmaß einer Maske beeinflusst werden. Das oberste Gate 150 und das nächste Gate 150 direkt unter dem obersten Gate 150 sind durch ein erstes Abstandshaltergate 153a vertikal miteinander verbunden, um eine linienförmige Zweischicht-Stringauswahlleitung SSL zu bilden. Das erste Abstandshaltergate 153a kann durch einen Ersetzungsprozess gebildet werden, indem der erste Abstandshalterbereich 139a (siehe 4D) mit einem leitfähigen Material gefüllt wird. Das unterste Gate 150 und das nächste Gate 150 direkt über dem untersten Gate 150 werden durch ein zweites Abstandshaltergate 153b vertikal miteinander verbunden, um eine linienförmige Zweischicht-Masseauswahlleitung GSL zu bilden. Das zweite Abstandshaltergate 153b kann durch einen Ersetzungsprozess gebildet werden, indem der zweite Abstandshalterbereich 139b (siehe 4D) mit einem leitfähigen Material gefüllt wird. Die anderen Gates 150 können Wortleitungen WL mit einer Einzelschicht-Plattenstruktur bilden. Die Stringauswahlleitungen SSL können eine Linienform aufweisen, die durch die Wortleitungseinschnitte 135 geteilt ist, und die Wortleitungen WL und die Masseauswahlleitung GSL können eine Plattenform aufweisen, die Zweige beinhaltet, die durch die Wortleitungseinschnitte 135 getrennt sind. Die Breite oder die Fläche der Kontaktstellen 152 der Stringauswahlleitungen SSL kann aufgrund der ersten Abstandshaltergates 153a vergrößert sein. In ähnlicher Weise kann die Breite oder die Fläche der Kontaktstelle 152 der Masseauswahlleitungen GSL durch das zweite Abstandshaltergate 153b vergrößert sein.
  • Bezugnehmend auf 4G werden die Wortleitungseinschnitte 135 mit einem Isolator gefüllt, und eine Mehrzahl von Kontakten 160 wird durch die isolierende Schicht 130 hindurch in einer solchen Weise gebildet, dass die Kontakte 160 mit den Kontaktstellen 152 der Gates 150 verbunden sind. Alternativ kann des Weiteren ein Kontakt 161 so gebildet werden, dass der Kontakt 161 mit einer an dem Halbleitersubstrat 190 angeordneten gemeinsamen Sourceleitung verbunden werden kann. In 4G ist gezeigt, dass die Stringauswahlleitungen SSL von den anderen Leitungen WL und GSL vorragen, um ein klares Verständnis der Struktur zu geben. Zur Bildung der Kontakte 160 und 161 wird die isolierende Schicht 130 strukturiert, um eine Mehrzahl von Kontaktöffnungen zu bilden, durch welche die Kontaktstellen 152 der Gates 150 und das Halbleitersubstrat 190 freigelegt werden. Da die Kontakte 160 und 161 in diesem Fall unterschiedliche Tiefen aufweisen, kann ein Prozessfehler erzeugt werden. Dies wird etwas detaillierter unter Bezugnahme auf die 4H und 4I erläutert.
  • Die 4H und 4I sind Schnittansichten, welche das in Bezug auf die 4A bis 4G beschriebene Verfahren weiter erläutern. In den 4H und 4I sind zur Bereitstellung eines vollständigeren Verständnisses an beiden Seiten des Gatestapels 105 Treppenstrukturen gezeigt. Bezugnehmend auf 4H wird eine Mehrzahl von Kontaktöffnungen 137 gebildet, um die Kontaktstellen 152 der Gates 150 durch Strukturieren der Isolationsschicht 130 freizulegen, zum Beispiel durch einen anisotropen Ätzprozess. In den Kontaktöffnungen 137 können Nebenprodukte verbleiben. Diese Nebenprodukte können durch einen isotropen oder anisotropen Ätzprozess entfernt werden. Zwecks Klarheit der Beschreibung werden die Kontaktöffnungen 137 in eine erste Kontaktöffnung 137a, durch welche die Stringauswahlleitung SSL freigelegt wird, zweite Kontaktöffnungen 137b, durch welche die Wortleitungen WL freigelegt werden, und eine dritte Kontaktöffnung 137c klassifiziert, durch welche die Masseauswahlleitung GSL freigelegt wird. Da die Gates 150 in einer Stufenform strukturiert werden, können sich die Tiefen der Kontaktöffnungen 137 unterscheiden. Zum Beispiel kann die erste Kontaktöffnung 137a die flachste sein, und die dritte Kontaktöffnung 137c kann die tiefste sein. Während die dritte Kontaktöffnung 137c gebildet wird, kann demgemäß die erste Kontaktöffnung 137a das oberste Gate 150 durchdringen und sich bis zu einem weiteren Gate 150 erstrecken, das die Wortleitung WL bildet. Wenn in der ersten Kontaktöffnung 137a ein Kontakt gebildet wird, der durch Überätzen unerwünscht vertieft wurde, können vertikal benachbarte Gates 150, die elektrisch isoliert sein sollen, kurzgeschlossen werden. Wenngleich einige der Kontaktöffnungen 137 separat gebildet werden, wird das Überätzen möglicherweise nicht grundlegend verhindert. Das Überätzen kann schwerwiegender sein, wenn die Anzahl der Gates 150 zunimmt und/oder eine vierte Kontaktöffnung 138 gebildet wird, um das Halbleitersubstrat 190 freizulegen.
  • Da die Stringauswahlleitung SSL in einer Zweischichtstruktur vertikal verbunden ist, kann jedoch gemäß den dargestellten Ausführungsformen ein ausreichender Ätzspielraum sichergestellt werden, so dass es ermöglicht wird, dass die erste Kontaktöffnung 137a das oberste Gate 150 durchdringt und sich zu dem nächsten Gate 150 direkt unter dem obersten Gate 150 erstreckt. Außerdem können die Informationsspeicherschichten 140 als Ätzstoppschichten wirken. Wie unter Bezugnahme auf 4E erläutert, können die Informationsspeicherschichten 140 zum Beispiel Siliciumoxidschichten oder Aluminiumoxidschichten als die Isolationssperrschichten 145 beinhalten. In diesem Fall kann ein Überätzen dank der Isolationssperrschichten 145 weiter verhindert werden.
  • Bezugnehmend auf 4I wird eine Mehrzahl von mit den Gates 150 verbundenen Kontakten 160 gebildet, indem die Kontaktöffnungen 137 mit einem leitfähigen Material gefüllt werden, wie Kupfer oder Wolfram. Des Weiteren kann ein mit dem Halbleitersubstrat 190 verbundener Kontakt 161 gebildet werden. Dann wird das in 1A gezeigte Halbleiterbauelement 1 durch Bilden weiterer Elemente fertiggestellt, wie Bitleitungen, die mit den vertikalen Kanälen 110 verbunden sind, und Metallleitungen, die mit den Kontakten 160 verbunden sind.
  • Die 5A bis 5K sind zugehörige Schnittansichten, die einen Trimmprozess gemäß einem Verfahren zur Herstellung eines Halbleiterbauelements gemäß der Erfindung erläutern. Bezugnehmend auf 5A wird eine erste Maske 20 auf einem Gießstapel 100 gebildet. Die erste Maske 20 kann durch Aufbringen eines Materials mit einer Ätzselektivität bezüglich der isolierenden Schichten 101 und der Opferschichten 103, wie eines Photoresists, und Strukturieren des aufgebrachten Photoresists gebildet werden. In der momentanen Ausführungsform weist die erste Maske 20 eine geeignete Abmessung zur Bildung einer obersten Stufe auf.
  • Bezugnehmend auf 5B wird der Gießstapel 100 durch einen ersten Ätzprozess unter Verwendung der ersten Maske 20 anisotrop geätzt, um die oberste isolierende und oberste Opferschicht 101 und 103 und die nächste isolierende und nächste Opferschicht 101 und 103 direkt unter der obersten isolierenden und obersten Opferschicht 101 und 103 zu strukturieren. Als ein Ergebnis wird durch die strukturierte oberste isolierende Schicht und oberste Opferschicht 103 eine erste Stufe S1 gebildet, und durch die nächste strukturierte isolierende Schicht 101 und Opferschicht 103 wird eine zweite Stufe S2 gebildet. In der vorliegenden Ausführungsform weisen die erste Stufe S1 und die zweite Stufe S2 die gleiche Form oder Abmessung auf. Das heißt, die erste und zweite Stufe S1 und S2 bilden keine Stufenform.
  • Als nächstes wird die erste Maske 20 entfernt, und eine Opferabstandshalterschicht 113 wird auf dem Gießstapel 100 gebildet, wo die erste und zweite Stufe S1 und S2 ausgebildet sind. Die Opferabstandshalterschicht 113 kann durch Aufbringen des gleichen oder eines ähnlichen Materials wie jenem gebildet werden, das zur Bildung der Opferschichten 103 verwendet wird. Zum Beispiel kann die Opferabstandshalterschicht 113 durch Aufbringen eines Materials mit der gleichen Zusammensetzung oder einer Ätzselektivität wie jener eines Materials gebildet werden, das zur Bildung der Opferschichten 103 verwendet wird. Wenn die Opferschichten 103 aus Siliciumoxidschichten gebildet werden, wird die Opferabstandshalterschicht 113 gemäß einer Ausführungsform der Erfindung aus einer Siliciumnitridschicht gebildet.
  • Bezugnehmend auf 5C wird die Opferabstandshalterschicht 113 durch einen zweiten Ätzprozess anisotrop geätzt, um einen ersten Opferabstandshalter 113a zu bilden, der gemeinsam mit lateralen Oberflächen der ersten und zweiten Stufe S1 und S2 kontaktiert ist. Der erste Opferabstandshalter 113a bedeckt die lateralen Oberflächen der ersten und zweiten Stufe S1 und S2 und wird auf wenigstens einer Seite des Gießstapels 100 gebildet. Zum Beispiel kann der erste Opferabstandshalter 113a auf vier Seiten, zwei gegenüberliegenden Seiten oder einer Seite des Gießstapels 100 gebildet werden.
  • Bezugnehmend auf 5D wird eine zweite Maske 30 durch Aufbringen eines Photoresists auf dem Gießstapel 100 dort, wo die erste und zweite Stufe S1 und S2 ausgebildet sind, und Strukturieren des aufgebrachten Photoresists gebildet. Da die Abmessung der zweiten Maske 30 in dem Trimmprozess reduziert wird, ist die Abmessung der zweiten Maske 30 gemäß dem Ausmaß an Reduktion und der Anzahl der zu bildenden Stufen festgelegt. Die isolierende Schicht 101 und die Opferschicht 103, die genau unter der zweiten Stufe S2 angeordnet sind, werden unter Verwendung der zweiten Maske 30 durch einen ersten Ätzprozess strukturiert, um so eine dritte Struktur 3 zu bilden.
  • Bezugnehmend auf 5E wird die zweite Maske 30 zuerst durch einen ersten Trimmprozess reduziert, um eine erstabgeglichene zweite Maske 32 zu bilden, und des Weiteren wird die dritte Struktur 3 unter Verwendung der erstabgeglichenen zweiten Maske 32 durch einen zweiten Ätzprozess strukturiert, um so eine reduzierte dritte Struktur 3a zu bilden. Während die reduzierte dritte Struktur 3a gebildet wird, werden die nicht mit der dritten Struktur 3 bedeckte isolierende Schicht 101 und Opferschicht 103 zu einer vierten Struktur 4 strukturiert.
  • In dem zweiten Ätzprozess kann die geätzte Tiefe der isolierenden Schicht 101 und der Opferschicht 103 der dritten Struktur 3 zwecks Perfektionierung des Treppenstrukturierungsprozesses gleich oder ähnlich der geätzten Tiefe der isolierenden Schicht 101 und der Opferschicht 103 sein, die genau unterhalb der dritten Struktur 3 angeordnet sind. Zum Beispiel wird der Gießstapel 100 in einer solchen Weise gebildet, dass die isolierenden Schichten 101 die gleiche Dicke oder ähnliche Dicken aufweisen und die Opferschichten 103 die gleiche Dicke oder ähnliche Dicken aufweisen. Die isolierenden Schichten 101 und die Opferschichten 103 weisen die gleiche Dicke oder unterschiedliche Dicken auf. Gemäß des Abmessungsunterschieds zwischen der zweiten Maske 30 und der erstabgeglichenen zweiten Maske 32 ist die Fläche oder Abmessung einer Kontaktstelle 152 (siehe 4F) festgelegt.
  • Bezugnehmend auf 5F wird die erstabgeglichene zweite Maske 32 durch einen zweiten Trimmprozess ein zweites Mal reduziert, um eine zweitabgeglichene zweite Maske 34 zu bilden, und die reduzierte dritte Struktur 3a wird unter Verwendung der zweitabgeglichenen zweiten Maske 34 durch einen dritten Ätzprozess weiter strukturiert, um so eine dritte Stufe S3 zu bilden. Während die dritte Stufe S3 gebildet wird, wird die vierte Struktur 4 in dem dritten Ätzprozess weiter zu einer vierten Stufe S4 strukturiert. Während die vierte Stufe S4 gebildet wird, werden in dem dritten Ätzprozess des Weiteren die isolierende Schicht 101 und die Opferschicht 103, die genau unter der vierten Struktur 4 angeordnet sind, zu einer fünften Struktur strukturiert, das heißt einer fünften Stufe S5.
  • Bezugnehmend auf 5G wird die zweitabgeglichene zweite Maske 34 entfernt, und eine dritte Maske 40 wird dort auf dem Gießstapel 100 gebildet, wo die erste bis fünfte Stufe S1 bis S5 ausgebildet sind. Die isolierende Schicht 101 und die Opferschicht 103, die genau unterhalb der fünften Stufe S5 angeordnet sind, werden unter Verwendung der dritten Maske 40 durch einen ersten Ätzprozess strukturiert, um so eine sechste Struktur 6 zu bilden.
  • Bezugnehmend auf 5H wird die dritte Maske 40 durch einen ersten Trimmprozess anfangsreduziert, um eine erstabgeglichene dritte Maske 42 zu bilden, und die sechste Struktur 6 wird des Weiteren unter Verwendung der erstabgeglichenen dritten Maske 42 durch einen zweiten Ätzprozess strukturiert, um so eine reduzierte sechste Struktur 6a zu bilden. Während die sechste Struktur 6a gebildet wird, werden außerdem die isolierende Schicht 101 und die Opferschicht 103, die nicht mit der sechsten Struktur 6 bedeckt sind, in dem zweiten Ätzprozess zu einer siebten Struktur 7 strukturiert.
  • Bezugnehmend auf 5I wird die erstabgeglichene dritte Maske 42 zusätzlich durch einen zweiten Trimmprozess reduziert, um eine zweitabgeglichene dritte Maske 44 zu bilden, und die reduzierte sechste Struktur 6a wird unter Verwendung der zweitabgeglichenen dritten Maske 44 durch einen dritten Ätzprozess weiter strukturiert, um so eine sechste Stufe S6 zu bilden. Während die sechste Stufe S6 gebildet wird, wird die siebte Struktur 7 in dem dritten Ätzprozess weiter zu einer siebten Stufe S7 strukturiert. Während die siebte Stufe S7 gebildet wird, werden des Weiteren die isolierende Schicht 101 und die Opferschicht 103, die genau unter der siebten Struktur 7 angeordnet sind, in dem dritten Ätzprozess zu einer achten Struktur 8 strukturiert, das heißt einer achten Stufe S8.
  • Bezugnehmend auf 5J wird die zweitabgeglichene dritte Maske 44 entfernt, und eine vierte Maske 60 wird auf dem Gießstapel 100 dort gebildet, wo die erste bis achte Stufe S1 bis S8 ausgebildet sind. Die isolierende Schicht 101 und die Opferschicht 103, die genau unter der achten Stufe S8 angeordnet sind, sowie die nächste isolierende Schicht 101 und Opferschicht 103 werden unter Verwendung der vierten Maske 60 durch einen ersten Ätzprozess zusammen strukturiert. Als ein Ergebnis werden eine neunte Stufe S9 und eine zehnte Stufe S10 mit der gleichen Abmessung oder Form gleichzeitig gebildet.
  • Als nächstes wird ein zweiter Opferabstandshalter 113b, der einen Kontakt zu lateralen Oberflächen der neunten und zehnten Stufe S9 und S10 herstellt, durch Prozesse gebildet, die den unter Bezugnahme auf die 5B und 5C erläuterten Prozessen gleich oder ähnlich sind. Zum Beispiel wird der zweite Opferabstandshalter 113b wie folgt gebildet: ein Material, das einem zur Bildung der Opferschichten 103 verwendeten Material gleich oder ähnlich ist, wird auf dem mit der vierten Maske 60 bedeckten Gießstapel 100 aufgebracht, und das aufgebrachte Material wird durch einen zweiten Ätzprozess zu einer Abstandshalterform strukturiert.
  • Bezugnehmend auf 5K wird die vierte Maske 60 unter Verwendung eines Veraschungsprozesses entfernt, um den Gießstapel 100 freizulegen. Der Gießstapel 100 weist eine Treppenstruktur 107 auf, in welcher der erste Opferabstandshalter 113a an den lateralen Oberflächen der ersten und zweiten Stufe S1 und S2 angebracht ist und der zweite Opferabstandshalter 113b an den lateralen Oberflächen der neunten und zehnten Stufe S9 und S10 angebracht ist. Wie unter Bezugnahme auf 4E beschrieben, werden die Opferschichten 103 der ersten und zweiten Stufe S1 und S2 durch ein leitfähiges Material ersetzt, um Gates 150 zu bilden, welche Stringauswahlleitungen bilden (siehe 1A); die Opferschichten 103 der dritten bis achten Stufe S3 bis S8 können durch ein leitfähiges Material ersetzt werden, um Gates 150 zu bilden, die Wortleitungen WL bilden (siehe 1A); und die Opferschichten 103 der neunten und zehnten Stufe S9 und S10 können durch ein leitfähiges Material ersetzt werden, um Gates 150 zu bilden, welche Masseauswahlleitungen GSL bilden.
  • Gemäß einem weiteren Beispiel werden in den in 5J gezeigten Prozessen die neunte und zehnte Stufe S9 und S10 durch einen Maskentrimmprozess und einen Ätzprozess in einer Treppenform gebildet, und der zweite Opferabstandshalter 113b wird nicht gebildet. In diesem Fall können die erste und zweite Stufe S1 und S2 die gleiche oder ähnliche Abmessungen aufweisen und können durch den ersten Opferabstandshalter 113a miteinander verbunden sein, und die dritte bis zehnte Stufe S3 bis S10 können derart in einer Treppenform gebildet werden, dass die relativen Abmessungen der dritten bis zehnten Stufe S9 und S10 von oben nach unten zunehmen.
  • In einem weiteren Beispiel wird, wie in 5L gezeigt, nach der Entfernung der vierten Maske 60 in dem unter Bezugnahme auf 5J erläuterten Prozess ein Material, das einem zur Bildung der Opferschichten 103 verwendeten Material ähnlich ist, auf dem Gießstapel 100 aufgebracht, um eine zweite Opferabstandshalterschicht 114 zu bilden. Als nächstes wird, wie in 5M gezeigt, die zweite Opferabstandshalterschicht 114 geätzt, um einen zweiten Opferabstandshalter 113b auf lateralen Oberflächen der neunten und zehnten Stufe S9 und S10 zu bilden. In diesem Fall wird des Weiteren ein dritter Opferabstandshalter 113c auf dem ersten Opferabstandshalter 113a gebildet, um einen vergrößerten ersten Opferabstandshalter 113e zu bilden. Außerdem werden auf lateralen Oberflächen der dritten bis achten Stufe S3 bis S8 vierte Opferabstandshalter 113d gebildet.
  • Die 5N bis 5R sind zugehörige Schnittansichten, die eine Modifikation des vorstehenden Herstellungsverfahrens für ein Halbleiterbauelement gemäß der Erfindung erläutern. Bezüglich der zuvor in Bezug auf die 5A bis 5M beschriebenen Ausführungsform werden ein oder mehrere untere Schritte der ersten bis zehnten Stufe S1 bis S10 durchgeführt, und dann wird der Rest der Schritte ausgeführt.
  • Bezugnehmend auf 5N werden eine Mehrzahl von isolierenden Schichten 101 und eine Mehrzahl von Opferschichten 103 alternierend auf einem Halbleitersubstrat 190 gebildet, um einen reduzierten Gießstapel 100a zu bilden, der niedriger als der in 5A gezeigte Gießstapel 100 ist. Eine achte Stufe S8 wird durch Strukturieren des reduzierten Gießstapels 100A gebildet. Zum Beispiel wird eine Maske 80 auf dem reduzierten Gießstapel 100a gebildet, und die oberste isolierende Schicht 101 und die oberste Opferschicht 103 werden unter Verwendung der Maske 80 durch einen Ätzprozess strukturiert, um eine achte Stufe S8 zu bilden.
  • Bezugnehmend auf 5O wird die Maske 80 entfernt, und eine Maske 82 wird gebildet, die größer als die Maske 80 ist. Dann werden die isolierende Schicht 101 und die Opferschicht 103, die genau unter der achten Stufe S8 angeordnet sind, unter Verwendung der Maske 82 durch einen Ätzprozess gleichzeitig entfernt. Als ein Ergebnis werden eine neunte Stufe S9 und eine zehnte Stufe S10 mit der gleichen Abmessung oder ähnlichen Abmessungen unter der achten Stufe S8 gebildet.
  • Bezugnehmend auf 5P wird ein Material, das gleich oder ähnlich einem Material ist, das zur Bildung der Opferschichten 103 verwendet wird, auf dem reduzierten Gießstapel 100a aufgebracht, und das aufgebrachte Material wird geätzt, um einen zweiten Opferabstandshalter 113b zu bilden, der einen Kontakt zu lateralen Oberflächen der neunten und zehnten Stufe S9 und S10 herstellt. Zu diesem Zeitpunkt kann auch ein Opferabstandshalter 113d auf einer lateralen Oberfläche der achten Stufe S8 gebildet werden.
  • Bezugnehmend auf 5Q werden des Weiteren eine Mehrzahl von isolierenden Schichten 101 und eine Mehrzahl von Opferschichten 103 auf dem reduzierten Gießstapel 100a gestapelt, um einen Gießstapel 100 zu bilden. Vor der Bildung des Gießstapels 100 wird eine isolierende Schicht 191 auf dem reduzierten Gießstapel 100a gebildet, indem ein isolierendes Material auf dem reduzierten Gießstapel 100a aufgebracht wird und das isolierende Material in einer solchen Weise poliert wird, dass die Oberseite der isolierenden Schicht 191 mit der Oberseite des reduzierten Gießstapels 100a fluchtet. In diesem Fall wird der Gießstapel 100 ohne einen gestuften Teil gebildet. Dann werden durch Prozesse, die gleich wie oder ähnlich zu den unter Bezugnahme auf die 5A bis 5C erläuterten Prozessen sind, eine erste und zweite Stufe S1 und S2 mit der gleichen Abmessung oder ähnlichen Abmessungen und ein erster Opferabstandshalter 113a gebildet, der laterale Oberflächen der ersten und zweiten Stufe S1 und S2 kontaktiert. Dann werden unter Verwendung einer zweiten Maske 30 in einem Stufenstrukturierungsprozess Ätz- und Maskentrimmprozesse durchgeführt.
  • Bezugnehmend auf 5R wird in dem Stufenstrukturierungsprozess der Gießstapel 100 in einer Treppenstruktur 107 strukturiert. In der momentanen Ausführungsform wird der Höhenunterschied der Oberseite des Gießstapels 100 um die Höhe des reduzierten Gießstapels 100a reduziert. Wenn daher durch einen Maskentrimmprozess eine reduzierte Maske 46 gebildet wird, wird die Dicke der reduzierten Maske 46 unzureichend aufrechterhalten, oder die Treppenstruktur 107 wird aufgrund eines nicht ausreichenden Maskenspielraums nicht zur Außenseite der reduzierten Maske 46 freigelegt.
  • Die 6A bis 6D sind zugehörige Schnittansichten, die einen möglichen Anbringungsprozess erläutern, der mit einem Verfahren zur Herstellung eines Halbleiterbauelements gemäß der Erfindung verknüpft ist. Bezugnehmend auf 6A werden eine erste und eine zweite Stufe S1 und S2 unter Verwendung einer ersten Maske 20 durch einen ersten Ätzprozess gebildet, wie vorstehend unter Bezugnahme auf die 5A bis 5C beschrieben. Dann wird die erste Maske 20 entfernt, und eine Opferabstandshalterschicht wird aufgebracht und durch einen zweiten Ätzprozess geätzt, um einen ersten Opferabstandshalter 113 zu bilden, der einen Kontakt zu lateralen Oberflächen der ersten und zweiten Stufe S1 und S2 herstellt.
  • Bezugnehmend auf 6B wird eine zweite Maske 30 auf einem Gießstapel 100 gebildet, und eine isolierende Schicht 101 und eine Opferschicht 103, die genau unter der zweiten Stufe S2 angeordnet sind, werden unter Verwendung der zweiten Maske 30 durch einen Ätzprozess strukturiert, um so eine dritte Stufe S3 zu bilden. Danach wird eine Abstandshalterschicht 50 auf dem Gießstapel 100 gebildet, um die zweite Maske 30 zu bedecken. Die Abstandshalterschicht 50 kann aus einem Polymer gebildet werden, wie einem Kohlenstoffpolymer, das Kohlenstoff (C) und Wasserstoff (H) enthält. Zum Beispiel kann die Abstandshalterschicht 50 durch einen Polymerdepositionsprozess unter Verwendung eines Plasmas gebildet werden, das ein Gas beinhaltet, das Kohlenstoff, Wasserstoff, Fluor (F), Stickstoff (N) und/oder Argon (Ar) enthält.
  • Bezugnehmend auf 6C wird die Abstandshalterschicht 50 durch einen Polymerätzprozess teilweise entfernt, um einen ersten Abstandshalter 51 zu bilden. Der erste Abstandshalter 51 kann auf vier Seiten, zwei gegenüberliegenden Seiten oder einer Seite der zweiten Maske 30 gebildet werden. Der erste Abstandshalter 51 und die zweite Maske 30 bilden eine vergrößerte zweite Maske 32a. Eine isolierende Schicht 101 und eine Opferschicht 103, die genau unter der dritten Stufe S3 angeordnet sind, werden unter Verwendung der vergrößerten zweiten Maske 32a durch einen Ätzprozess strukturiert, um eine vierte Stufe S4 zu bilden.
  • Der erste Abstandshalter 51 kann durch Strukturieren der Abstandshalterschicht 50 durch einen anisotropen Ätzprozess unter Verwendung eines Plasmas gebildet werden, welches das gleiche Gas wie jenes enthält, das zur Bildung der Abstandshalterschicht 50 verwendet wird. In der momentanen Ausführungsform können der Polymerdepositionsprozess von 6A und der Polymerätzprozess von 6C unter Verwendung des gleichen Plasmas durchgeführt werden, und somit können der Polymerdepositionsprozess und der Polymerätzprozess in-situ durchgeführt werden. In dem Fall, in dem der Polymerdepositionsprozess und der Polymerätzprozess in-situ unter Verwendung des gleichen Plasmas durchgeführt werden, können verschiedene Prozessbedingungen zur effektiven Durchführung der Prozesse verwendet werden. In dem Polymerdepositionsprozess können die Konzentrationen von C und H oder die Konzentration von C größer sein als jene von F, und in dem Polymerätzprozess kann die Konzentration von F größer sein als die Konzentrationen von C und H oder die Konzentration von C. Zum Beispiel kann in dem Polymerdepositionsprozess Methylfluorid (CH3F) verwendet werden, und in dem Polymerätzprozess können Trifluormethan (CHF3), Kohlenstofftetrafluorid (CF4) oder eine Kombination derselben verwendet werden.
  • Bezugnehmend auf 6D werden der Polymerdepositionsprozess und der Polymerätzprozess wiederholt, um auf einer Seitenwand der vergrößerten zweiten Maske 32a zweite bis sechste Abstandshalter 52 bis 56 anzubringen, um so die vergrößerte zweite Maske 32a sequentiell weiter zu vergrößern, und fünfte bis zehnte Stufen S5 bis S10 werden unter Verwendung der sequentiell vergrößerten zweiten Maske 32a durch sequentielle Ätzprozesse sequentiell gebildet. Die neunte und zehnte Stufe S9 und S10 können die gleiche Abmessung oder ähnliche Abmessungen aufweisen. Da die Abstandshalter 51 bis 56 an der lateralen Oberfläche der zweiten Maske 30 angebracht sind, kann eine Deformation der zweiten Maske 30, speziell eine Kontraktion der zweiten Maske 30, in dem eine Polymeranbringung verwendenden Maskenvergrößerungsprozess verhindert werden. Außerdem tritt eine Deformation oder Kontraktion der Abstandshalter 51 bis 56 nicht auf. Daher können die Breiten der Abstandshalter 51 bis 56, das heißt die horizontalen Längen der Abstandshalter 51 bis 56, nach Wunsch gesteuert oder gleichmäßig aufrechterhalten werden, und somit können die Abmessungen (horizontalen Längen) der dritten bis zehnten Stufe S3 bis S10 nach Wunsch gesteuert werden.
  • Als nächstes wird ein zweiter Opferabstandshalter 113b, der laterale Oberflächen der neunten und zehnten Stufe S9 und S10 bildet, durch Prozesse gebildet, die gleich wie oder ähnlich wie die unter Bezugnahme auf die 5B und 5C erläuterten Prozesse sind. Auf diese Weise weist der Gießstapel 100 eine Treppenstruktur 107 auf, bei welcher der erste Opferabstandshalter 113a an den lateralen Oberflächen der ersten und zweiten Stufe S1 und S2 angebracht ist und der zweite Opferabstandshalter 113b an den lateralen Oberflächen der neunten und zehnten Stufe S9 und S10 angebracht ist, wie jenen in 5K gezeigten. Der Anbringungsprozess kann auf den Fall angewendet werden, bei dem untere Stufen gebildet werden und dann weitere Stufen gebildet werden, wie unter Bezugnahme auf die 5N und 5P beschrieben.
  • Die 7A bis 7D sind zugehörige Schnittansichten, die mögliche Modifikationen für den Gießstapel in einem Verfahren zur Herstellung eines Halbleiterbauelements gemäß der Erfindung darstellen. Bezugnehmend auf 7A beinhaltet ein Gießstapel 100b eine erste bis dritte Stufe S1 bis S3 mit der gleichen Abmessung oder ähnlichen Abmessungen, und ein erster Opferabstandshalter 113a ist an lateralen Oberflächen der ersten bis dritten Stufe S1 bis S3 angebracht. In der momentanen Ausführungsform werden die Opferschichten 103 der ersten bis dritten Stufe S1 bis S3 durch Gates 150 ersetzt (siehe 1K), um eine Dreischicht-Stringauswahlleitung SSL zu bilden. In einem weiteren Beispiel ist der erste Opferabstandshalter 113a an den lateralen Oberflächen der ersten und zweiten Stufe S1 und S2 angebracht, um Stringauswahlleitungen SSL zu bilden, wie in 1L gezeigt.
  • Bezugnehmend auf 7B beinhaltet ein Gießstapel 100c isolierende Schichten 101 mit unterschiedlichen Dicken. Zum Beispiel ist eine isolierende Schicht 101 einer dritten Stufe S3 und/oder eine isolierende Schicht 101 einer neunten Stufe S9 dicker als isolierende Schichten 101 anderer Stufen S2 bis S8 und S10. Eine erste und zweite Stufe S1 und S2 können zur Bildung von Stringauswahlleitungen SSL verwendet werden; die neunte und zehnte Stufe S9 und S10 können zur Bildung von Masseauswahlleitungen GSL verwendet werden; und die dritte bis achte Stufe S3 bis S8 können zur Bildung von Wortleitungen WL verwendet werden. In der momentanen Ausführungsform können die dickeren isolierenden Schichten 101 einen elektrischen Schock reduzieren, der durch einen Spannungsabfall zwischen den Stringauswahlleitungen SSL und den Wortleitungen WL und/oder einen Spannungsabfall zwischen den Masseauswahlleitungen GSL und den Wortleitungen WL verursacht wird.
  • Bezugnehmend auf 7C beinhaltet ein Gießstapel 100d Opferschichten 103 mit unterschiedlichen Dicken. Wie zum Beispiel in 7C gezeigt, sind Opferschichten 103 der ersten und zweiten Stufe S1 und S2 und/oder Opferschichten 103 der neunten und zehnten Stufe S9 und S10 dicker als Opferschichten 103 der anderen Stufen S3 bis S8. Gemäß der dargestellten Ausführungsform werden relativ dickere Auswahlleitungen SSL und GSL durch einen Gate-Ersetzungsprozess gebildet. Daher kann eine Kanallänge vergrößert werden, um die Leitungsfähigkeit relativ zum Leckstrom zu verbessern.
  • Bezugnehmend auf 7D wird ein Gießstapel 100e mit einer relativ reduzierten Höhe gebildet. Zum Beispiel sind Opferschichten 103 der ersten und zweiten Stufe S1 und S2 und/oder Opferschichten 103 der neunten und zehnten Stufe S9 und S10 dünner als Opferschichten 103 der anderen Stufen S3 bis S8. Wenngleich relativ dünnere Auswahlleitungen SSL und GSL durch einen Gate-Ersetzungsprozess gebildet werden, kann eine Kanallänge gemäß der momentanen Ausführungsform wesentlich erhöht werden, da obere und untere Gates 150 der Auswahlleitungen SSL und GSL miteinander verbunden sind.
  • Die 8A bis 8C stellen ein weiteres Verfahren zur Herstellung eines Halbleiterbauelements gemäß der Erfindung dar. Bezugnehmend auf 8A wird ein Gießstapel 100 durch alternierendes Stapeln von isolierenden Schichten 101 und Opferschichten 103 gebildet, und der Gießstapel 100 wird auf wenigstens einer Seite des Gießstapels 100 zu einer Treppenstruktur 107 strukturiert. Die Treppenstruktur 107 kann durch einen Trimmprozess, der unter Bezugnahme auf die 5A bis 5R erläutert wurde, oder einen Anbringungsprozess gebildet werden, der unter Bezugnahme auf die 6A bis 6D erläutert wurde. In der momentanen Ausführungsform kann ein erster Opferabstandshalter 113a gebildet werden, um die oberste Opferschicht 103 und die nächste Opferschicht 103 direkt unter der obersten Opferschicht 103 strukturell zu verbinden. In ähnlicher Weise wird ein zweiter Opferabstandshalter 113b gebildet, um die unterste Opferschicht 103 und die nächste Opferschicht 103 direkt über der untersten Opferschicht 103 zu verbinden.
  • Bezugnehmend auf 8B werden nach dem Stufenstrukturierungsprozess vertikale Kanäle 110 gebildet. Die vertikalen Kanäle 110 können die isolierenden Schichten 101 und die Opferschichten 103 vertikal bis zu einem Halbleitersubstrat 190 durchdringen. Als nächstes wird, wie unter Bezugnahme auf die 4C bis 4I beschrieben, ein Halbleiterbauelement 1 wie jenes in 1A gezeigte mittels Durchführen eines Wortleitungseinschnittprozesses, eines Ersetzungsprozesses und eines Kontaktbildungsprozesses fertiggestellt.
  • In einer weiteren Ausführungsform werden, wie in 8C gezeigt, Informationsspeicherschichten 140 auf den Seitenwänden der Kanalöffnungen 104 gebildet, und dann werden vertikale Kanäle 110 gebildet. Die Informationsspeicherschichten 140 erstrecken sich vertikal entlang der Seitenwände der vertikalen Kanäle 110. Wie in 1D gezeigt, können die Informationsspeicherschichten 140 Tunnelisolationsschichten 141, Ladungsspeicherschichten 143 und Isolationssperrschichten 145 beinhalten. Anders als bei dem in 1D gezeigten Beispiel sind keine Bereiche zwischen den Isolationsschichten 101 für die Informationsspeicherschichten 140 notwendig, und somit kann die Höhe des Gießstapels 100 zur Verringerung der Abmessung eines Halbleiterbauelements reduziert werden. Der Prozess zur Bildung der Informationsspeicherschichten 140 in den Kanalöffnungen 104 kann auf die Ausführungsform angewendet werden, die unter Bezugnahme auf die 4A bis 4I erläutert wurde.
  • Die 9A bis 9D stellen noch ein weiteres Verfahren zur Herstellung eines Halbleiterbauelements gemäß der Erfindung dar. Bezugnehmend auf 9A werden eine Mehrzahl von isolierenden Schichten 201 und eine Mehrzahl von leitfähigen Schichten 250 alternierend auf einem Halbleitersubstrat 290 gestapelt, um einen Gießstapel 200 zu bilden, und eine Mehrzahl von Kanalöffnungen 204 wird vertikal durch den Gießstapel 200 hindurch gebildet, um das Halbleitersubstrat 290 freizulegen. Zum Beispiel können die isolierenden Schichten 201 mittels Aufbringen von Siliciumoxidschichten oder Siliciumnitridschichten gebildet werden, und die leitfähigen Schichten 250 können mittels Aufbringen von Siliciumschichten gebildet werden. In den Kanalöffnungen 204 werden Informationsspeicherschichten 240 und vertikale Kanäle 210 gebildet. Wie in 3D gezeigt, können die Informationsspeicherschichten 240 Ladungsspeicherschichten beinhalten und weisen eine Mehrschichtstruktur auf, die sich vertikal entlang der vertikalen Kanäle 210 erstreckt. Die vertikalen Kanäle 210 können eine Siliciumvolumenstruktur, wie in 3C gezeigt, oder eine Makaroni-Struktur aufweisen, wie in 3E gezeigt.
  • Bezugnehmend auf 9B wird nach der Bildung der vertikalen Kanäle 210 ein Stufenstrukturierungsprozess durchgeführt. Zum Beispiel wird der Gießstapel 200 strukturiert, um einen Gatestapel 205 zu bilden, in dem die leitfähigen Schichten 250 in einer Treppenform gestapelt sind. Der Stufenstrukturierungsprozess zur Bildung des Gatestapels 205 kann unter Verwendung des unter Bezugnahme auf die 5A bis 5R erläuterten Trimmprozesses oder des unter Bezugnahme auf die 6A bis 6D erläuterten Anbringungsprozesses durchgeführt werden. In der momentanen Ausführungsform wird ein erster leitfähiger Abstandshalter 253a gebildet, um die oberste leitfähige Schicht 250 (im Folgenden als ein Gate 250 bezeichnet) und das nächste Gate 250 direkt unter der obersten leitfähigen Schicht 250 zu verbinden. In ähnlicher Weise wird ein zweiter leitfähiger Abstandshalter 253b gebildet, um das unterste Gate 250 mit dem nächsten Gate 250 direkt über dem untersten Gate 250 zu verbinden.
  • Als nächstes wird eine isolierende Schicht 230 auf dem Gatestapel 205 gebildet, und der Gatestapel 205 wird durch einen anisotropen Ätzprozess strukturiert, um die oberste isolierende Schicht 201, das am nächsten liegende Gate 250, die am nächsten liegende isolierende Schicht 201 und das am nächsten liegende Gate 250 in einer Linienform zu separieren. Das oberste Gate 250 und das am nächsten liegende Gate 250 können Stringauswahlleitungen SSL bilden, die in einer linienförmigen Zweischichtstruktur strukturell verbunden sind. Das unterste Gate 250 und das am nächsten liegende Gate 250 können Masseauswahlleitungen GSL bilden, die in einer plattenförmigen Zweischichtstruktur strukturell verbunden sind. Die restlichen Gates 250 können plattenförmige Einzelschicht-Wortleitungen WL bilden. Detaillierte resultierende Formen für die Gates 250 sind in 9C gezeigt. Trennbereiche 231 können mit einem isolierenden Material gefüllt werden.
  • Bezugnehmend auf 9C können das oberste Gate 250 und das am nächsten liegende Gate 250 Stringauswahlleitungen SSL bilden, die über die ersten leitfähigen Abstandshalter 253a miteinander verbunden sind. In ähnlicher Weise können das unterste Gate 250 und das am nächsten liegende Gate 250 Masseauswahlleitungen GSL bilden, die über den zweiten leitfähigen Abstandshalter 253b miteinander verbunden sind. Die anderen Gates 250 können Einzelschicht-Wortleitungen WL bilden. Die Stringauswahlleitungen SSL können eine Linienform aufweisen, und die Wortleitungen WL und die Masseauswahlleitungen GSL können eine Plattenform aufweisen. Freiliegende Teile der Gates 250, die nicht mit oberen benachbarten Gates 250 bedeckt sind, können als Kontaktstellen 252 definiert werden.
  • Bezugnehmend auf 9D werden Kontakte 260 derart gebildet, dass sie die isolierende Schicht 230 durchdringen und mit den Kontaktstellen 252 der Gates 250 verbunden sind. Optional kann des Weiteren ein Kontakt 261 derart gebildet werden, dass er mit dem Halbleitersubstrat 290 verbunden werden kann. Wenn vor der Bildung der Kontakte 260 und 261 Kontaktöffnungen gebildet werden, kann ein durch Tiefenunterschiede verursachtes Überätzen verhindert werden, wie unter Bezugnahme auf die 4H und 4I beschrieben. Indem Elemente wie Bitleitungen und Metallleitungen gebildet werden, wird ein Halbleiterbauelement 2 ähnlich jenem fertiggestellt, das in 3A gezeigt ist.
  • Die 10A und 10B stellen noch ein weiteres Verfahren zur Herstellung eines Halbleiterbauelements gemäß der Erfindung dar. Bezugnehmend auf 10A werden eine Mehrzahl von isolierenden Schichten 201 und eine Mehrzahl von leitfähigen Schichten 250 alternierend auf einem Halbleitersubstrat 290 gestapelt, um einen Gatestapel 205 mit einer Treppenstruktur 207 auf wenigstens einer Seite zu bilden. Die Treppenstruktur 207 kann durch einen Trimmprozess oder einen Anbringungsprozess gebildet werden, wie vorstehend beschrieben. Ein erster leitfähiger Abstandshalter 253a wird gebildet, um das oberste Gate 250 und das am nächsten liegende Gate 250 strukturell zu verbinden. In ähnlicher Weise wird ein zweiter Abstandshalter 253b gebildet, um das unterste Gate 250 und das am nächsten liegende Gate 250 strukturell zu verbinden.
  • Bezugnehmend auf 10B werden nach dem Stufenstrukturierungsprozess vertikale Kanäle 210 gebildet. Zum Beispiel wird eine Mehrzahl von Kanalöffnungen 204 durch den Gatestapel 205 hindurch gebildet, um die Oberseite des Halbleitersubstrats 290 freizulegen, und eine Mehrzahl von vertikalen Kanälen 210 und Informationsspeicherschichten 240, die sich entlang der Längsrichtung der vertikalen Kanäle 210 erstrecken, werden in den Kanalöffnungen 204 gebildet. Als nächstes werden ein Stringauswahlleitungsseparationsprozess und ein Kontaktbildungsprozess durchgeführt, wie unter Bezugnahme auf die 9B bis 9D erläutert, um ein Halbleiterbauelement wie das in 3A gezeigte Halbleiterbauelement 2 zu bilden.
  • 11A stellt eine Speicherkarte 1200 dar, die ein Halbleiterbauelement gemäß der Erfindung beinhaltet. Bezugnehmend auf 11A dient die Speicherkarte 1200 der Unterstützung einer Datenspeicherfähigkeit mit hoher Kapazität und beinhaltet einen Flash-Speicher 1210. Der Flash-Speicher 1210 kann ein Halbleiterbauelement der Erfindung beinhalten, wie ein Halbleiterbauelement irgendeiner der vorstehend erläuterten Ausführungsformen. Zum Beispiel kann der Flash-Speicher 1210 ein vertikales NAND-Flash-Speicherbauelement beinhalten.
  • Die Speicherkarte 1200 beinhaltet eine Speichersteuereinheit 1220, die einen Datenaustausch zwischen einem Host 1230 und dem Flash-Speicher 1210 steuert. Ein SRAM 1221 wird als ein Arbeitsspeicher einer zentralen Prozessoreinheit (CPU) 1222 verwendet. Eine Host-Schnittstelle 1223 kann ein Datenaustauschprotokoll des Hosts 1230 aufweisen, der mit der Speicherkarte 1200 verbunden ist. Eine Fehlerkorrekturcode(ECC)-Einheit 1224 detektiert und korrigiert einen Fehler, der in Daten enthalten ist, die aus dem Flash-Speicher 1210 ausgelesen werden. Eine Speicherschnittstelle 1225 bildet eine Schnittstelle mit dem Flash-Speicher 1210. Die CPU 1222 führt eine Gesamtsteueroperation für einen Datenaustausch der Speichersteuereinheit 1220 durch. Wenngleich in den Zeichnungen nicht gezeigt, kann die Speicherkarte 1200 des Weiteren einen ROM beinhalten, der Codedaten für eine Schnittstellenbildung mit dem Host 1230 speichert.
  • 11B stellt ein Informationsverarbeitungssystem 1300 dar, das ein Halbleiterbauelement gemäß der Erfindung beinhaltet. Bezug nehmend auf 11B beinhaltet das Informationsverarbeitungssystem 1300 ein Flash-Speichersystem 1310. Das Flash-Speichersystem 1310 beinhaltet ein Halbleiterbauelement der Erfindung, wie irgendeines der Halbleiterbauelemente der vorstehend erläuterten Ausführungsformen, zum Beispiel ein vertikales NAND-Flash-Speicherbauelement. Das Informationsverarbeitungssystem 1300 kann ein mobiles Bauelement beinhalten, wie einen Computer oder dergleichen.
  • In einem Beispiel beinhaltet das Informationsverarbeitungssystem 1300 ein Modem 1320, das durch einen Systembus 1360 mit dem Flash-Speichersystem 1310 elektrisch verbunden ist, eine Zentralprozessoreinheit (CPU) 1330, einen RAM 1340 und eine Nutzerschnittstelle 1350. Daten, die von der CPU 1330 prozessiert werden, oder externe Eingabedaten werden in dem Flash-Speichersystem 1310 gespeichert. Das Informationsverarbeitungssystem 1300 kann in Form einer Speicherkarte, einer Solid-State-Disk, eines Kamerabildsensors und eines Anwendungs-Chipsets bereitgestellt sein. Das Flash-Speichersystem 1310 kann als ein Halbleiter-Laufwerk (SSD) konfiguriert sein. In diesem Fall kann das Informationsverarbeitungssystem 1300 stabil und zuverlässig Daten mit hoher Kapazität in dem Flash-Speichersystem 1310 speichern.
  • Wie vorstehend beschrieben, kann der Prozessspielraum eines Ätzprozesses zur Bildung von Kontaktöffnungen gemäß der Erfindung ausreichend sichergestellt werden, und somit kann ein Überätzen verhindert werden, selbst wenn die Kontaktöffnungen unterschiedliche Tiefen aufweisen. Daher können Prozessfehler reduziert werden, und die Prozessausbeute kann verbessert werden. Außerdem kann die Fläche, die für die Bildung von Kontaktstellen erforderlich ist, und/oder die Anzahl von Kontakten dank der reduzierten Anzahl von Kontaktstellen reduziert werden, und somit kann ein Halbleiterbauelement mit einer relativ geringeren Abmessung oder Fläche bereitgestellt werden.

Claims (27)

  1. 3D-Halbleiterspeicherbauelement, das Speicherzellen (115) beinhaltet, die in einer Mehrzahl von vertikal auf einem Substrat (190) gestapelten Schichten angeordnet sind, wobei die Speicherzellen durch einen vertikalen Kanal (110), der sich von einem unteren Ende, das unmittelbar beim Substrat liegt und mit einer unteren Nicht-Speicherzelle gekoppelt ist, bis zu einem oberen Ende erstreckt, das mit einer oberen Nicht-Speicherzelle gekoppelt ist, seriell verbunden sind, wobei die Mehrzahl von Schichten kollektiv eine treppenförmig gestufte Struktur bildet und jede der Mehrzahl von Schichten einen sukzessive freigelegten Endteil beinhaltet, der als eine Kontaktstelle (152) dient, und wenigstens eine der oberen Nicht-Speicherzelle und der unteren Nicht-Speicherzelle eine Mehrzahl von vertikal gestapelten Nicht-Speicherzellen beinhaltet, die als ein leitfähiges Stück verbunden sind.
  2. 3D-Halbleiterspeicherbauelement nach Anspruch 1, wobei die Mehrzahl von vertikal gestapelten Nicht-Speicherzellen durch einen Leiter verbunden ist, der sich vertikal von einer Kontaktstelle der Mehrzahl von Schichten aus erstreckt, die eine der Mehrzahl von vertikal gestapelten Nicht-Speicherzellen beinhalten.
  3. 3D-Halbleiterspeicherbauelement nach Anspruch 2, wobei der Leiter Kanten jeweiliger Gates der Mehrzahl von vertikal gestapelten Nicht-Speicherzellen verbindet.
  4. 3D-Halbleiterspeicherbauelement nach Anspruch 3, das des Weiteren eine Mehrzahl von Kontakten beinhaltet, die jeweils einen Kontakt mit der Kontaktstelle von einer der Mehrzahl von Schichten herstellen, wobei sich einer der Mehrzahl von Kontakten vertikal erstreckt, um eine Kontaktstelle von einer der Mehrzahl von Schichten, welche die obere Nicht-Speicherzelle beinhalten, zu kontaktieren und zu durchdringen.
  5. 3D-Halbleiterspeicherbauelement mit: – einem vertikalen Kanal (110), der sich von einem unteren Ende, das unmittelbar beim Substrat (190) liegt, bis zu einem oberen Ende erstreckt und eine Mehrzahl von Speicherzellen (115) verbindet, und – einem Zellenfeld, das die Mehrzahl von Speicherzellen beinhaltet, wobei das Zellenfeld in einem Gatestapel (105) von Schichten mit einer treppenförmig gestuften, auf dem Substrat angeordneten Struktur angeordnet ist, wobei der Gatestapel beinhaltet: – wenigstens eine untere Schicht mit einer unteren Auswahlleitung (GSL), die mit einer unteren Nicht-Speichertransistorstruktur gekoppelt ist, die unmittelbar bei dem unteren Ende liegt, – eine Mehrzahl von oberen Schichten mit leitfähigen Leitungen, die jeweils mit einer oberen Nicht-Speichertransistorstruktur gekoppelt sind, die unmittelbar bei dem oberen Ende liegt, und als ein einzelnes leitfähiges Stück verbunden sind, um eine obere Auswahlleitung (SSL) zu bilden, und – eine Mehrzahl von zwischenliegenden Schichten, die jeweils eine Wortleitung (WL) beinhalten und mit einem Zellentransistor verbunden sind, wobei die Mehrzahl von zwischenliegenden Schichten zwischen der unteren Auswahlleitung und der oberen Auswahlleitung angeordnet ist.
  6. 3D-Halbleiterspeicherbauelement nach Anspruch 5, wobei – die untere Schicht eine untere Kontaktstelle beinhaltet, die an einem Ende von der Mehrzahl von zwischenliegenden Schichten freigelegt ist, – die Mehrzahl von zwischenliegenden Schichten jeweils eine entsprechende Mehrzahl von sukzessive freigelegten zwischenliegenden Kontaktstellen beinhaltet und – die Mehrzahl von oberen Schichten jeweils eine von einer Mehrzahl von oberen Kontaktstellen beinhaltet, wobei obere Kontaktstellen in der Mehrzahl von oberen Kontaktstellen einander überlagern.
  7. 3D-Halbleiterspeicherbauelement nach Anspruch 6, wobei wenigstens eine von der unteren Kontaktstelle und den Kontaktstellen der Mehrzahl von oberen Kontaktstellen breiter als irgendeine der zwischenliegenden Kontaktstellen ist.
  8. 3D-Halbleiterspeicherbauelement nach einem der Ansprüche 5 bis 7, wobei die Mehrzahl von oberen Schichten beinhaltet: – eine erste obere Schicht mit einer ersten leitfähigen Leitung, die mit einer ersten oberen Nicht-Speichertransistorstruktur gekoppelt ist und eine erste Kontaktstelle aufweist, und – eine zweite obere Schicht, die unter der ersten oberen Schicht angeordnet ist und eine zweite leitfähige Leitung beinhaltet, die mit einer zweiten oberen Nicht-Speichertransistorstruktur gekoppelt ist und eine zweite Kontaktstelle aufweist.
  9. 3D-Halbleiterspeicherbauelement nach Anspruch 8, wobei die erste und zweite Kontaktstelle elektrisch verbunden sind und direkt übereinander liegen.
  10. 3D-Halbleiterspeicherbauelement nach Anspruch 8 oder 9, das des Weiteren einen vertikalen Leiter beinhaltet, der sich von der zweiten oberen Schicht aus erstreckt, um die erste obere Schicht zu durchdringen.
  11. 3D-Halbleiterspeicherbauelement nach einem der Ansprüche 8 bis 10, wobei die zweite Kontaktstelle durch die erste obere Schicht freigelegt ist und das Halbleiterspeicherbauelement des Weiteren einen ersten Leiter, der sich vertikal von der ersten Kontaktstelle aus erstreckt, und einen zweiten Leiter beinhaltet, der sich vertikal von der zweiten Kontaktstelle aus erstreckt, wobei die erste und zweite Leitfähige Leitung über den ersten und zweiten Leiter verbunden sind.
  12. 3D-Halbleiterspeicherbauelement nach einem der Ansprüche 6 bis 11, wobei die untere Kontaktstelle breiter als die oberen Kontaktstellen ist.
  13. 3D-Halbleiterspeicherbauelement nach einem der Ansprüche 5 bis 12, wobei die untere Auswahlleitung eine Masseauswahlleitung ist und die obere Auswahlleitung eine Stringauswahlleitung ist.
  14. 3D-Halbleiterspeicherbauelement nach einem der Ansprüche 5 bis 13, wobei die wenigstens eine untere Schicht eine Mehrzahl von unteren Schichten beinhaltet, die jeweils leitfähige Leitungen beinhalten, die mit der unteren Nicht-Speichertransistorstruktur gekoppelt sind und als ein einzelnes leitfähiges Stück verbunden sind, um eine untere Auswahlleitung zu bilden.
  15. 3D-Halbleiterspeicherbauelement nach Anspruch 14, wobei die Mehrzahl von unteren Schichten eine erste untere Schicht, die eine erste untere Kontaktstelle beinhaltet, und eine zweite untere Schicht beinhaltet, die eine zweite untere Kontaktstelle beinhaltet und über der ersten unteren Schicht angeordnet ist.
  16. 3D-Halbleiterspeicherbauelement nach Anspruch 15, wobei – die erste und zweite untere Kontaktstelle elektrisch verbunden sind und übereinander liegen und ein Leiter bereitgestellt ist, der sich von der zweiten unteren Kontaktstelle aus erstreckt, oder – die erste untere Kontaktstelle durch die zweite untere Schicht freigelegt ist und ein erster Leiter, der sich vertikal von der ersten unteren Kontaktstelle aus erstreckt, und ein zweiter Leiter bereitgestellt sind, der sich vertikal von der zweiten unteren Kontaktstelle aus erstreckt, oder – wenigstens eine der ersten und zweiten unteren Kontaktstelle breiter als jegliche andere einer Mehrzahl von zwischenliegenden Kontaktstellen ist, die jeweils mit der Mehrzahl von zwischenliegenden Schichten verknüpft sind.
  17. Verfahren zur Herstellung eines Halbleiterbauelements, das die folgenden Schritte umfasst: – Bilden einer Mehrzahl von vertikalen Kanälen (110), die sich von einem Substrat (190) aus erstrecken, und – Bilden eines Gatestapels (105) mit einer treppenförmig gestuften Struktur mittels vertikalem Stapeln einer Mehrzahl von Schichten, die jeweils ein Gate (150) beinhalten, wobei wenigstens eine einer obersten Schicht und einer untersten Schicht vertikal benachbarte Mehrfachschichten beinhaltet, die über einen Leiter verbunden sind.
  18. Verfahren nach Anspruch 17, wobei das Bilden des Gatestapels umfasst: – Bilden eines ersten Gießstapels durch Stapeln einer Mehrzahl von Opferschichten, die voneinander beabstandet sind, auf dem Substrat, – Bilden der Treppenstruktur mittels Strukturieren des ersten Gießstapels und – Ersetzen der Opferschichten durch leitfähige Schichten, um die Gates zu bilden.
  19. Verfahren nach Anspruch 18, wobei das Bilden der Treppenstruktur des ersten Gießstapels ein wiederholtes Bilden eines Teils der Treppenstruktur durch sequentielles Durchführen von Ätzprozessen unter Verwendung von sequentiell sich verkleinernden oder vergrößernden Masken beinhaltet, um so die Mehrzahl von Opferschichten sequentiell zu strukturieren.
  20. Verfahren nach Anspruch 19, das des Weiteren das Bilden des Leiters durch die folgenden Schritte beinhaltet: – Bilden erster und zweiter, voneinander beabstandeten Opferschichtstrukturen durch gleichzeitiges Strukturieren einer ersten Opferschicht, welche die oberste der Opferschichten ist, und einer zweiten Opferschicht, die benachbart zu und unter der ersten Opferschicht angeordnet ist, – Bilden einer ersten Verbindungsschichtstruktur, die einen Kontakt zu lateralen Oberflächen der ersten und zweiten Opferschichtstruktur herstellt, und – Ersetzen der ersten und zweiten Opferschichtstruktur und der ersten Verbindungsschichtstruktur durch die leitfähigen Schichten, um so erste und zweite Gates, die aus den ersten und zweiten Opferschichtstrukturen Mehrfachschichten bilden, und den Leiter aus der ersten Verbindungsschichtstruktur zu bilden.
  21. Verfahren nach Anspruch 20, wobei das Bilden der ersten Verbindungsschichtstruktur beinhaltet: – Bilden einer ersten Verbindungsschicht auf dem ersten Gießstapel aus einem Material mit einer gleichen Zusammensetzung und/oder einer gleichen Ätzselektivität wie die Opferschichten, um die ersten und zweiten Opferschichtstrukturen zu bedecken, und – anisotropes Ätzen der ersten Verbindungsschicht, um die erste Verbindungsschichtstruktur auf den lateralen Oberflächen der ersten und zweiten Opferschichtstrukturen zu bilden.
  22. Verfahren nach Anspruch 20 oder 21, wobei sich die Dicke von wenigstens einer der ersten und zweiten Opferschichten von Dicken von anderen Opferschichten unterscheidet.
  23. Verfahren nach einem der Ansprüche 18 bis 22, wobei das Bilden des Gatestapels beinhaltet: – Bilden eines zweiten Gießstapels mittels Stapeln einer Mehrzahl von voneinander beabstandeten leitfähigen Schichten auf dem Substrat und – Bilden der treppenförmig gestuften Struktur mittels Strukturieren des zweiten Gießstapels.
  24. Verfahren nach Anspruch 23, wobei das Bilden der treppenförmig gestuften Struktur des zweiten Gießstapels ein wiederholtes Bilden eines Teils der treppenförmig gestuften Struktur mittels sequentiellem Durchführen von Ätzprozessen unter Verwendung von sequentiell sich verkleinernden oder vergrößernden Masken beinhaltet, um so die Mehrzahl von leitfähigen Schichten sequentiell zu strukturieren.
  25. Verfahren nach einem der Ansprüche 18, 19, 23 und 24, das des Weiteren das Bilden des Leiters durch die folgenden Schritte beinhaltet: – Bilden erster und zweiter beabstandeter leitfähiger Schichtstrukturen mittels gleichzeitigem Strukturieren einer ersten leitfähigen Schicht, welche die oberste der leitfähigen Schichten ist, und einer zweiten leitfähigen Schicht, die benachbart zu und unter der ersten leitfähigen Schicht angeordnet ist, und – Bilden einer zweiten Verbindungsschichtstruktur, die einen Kontakt zu lateralen Oberflächen der ersten und zweiten leitfähigen Schichtstrukturen herstellt.
  26. Verfahren nach Anspruch 25, wobei das Bilden der zweiten Verbindungsschichtstruktur beinhaltet: – Bilden einer zweiten Verbindungsschicht auf dem zweiten Gießstapel unter Verwendung eines Materials, das eine gleiche Zusammensetzung wie jene der leitfähigen Schichten aufweist, um so die ersten und zweiten leitfähigen Schichtstrukturen zu bedecken, und – anisotropes Ätzen der zweiten Verbindungsschicht, um die zweite Verbindungsschichtstruktur auf den lateralen Oberflächen der ersten und zweiten leitfähigen Schichtstrukturen zu bilden.
  27. Verfahren nach Anspruch 25 oder 26, wobei sich die Dicke der ersten und zweiten leitfähigen Schichten von Dicken der anderen leitfähigen Schichten unterscheidet.
DE102011086171A 2010-11-17 2011-11-11 3D-Halbleiterspeicherbauelement und Halbleiterbauelementherstellungsverfahren Withdrawn DE102011086171A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100114544A KR101744127B1 (ko) 2010-11-17 2010-11-17 반도체 소자 및 그 제조방법
KR10-2010-0114544 2010-11-17

Publications (1)

Publication Number Publication Date
DE102011086171A1 true DE102011086171A1 (de) 2012-05-24

Family

ID=46021493

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011086171A Withdrawn DE102011086171A1 (de) 2010-11-17 2011-11-11 3D-Halbleiterspeicherbauelement und Halbleiterbauelementherstellungsverfahren

Country Status (5)

Country Link
US (2) US8564050B2 (de)
JP (1) JP5825988B2 (de)
KR (1) KR101744127B1 (de)
CN (1) CN102468282B (de)
DE (1) DE102011086171A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11682667B2 (en) 2017-06-27 2023-06-20 Semiconductor Energy Laboratory Co., Ltd. Memory cell including cell transistor including control gate and charge accumulation layer

Families Citing this family (177)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101495800B1 (ko) * 2009-04-10 2015-02-27 삼성전자주식회사 비휘발성 메모리 장치
KR101559958B1 (ko) 2009-12-18 2015-10-13 삼성전자주식회사 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원 반도체 장치
KR101769969B1 (ko) * 2010-06-14 2017-08-21 삼성전자주식회사 광 블랙 영역 및 활성 화소 영역 사이의 차광 패턴을 갖는 이미지 센서
KR101761366B1 (ko) * 2010-06-22 2017-07-25 삼성전자주식회사 3차원 반도체 장치의 형성 방법
KR101787041B1 (ko) * 2010-11-17 2017-10-18 삼성전자주식회사 식각방지막이 구비된 반도체 소자 및 그 제조방법
US8329051B2 (en) * 2010-12-14 2012-12-11 Lam Research Corporation Method for forming stair-step structures
JP5550604B2 (ja) * 2011-06-15 2014-07-16 株式会社東芝 三次元半導体装置及びその製造方法
KR101865566B1 (ko) * 2011-09-08 2018-06-11 삼성전자주식회사 수직형 메모리 장치의 제조 방법
KR20130045050A (ko) * 2011-10-25 2013-05-03 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자
KR20130072522A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 3차원 불휘발성 메모리 소자 및 그 제조 방법
JP5912637B2 (ja) * 2012-02-17 2016-04-27 東京エレクトロン株式会社 半導体装置の製造方法
KR101884002B1 (ko) * 2012-04-13 2018-08-01 삼성전자주식회사 콘택 구조물 형성 방법
US9093369B2 (en) * 2012-06-07 2015-07-28 Samsung Electronics Co., Ltd. Three-dimensional resistive random access memory devices, methods of operating the same, and methods of fabricating the same
KR20130139602A (ko) * 2012-06-13 2013-12-23 에스케이하이닉스 주식회사 반도체 소자와, 이를 포함하는 메모리 시스템과, 그 제조방법
US8609536B1 (en) 2012-07-06 2013-12-17 Micron Technology, Inc. Stair step formation using at least two masks
CN103680611B (zh) * 2012-09-18 2017-05-31 中芯国际集成电路制造(上海)有限公司 3d nand存储器以及制作方法
US8737108B2 (en) 2012-09-25 2014-05-27 Intel Corporation 3D memory configurable for performance and power
CN103794519B (zh) * 2012-10-29 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
US9076824B2 (en) * 2012-11-02 2015-07-07 Micron Technology, Inc. Memory arrays with a memory cell adjacent to a smaller size of a pillar having a greater channel length than a memory cell adjacent to a larger size of the pillar and methods
KR101974352B1 (ko) * 2012-12-07 2019-05-02 삼성전자주식회사 수직 셀을 갖는 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자
KR102045288B1 (ko) * 2013-01-17 2019-11-15 삼성전자주식회사 수직형 반도체 소자
KR102000622B1 (ko) * 2013-01-17 2019-07-16 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9111591B2 (en) 2013-02-22 2015-08-18 Micron Technology, Inc. Interconnections for 3D memory
KR102037840B1 (ko) * 2013-04-11 2019-10-29 삼성전자주식회사 반도체 장치의 연결구조 및 제조 방법
JP2015028966A (ja) * 2013-07-30 2015-02-12 株式会社東芝 半導体記憶装置及びその製造方法
KR102130558B1 (ko) 2013-09-02 2020-07-07 삼성전자주식회사 반도체 장치
KR102094472B1 (ko) * 2013-10-08 2020-03-27 삼성전자주식회사 반도체 장치
KR102190384B1 (ko) * 2013-10-14 2020-12-14 삼성전자주식회사 반도체 장치의 제조 방법
KR20150050877A (ko) 2013-11-01 2015-05-11 에스케이하이닉스 주식회사 트랜지스터 및 이를 포함하는 반도체 장치
KR102122364B1 (ko) * 2013-11-05 2020-06-12 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR102161814B1 (ko) * 2013-11-19 2020-10-06 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR20150073251A (ko) * 2013-12-20 2015-07-01 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
JP5826441B1 (ja) * 2014-04-17 2015-12-02 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 柱状半導体メモリ装置及びその製造方法
JP2016009840A (ja) * 2014-06-26 2016-01-18 富士通セミコンダクター株式会社 半導体装置、半導体装置のリペア方法、及び半導体装置の製造方法
US9455257B2 (en) 2014-09-04 2016-09-27 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing the same
US20160071853A1 (en) * 2014-09-09 2016-03-10 Kabushiki Kaisha Toshiba Semiconductor memory device
US9224473B1 (en) * 2014-09-15 2015-12-29 Macronix International Co., Ltd. Word line repair for 3D vertical channel memory
CN104319276B (zh) * 2014-09-16 2017-05-10 华中科技大学 一种非易失性三维半导体存储器的栅电极及其制备方法
KR102249172B1 (ko) * 2014-09-19 2021-05-11 삼성전자주식회사 불 휘발성 메모리 장치
US9305934B1 (en) 2014-10-17 2016-04-05 Sandisk Technologies Inc. Vertical NAND device containing peripheral devices on epitaxial semiconductor pedestal
KR102259943B1 (ko) * 2014-12-08 2021-06-04 삼성전자주식회사 멀티 플래인을 포함하는 불 휘발성 메모리 장치
CN105810640A (zh) * 2014-12-31 2016-07-27 上海格易电子有限公司 一种3d nand源极选择管及其制作方法
TWI559370B (zh) 2015-01-15 2016-11-21 力晶科技股份有限公司 半導體結構的製造方法
TWI572016B (zh) * 2015-01-15 2017-02-21 力晶科技股份有限公司 半導體結構及其製造方法
KR102270101B1 (ko) 2015-02-10 2021-06-29 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9391086B1 (en) * 2015-02-23 2016-07-12 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing nonvolatile semiconductor memory device
US10147735B2 (en) * 2015-03-13 2018-12-04 Toshiba Memory Corporation Semiconductor memory device and production method thereof
JP6430302B2 (ja) * 2015-03-13 2018-11-28 東芝メモリ株式会社 不揮発性半導体記憶装置
CN104701323B (zh) * 2015-03-16 2017-12-19 武汉新芯集成电路制造有限公司 一种存储结构
US9673057B2 (en) 2015-03-23 2017-06-06 Lam Research Corporation Method for forming stair-step structures
KR102333478B1 (ko) * 2015-03-31 2021-12-03 삼성전자주식회사 3차원 반도체 장치
US9627403B2 (en) * 2015-04-30 2017-04-18 Sandisk Technologies Llc Multilevel memory stack structure employing support pillar structures
US9443861B1 (en) 2015-05-28 2016-09-13 Sandisk Technologies Llc Fluorine-blocking insulating spacer for backside contact structure of three-dimensional memory structures
US9859422B2 (en) 2015-05-28 2018-01-02 Sandisk Technologies Llc Field effect transistor with elevated active regions and methods of manufacturing the same
JP6494424B2 (ja) * 2015-05-29 2019-04-03 東京エレクトロン株式会社 エッチング方法
JP6541439B2 (ja) * 2015-05-29 2019-07-10 東京エレクトロン株式会社 エッチング方法
US9589981B2 (en) 2015-06-15 2017-03-07 Sandisk Technologies Llc Passive devices for integration with three-dimensional memory devices
US9646981B2 (en) 2015-06-15 2017-05-09 Sandisk Technologies Llc Passive devices for integration with three-dimensional memory devices
US9543318B1 (en) 2015-08-21 2017-01-10 Sandisk Technologies Llc Three dimensional memory device with epitaxial semiconductor pedestal for peripheral transistors
US9449987B1 (en) 2015-08-21 2016-09-20 Sandisk Technologies Llc Three dimensional memory device with epitaxial semiconductor pedestal for peripheral transistors
US9520402B1 (en) * 2015-08-25 2016-12-13 Intel Corporation Provision of etch stop for wordlines in a memory device
US9911749B2 (en) 2015-09-09 2018-03-06 Toshiba Memory Corporation Stacked 3D semiconductor memory structure
CN108401468A (zh) * 2015-09-21 2018-08-14 莫诺利特斯3D有限公司 3d半导体器件和结构
US9704878B2 (en) 2015-10-08 2017-07-11 Samsung Electronics Co., Ltd. Nonvolatile memory devices and methods of forming same
US9659958B2 (en) * 2015-10-13 2017-05-23 Samsung Elctronics Co., Ltd. Three-dimensional semiconductor memory device
US9620512B1 (en) 2015-10-28 2017-04-11 Sandisk Technologies Llc Field effect transistor with a multilevel gate electrode for integration with a multilevel memory device
US9799670B2 (en) 2015-11-20 2017-10-24 Sandisk Technologies Llc Three dimensional NAND device containing dielectric pillars for a buried source line and method of making thereof
US9831266B2 (en) 2015-11-20 2017-11-28 Sandisk Technologies Llc Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same
US9917100B2 (en) 2015-11-20 2018-03-13 Sandisk Technologies Llc Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same
KR102492979B1 (ko) 2015-12-11 2023-01-31 삼성전자주식회사 수직형 메모리 장치
US10049744B2 (en) 2016-01-08 2018-08-14 Samsung Electronics Co., Ltd. Three-dimensional (3D) semiconductor memory devices and methods of manufacturing the same
US9978752B2 (en) 2016-01-15 2018-05-22 Samsung Electronics Co., Ltd. Three-dimensional (3D) semiconductor memory devices
KR102650535B1 (ko) 2016-01-18 2024-03-25 삼성전자주식회사 3차원 반도체 메모리 장치
CN106992179B (zh) * 2016-01-21 2021-02-09 东芝存储器株式会社 半导体装置及其制造方法
US9741563B2 (en) 2016-01-27 2017-08-22 Lam Research Corporation Hybrid stair-step etch
US9754820B2 (en) 2016-02-01 2017-09-05 Sandisk Technologies Llc Three-dimensional memory device containing an aluminum oxide etch stop layer for backside contact structure and method of making thereof
US9673213B1 (en) 2016-02-15 2017-06-06 Sandisk Technologies Llc Three dimensional memory device with peripheral devices under dummy dielectric layer stack and method of making thereof
US9721663B1 (en) 2016-02-18 2017-08-01 Sandisk Technologies Llc Word line decoder circuitry under a three-dimensional memory array
US9595535B1 (en) 2016-02-18 2017-03-14 Sandisk Technologies Llc Integration of word line switches with word line contact via structures
KR102635843B1 (ko) 2016-02-26 2024-02-15 삼성전자주식회사 반도체 장치
US10373970B2 (en) 2016-03-02 2019-08-06 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
US9831180B2 (en) 2016-03-10 2017-11-28 Toshiba Memory Corporation Semiconductor device and method for manufacturing same
US10134672B2 (en) 2016-03-15 2018-11-20 Toshiba Memory Corporation Semiconductor memory device having a stepped structure and contact wirings formed thereon
US9922991B2 (en) * 2016-03-16 2018-03-20 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
KR102591057B1 (ko) * 2016-04-08 2023-10-18 삼성전자주식회사 수직형 메모리 장치 및 이의 제조 방법
US9905514B2 (en) * 2016-04-11 2018-02-27 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
KR102550571B1 (ko) * 2016-05-02 2023-07-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9728547B1 (en) 2016-05-19 2017-08-08 Sandisk Technologies Llc Three-dimensional memory device with aluminum-containing etch stop layer for backside contact structure and method of making thereof
US9985046B2 (en) 2016-06-13 2018-05-29 Sandisk Technologies Llc Method of forming a staircase in a semiconductor device using a linear alignment control feature
US9824966B1 (en) 2016-08-12 2017-11-21 Sandisk Technologies Llc Three-dimensional memory device containing a lateral source contact and method of making the same
US9805805B1 (en) 2016-08-23 2017-10-31 Sandisk Technologies Llc Three-dimensional memory device with charge carrier injection wells for vertical channels and method of making and using thereof
US10504838B2 (en) 2016-09-21 2019-12-10 Micron Technology, Inc. Methods of forming a semiconductor device structure including a stair step structure
US10861870B2 (en) * 2016-09-29 2020-12-08 Intel Corporation Inverted staircase contact for density improvement to 3D stacked devices
US10770434B2 (en) * 2016-09-30 2020-09-08 Intel Corporation Stair-stacked dice device in a system in package, and methods of making same
US10446437B2 (en) 2016-10-10 2019-10-15 Macronix International Co., Ltd. Interlevel connectors in multilevel circuitry, and method for forming the same
US9985098B2 (en) * 2016-11-03 2018-05-29 Sandisk Technologies Llc Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device
US10083982B2 (en) * 2016-11-17 2018-09-25 Sandisk Technologies Llc Three-dimensional memory device having select gate electrode that is thicker than word lines and method of making thereof
US9876031B1 (en) 2016-11-30 2018-01-23 Sandisk Technologies Llc Three-dimensional memory device having passive devices at a buried source line level and method of making thereof
US10192877B2 (en) * 2017-03-07 2019-01-29 Sandisk Technologies Llc Three-dimensional memory device with level-shifted staircase structures and method of making thereof
CN106876397B (zh) * 2017-03-07 2020-05-26 长江存储科技有限责任公司 三维存储器及其形成方法
CN106876367B (zh) * 2017-03-07 2019-01-29 长江存储科技有限责任公司 三维存储器测试结构及其制作方法、测试方法
KR102342552B1 (ko) 2017-03-09 2021-12-23 삼성전자주식회사 3차원 반도체 소자 및 그 형성방법
US10504901B2 (en) * 2017-04-26 2019-12-10 Asm Ip Holding B.V. Substrate processing method and device manufactured using the same
CN108933139B (zh) * 2017-05-25 2023-10-17 三星电子株式会社 垂直非易失性存储器装置
KR20240015740A (ko) 2017-06-02 2024-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
US10727244B2 (en) 2017-06-12 2020-07-28 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of fabricating the same
SG10201803464XA (en) 2017-06-12 2019-01-30 Samsung Electronics Co Ltd Semiconductor memory device and method of manufacturing the same
CN109148470A (zh) * 2017-06-15 2019-01-04 三星电子株式会社 制造具有垂直沟道结构的半导体装置的方法
US10593693B2 (en) 2017-06-16 2020-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10224340B2 (en) 2017-06-19 2019-03-05 Sandisk Technologies Llc Three-dimensional memory device having discrete direct source strap contacts and method of making thereof
US10438964B2 (en) 2017-06-26 2019-10-08 Sandisk Technologies Llc Three-dimensional memory device having direct source contact and metal oxide blocking dielectric and method of making thereof
KR102397903B1 (ko) * 2017-07-17 2022-05-13 삼성전자주식회사 게이트들을 포함하는 반도체 소자
US10665604B2 (en) 2017-07-21 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, memory device, and electronic device
KR102399462B1 (ko) 2017-07-25 2022-05-18 삼성전자주식회사 수직형 메모리 장치
CN107611137B (zh) * 2017-08-31 2019-01-01 长江存储科技有限责任公司 一种三维存储器件的制造方法及其器件结构
JP2019050270A (ja) 2017-09-08 2019-03-28 東芝メモリ株式会社 半導体記憶装置
JP2019057623A (ja) 2017-09-21 2019-04-11 東芝メモリ株式会社 積層配線構造体及び積層配線構造体の製造方法
US10453798B2 (en) 2017-09-27 2019-10-22 Sandisk Technologies Llc Three-dimensional memory device with gated contact via structures and method of making thereof
CN107863350B (zh) * 2017-11-21 2021-05-11 中国科学院微电子研究所 一种三维存储器及其制备方法
KR102484394B1 (ko) * 2017-12-06 2023-01-03 삼성전자주식회사 반도체 장치
US11823888B2 (en) 2017-12-20 2023-11-21 Samsung Electronics Co., Ltd. Memory stack with pads connecting peripheral and memory circuits
KR102534838B1 (ko) * 2017-12-20 2023-05-22 삼성전자주식회사 3차원 구조를 갖는 메모리 장치
US10510738B2 (en) 2018-01-17 2019-12-17 Sandisk Technologies Llc Three-dimensional memory device having support-die-assisted source power distribution and method of making thereof
US10283493B1 (en) 2018-01-17 2019-05-07 Sandisk Technologies Llc Three-dimensional memory device containing bonded memory die and peripheral logic die and method of making thereof
WO2019167687A1 (ja) * 2018-03-02 2019-09-06 東京エレクトロン株式会社 ３次元半導体記憶装置の製造方法
US10770459B2 (en) 2018-03-23 2020-09-08 Sandisk Technologies Llc CMOS devices containing asymmetric contact via structures
US10355017B1 (en) 2018-03-23 2019-07-16 Sandisk Technologies Llc CMOS devices containing asymmetric contact via structures and method of making the same
KR102639721B1 (ko) * 2018-04-13 2024-02-26 삼성전자주식회사 3차원 반도체 메모리 장치
US10381322B1 (en) 2018-04-23 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same
KR102618492B1 (ko) 2018-05-18 2023-12-28 삼성전자주식회사 3차원 반도체 소자
WO2019218351A1 (en) 2018-05-18 2019-11-21 Yangtze Memory Technologies Co., Ltd. Staircase formation in three-dimensional memory device
KR102619625B1 (ko) 2018-05-18 2024-01-02 삼성전자주식회사 반도체 소자
KR102614849B1 (ko) 2018-05-21 2023-12-18 삼성전자주식회사 지지대를 갖는 3d 반도체 소자 및 그 형성 방법
KR102466008B1 (ko) 2018-05-23 2022-11-10 삼성전자주식회사 수직형 반도체 소자 및 이의 제조 방법
KR102619626B1 (ko) * 2018-06-12 2023-12-29 삼성전자주식회사 3차원 반도체 메모리 소자
WO2020000306A1 (en) * 2018-06-28 2020-01-02 Yangtze Memory Technologies Co., Ltd. Staircase structures for three-dimensional memory device double-sided routing
KR20200008335A (ko) * 2018-07-16 2020-01-28 삼성전자주식회사 3차원 반도체 메모리 소자
CN109314118B (zh) * 2018-08-21 2019-11-08 长江存储科技有限责任公司 具有贯穿阵列触点的三维存储器件及其形成方法
KR20200024630A (ko) 2018-08-28 2020-03-09 삼성전자주식회사 3차원 반도체 메모리 장치
WO2020051144A1 (en) * 2018-09-05 2020-03-12 Tokyo Electron Limited Architecture design and processes for manufacturing monolithically integrated 3d cmos logic and memory
KR102452827B1 (ko) * 2018-09-13 2022-10-12 삼성전자주식회사 콘택 플러그를 갖는 반도체 소자
WO2020077185A1 (en) * 2018-10-13 2020-04-16 Applied Materials, Inc. Stacked transistor device
CN109524416B (zh) * 2018-11-06 2021-07-06 长江存储科技有限责任公司 制造存储器件的方法及存储器件
CN114141781A (zh) 2019-01-31 2022-03-04 长江存储科技有限责任公司 三维存储器件中的阶梯形成
KR20200104669A (ko) 2019-02-27 2020-09-04 삼성전자주식회사 집적회로 소자
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
US10937801B2 (en) * 2019-03-22 2021-03-02 Sandisk Technologies Llc Three-dimensional memory device containing a polygonal lattice of support pillar structures and contact via structures and methods of manufacturing the same
KR102207215B1 (ko) * 2019-04-23 2021-01-25 삼성전자주식회사 집적화를 도모하는 3차원 플래시 메모리 및 그 제조 방법
KR102161740B1 (ko) * 2019-04-04 2020-10-05 삼성전자주식회사 효율적으로 워드라인을 형성하는 3차원 플래시 메모리 제조 방법
KR20200127101A (ko) * 2019-04-30 2020-11-10 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
KR20200129594A (ko) 2019-05-09 2020-11-18 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US11335599B2 (en) * 2019-05-24 2022-05-17 Tokyo Electron Limited Self-aligned contacts for 3D logic and memory
US11075219B2 (en) 2019-08-20 2021-07-27 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11563022B2 (en) * 2019-08-25 2023-01-24 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11205654B2 (en) 2019-08-25 2021-12-21 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
CN110741475A (zh) * 2019-08-29 2020-01-31 长江存储科技有限责任公司 三维存储器及其制造方法
US11309332B2 (en) * 2019-09-12 2022-04-19 Sandisk Technologies Llc Three-dimensional memory device containing ferroelectric memory elements encapsulated by transition metal-containing conductive elements and method of making thereof
KR20210036664A (ko) 2019-09-26 2021-04-05 삼성전자주식회사 수직형 메모리 소자
KR20210037316A (ko) 2019-09-27 2021-04-06 삼성전자주식회사 수직형 비휘발성 메모리 소자
US11011408B2 (en) 2019-10-11 2021-05-18 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11195850B2 (en) 2019-10-18 2021-12-07 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
KR20210089002A (ko) 2020-01-07 2021-07-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
US11444093B2 (en) 2020-01-10 2022-09-13 Micron Technology, Inc. Memory arrays and methods of forming memory arrays
US11133252B2 (en) * 2020-02-05 2021-09-28 Sandisk Technologies Llc Three-dimensional memory device containing horizontal and vertical word line interconnections and methods of forming the same
KR20210108016A (ko) 2020-02-25 2021-09-02 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
KR20210117392A (ko) 2020-03-18 2021-09-29 삼성전자주식회사 3차원 반도체 메모리 장치
KR20210148460A (ko) 2020-05-28 2021-12-08 삼성전자주식회사 반도체 소자
US11552103B2 (en) 2020-06-26 2023-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional stackable ferroelectric random access memory devices and methods of forming
US11423966B2 (en) * 2020-07-30 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array staircase structure
WO2022133995A1 (en) * 2020-12-25 2022-06-30 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device having source-select-gate cut structures and methods for forming same
WO2022133990A1 (en) 2020-12-25 2022-06-30 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device having source-select-gate cut structures and methods for forming the same
KR20220113048A (ko) * 2021-02-05 2022-08-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조 방법
US20220336278A1 (en) * 2021-04-15 2022-10-20 Micron Technology, Inc. Memory Arrays And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN113380797B (zh) * 2021-06-02 2022-07-29 中国科学院微电子研究所 半导体装置及其制造方法及包括其的电子设备
TWI800924B (zh) * 2021-09-16 2023-05-01 旺宏電子股份有限公司 三維記憶體裝置
US11631461B2 (en) 2021-09-16 2023-04-18 Macronix International Co., Ltd. Three dimension memory device
CN117677180A (zh) * 2022-08-15 2024-03-08 长鑫存储技术有限公司 半导体结构及半导体结构的制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60200541A (ja) * 1984-03-26 1985-10-11 Agency Of Ind Science & Technol 半導体装置
JPH0198243A (ja) * 1987-10-12 1989-04-17 Fujitsu Ltd 半導体装置の製造方法
JPH06291192A (ja) * 1993-03-31 1994-10-18 Toshiba Corp 半導体集積回路における配線接続構造
JP5016832B2 (ja) 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2009016400A (ja) * 2007-06-29 2009-01-22 Toshiba Corp 積層配線構造体及びその製造方法並びに半導体装置及びその製造方法
KR101226685B1 (ko) * 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
JP2009212280A (ja) * 2008-03-04 2009-09-17 Toshiba Corp 不揮発性半導体記憶装置の製造方法
JP4691124B2 (ja) 2008-03-14 2011-06-01 株式会社東芝 不揮発性半導体記憶装置の製造方法
JP5253875B2 (ja) * 2008-04-28 2013-07-31 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
KR101539697B1 (ko) * 2008-06-11 2015-07-27 삼성전자주식회사 수직형 필라를 활성영역으로 사용하는 3차원 메모리 장치,그 제조 방법 및 그 동작 방법
KR101527195B1 (ko) 2009-02-02 2015-06-10 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
JP5305980B2 (ja) 2009-02-25 2013-10-02 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11682667B2 (en) 2017-06-27 2023-06-20 Semiconductor Energy Laboratory Co., Ltd. Memory cell including cell transistor including control gate and charge accumulation layer

Also Published As

Publication number Publication date
JP2012109571A (ja) 2012-06-07
CN102468282A (zh) 2012-05-23
US20120119287A1 (en) 2012-05-17
US9355913B2 (en) 2016-05-31
US8564050B2 (en) 2013-10-22
CN102468282B (zh) 2016-08-24
KR101744127B1 (ko) 2017-06-08
US20140038400A1 (en) 2014-02-06
JP5825988B2 (ja) 2015-12-02
KR20120053329A (ko) 2012-05-25

Similar Documents

Publication Publication Date Title
DE102011086171A1 (de) 3D-Halbleiterspeicherbauelement und Halbleiterbauelementherstellungsverfahren
DE102016119704B4 (de) Dreidimensionale Halbleitervorrichtung
DE102005014507B4 (de) Halbleiterspeicher mit Ladungseinfangspeicherzellen und dessen Herstellungsverfahren
DE102013109011B4 (de) Stapel von Elektroden und damit hergestellte dreidimensionale Halbleitervorrichtungen
KR101787041B1 (ko) 식각방지막이 구비된 반도체 소자 및 그 제조방법
DE112018007788T5 (de) Dreidimensionale speichervorrichtung mit mehreren stapeln und verfahren zu ihrer herstellung
DE102005012112B4 (de) Verfahren zum Herstellen von ladungsfangenden Halbleiterspeicherbauelementen und ladungsfangendes Halbleiterspeicherbauelement
DE102016114578A1 (de) Dreidimensionale Halbleitervorrichtung
US11094595B2 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11864387B2 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
DE102006005679A1 (de) Halbleiterbauelement mit einer Transistorstruktur und Verfahren zur Herstellung desselben
DE112015001895T5 (de) Durch-Array-Leitungsführung für nichtflüchtigen Speicher
DE102020121762A1 (de) Nichtflüchtige speichervorrichtung vom vertikalen typ und verfahren zu ihrer herstellung
DE102018110017A1 (de) Halbleiterspeichervorrichtung und herstellungsverfahren dafür
DE102006028954A1 (de) Speichereinrichtung und Verfahren zur Herstellung einer Speichereinrichtung
DE102005008058A1 (de) Verfahren zum Herstellen von Halbleiterspeicherbauelementen und integriertes Speicherbauelement
DE102020134397A1 (de) Speicherarraykontaktstrukturen
DE102006049613B4 (de) Verfahren des Bildens von Reihen-Auswahltransistoren einer EEPROM-Vorrichtung vom NAND-Typ und damit gebildete Vorrichtungen
DE102005036548A1 (de) Verfahren zur Herstellung eines Kontaktes in einem Flash-Speicher
DE102005053509A1 (de) Verfahren zur Herstellung eines Halbleiterprodukts und Halbleiterprodukt
DE102020108091A1 (de) Halbleitervorrichtung
DE102020108092A1 (de) Halbleitervorrichtungen
EP1342269B1 (de) Nichtflüchtige halbleiterspeicherzelle und verfahren zu deren herstellung
DE102021105358B4 (de) Halbleiterspeichervorrichtungen
DE10341795A1 (de) Halbleiterspeichervorrichtung

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee