CN117677180A - 半导体结构及半导体结构的制备方法 - Google Patents
半导体结构及半导体结构的制备方法 Download PDFInfo
- Publication number
- CN117677180A CN117677180A CN202210977417.8A CN202210977417A CN117677180A CN 117677180 A CN117677180 A CN 117677180A CN 202210977417 A CN202210977417 A CN 202210977417A CN 117677180 A CN117677180 A CN 117677180A
- Authority
- CN
- China
- Prior art keywords
- layer
- contact layer
- isolation
- top surface
- structures
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 238000002955 isolation Methods 0.000 claims description 146
- 238000000034 method Methods 0.000 claims description 76
- 238000005530 etching Methods 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 21
- 238000000605 extraction Methods 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 238000005137 deposition process Methods 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 5
- 230000009286 beneficial effect Effects 0.000 abstract description 6
- 239000000463 material Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 230000008054 signal transmission Effects 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 8
- 229910052715 tantalum Inorganic materials 0.000 description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本公开实施例涉及一种半导体结构及半导体结构的制备方法,半导体结构包括:多条字线以及多条位线,字线的延伸方向与位线的延伸方向不同;阶梯结构,阶梯结构包括多级台阶,每一级台阶至少包括相接的第一部分与第二部分,第一部分沿第一方向延伸,第二部分沿第二方向延伸,第一方向与第二方向不同;多个电接触结构,电接触结构覆盖部分第一部分以及第二部分的台阶顶面,且电接触结构与字线或者位线接触。本公开实施例有利于降低半导体结构中引线的排布难度。
Description
技术领域
本公开实施例涉及半导体技术领域,特别涉及一种半导体结构及半导体结构的制备方法。
背景技术
随着动态存储器的集成密度朝着更高的方向发展,对动态存储器阵列结构中晶体管的排布方式产生了更高的要求。
为了进一步提高半导体结构的集成度,三维结构的半导体结构正在被研究。三维结构的半导体结构是指三维堆叠的半导体结构,即半导体结构中的晶体管排布方式为堆叠式排布。三维堆叠的半导体结构具有高密度、大容量且速度快的特点。
然而,对于三维结构的半导体结构而言,如何设计各功能器件的连线方式以降低半导体结构中的引线排布难度是目前亟待解决的问题。
发明内容
本公开实施例提供一种半导体结构及半导体结构的制备方法,至少有利于降低半导体结构中引线的排布难度。
本公开实施例提供一种半导体结构,包括:多条字线以及多条位线,所述字线的延伸方向与所述位线的延伸方向不同;阶梯结构,所述阶梯结构包括多级台阶,所述台阶至少包括相接的第一部分与第二部分,所述第一部分沿第一方向延伸,所述第二部分沿第二方向延伸,所述第一方向与所述第二方向不同;多个电接触结构,所述电接触结构覆盖部分所述第一部分以及所述第二部分的台阶顶面,且所述电接触结构与所述字线或者所述位线接触。
相应地,本公开实施例还提供一种半导体结构的制备方法,包括:形成多条字线以及多条位线,所述字线的延伸方向与所述位线的延伸方向不同;形成阶梯结构,所述阶梯结构包括多级台阶,所述台阶至少包括相接的第一部分与第二部分,所述第一部分沿第一方向延伸,所述第二部分沿第二方向延伸,所述第一方向与所述第二方向不同;形成多个电接触结构,所述电接触结构覆盖部分所述第一部分以及所述第二部分的台阶顶面,且所述电接触结构与字线或者位线接触。
本公开实施例提供的技术方案至少具有以下优点:
本公开实施例提供的半导体结构的技术方案中,设置阶梯结构中的每一级台阶至少包括相接的第一部分与第二部分,且第一部分的延伸方向与第二部分的延伸方向不同,如此,当电接触结构覆盖于第一部分与第二部分的台阶顶面后,使得位于阶梯表面的电接触结构也朝两个不同的方向延伸,相当于在一个阶梯结构中形成了至少两组不同方向的电接触结构,增加了电接触结构与字线或者位线连接的灵活度。并且,可以在不同的方向上将电接触结构分别引出,增加了引线的排布方式,从而降低了引线的排布难度,降低寄生电容。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,除非有特别申明,附图中的图不构成比例限制;为了更清楚地说明本公开实施例或传统技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本公开一实施例提供的一种半导体结构的局部结构俯视示意图;
图2为图1中aa’剖面的一种剖视结构示意图;
图3为本公开一实施例提供的另一种半导体结构的局部结构俯视示意图;
图4为本公开一实施例提供的又一种半导体结构的局部结构俯视示意图;
图5为图4中aa’剖面的一种剖视结构示意图;
图6为本公开一实施例提供的一种半导体结构的俯视示意图;
图7为本公开一实施例提供的另一种半导体结构的俯视示意图;
图8至图22为本公开另一实施例提供的半导体结构的制备方法中各步骤对应的结构示意图;
图23为本公开另一实施例提供的半导体结构的制备方法中形成的子阶梯结构对应的一种结构示意图;
图24为本公开另一实施例提供的半导体结构的制备方法中形成的子阶梯结构对应的另种结构示意图;
图25为本公开另一实施例提供的半导体结构的制备方法中形成的子阶梯结构对应的又一种结构示意图。
具体实施方式
由背景技术可知,如何降低半导体结构中的引线排布难度是目前亟待解决的问题。
本公开实施例提供一种半导体结构,设置阶梯结构中,每一级台阶至少包括相接的第一部分与第二部分,第一部分朝第一方向延伸,第二部分朝第二方向延伸,且第一方向与第二方向不同。如此,设置于第一部分与第二部分的台阶顶面的电接触结构也朝两个不同的方向延伸,相当于在一个阶梯结构中形成了两组不同方向的阶梯,因此,可以在至少两个方向上将字线或者位线与阶梯结构接触,实现外部电路与字线或者位线的信号传输。也就是说,增加了引线的排布方式,降低了引线的排布难度。此外,由于可以从不同方向上设置引线将电接触结构引出,使得引线与引线之间的间距较大,从而降低寄生电容。
下面将结合附图对本公开的各实施例进行详细的阐述。然而,本领域的普通技术人员可以理解,在本公开各实施例中,为了使读者更好地理解本公开而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本公开所要求保护的技术方案。
图1为本公开一实施例提供的一种半导体结构的局部结构俯视示意图;图2为图1中aa’剖面的一种剖视结构示意图;图3为本公开一实施例提供的另一种半导体结构的局部结构俯视示意图;图4为本公开一实施例提供的又一种半导体结构的局部结构俯视示意图。
参考图1至图4,半导体结构包括:多条字线以及多条位线,字线的延伸方向与位线的延伸方向不同;阶梯结构1,阶梯结构1包括多级台阶101,台阶101至少包括相接的第一部分与第二部分,第一部分沿第一方向X延伸,第二部分沿第二方向Y延伸,第一方向X与第二方向Y不同;多个电接触结构102,电接触结构102覆盖部分第一部分以及第二部分的台阶101顶面,且电接触结构102与字线或者位线接触。
由于台阶101沿不同的方向延伸,因此,当电接触结构102位于第一部分以及第二部分的台阶101顶面时,使得电接触结构102也朝第一方向X或者第二方向Y延伸,从而使得电接触结构102也朝两个不同的方向延伸,相当于在阶梯结构1中形成了至少两组阶梯,使得字线或者位线可以在第一方向X或者第二方向Y上与电接触结构102接触,以与外部电路实现信号的传输。也就是说,通过设置台阶101沿不同的方向延伸,实现不同的方向上将电接触结构102引出,从而增加了引线的引出方式,降低了引线的排布难度。
台阶101可以作为电接触结构102的承载结构,前一级的台阶101位于当前一级台阶101的部分顶面,具体是指,多级台阶101上下堆叠设置。具体地,以顶层台阶101为第一级台阶101,以底层台阶101为第N级台阶101,N大于1,第n级台阶101与部分第n+1级台阶101重叠,1≤n≤N。
在一些实施例中,假设台阶101包括中间区域20与位于中间区域20两侧的第一侧边区域21以及第二侧边区域22,则第n级台阶101覆盖第n+1级台阶101的第一侧边区域21顶面以及中间区域20的顶面,露出n+1级台阶101的第二侧边区域22顶面,且每一级台阶101中第一侧边区域21远离中间区域20的端面齐平。由于每一级台阶101的第二侧边区域22的顶面未被另一级台阶101所覆盖,因此,当电接触结构102位于第一部分以及第二部分的台阶101顶面时,可以将每一级台阶101的第二侧边区域22顶面的电接触结构102引出,如此,使得每一接触结构之间不会相互接触,防止造成电干扰的问题。
在一些实施例中,台阶101的材料可以包括介电材料,例如可以为氧化硅。
在一些实施例中,电接触结构102包括:接触层111,接触层111覆盖部分台阶101顶面;连接柱112,连接柱112与接触层111接触,其中,多个台阶101对应的连接柱112的顶面齐平,阶梯结构1露出接触层111远离连接柱112的端面,露出的端面与位线或者字线中的一者接触。在一些实施例中,连接柱112可以垂直于接触层111设置;在另一些实施例中,连接柱112也可以不垂直于接触层111设置,例如连接柱112与接触层111顶面的夹角可以为锐角或者钝化,即连接柱112相较于接触层111倾斜设置。可以理解的是,连接柱112与接触层的位置关系可以根据实际的制备工艺进行选择。具体地,在一些实施例中,接触层111与连接柱112的材料可以是金属,例如可以是钽、钨、钛、铜、铝、银、金中的至少一者;在另一些实施例中,接触层111的材料也可以是多晶硅或者掺杂硅、掺杂锗、氮化钛、氮化钽、硅化钨、硅化钴或者硅化钛中的至少一者。
具体地,接触层111覆盖第一侧边区域21、中间区域20以及部分第二侧边区域22的台阶101顶面,且接触层111露出第二侧边区域22中远离中间区域20部分的台阶101顶面。由于第二侧边区域22的台阶101顶面未被上一级台阶101所覆盖,因此,设置接触层111位于部分第二侧边区域22的台阶101顶面,易于连接柱112与接触层111顶面接触,以将接触层111的信号引出。
阶梯结构1露出接触层111远离连接柱112的端面,具体地,阶梯结构1露出位于第一侧边区域21的接触层111的一个端面,露出端面部分的接触层111与字线或者位线接触。换句话说,接触层111的一端与字线或者位线接触,使得接触层111与字线或者位线电连接,接触层111的另一端与连接柱112接触,通过连接柱112将接触层111的电信号引出,从而实现字线或者位线与外部电路的信号传输。
电接触结构102设置于每一台阶101的顶面,因此,接触层111位于每一台阶101顶面,且每一接触层111均与一连接柱112接触,也就是说,每一台阶101对应于一连接柱112。设置连接柱112垂直于接触层111,即连接柱112垂直于台阶101顶面,而接触层111平行于台阶101顶面,使得电接触结构102在水平方向上将字线或者位线的电信号引出,在竖直方向上,将接触层111的电信号引出至外部电路。设置每一连接柱112的顶面齐平,有利于批量制备多个引线,使得引线与连接柱112接触,将连接柱112的电信号引出。此外,由于每一连接柱112的顶面齐平,还有利于降低引线的排布难度。
可以理解的是,接触层111位于第一部分以及第二部分的台阶101顶面,连接柱112与接触层111对应设置,即连接柱112位于第一部分以及第二部分的台阶101顶面。
在一些实施例中,还包括:多个引出结构103,引出结构103与连接柱112顶面电连接。具体地,引出结构103与连接柱112的顶面接触,从而实现引出结构103与连接柱112的电连接。具体地,在一些实施例中,电接触结构102与字线接触,例如,位于第一部分台阶101顶面的接触层111与字线接触,由于第一部分台阶101顶面的接触层111与第二部分的台阶101顶面的接触层111相接触,因此,既可以设置与第一部分的台阶101对应的连接柱112与引出结构103相连,也可以设置与第二部分的台阶101对应的连接柱112与引出结构103相连,从而实现字线的电信号的引出。由此可知,可以设置引出结构103在不同的方向上与连接柱112连接,在实现字线或者位线与外部电路信号传输的情况下,大大提高了引出结构103设置的灵活性,从而降低引出结构103的排布难度。并且,由于可以设置从不同方向上设置引出结构103,使得引出结构103之间的间距较大,从而可以降低寄生电容。
在一些实施例中,第一方向X与第二方向Y之间的夹角可以为90°,或者接近于90°,例如80°、85°、95°或者100°。如此,一方面使得第一方向X与第二方向Y之间的夹角不至于过小,从而当设计引出结构103将电接触结构102从第一方向X或者第二方向Y引出时,由于第一方向X与第二方向Y之间的夹角较大,使得第一部分的电接触结构102与第二部分的电接触结构102之间的距离较大,从而可以使得第一部分对应的引出结构103与第二部分对应的引出结构103之间的距离较大,进而可以降低寄生电容。另一方面,使得第一方向X与第二方向Y之间的夹角不至于过大,防止由于第一部分与第二部分之间的距离过大而导致阶梯结构1的整体尺寸过大的问题,进而使得阶梯结构1整体的尺寸较小。
可以理解的是,在另一些实施例中,第一方向X与第二方向Y之间的夹角也可以小于90°或者大于90°。
在一些实施例中,还包括:隔离结构104,隔离结构104位于相邻的电接触结构102之间,用于隔离相邻的电接触结构102。具体地,在一些实施例中,电接触结构102包括接触层111以及连接柱112,接触层111位于每一台阶101的顶面,使得每一台阶101起到对接触层111的隔离作用。为了对相邻的连接柱112进行隔离,设置隔离结构104可以位于相邻的连接柱112之间,防止相邻的连接柱112之间产生电干扰的问题。在一些实施例中,隔离结构104的材料可以为介电材料,例如可以为氧化硅。
在一些实施例中,电接触结构102露出台阶101的端部顶面,隔离结构104位于露出顶面部分的台阶101顶面。也就是说,台阶101还起到对隔离结构104的承载作用,且隔离结构104位于电接触结构102的一侧,使得隔离结构104可以较好地对电接触结构102起到隔离作用。具体地,在一些实施例中,接触层111露出部分第二侧边区域22的台阶101顶面,隔离结构104位于部分第二侧边区域22的台阶101顶面,且隔离结构104的一侧与接触层111的端面相接,隔离结构104的另一侧与台阶101的端面齐平。由于连接柱112位于剩余部分第一侧边区域21的台阶101对应的接触层111顶面,且连接柱112的一侧与台阶101的端面齐平,连接柱112的另一侧与接触层111的端面齐平。因此,设置隔离结构104的一侧与接触层111的端面相接,隔离结构104的另一侧与台阶101的端面齐平,使得隔离结构104可以与位于接触层111顶面的连接柱112侧面紧密结合,从而使隔离结构104对两侧的连接柱112起到较好的隔绝效果。
在一些实施例中,至少部分台阶101还包括:与第二部分相接的第三部分,第三部分沿第三方向延伸,第三方向与第二方向Y不同,且电接触结构102还覆盖部分第三部分的台阶101顶面。也就是说,第三部分的台阶101以及位于第三部分台阶101顶面的电接触结构102也可以作为一组阶梯,从而使得引出结构103可以在三个不同的方位上将电接触结构102引出。具体地,在一些实施例中,当第一部分的电接触结构102与字线接触,即第一部分的接触层111与字线接触,部分引出结构103可以与第一部分的连接柱112相连,从而在第一方向X上引出字线信号,部分引出结构103也可以在与第二部分的电接触结构102相连,从而在第二方向Y上引出字线信号,剩余部分的引出结构103还可以与第三部分的电接触结构102相连,从而在第三方向上引出字线信号,更进一步提高了引出结构103的摆放灵活性。可以理解的是,无论引出结构103与第一部分、第二部分或者第三部分中的哪一者的电接触结构102相连,每一引出结构103均与一台阶101所对应,即每一引出结构103均与位于一个台阶101顶面的电接触结构102相连,从而将每一台阶101所对应的字线的电信号引出。
可以理解的是,在另一些实施例中,也可以设置第二部分的电接触结构102与字线或者位线接触,或者是设置第三部分的电接触结构102与字线或者位线接触。
在一些实施例中,第三方向平行于第一方向X。设置第三方向平行于第一方向X,如此,使得第三部分与第一部分在每一处的相对距离均相等,使得第三部分与第一部分之间的距离较大,从而可以防止由于第三部分对应的引出结构103与第一部分对应的引出结构103之间的距离过小而导致寄生电容较大的问题,同时也可以防止第三部分的引出结构103与第一部分的引出结构103之间的线路交错,降低引出结构103的排布难度。另一方面,设置第三方向平行于第一方向X,也不会使得第三部分与第一部分之间的距离过大,从而可以保持阶梯结构1的整体尺寸较小。
值得注意的是,在一些实施例中,可以设置部分台阶101包括第三部分,剩余部分台阶101仅包括第一部分与第二部分。
参考图3,在另一些实施例中,也可以设置台阶101均包括第三部分,第一部分、第二部分与第三部分依次相接合围成U型的台阶101。如此,使得台阶101对应的电接触结构102的信号均可以在三个不同的方位上被引出,即可以设置引出结构103与台阶101的第一部分、第二部分或者第三部分中的任一者对应的电接触结构102相连接,进一步增加了引出结构103的排布方式。具体地,在一些实施例中,可以设置每一台阶101均包括第三部分。
参考图4,在一些实施例中,台阶101围成封闭环形。如此,可以设置引出结构103在各个方向上与电接触结构102相连接,大大提高了引出结构103的排布灵活性,相较于目前的朝单一方向延伸的台阶101而言,极大地降低了引出结构103的排布难度。
在一些实施例中,封闭环形为封闭矩形,台阶101包括:依次相接的第一部分、第二部分、第三部分以及第四部分,第三部分沿第一方向X延伸,第四部分沿第二方向Y延伸,且电接触结构102还位于第三部分以及第四部分对应的台阶101顶面。也就是说,一个阶梯结构1相当于包含了四组阶梯,当电接触结构102与字线或者位线中的任一者相连时,可以设置引出结构103分别与第一部分、第二部分、第三部分或者第四部分对应的电接触结构102中的任意一者相连。可以充分利用可用空间来设计引出结构103,在防止不同的引出结构103之间产生电干扰的同时,大大降低引出结构103排布难度。并且,由于引出结构103位于不同的方位上,使得引出结构103之间的距离大大增加,从而较大地改善了由于引出结构103排布过密而导致寄生电容较大的问题。
参考图6以及图7,在一些实施例中,位线12或者字线11与第一部分或第二部分对应的电接触结构102中的任一者电连接。在一些实施例中,多条字线11沿同一方向间隔排布,多条位线12沿同一方向间隔排布,且位线12与字线11的延伸方向垂直。具体地,在一些实施例中,半导体结构还可以包括阵列排布的半导体柱,半导体柱包括沟道区以及位于沟道区两侧源漏区。字线11可以与一行半导体柱中的每一沟道区电连接,位线12可以与一列半导体柱中的一源漏区电连接。在一些实施例中,还可以包括栅介质层,栅介质层位于字线11与沟道区的半导体柱之间,用于隔离字线11与沟道区。其中,字线11与位线12的材料可以是金属,例如可以为钽、钨、钛、铜、铝、银、金中的至少一者;也可以是多晶硅或者掺杂硅、掺杂锗、氮化钛、氮化钽、硅化钨、硅化钴或者硅化钛中的至少一者。栅介质层的材料可以是氧化硅。
阶梯结构1中,多级台阶101朝同一方向堆叠设置,因此,位于台阶101顶面的电接触结构102也朝同一方向堆叠设置。基于此,每一电接触结构102可以均分别与朝同一方向排布的字线11一一对应连接,或者与朝同一方向排布的位线12一一对应连接。
由于电接触结构102位于第一部分以及第二部分的台阶101顶面,从而可以设置第一部分或者第二部分的台阶101对应的电接触结构102中的任一者与字线11或者位线12连接。如此,可以基于字线11或者位线12的具体结构来设置阶梯结构1的摆放位置,例如可以参考图6以及图7,图6以及图7中以阶梯结构1与字线电连接为例,阶梯结构1可以基于半导体结构中字线的摆放位置,来灵活设置阶梯结构1与字线的连接方式。例如,参考图6,阶梯结构1可以和字线11的端部电连接;参考图7,阶梯结构1使得阶梯结构1也可以和字线的侧面电连接,如此,使得阶梯结构1的摆放位置较为灵活,从而可以充分利用半导体结构中的空间,提高空间利用率,从而提高半导体结构的集成度。
可以理解的是,在一些实施例中,当台阶101还包括:第三部分时,位线12或者字线11可以与第一部分、第二部分或者第三部分中的任一者相连。
在另一些实施例中,当台阶101还包括:第四部分时,位线12或者字线11还可以与第四部分相连。如此,进一步增多了阶梯结构1的摆放方式。
上述实施例提供的半导体结构中,设置台阶101包括第一部分与第二部分,且第一部分与第二部分的延伸方向不同,因此,当电接触结构102位于第一部分以及第二部分的台阶101顶面时,使得电接触结构102也朝第一方向X或者第二方向Y延伸,从而使得电接触结构102也朝两个不同的方向延伸,相当于在阶梯结构1中形成了至少两组阶梯,使得字线11或者位线12可以在第一方向X或者第二方向Y上与电接触结构102接触,以与外部电路实现信号的传输。也就是说,通过设置台阶101沿不同的方向延伸,实现不同的方向上将电接触结构102引出,从而增加了引线的引出方式,降低了引线的排布难度。
相应地,本公开实施例还提供一种半导体结构的制备方法,该半导体结构的制备方法可用于制备上述实施例提供的半导体结构,以下将结合附图对本公开一实施例提供的半导体结构进行详细说明。
半导体结构的制备方法包括:
形成多条字线以及多条位线,字线的延伸方向与位线的延伸方向不同。在一些实施例中,多条字线沿同一方向间隔排布,多条位线沿同一方向间隔排布,且位线与字线的延伸方向垂直。
具体地,在一些实施例中,还可以包括:形成阵列排布的半导体柱,半导体柱包括沟道区以及位于沟道区两侧源漏区。字线与一行半导体柱中的每一沟道区电连接,位线与一列半导体柱中的一源漏区电连接。
在一些实施例中,形成字线的方法可以包括:采用沉积工艺在沟道区的半导体柱表面形成栅介质层,栅介质层的材料可以是氧化硅;采用沉积工艺在栅介质层表面形成字线,字线的材料可以是金属,例如可以为钽、钨、钛、钽、铜、铝、银、金中的至少一者,也可以是多晶硅或者掺杂硅、掺杂锗、氮化钛、氮化钽、硅化钨、硅化钴或者硅化钛中的至少一者。
在一些实施例中,形成位线的方法可以包括:采用沉积工艺在半导体柱中其中一源漏区的端面形成位线,位线的材料可以是金属,例如可以为钽、钨、钛、钽、铜、铝、银、金中的至少一者。其中,沉积工艺可以是原子层沉积工艺。
参考图8至图22,形成阶梯结构,阶梯结构包括多级台阶101,台阶101至少包括相接的第一部分与第二部分,第一部分沿第一方向X延伸,第二部分沿第二方向Y延伸,第一方向X与第二方向Y不同。前一级的台阶101位于当前一级台阶101的部分顶面,具体是指,多级台阶101沿同一方向上下堆叠。
形成多个电接触结构,电接触结构覆盖部分第一部分以及第二部分的台阶101顶面,且电接触结构与字线11或者位线12接触。台阶101可以作为电接触结构的承载结构,当电接触结构位于第一部分以及第二部分的台阶101顶面时,使得电接触结构也朝第一方向X或者第二方向Y延伸,从而使得电接触结构也朝两个不同的方向延伸。相当于在阶梯结构1中形成了至少两组阶梯,使得字线11或者位线12可以在第一方向X或者第二方向Y上与电接触结构接触,以与外部电路实现信号的传输。也就是说,通过设置台阶101沿不同的方向延伸,实现不同的方向上将电接触结构引出,从而增加了引线的引出方式,降低了引线的排布难度。
在一些实施例中,电接触结构露出部分台阶101顶面,还包括:在露出顶面的台阶101表面形成隔离结构104,且隔离结构104位于相邻的电接触结构之间。台阶101还起到对隔离结构104的承载作用,且隔离结构104位于电接触结构的一侧,使得隔离结构104可以较好地对电接触结构起到隔离作用。
具体地,在一些实施例中,形成阶梯结构1以及电接触结构的方法包括:
参考图11至图10,提供基底100:在基底100上形成依次堆叠的隔离层31以及初始接触层41,以顶层的隔离层31作为第一层隔离层31,顶层的初始接触层41作为第一层初始接触层41,底层的隔离层31作为第N层隔离层31,底层的初始接触层41作为第N层初始接触层41。其中,隔离层31与初始接触层41间隔设置,每一层隔离层31用于作为形成台阶101的基础,每一初始接触层41可以用于作为支撑层,对隔离层31起到支撑的作用,此外,初始接触层41还可以用于作为后续形成的接触层的基础。
在一些实施例中,基底100的材料为硅。在另一些实施例中,基底100也可以为锗基底100、锗硅基底、碳化硅基底或者绝缘体上的硅基底。
在一些实施例中,当基底100为硅基底、初始接触层41的材料为硅时,形成依次堆叠的隔离层31以及初始接触层41的方法可以包括:
采用外延工艺在基底100上依次形成第一牺牲层以及初始接触层41,第一牺牲层与初始接触层41间隔设置。在一些实施例中,第一牺牲层的材料可以是锗化硅,如此,使得第一牺牲层、初始接触层41以及基底100具有相同的元素硅,从而可以较容易地采用外延工艺在基底100顶面依次形成第一牺牲层以及初始接触层41,并且形成的第一牺牲层与初始接触层41界限分明,且具有较为平整的形貌,后续在去除第一牺牲层后,一方面使得初始接触层41具有平整的形貌,另一方面,使得第一牺牲层可以较为干净地去除。
接着,去除第一牺牲层,形成间隙层,间隙层露出相邻的两个初始接触层41表面。在一些实施例中,可以采用干法刻蚀工艺或者湿法刻蚀工艺中的任一者去除第一牺牲层。
在间隙层中形成隔离层31,形成的隔离层31位于两个初始接触层41之间,并与初始接触层41相接触。在一些实施例中,隔离层31的材料可以是介电材料,例如可以是氧化硅,氧化硅的硬度较大,使得形成的台阶101对电接触结构102具有较好的承载作用。在一些实施例中,可以采用沉积工艺在间隙层中形成隔离层31,沉积工艺具体可以是原子层沉积或者热氧化工艺中的任一者。
参考图11至图22,依次对第一层隔离层31以及第一层初始接触层41至第N层隔离层31以及第N层初始接触层41进行第一工艺,其中,对第n层隔离层31以及第n层初始接触层41进行第一工艺,以形成第n级台阶101以及与第n级台阶101对应的电接触结构102以及隔离结构104,1≤n≤N。假使以第n层隔离层31以及第n层初始接触层41为一组初始结构,对每一组初始结构依次进行相同的第一工艺,以形成与每一组的层数对应的台阶101以及与台阶101对应的电接触结构102以及隔离结构104。如此,无需在一个步骤中对堆叠的多层隔离层31以及初始接触层41进行刻蚀等工艺。由于每一次的第一工艺仅针对一层初始接触层41以及一层隔离层31,使得每一第一工艺步骤中,刻蚀所形成的孔的深宽比较小,有利于提高形成的半导体结构的良率。
具体地,参考图5,在一些实施例中,形成的电接触结构102包括:接触层111,接触层111覆盖于台阶101顶面,上一级台阶101露出位于当前一级台阶101顶面的部分接触层111顶面;连接柱112,连接柱112与露出顶面部分的接触层111接触,且连接柱112垂直于接触层111,其中,每一台阶101对应的连接柱112的顶面齐平,阶梯结构1露出接触层111远离连接柱112的端面,露出的端面与位线12或者字线11中的一者接触。接触层111的一端与字线11或者位线12接触,使得接触层111与字线11或者位线12电连接,接触层111的另一端与连接柱112接触,通过连接柱112将接触层111的电信号引出,从而实现字线11或者位线12与外部电路的信号传输。
参考图11至图22,在一些实施例中,形成的台阶101围成封闭环形,第一工艺包括:
在部分第n层初始接触层41顶面形成连接柱112,连接柱112围成封闭环形,且连接柱112露出部分第n层初始接触层41顶面。露出顶面的第n层初始接触层41顶面也呈封闭环形形状,如此,使得后续形成的第一凹槽以及第二凹槽的形状相应地均为封闭环形形状,从而使得形成的台阶101以及与台阶101对应的电接触结构102的形状均为环形。
对露出顶面的第n层初始接触层41进行刻蚀工艺,形成第一凹槽14,第一凹槽露出部分第n层隔离层31顶面,在第一凹槽侧壁以及连接柱112侧壁形成隔离结构104,且隔离结构104还位于部分第n层隔离层31顶面,其中,形成的隔离结构104的顶面与连接柱112的顶面齐平。具体地,第一凹槽侧壁为初始接触层41,形成的第一凹槽的侧壁与连接柱112的侧壁齐平,如此,后续在连接柱112以及第一凹槽的侧壁形成的隔离结构104可以与连接柱112以及初始接触层41紧密接触,使得隔离结构104可以较好地对连接柱112以及隔离结构104起到隔绝以及保护作用。且设置每一隔离结构104的顶面与连接柱112的顶面齐平,隔离结构104可以完全覆盖连接柱112的侧壁,从而对连接柱112进行隔离。值得注意的是,对第n+1层初始接触层41以及第n+1层隔离层31进行第一工艺形成的连接柱112与对第n层初始接触层41以及第n层隔离层31进行第一工艺形成的隔离结构104的顶面齐平,如此,当重复进行第一工艺后,形成的多个连接柱112以及多个隔离结构104的顶面均齐平,从而可以实现隔离结构104较好的隔离作用。
对露出顶面的第n层隔离层31进行刻蚀工艺,形成第二凹槽,第二凹槽露出第n+1层初始接触层41,剩余第n层隔离层31形成第n级所述台阶101。由于形成的连接柱112以及隔离结构104位于台阶101的顶面,且第一工艺由第一层进行至第N层,即从顶层开始进行,因此,实际制备工艺中,先形成连接柱112以及隔离结构104,后续再形成台阶101。
这里指的露出顶面的第n层隔离层31是指未被形成的隔离结构104覆盖的第n层隔离层31顶面,第二凹槽露出第n+1层初始接触层41,如此,可以在第n+1次第一工艺中,在露出的第n+1层顶面形成连接柱112。
形成的第二凹槽的侧壁为隔离层31,且第二凹槽的侧壁与隔离结构104的侧壁齐平,如此,使得后续在第二凹槽侧壁形成第n+1级台阶101对应的连接柱112时,形成的连接柱112可以与隔离结构104紧密接触。
在一些实施例中,第一凹槽以及第二凹槽在基底100表面的投影形状为矩形。如此,使得形成的台阶101以及与每一台阶101对应的接触层111以及连接柱112的形状为封闭的矩形。也就是说,一个阶梯结构1相当于包含了四组阶梯,当电接触结构102与字线11或者位线12中的任一者相连时,可以设置引出结构103分别与位于不同方向的电接触结构102相连。可以充分利用可用空间来设计引出结构103,在防止不同的引出结构103之间产生电干扰的同时,大大降低引出结构103排布难度。并且,由于引出结构103位于不同的方位上,使得引出结构103之间的距离大大增加,从而较大地改善了由于引出结构103排布过密而导致寄生电容较大的问题。
具体地,以下将以N为4,即以形成4级台阶101为例,对第一工艺进行说明。
进行第一次第一工艺,参考图11以及图12,在第一层初始接触层42顶面形成连接柱112。参考图10,在一些实施例中,可以在顶层的初始接触层41顶面形成掩膜层13,掩膜层13一方面起到图形化作用,另一方面还起到对形成的连接柱112的支撑作用,防止第一层的连接柱112由于没有侧边的支撑而产生倒塌的问题。
在一些实施例中,掩膜层13的材料可以为氧化硅,具体可以采用原子层沉积工艺或者热氧化工艺在第一层初始接触层42顶面形成掩膜层13。
对掩膜层13进行图形化工艺,在一些实施例中,可以采用自对准多重曝光技术(SAQP,Self-Aligned Quadruple Patterning)或者自对准多重成像技术(SADP,Self-aligned Double Patterning)对进行刻蚀工艺;对图形化的掩膜层13进行刻蚀工艺,形成初始凹槽,初始凹槽侧壁露出剩余部分掩膜层13,初始凹槽顶部露出部分第一层初始接触层42顶面;在初始凹槽侧壁以及第一层初始接触层42顶面形成第一层初始连接层51;去除部分位于初始凹槽侧壁的第一层初始连接层51,同时去除部分位于第一层初始接触层42顶面的第一层初始连接层51,以形成具有预设厚度的连接柱112,形成的连接柱112为封闭环形,并露出部分第一层初始接触层42顶面。
参考图12,对露出顶面的第一层初始接触层42进行刻蚀工艺,形成第一凹槽14,第一凹槽14的侧壁与连接柱112的侧壁齐平,且第一凹槽14侧壁露出第一层初始接触层42,第一凹槽14的底部露出第一隔离层31。
采用沉积工艺在第一凹槽侧壁、连接柱112侧壁以及第一层隔离层32顶面形成第一初始隔离结构61,且第一初始隔离结构61还位于掩膜层顶面以及连接柱112顶面。
参考图13,去除部分位于第一凹槽14(参考图12)侧壁的第一初始隔离结构61,同时去除部分位于第一层隔离层32顶面的第一初始隔离结构61,以形成具有预设厚度的隔离结构104,并露出部分第一层隔离层32顶面。值得注意的是,位于掩膜层顶面以及连接柱112顶面的第一初始隔离结构61可以不去除,用于作为后续形成的第二初始连接层的掩膜。
对露出顶面的第一层隔离层32进行刻蚀工艺,形成第二凹槽15,第二凹槽15侧壁露出第一层隔离层32,且剩余部分第一层隔离层32作为第一级台阶101。第二凹槽15底部露出部分第二层初始接触层43顶面,且第二凹槽15的侧壁与隔离结构104的侧壁齐平。
进行第二次第一工艺,参考图14,在第二凹槽侧壁、隔离层31侧壁以及第二层初始接触层43顶面形成第二初始连接层52,可以理解的是,由于在第一次第一工艺中,未去除位于掩膜层顶面以及连接柱112顶面的第一初始隔离结构61。因此,第二初始连接层52还位于第一初始隔离结构61(参考图13)的顶面,如此,使得第一初始隔离结构61将第一次第一工艺形成的连接柱112与第二初始连接层52隔离开来,有利于后续在去除位于第一初始隔离结构61(参考图13)顶面的第二初始连接层52时,不会对第一工艺形成的连接柱112造成工艺损伤。
去除部分位于第二凹槽侧壁以及位于隔离结构104侧壁的第二初始连接层52,同时去除部分位于第二层初始接触层43顶面的第二初始连接层52以及位于第一初始隔离结构61顶面的第二初始连接层52,以形成具有预设厚度的连接柱112,并露出部分第二层初始接触层43顶面。
参考图15,对露出顶面的第二层初始接触层43进行刻蚀工艺,形成第一凹槽,在第一凹槽中形成第二初始隔离结构62。
参考图16,对第二初始隔离结构62进行刻蚀工艺以形成第二级台阶101对应的隔离结构104。其中,对第二初始隔离结构62进行刻蚀工艺的方法与第一次第一工艺中对第一初始隔离结构61进行刻蚀工艺的方法相同。值得注意的是,位于连接柱112顶面以及第一级台阶101对应的隔离结构104顶面的第二初始隔离结构62可以不去除。
对露出顶面的第二层隔离层33进行刻蚀工艺,形成第二凹槽,第二凹槽侧壁露出第二层隔离层33,且剩余部分第二层隔离层33作为第二级台阶101。第二凹槽底部露出部分第三层初始接触层44顶面,且第二凹槽的侧壁与隔离结构104的侧壁齐平。
进行第三次第一工艺以及第四次第一工艺,可以理解的是,第三次第一工艺以及第四次第一工艺与前两次第一工艺的方法相同,以下将简要进行描述,具体步骤可参考上述对第一工艺的具体描述。
进行第三次第一工艺,参考图17,形成第三初始连接层53。
参考图18,对第三初始连接层53进行刻蚀工艺形成连接柱112。
对第三层初始接触层44进行刻蚀工艺,形成第一凹槽,在第一凹槽侧壁、连接柱112侧壁以及第三层隔离层34顶面形成第三初始隔离结构63。
参考图19,对第三初始隔离结构63进行刻蚀工艺,形成隔离结构104。
对露出顶面的第三隔离层34进行刻蚀工艺,形成第二凹槽,第二凹槽侧壁露出第三隔离层34,且剩余部分第三隔离层34作为第三级台阶101。第二凹槽底部露出部分第四初始接触层41顶面,且第二凹槽的侧壁与隔离结构104的侧壁齐平。
进行第四次第一工艺,参考图20,形成第四初始连接层。
参考图21,对第四初始连接层进行刻蚀工艺形成连接柱112。
对第四层初始接触层45进行刻蚀工艺,形成第一凹槽,可以理解的是,由于第四层初始接触层45为最后一层初始接触层,因此,在形成连接柱112之后,可以直接对第一凹槽露出的第四层隔离层35顶面继续进行刻蚀,直至露出部分基底100顶面。
参考图22,接着,在第一凹槽侧壁、连接柱112侧壁、第四层隔离层35侧壁以及基底100顶面形成第四初始隔离结构64,第四初始隔离结构64填满连接柱112形成的封闭环形之间的空隙,第一凹槽的空隙以及第四层隔离层35形成的封闭环形之间的空隙。且第四初始隔离结构64还位于连接柱112以及之前的第一工艺所形成的隔离结构的顶面。
参考图22,去除剩余部分初始接触层41(参考图10),形成接触层111,接触层111与连接柱112连接,共同构成电接触结构。这里的剩余部分初始接触层指的是,在第一工艺中未被刻蚀去除的初始接触层。由前述形成隔离结构104以及连接柱112的步骤可知,形成的每一连接柱112位于部分初始接触层顶面,且形成的每一隔离结构104与剩余部分初始接触层的侧壁相接触。因此,去除剩余部分初始接触层,并在原有的剩余部分初始接触层41位置形成接触层111后,形成的每一连接柱112位于部分接触层111顶面,且形成的每一隔离结构104与接触层111的侧壁相接触,从而使得连接柱112可以将接触层111的电信号引出,隔离结构104可以对相邻的接触层111起到隔离作用。
在一些实施例中,形成接触层111的方法包括:
去除初始接触层,形成第三凹槽;在一些实施例中,可以采用湿法刻蚀工艺或者干法刻蚀工艺去除初始接触层,第三凹槽露出上一级的台阶101底面以及当前一级台阶101顶面。
采用沉积工艺在第三凹槽中形成接触层111。在一些实施例中,接触层111可以是金属,例如可以是钽、钨、钛、铜、铝、银、金中的至少一者。沉积工艺可以是原子层沉积工艺。金属具有较好的导电能力,采用金属与位线12或者字线11连接后,使得接触层111对信号传输的速度加快。
在另一些实施例中,初始接触层的材料为硅,形成接触层111的方法包括:
对初始接触层进行掺杂工艺,初始接触层掺杂有掺杂离子,以将初始接触层转化为接触层111。也就是说,无需采用刻蚀工艺对初始接触层进行刻蚀,从而可以省去刻蚀步骤。
具体地,在一些实施例中,初始接触层的材料可以是硅基材料,例如可以是多晶硅或者硅,掺杂离子可以为N型离子或者P型离子中的任一者。掺杂工艺可以为离子注入或者热扩散中的任一种工艺方法。
参考图5,在形成接触层111之后,还包括:对位于连接柱112以及隔离结构104顶面的第四初始隔离结构64(参考图22)进行平坦化处理,以去除四初始隔离结构104(参考图22),露出每一连接柱112的顶面。
采用沉积工艺在连接柱112顶面以及隔离结构104顶面形成第二牺牲层,第二牺牲层的材料可以是氮化硅。
对第二牺牲层进行图形化工艺;对图形化的第二牺牲层进行刻蚀工艺,保留位于隔离结构104顶面的第二牺牲层71,剩余第二牺牲层形成多个第一通孔,其中,每一通孔露出连接柱112的顶面。
在第二通孔中形成引出结构103(参考图4),每一引出结构103与连接柱112顶面接触,可以设置引出结构103在不同的方向上与连接柱112连接,在实现字线11或者位线12与外部电路信号传输的情况下,大大提高了引出结构103设置的灵活性,从而降低引出结构103的排布难度。并且,由于可以设置从不同方向上设置引出结构103,使得引出结构103之间的间距较大,从而可以降低寄生电容。在一些实施例中,引出结构103的材料可以是金属,例如可以是钽、钨、钛、铜、铝、银、金中的至少一者。
在一些实施例中,还包括:
对阶梯结构1顶面进行图形化工艺,具体地,可以对连接柱112顶面以及隔离结构104顶面进行图形化工艺,定义出后续的刻蚀开口。
刻蚀图形化的阶梯结构1,直至刻穿基底100,以形成两个子阶梯结构2,子阶梯结构2中的台阶101包括第一部分与第二部分。在一些实施例中,在形成阶梯结构1时,每一台阶101、每一电接触结构102以及每一隔离结构104均为封闭环形,如此,使得在一个第一工艺的步骤中,即可以在不同方向上形成阶梯结构1,相当于形成了多组阶梯,如此,可以大大提高制备效率。
基于此,可以在形成具有封闭环形结构的阶梯结构1的基础上,对阶梯结构1进行刻蚀工艺,将阶梯结构1一分为二,或者一分为多,使得形成的每一子阶梯结构2中,每一台阶101仅包括:相接的第一部分以及第二部分,第一部分与第二部分的延伸方向不同,且还包括与第一部分以及第二部分对应的电接触结构102;或者,在另一些实施例中,每一台阶101也可以包括相接的第一部分、第二部分以及第三部分,且还包括与第一部分、第二部分以及第三部分对应的电接触结构102;再或者,台阶101还可以包括第四部分,且电接触结构102也还位于第四部分的台阶101顶面。也就是说,可以基于半导体结构的可用空间情况以及字线11与位线12的摆放情况,来对阶梯结构1进行刻蚀工艺,以使子阶梯结构2的形状符合需求,大大提高了阶梯结构1的普适性。
具体地,参考图23以及图24,在一些实施例中,可以沿着阶梯结构1顶面在不同方向上的中线进行刻蚀,已将阶梯结构1一分为二,形成两个子阶梯结构2,如此形成的两个子阶梯结构2中,每一台阶101围成U型形状,且电接触结构102以及隔离结构104也与台阶101的形状相对应。
在另一些实施例中,参考图25,也可以沿着阶梯结构1顶面的对角线进行刻蚀,形成的两个子阶梯结构2中,部分台阶101仅包括第一部分与第二部分,剩余部分台阶101还包括与第二部分相接的第三部分,第三部分的延伸方向与第二部分的延伸方向不同,且电接触结构102以及隔离结构104也与台阶101的形状相对应。
上述实施例提供的半导体结构的制备方法中,形成的电接触结构102位于第一部分以及第二部分的台阶101顶面,从而使得电接触结构102也朝两个不同的方向延伸。相当于在阶梯结构1中形成了至少两组阶梯,使得字线11或者位线12可以在第一方向X或者第二方向Y上与电接触结构102接触,以与外部电路实现信号的传输。也就是说,通过设置台阶101沿不同的方向延伸,实现不同的方向上将电接触结构102引出,从而增加了引线的引出方式,降低了引线的排布难度。
本领域的普通技术人员可以理解,上述各实施方式是实现本公开的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本公开的精神和范围。任何本领域技术人员,在不脱离本公开的精神和范围内,均可作各自更动与修改,因此本公开的保护范围应当以权利要求限定的范围为准。
Claims (18)
1.一种半导体结构,其特征在于,包括:
多条字线以及多条位线,所述字线的延伸方向与所述位线的延伸方向不同;
阶梯结构,所述阶梯结构包括多级台阶,所述台阶至少包括相接的第一部分与第二部分,所述第一部分沿第一方向延伸,所述第二部分沿第二方向延伸,所述第一方向与所述第二方向不同;
多个电接触结构,所述电接触结构覆盖部分所述第一部分以及所述第二部分的台阶顶面,且所述电接触结构与所述字线或者所述位线接触。
2.根据权利要求1所述的半导体结构,其特征在于,至少部分所述台阶还包括:与所述第二部分相接的第三部分,所述第三部分沿第三方向延伸,所述第三方向与所述第二方向不同,且所述电接触结构还覆盖部分所述第三部分的台阶顶面。
3.根据权利要求2所述的半导体结构,其特征在于,所述第三方向平行于所述第一方向。
4.根据权利要求2或3所述的半导体结构,其特征在于,所述台阶均包括所述第三部分,所述第一部分、所述第二部分与所述第三部分依次相接合围成U型的所述台阶。
5.根据权利要求1所述的半导体结构,其特征在于,所述台阶围成封闭环形。
6.根据权利要求5所述的半导体结构,其特征在于,所述封闭环形为封闭矩形,所述台阶包括:依次相接的第一部分、第二部分、第三部分以及第四部分,所述第三部分沿所述第一方向延伸,所述第四部分沿所述第二方向延伸,且所述电接触结构还位于所述第三部分以及所述第四部分对应的所述台阶顶面。
7.根据权利要求1、2或5所述的半导体结构,其特征在于,所述电接触结构包括:
接触层,所述接触层覆盖部分所述台阶顶面;
连接柱,所述连接柱与所述接触层接触,多个所述台阶对应的所述连接柱的顶面齐平,所述阶梯结构露出所述接触层远离所述连接柱的端面,露出的所述端面与所述位线或者所述字线中的一者接触。
8.根据权利要求7所述的半导体结构,其特征在于,还包括:多个引出结构,所述引出结构与所述连接柱顶面电连接。
9.根据权利要求1所述的半导体结构,其特征在于,还包括:隔离结构,所述隔离结构位于相邻的所述电接触结构之间,用于隔离相邻的所述电接触结构。
10.根据权利要求1所述的半导体结构,其特征在于,所述位线或者所述字线与所述第一部分或所述第二部分对应的所述电接触结构中的任一者电连接。
11.一种半导体结构的制备方法,其特征在于,包括:
形成多条字线以及多条位线,所述字线的延伸方向与所述位线的延伸方向不同;
形成阶梯结构,所述阶梯结构包括多级台阶,所述台阶至少包括相接的第一部分与第二部分,所述第一部分沿第一方向延伸,所述第二部分沿第二方向延伸,所述第一方向与所述第二方向不同;
形成多个电接触结构,所述电接触结构覆盖部分所述第一部分以及所述第二部分的台阶顶面,且所述电接触结构与字线或者位线接触。
12.根据权利要求11所述的半导体结构的制备方法,其特征在于,所述电接触结构露出部分所述台阶顶面,还包括:在露出顶面的台阶表面形成隔离结构,且所述隔离结构位于相邻的所述电接触结构之间。
13.根据权利要求12所述的半导体结构的制备方法,其特征在于,形成所述阶梯结构以及所述电接触结构的方法包括:
提供基底:
在所述基底上形成依次堆叠的隔离层以及初始接触层,以顶层的所述隔离层作为第一层隔离层,顶层的所述初始接触层作为第一层初始接触层,底层的所述隔离层作为第N层隔离层,底层的所述初始接触层作为第N层初始接触层;
依次对第一层隔离层以及第一层初始接触层至第N层隔离层以及第N层初始接触层进行第一工艺,其中,对第n层隔离层以及第n层初始接触层进行所述第一工艺,以形成第n级台阶以及与第n级台阶对应的所述电接触结构以及所述隔离结构,1≤n≤N。
14.根据权利要求13所述的半导体结构的制备方法,其特征在于,形成的所述台阶围成封闭环形,所述第一工艺包括:
在部分第n层初始接触层顶面形成连接柱,所述连接柱围成封闭环形,且所述连接柱露出部分第n层初始接触层顶面;
对露出顶面的第n层初始接触层进行刻蚀工艺,形成第一凹槽,所述第一凹槽露出部分第n层隔离层顶面;
在所述第一凹槽侧壁以及所述连接柱侧壁形成所述隔离结构,且所述隔离结构还位于部分第n层隔离层顶面,其中,形成的所述隔离结构的顶面与所述连接柱的顶面齐平;
对露出顶面的第n层隔离层进行刻蚀工艺,形成第二凹槽,所述第二凹槽露出第n+1层初始接触层,剩余第n层隔离层形成第n级所述台阶;
去除剩余部分所述初始接触层,形成接触层,所述接触层与所述连接柱连接,共同构成所述电接触结构。
15.根据权利要求14所述的半导体结构的制备方法,其特征在于,形成所述接触层的方法包括:
去除所述初始接触层,形成第三凹槽;
采用沉积工艺在所述第三凹槽中形成所述接触层。
16.根据权利要求14所述的半导体结构的制备方法,其特征在于,所述初始接触层的材料为硅,形成所述接触层的方法包括:
对所述初始接触层进行掺杂工艺,所述初始接触层掺杂有掺杂离子,以将所述初始接触层转化为所述接触层。
17.根据权利要求14所述的半导体结构的制备方法,其特征在于,所述第一凹槽以及所述第二凹槽在所述基底表面的投影形状为矩形。
18.根据权利要求14所述的半导体结构的制备方法,其特征在于,还包括:
对所述阶梯结构顶面进行图形化工艺;
刻蚀图形化的所述阶梯结构,直至刻穿所述基底,以形成两个子阶梯结构,所述子阶梯结构中的所述台阶包括所述第一部分与所述第二部分。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210977417.8A CN117677180A (zh) | 2022-08-15 | 2022-08-15 | 半导体结构及半导体结构的制备方法 |
PCT/CN2023/087059 WO2024036991A1 (zh) | 2022-08-15 | 2023-04-07 | 半导体结构及半导体结构的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210977417.8A CN117677180A (zh) | 2022-08-15 | 2022-08-15 | 半导体结构及半导体结构的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117677180A true CN117677180A (zh) | 2024-03-08 |
Family
ID=89940549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210977417.8A Pending CN117677180A (zh) | 2022-08-15 | 2022-08-15 | 半导体结构及半导体结构的制备方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN117677180A (zh) |
WO (1) | WO2024036991A1 (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110111809A (ko) * | 2010-04-05 | 2011-10-12 | 삼성전자주식회사 | 계단형 구조를 구현할 수 있는 패터닝 방법 및 이를 이용한 불휘발성 메모리 소자의 제조 방법 |
KR101778287B1 (ko) * | 2010-08-30 | 2017-09-14 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
KR101744127B1 (ko) * | 2010-11-17 | 2017-06-08 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
US10453748B2 (en) * | 2015-08-27 | 2019-10-22 | Micron Technology, Inc. | Methods of forming semiconductor device structures including stair step structures |
CN114023703B (zh) * | 2022-01-07 | 2022-04-26 | 长鑫存储技术有限公司 | 半导体器件的形成方法及半导体器件 |
-
2022
- 2022-08-15 CN CN202210977417.8A patent/CN117677180A/zh active Pending
-
2023
- 2023-04-07 WO PCT/CN2023/087059 patent/WO2024036991A1/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2024036991A1 (zh) | 2024-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10804194B2 (en) | Semiconductor device and method of manufacturing the same | |
KR102401486B1 (ko) | 콘택 구조물을 포함하는 반도체 소자 및 그 제조 방법. | |
CN111564445B (zh) | 3d存储器件及其制造方法 | |
US10804284B2 (en) | Three-dimensional memory device containing bidirectional taper staircases and methods of making the same | |
US11342286B2 (en) | Semiconductor die including edge ring structures and methods for making the same | |
CN112466881B (zh) | 三维存储器及其制备方法 | |
US11069631B2 (en) | Three-dimensional memory die containing stress-compensating slit trench structures and methods for making the same | |
US20210119017A1 (en) | Method for producing a pillar-shaped semiconductor device | |
US20210265385A1 (en) | Three-dimensional memory device including discrete memory elements and method of making the same | |
CN111769116B (zh) | 半导体结构及其制备方法 | |
KR20180006817A (ko) | 수직형 메모리 장치 | |
US7190042B2 (en) | Self-aligned STI for narrow trenches | |
CN111799273A (zh) | 一种半导体器件及其制造方法 | |
CN113192967B (zh) | 半导体结构及其制备方法 | |
WO2024012085A1 (zh) | 半导体结构及半导体结构的制备方法 | |
KR102465534B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
CN117677180A (zh) | 半导体结构及半导体结构的制备方法 | |
KR102591927B1 (ko) | 응력-보상 슬릿 트렌치 구조물들 또는 응력-흡수 시일 링 구조물들을 포함하는 3차원 메모리 다이 및 이의 제조 방법 | |
JP7433372B2 (ja) | 3dメモリ構造およびその形成方法 | |
US11289388B2 (en) | Semiconductor die including edge ring structures and methods for making the same | |
CN117690908A (zh) | 半导体结构及其制造方法 | |
CN115036266A (zh) | 存储器器件的制造方法、存储器器件和存储器系统 | |
WO2021201934A1 (en) | Semiconductor die including edge ring structures and methods for making the same | |
TW202322285A (zh) | 半導體結構及其形成方法 | |
US7115921B2 (en) | Nano-scaled gate structure with self-interconnect capabilities |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |