CN104701323B - 一种存储结构 - Google Patents
一种存储结构 Download PDFInfo
- Publication number
- CN104701323B CN104701323B CN201510113903.5A CN201510113903A CN104701323B CN 104701323 B CN104701323 B CN 104701323B CN 201510113903 A CN201510113903 A CN 201510113903A CN 104701323 B CN104701323 B CN 104701323B
- Authority
- CN
- China
- Prior art keywords
- silicon
- vertical
- film
- monocrystalline
- vertical trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003860 storage Methods 0.000 title claims abstract description 39
- 230000008520 organization Effects 0.000 title claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 75
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 74
- 239000010703 silicon Substances 0.000 claims abstract description 74
- 230000015654 memory Effects 0.000 claims abstract description 65
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims abstract description 42
- 230000008569 process Effects 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000002360 preparation method Methods 0.000 claims abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 41
- 239000011248 coating agent Substances 0.000 claims description 31
- 238000000576 coating method Methods 0.000 claims description 31
- 230000003647 oxidation Effects 0.000 claims description 29
- 238000007254 oxidation reaction Methods 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 18
- 125000004122 cyclic group Chemical group 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 210000004027 cell Anatomy 0.000 description 40
- 238000000151 deposition Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 210000000170 cell membrane Anatomy 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及3D存储器制造领域，尤其涉及一种应用于3D NAND存储器的存储结构及其制作方法。本发明提供的存储结构，其沟道是垂直的环状沟道，利用选择性外延工艺，于硅衬底暴露的环状开口向上外延生长形成单晶硅，以于该单晶硅中形成单晶硅垂直沟道。利用单晶硅垂直沟道取代现有的多晶硅垂直沟道，提高了电子在沟道中的迁移率，改善了存储器件的性能。同时，利用该结构，刻蚀形成垂直沟槽后可以不再进行中间介质层的填充，简化了工艺流程。
Description
技术领域
本发明涉及3D存储器制造领域，尤其涉及一种应用于3D NAND存储器的存储结构。
背景技术
现有3D NAND的STRING结构包括上选择管、下选择管和存储管，其中，存储管由多晶硅、ONO/HIGH K介质膜和金属(包括W，TIN/W)构成。
在这样的结构中，由于存储管由氧化硅-氮化硅-高K氧化膜堆叠形成单元的介质膜，而作为器件沟道的硅是在氧化硅和氮化硅界面上形成的，只能形成多晶硅，多晶硅通道的阻力高、流动性低，影响了电子沿器件沟道的迁移率，且使整个器件的均一性也受到影响。
故需要一种更加稳定和可靠的3D NAND存储器的存储结构，能满足高速电子迁移率的需求，且制作工艺简单，器件结构更加完善。
发明内容
为解决上述技术问题，本发明提供一种存储结构及其制作方法，应用于3D NAND存储器中。在硅衬底上交替沉积形成多层的氧化硅膜-氮化硅膜后，刻蚀氧化硅膜-氮化硅膜形成垂直环状沟槽，之后在垂直环状沟槽的侧壁沉积中间介质层，或不沉积中间介质层；接着利用选择性外延工艺，于硅衬底暴露的环状开口向上外延生长形成单晶硅；后续再刻蚀上述氮化硅膜形成字线沟槽，并于所述字线沟槽中沉积存储单元介质膜和控制栅膜，与所述存储单元介质膜和控制栅膜接触的单晶硅则与所述存储单元介质膜和控制栅膜一起构成存储单元，靠近所述存储单元界面的很薄的单晶硅(一般小于100埃)就成为存储单元的单晶硅垂直沟道。利用单晶硅垂直沟道取代现有的多晶硅垂直沟道，提高了电子在沟道中的迁移率，改善了存储器件的性能和可靠性。同时，利用该结构，刻蚀形成垂直沟槽后可以不再进行中间介质层的填充，简化了工艺流程。
本发明解决上述技术问题所采用的技术方案为：
提供一种存储结构，应用于3D NAND存储器中，所述存储结构包括：
单晶硅衬底；
多层交替氧化硅膜-氮化硅膜，覆盖所述硅衬底的上表面；
垂直沟槽，从所述多层交替氧化硅膜-氮化硅膜的上表面贯穿至所述单晶硅衬底的上表面；
单晶硅垂直沟道，填充在所述垂直沟槽中。
优选的，所述多层交替氧化硅膜-氮化硅膜的底层和顶层均为氧化硅膜。
优选的，上述存储结构还包括：中间介质层，覆盖在所述垂直沟槽侧壁上；
其中，所述中间介质层包括阻挡氧化膜和/或电荷存储氮化硅膜和/或隧穿氧化膜。
优选的，所述垂直沟槽的开口形状为环状结构；所述环状结构为圆形或方形的环状结构；
其中，所述环状结构可为闭合或非闭合的环状结构。
本发明还提供一种存储结构的制备方法，应用于3D NAND存储器的制备工艺中，所述方法包括：
提供一单晶硅衬底；
于所述单晶硅衬底的上表面制备多层交替氧化硅膜-氮化硅膜；
通过光刻部分刻蚀所述多层交替氧化硅膜-氮化硅膜，至所述单晶硅衬底的上表面，以形成垂直沟槽；
采用选择性外延工艺，于所述垂直沟槽底部暴露出的所述单晶硅衬底向上外延生长单晶硅，以于该单晶硅中形成单晶硅垂直沟道。
优选的，所述方法中制备所述多层交替氧化硅膜-氮化硅膜的步骤包括：
于所述单晶硅衬底的上表面依次交替沉积氧化硅膜和氮化硅膜，以形成多层交替氧化硅膜-氮化硅膜；
其中，所述多层交替氧化硅膜-氮化硅膜的底层和顶层均为氧化硅膜。
优选的，上述制备方法还包括：
形成所述垂直沟槽后，于所述垂直沟槽的侧壁沉积中间介质层；
刻蚀位于所述垂直沟槽底部暴露出的所述硅衬底上的中间介质层，保留覆盖所述垂直沟槽侧壁的中间介质层；
于所述部分暴露的单晶硅衬底上继续进行所述选择性外延工艺。
其中，所述中间介质层包括阻挡氧化膜和/或电荷存储氮化硅膜和/或隧穿氧化膜。
优选的，上述方法中制备的所述垂直沟槽的开口形状为环状结构，具体可为圆形或方形的环状结构；且该环状结构可为闭合或非闭合的环状结构。
优选的，上述制备方法还包括以下后续工艺：
在所述垂直沟槽内外延生长单晶硅后，刻蚀去除所述多层交替氧化硅膜-氮化硅膜中的氮化硅膜，以形成字线沟槽；
于所述字线沟槽的底部沉积形成存储单元介质膜；
于所述存储单元介质膜表面沉积控制栅膜，以将所述字线沟槽的横向沟槽部分填满；
进行控制栅回刻，将除了横向沟槽部分的控制栅之外的控制栅膜去除；
在所述字线沟槽空余的地方填充介质将所述字线沟槽填满。
优选的，所述控制栅膜为金属或多晶硅。
优选的，所述存储单元介质膜为高K介质膜，或部分ONO膜加上高K介质膜。
其中，所述存储单元介质膜沉积在所述字线沟槽的底部，与所述垂直沟槽中形成的单晶硅接触，所述单晶硅与所述存储单元介质膜和所述控制栅一起构成存储单元，靠近所述存储单元界面的单晶硅成为所述存储单元的单晶硅垂直沟道。
优选的，所述单晶硅垂直沟道的厚度小于100埃。
上述技术方案具有如下优点或有益效果：提供一种新的应用于3D NAND存储器的存储结构，其沟道孔的性质不是现有的空心的孔，而是中心有一个区域不打开的实心的孔，事实上是一个环状的开口。
这样，在硅衬底上交替沉积形成多层的氧化硅膜-氮化硅膜后，刻蚀氧化硅膜-氮化硅膜形成垂直环状沟槽，之后在垂直环状沟槽的侧壁沉积中间介质层，或不沉积中间介质层；接着利用选择性外延工艺，在硅衬底暴露的环状开口外延向上生长单晶硅；其中，硅的生长都是从硅衬底的环状开口部分往上外延形成。
后续再进行字线沟槽光刻刻蚀，去除SIN膜，沉积存储单元介质膜，然后沉积控制栅膜，最后进行控制栅回刻，将横向沟槽部分的控制栅膜之外的控制栅膜去除。
本发明利用选择性外延工艺，结合环状的垂直沟道结构，使得存储器件的垂直沟道的硅是单晶硅，即通过选择性外延，在衬底单晶硅的环状开口外延向上生长形成单晶硅垂直沟道，利用单晶硅取代现有的多晶硅，提高了电子在沟道中迁移率，改善了存储器件的性能。
同时，利用该结构，刻蚀形成环状垂直沟槽后可以不再需要中间介质层的填充，简化了工艺流程。
附图说明
阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。需要注意的是，附图中并未按照比例绘制相关部件，重点在于示出本发明的主旨。
图1-图6是本发明实施例一中形成3D NAND存储器的存储结构的过程示意图；
图7-图12是本发明实施例二中形成3D NAND存储器的存储结构的过程示意图；
图13是本发明另一优选实施例中变化形状的环状沟道示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
实施例一：
如图6所示，本实施例中形成的3D NAND存储器，其主要结构包括：
单晶硅衬底1和在单晶硅衬底1上沉积形成的多层交替氧化硅膜3和氮化硅膜4；
其中，多层交替氧化硅膜3和氮化硅膜4的底层和顶层均为氧化硅膜3；
单晶硅16，刻蚀多层氧化硅膜3和氮化硅膜4形成垂直沟槽，在垂直沟槽中生长形成单晶硅16；
金属栅或多晶栅，作为存储结构的控制栅43；
其中，单晶硅16与控制栅43之间还包括一层存储单元介质膜42，该介质膜为高K介质膜，或部分ONO膜加上高K介质膜。
作为一个优选的实施例，本实施例中垂直沟槽5为环状沟槽，该环状垂直沟槽5底部暴露出硅衬底，通过选择性外延工艺，于暴露的硅衬底向上外延生长形成单晶硅16，该单晶硅16与其后形成的存储单元介质膜42和控制栅43一起构成存储结构的存储单元18，靠近存储单元18界面的很薄的单晶硅(一般小于100埃)就成为存储单元18的单晶硅垂直沟道160。
作为一个优选的实施例，上述环状垂直沟槽的环状结构可为圆形、方形或其他形状的环状结构。
具体的，形成上述3D NAND存储器的存储结构的主要工艺步骤包括：
步骤一、提供一单晶硅衬底，作为3D NAND存储器的硅衬底；
步骤二、如图1所示，在硅衬底1上依次沉积形成多层交替氧化硅膜3和氮化硅膜4；
其中，底层和顶层均为氧化膜3。
步骤三、如图2所示，通过光刻刻蚀步骤二中形成的多层交替氧化硅膜3和氮化硅膜4，形成垂直沟槽5；垂直沟槽5贯穿多层交替的氧化硅膜3和氧化硅膜4至硅衬底1的上表面。
作为一个优选的实施例，垂直沟槽5可为圆形或方形的环状垂直沟槽。
图3为本实施例中方形环状沟槽的俯视图，如图3所示，沟道孔51为方形环状结构。
步骤四、如图4所示，进行选择性外延工艺，于垂直沟槽5底部环状开口暴露出的硅衬底1向上外延生长形成单晶硅16。
步骤五、如图5所示，在单晶硅16形成之后，通过光刻刻蚀形成字线沟槽41，并利用刻蚀工艺去除氮化硅膜4；
步骤六、如图6所示，于字线沟槽41的底部沉积形成存储单元介质膜42(该介质膜为高K介质膜，或部分ONO膜加上高K介质膜)，并在存储单元介质膜42表面沉积金属或多晶硅作为存储单元的控制栅43，使金属或多晶硅将字线沟槽41的横向沟槽部分填满；
步骤七、进行金属或多晶硅回刻，保留横向沟槽部分的金属或多晶硅，形成控制栅43；
步骤八、在字线沟槽41空余的地方填充介质将沟槽填满，最终形成如图6所示的3DNAND存储器结构。
作为一个优选的实施例，本实施例中存储单元介质膜42沉积在字线沟槽41的底部，与垂直沟槽5中形成的单晶硅16接触，单晶硅16与存储单元介质膜42和控制栅43(金属栅或多晶栅)一起构成存储结构的存储单元18，靠近存储单元18界面的单晶硅成为存储单元18的单晶硅垂直沟道160。
优选的，单晶硅垂直沟道160的厚度小于100埃。
本实施例利用选择性外延工艺，结合环状的垂直沟道结构，使得存储器件的垂直沟道的硅是单晶硅，即通过选择性外延，在衬底单晶硅上外延向上生长形成单晶硅垂直沟道，利用单晶硅取代现有的多晶硅，提高了电子在沟道中迁移率，改善了存储器件的性能。
同时，利用该结构，垂直沟道形成后不再需要中间介质层的填充，简化了工艺流程。
实施例二：
如图12所示，本实施例二中形成的3D NAND存储器，其主要结构包括：
单晶硅硅衬底1和在单晶硅衬底1上依次交替形成的多层氧化硅膜3和氮化硅膜4；
其中，多层交替氧化硅膜3和氮化硅膜4的底层和顶层均为氧化硅膜3。
垂直沟槽5，贯穿多层交替氧化硅膜3和氮化硅膜4至硅衬底1的上表面；
其中，垂直沟槽5的开口为环状结构，具体可为圆形、方形或其他形状的环状结构。
中间介质层15，沉积在垂直沟槽5的侧壁；
单晶硅16，充满垂直沟槽5，并被中间介质层15包覆；
金属栅或多晶栅，作为存储结构的控制栅43；
其中，单晶硅16与控制栅43之间还包括一层存储单元介质膜42，该介质膜为高K介质膜，或部分ONO膜加上高K介质膜。
作为一个优选的实施例，本实施例中垂直沟槽5为环状沟槽，该环状垂直沟槽5底部暴露出硅衬底，通过选择性外延工艺，于暴露的硅衬底向上外延生长形成单晶硅16，该单晶硅16与中间介质层15和其后形成的存储单元介质膜42和控制栅43一起构成存储结构的存储单元18，靠近存储单元18界面的很薄的单晶硅(一般小于100埃)就成为存储单元18的单晶硅垂直沟道160。
具体的，形成上述3D NAND存储器的存储结构的主要工艺步骤包括：
步骤一、提供一单晶硅衬底，作为3D NAND存储器的硅衬底；
步骤二、如图7所示，在硅衬底1上依次沉积形成多层交替氧化硅膜3和氮化硅膜4；
其中，底层和顶层均为氧化膜3。
步骤三、如图8所示，通过光刻刻蚀步骤二中形成的多层交替氧化硅膜3和氮化硅膜4，形成垂直沟槽5；垂直沟槽5贯穿多层交替的氧化硅膜3和氧化硅膜4至硅衬底1的上表面。
作为一个优选的实施例，垂直沟槽5可为圆形、方形或其他形状的环状结构垂直沟槽。
步骤四、如图9所示，在垂直沟槽5的侧壁沉积中间介质层15，该中间介质层15包括阻挡氧化膜和/或电荷存储氮化硅膜和/或隧穿氧化膜；
刻蚀位于垂直沟槽5底部的中间介质层，以部分暴露出硅衬底1，并保留覆盖在垂直沟槽5侧壁的中间介质层15。
步骤五、如图10所示，进行选择性外延工艺，于垂直沟槽5底部环状开口暴露出的硅衬底1向上外延生长形成单晶硅16。
步骤六、如图11所示，在单晶硅16形成之后，通过光刻刻蚀形成字线沟槽41，并利用刻蚀工艺去除氮化硅膜4；
步骤七、如图12所示，于字线沟槽41的底部沉积形成存储单元介质膜42(该介质膜为高K介质膜，或部分ONO膜加上高K介质膜)，并在存储单元介质膜42表面沉积金属或多晶硅作为存储单元的控制栅43，使金属或多晶硅将字线沟槽41的横向沟槽部分填满；
步骤八、进行金属或多晶硅回刻，保留横向沟槽部分的金属或多晶硅，形成控制栅43；
步骤九、在字线沟槽41空余的地方填充介质将沟槽填满，最终形成如图12所示的3D NAND存储器结构。
本实施例利用选择性外延工艺，结合环状的沟道结构，使得存储器件的垂直沟道的硅是单晶硅，即通过选择性外延，在衬底单晶硅上外延向上生长形成单晶硅垂直沟道，利用单晶硅取代现有的多晶硅，提高了电子在沟道中迁移率，改善了存储器件的性能。
在本发明另一个优选的实施例中，如图13俯视图所示，垂直沟槽5所形成的环状开口55没有将介质完全隔开，保证介质膜构成一个整体，进一步改善了工艺的稳定性，并且增大了存储器件的宽度(W)，进一步改善了存储器件的性能。
综上所述，本发明公开了一种3D NAND存储器及其制作方法，所述3D NAND存储器的沟道孔的性质不是现有的空心的孔，而是中心有一个区域不打开的实心的孔，事实上是一个环状的开口。
这样在硅衬底上交替沉积形成多层的氧化硅膜-氮化硅膜后，刻蚀氧化硅膜-氮化硅膜形成垂直环状沟槽，之后在垂直环状沟槽的侧壁沉积中间介质层，或不沉积中间介质层；接着利用选择性外延工艺，于硅衬底暴露的环状开口向上外延生长形成单晶硅；后续再刻蚀上述氮化硅膜形成字线沟槽，并于所述字线沟槽中沉积存储单元介质膜和控制栅膜，与所述存储单元介质膜和控制栅膜接触的单晶硅则与所述存储单元介质膜和控制栅膜一起构成存储单元，靠近所述存储单元界面的很薄的单晶硅(一般小于100埃)就成为存储单元的单晶硅垂直沟道。利用单晶硅垂直沟道取代现有的多晶硅垂直沟道，提高了电子在沟道中的迁移率，改善了存储器件的性能和可靠性。同时，利用该结构，刻蚀形成垂直沟槽后可以不再进行中间介质层的填充，简化了工艺流程。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现各种变化例，这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本技术方案范围情况下，都可利用上述揭示的方法和技术内容对本技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本技术方案保护的范围内。
Claims (16)
1.一种存储结构，应用于3D NAND存储器中，其特征在于，所述存储结构包括：
单晶硅衬底；
多层交替氧化硅膜-氮化硅膜，覆盖所述硅衬底的上表面；
垂直沟槽，从所述多层交替氧化硅膜-氮化硅膜的上表面贯穿至所述单晶硅衬底的上表面；
单晶硅垂直沟道，填充在所述垂直沟槽中；
所述垂直沟槽的开口形状为环状结构。
2.根据权利要求1所述的存储结构，其特征在于，所述多层交替氧化硅膜-氮化硅膜的底层和顶层均为氧化硅膜。
3.根据权利要求1所述的存储结构，其特征在于，还包括：中间介质层，覆盖在所述垂直沟槽侧壁上。
4.根据权利要求3所述的存储结构，其特征在于，所述中间介质层包括阻挡氧化膜和/或电荷存储氮化硅膜和/或隧穿氧化膜。
5.根据权利要求1所述的存储结构，其特征在于，所述垂直沟槽的开口为圆形或方形的环状结构。
6.根据权利要求1所述的存储结构，其特征在于，所述垂直沟槽的开口为非闭合环状结构。
7.一种存储结构的制备方法，应用于3D NAND存储器的制备工艺中，其特征在于，所述方法包括：
提供一单晶硅衬底；
于所述单晶硅衬底的上表面制备多层交替氧化硅膜-氮化硅膜；
通过光刻部分刻蚀所述多层交替氧化硅膜-氮化硅膜，至所述单晶硅衬底的上表面，以形成垂直沟槽；
采用选择性外延工艺，于所述垂直沟槽底部暴露出的所述单晶硅衬底向上外延生长单晶硅，以于该单晶硅中形成单晶硅垂直沟道；
所述垂直沟槽的开口形状为环状结构。
8.根据权利要求7所述的方法，其特征在于，所述单晶硅垂直沟道垂直于长度延伸方向上的厚度小于100埃。
9.根据权利要求7所述的方法，其特征在于，所述方法中制备所述多层交替氧化硅膜-氮化硅膜的步骤包括：
于所述单晶硅衬底的上表面依次交替沉积氧化硅膜和氮化硅膜，以形成多层交替氧化硅膜-氮化硅膜；
其中，所述多层交替氧化硅膜-氮化硅膜的底层和顶层均为氧化硅膜。
10.根据权利要求7所述的方法，其特征在于，所述方法还包括：
形成所述垂直沟槽后，于所述垂直沟槽的侧壁沉积中间介质层；
刻蚀位于所述垂直沟槽底部暴露出的所述硅衬底上的中间介质层，保留覆盖所述垂直沟槽侧壁的中间介质层；
于所述部分暴露的单晶硅衬底上继续进行所述选择性外延工艺。
11.根据权利要求10所述的方法，其特征在于，所述中间介质层包括阻挡氧化膜和/或电荷存储氮化硅膜和/或隧穿氧化膜。
12.根据权利要求7所述的方法，其特征在于，所述垂直沟槽的开口为圆形或方形的环状结构。
13.根据权利要求7所述的方法，其特征在于，所述垂直沟槽的开口形状为非闭合环状结构。
14.根据权利要求7所述的方法，其特征在于，所述方法还包括以下后续工艺：
在所述垂直沟槽内外延生长单晶硅后，刻蚀去除所述多层交替氧化硅膜-氮化硅膜中的氮化硅膜，以形成字线沟槽；
于所述字线沟槽的底部沉积形成存储单元介质膜；
于所述存储单元介质膜表面沉积控制栅膜，以将所述字线沟槽的横向沟槽部分填满；
进行控制栅回刻，将除了横向沟槽部分的控制栅之外的控制栅膜去除；
在所述字线沟槽空余的地方填充介质将所述字线沟槽填满。
15.根据权利要求14所述的方法，其特征在于，所述控制栅膜的材质为金属或多晶硅。
16.根据权利要求14所述的方法，其特征在于，所述存储单元介质膜为高K介质膜，或部分ONO膜加上高K介质膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510113903.5A CN104701323B (zh) | 2015-03-16 | 2015-03-16 | 一种存储结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510113903.5A CN104701323B (zh) | 2015-03-16 | 2015-03-16 | 一种存储结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104701323A CN104701323A (zh) | 2015-06-10 |
| CN104701323B true CN104701323B (zh) | 2017-12-19 |
Family
ID=53348270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510113903.5A Active CN104701323B (zh) | 2015-03-16 | 2015-03-16 | 一种存储结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104701323B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170011394A (ko) * | 2015-07-22 | 2017-02-02 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
| CN105702621B (zh) * | 2016-01-27 | 2018-10-19 | 武汉新芯集成电路制造有限公司 | 一种形成硅外延层的方法 |
| CN105674921B (zh) * | 2016-01-27 | 2019-04-30 | 武汉新芯集成电路制造有限公司 | 一种沟道孔的测量方法 |
| CN106876403A (zh) * | 2017-03-07 | 2017-06-20 | 长江存储科技有限责任公司 | 一种三维存储器及其制作方法 |
| CN107658313B (zh) * | 2017-08-31 | 2019-03-12 | 长江存储科技有限责任公司 | 三维存储器中高深宽比的字线形成方法 |
| CN110896668B (zh) | 2018-12-18 | 2021-07-20 | 长江存储科技有限责任公司 | 多堆栈三维存储器件以及其形成方法 |
| CN109768050B (zh) * | 2018-12-18 | 2020-11-17 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| CN110896669B (zh) | 2018-12-18 | 2021-01-26 | 长江存储科技有限责任公司 | 多堆叠三维存储器件以及其形成方法 |
| CN110914991B (zh) | 2018-12-18 | 2021-04-27 | 长江存储科技有限责任公司 | 具有转移的互连层的三维存储器件以及其形成方法 |
| CN110349965B (zh) * | 2019-07-25 | 2020-12-15 | 长江存储科技有限责任公司 | 一种三维存储器与形成三维存储器的方法 |
| CN112331660B (zh) * | 2020-10-23 | 2022-04-19 | 长江存储科技有限责任公司 | 一种三维存储器及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101483194A (zh) * | 2007-11-08 | 2009-07-15 | 三星电子株式会社 | 垂直型非易失性存储器器件及其制造方法 |
| CN102468282A (zh) * | 2010-11-17 | 2012-05-23 | 三星电子株式会社 | 三维半导体器件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101481104B1 (ko) * | 2009-01-19 | 2015-01-13 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
-
2015
- 2015-03-16 CN CN201510113903.5A patent/CN104701323B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101483194A (zh) * | 2007-11-08 | 2009-07-15 | 三星电子株式会社 | 垂直型非易失性存储器器件及其制造方法 |
| CN102468282A (zh) * | 2010-11-17 | 2012-05-23 | 三星电子株式会社 | 三维半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104701323A (zh) | 2015-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104701323B (zh) | 一种存储结构 | |
| USRE49165E1 (en) | On-pitch drain select level isolation structure for three-dimensional memory device and method of making the same | |
| US10504917B2 (en) | Arrays of elevationally-extending strings of memory cells and methods of forming memory arrays | |
| US9953842B2 (en) | Methods of forming a portion of a memory array having a conductor having a variable concentration of germanium | |
| US10283513B1 (en) | Three-dimensional memory device with annular blocking dielectrics and method of making thereof | |
| US9991277B1 (en) | Three-dimensional memory device with discrete self-aligned charge storage elements and method of making thereof | |
| US9570455B2 (en) | Metal word lines for three dimensional memory devices | |
| US9530785B1 (en) | Three-dimensional memory devices having a single layer channel and methods of making thereof | |
| US9728546B2 (en) | 3D semicircular vertical NAND string with self aligned floating gate or charge trap cell memory cells and methods of fabricating and operating the same | |
| US9698223B2 (en) | Memory device containing stress-tunable control gate electrodes | |
| US9524981B2 (en) | Three dimensional memory device with hybrid source electrode for wafer warpage reduction | |
| CN107680972B (zh) | 一种3d nand存储器件及其制造方法 | |
| US10290647B2 (en) | Three-dimensional memory device containing structurally reinforced pedestal channel portions and method of making the same | |
| US9793288B2 (en) | Methods of fabricating memory device with spaced-apart semiconductor charge storage regions | |
| US20210143166A1 (en) | Three-dimensional memory device containing on-pitch drain select level structures and methods of making the same | |
| CN108447870A (zh) | 3d nand存储器及其制造方法 | |
| CN109742080B (zh) | 一种三维存储器及其制备方法 | |
| CN110676259B (zh) | 三维存储结构及其制作方法 | |
| CN109742082B (zh) | 存储器及其形成方法 | |
| US11177280B1 (en) | Three-dimensional memory device including wrap around word lines and methods of forming the same | |
| CN110349967A (zh) | 一种三维存储器的形成方法及三维存储器 | |
| CN109887926A (zh) | 一种三维存储器及其制备方法 | |
| CN107507831B (zh) | 一种3d nand存储器的存储单元结构及其形成方法 | |
| CN109659309B (zh) | 一种三维存储器及其制备方法 | |
| CN110010610A (zh) | 分栅快闪存储器及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240325 Address after: No. 88, Weilai Third Road, Donghu New Technology Development Zone, Wuhan City, Hubei Province, 430000 Patentee after: YANGTZE MEMORY TECHNOLOGIES Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |
|
| TR01 | Transfer of patent right |