CN110349967A - 一种三维存储器的形成方法及三维存储器 - Google Patents

Abstract

本申请实施例公开了一种三维存储器的形成方法及三维存储器，其中，方法包括：在衬底之上沉积形成第一叠层结构；对所述第一叠层结构进行刻蚀，直至刻蚀到所述衬底与所述第一叠层结构的交界位置为止；在刻蚀后的第一叠层结构上形成所述三维存储器。

Description

一种三维存储器的形成方法及三维存储器

技术领域

本申请实施例涉及半导体器件及其制造领域，涉及但不限于一种三维存储器的形成方法及三维存储器。

背景技术

为了克服二维存储器件的限制，业界已经研发了具有三维结构的存储器，通过将存储器单元三维地布置在衬底之上来提高集成密度。

目前，在形成三维存储器的过程中，在对叠层结构进行刻蚀形成沟道通孔时，通常叠层结构中的沟道通孔的刻蚀停止位置会在衬底表面之下，从而在衬底表面上会形成凹槽，那么，之后在沟道通孔底部通过选择性外延生长(Selective Epitaxial Growth，SEG)形成外延层时，在外延层与衬底凹槽的交界面处会形成大量的缺陷，从而影响最终所形成的三维存储器的电学性能。

发明内容

有鉴于此，本申请实施例提供一种三维存储器的形成方法及三维存储器，能够提高最终所形成的三维存储器的电学性能。

本申请实施例的技术方案是这样实现的：

第一方面，本申请实施例提供一种三维存储器的形成方法，所述方法包括：

在衬底之上沉积形成第一叠层结构；

对所述第一叠层结构进行刻蚀，直至刻蚀到所述衬底与所述第一叠层结构的交界位置为止；

在刻蚀后的第一叠层结构上形成所述三维存储器。

在一些实施例中，所述对所述第一叠层结构进行刻蚀，直至刻蚀到所述衬底与所述第一叠层结构的交界位置为止，包括：

将所述第一叠层结构表面上的刻蚀点作为刻蚀的起始位置，按照预设刻蚀速率对所述第一叠层结构刻蚀预设时间，以使得刻蚀到所述交界位置为止；

或者，

将所述第一叠层结构表面上的刻蚀点作为刻蚀的起始位置，将所述交界位置作为刻蚀的终止位置，对所述第一叠层结构进行刻蚀，直至刻蚀到所述终止位置为止。

在一些实施例中，所述刻蚀后的第一叠层结构具有至少一个第一核心区域沟道孔和至少一个第一周边区域沟道孔；

对应地，所述在刻蚀后的第一叠层结构上形成所述三维存储器，包括：

在所述刻蚀后的第一叠层结构上沉积第二叠层结构；

对应所述第一核心区域沟道孔的位置，刻蚀所述第二叠层结构，形成第二核心区域沟道孔；

对应所述第一周边区域沟道孔的位置，刻蚀所述第二叠层结构，形成第二周边区域沟道孔；

在包括所述第二核心区域沟道孔和所述第二周边区域沟道孔的全部沟道通孔内，依次沉积阻挡层、存储层和隧穿层，以形成所述三维存储器。

在一些实施例中，在所述刻蚀后的第一叠层结构上沉积第二叠层结构之前，所述方法还包括：

在所述第一核心区域沟道孔中填充第一阻挡材料，形成第一阻挡层；

在所述第一周边区域沟道孔中填充第二阻挡材料，形成第二阻挡层；

所述第一阻挡材料与所述第二阻挡材料不同。

在一些实施例中，所述第一核心区域沟道孔中包括第一阻挡层，所述第一周边区域沟道孔中包括第二阻挡层，在依次沉积阻挡层、存储层和隧穿层之前，所述方法还包括：

去除所述第一核心区域沟道孔中的所述第一阻挡层，以暴露出所述第一核心区域沟道孔；

在所述第一核心区域沟道孔内部形成外延层；

对应地，所述在包括所述第二核心区域沟道孔和所述第二周边区域沟道孔的全部沟道通孔内，依次沉积阻挡层、存储层和隧穿层，以形成所述三维存储器，包括：

在所述外延层之上依次沉积阻挡层、存储层和隧穿层，且在所述第二阻挡层之上依次沉积阻挡层、存储层和隧穿层，以形成所述三维存储器。

在一些实施例中，在依次沉积阻挡层、存储层和隧穿层之后，所述方法还包括：

在所述第二叠层结构的表面沉积形成插塞结构，以形成所述三维存储器；

其中，所述插塞结构包括：插入所述第二叠层结构内部的第一部分和凸出于所述第二叠层结构表面的第二部分。

第二方面，本申请实施例提供一种三维存储器，包括：

衬底；

沉积于衬底之上的第一叠层结构；

位于所述第一叠层结构内部的至少一个第一核心区域沟道孔和至少一个第一周边区域沟道孔；

其中，所述第一核心区域沟道孔的底部和所述第一周边区域沟道孔的底部均位于所述衬底与所述第一叠层结构的交界位置。

在一些实施例中，所述三维存储器还包括：

沉积所述第一叠层结构之上的第二叠层结构；

位于所述第二叠层结构内部的至少一个第二核心区域沟道孔和至少一个第二周边区域沟道孔；

其中，每一第二核心区域沟道孔与一个第一核心区域沟道孔对应，每一第二周边区域沟道孔与一个第一周边区域沟道孔对应。

在一些实施例中，所述三维存储器还包括：

位于所述第一核心区域沟道孔内部的外延层；

位于所述第一周边区域沟道孔内部的第二阻挡层

在一些实施例中，所述三维存储器还包括：

在所述第二叠层结构的表面沉积形成的插塞结构，所述插塞结构包括：插入所述第二叠层结构内部的第一部分和凸出于所述第二叠层结构表面的第二部分。

本申请实施例提供的三维存储器的形成方法及三维存储器，由于在对第一叠层结构刻蚀时，是刻蚀到衬底与第一叠层结构的交界位置为止，如此，不会在衬底上形成凹槽，因此，在后续形成外延层时，不会在外延层与衬底的交界面处产生大量缺陷，从而能够提高最终所形成的三维存储器的电学性能。

附图说明

在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。

图1为相关技术中所形成的三维存储器的结构示意图；

图2为本申请实施例三维存储器的形成方法的实现流程示意图；

图3A为本申请实施例在衬底上沉积第一叠层结构的过程示意图；

图3B为本申请实施例刻蚀第一叠层结构的过程示意图；

图3C为本申请实施例形成三维存储器的过程示意图；

图4为本申请实施例三维存储器的形成方法的实现流程示意图；

图5A为本申请实施例在衬底上沉积第一叠层结构的过程示意图；

图5B为本申请实施例形成第一CH的过程示意图；

图5C为本申请实施例形成第一阻挡层的过程示意图；

图5D为本申请实施例形成第一DCH的过程示意图；

图5E为本申请实施例形成第二阻挡层的过程示意图；

图5F为本申请实施例沉积第二叠层结构的过程示意图；

图5G为本申请实施例形成第二CH和第二DCH的过程示意图；

图5H为本申请实施例去除第一阻挡层的过程示意图；

图5I为本申请实施例形成外延层的过程示意图；

图5J为本申请实施例沉积第一ONO结构和第二ONO结构的过程示意图；

图5K为本申请实施例形成刻蚀孔的过程示意图；

图5L为本申请实施例形成所述三维存储器的过程示意图；

图6为本申请实施例提供的三维存储器的结构示意图。

具体实施方式

为使本申请实施例的技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请的具体技术方案做进一步详细描述。以下实施例用于说明本申请，但不用来限制本申请的范围。

如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般来说，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排他性的罗列，方法或者装置也可能包含其他的步骤或元素。

在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一特征和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一特征和第二特征之间的实施例，这样第一特征和第二特征可能不是直接接触。

为了更好地理解本申请实施例中提供的三维存储器的形成方法及三维存储器，首先对相关技术中的三维存储器的形成方法进行分析说明。

如图1所示，为相关技术中所形成的三维存储器的结构示意图，所述三维存储器包括：衬底10、叠层结构11和外延层12。

其中，所述衬底10中包括至少一个深浅不一的凹槽101，所述外延层12的部分体积内置于所述凹槽101中。

所述凹槽101是在刻蚀所述叠层结构11形成沟道通孔时所刻蚀形成的，相关技术中，由于在刻蚀形成沟道通孔的时候，叠层结构11的厚度较大，因此所形成沟道通孔的深宽比较大，所以刻蚀沟道通孔的难度较大，通常在刻蚀的时候都会做过量的刻蚀，也就是说相关技术中的三维存储器的形成方法中，在刻蚀的时候会刻蚀到衬底10的上表面之下，从而形成所述凹槽101。

需要解释的是，这里所提到的深宽比是指沟道通孔的深度与直径(或宽度)的比值，或者，是指刻蚀的深度与刻蚀直径(或刻蚀宽度)的比值。

所述外延层12生长于所述叠层结构11中的沟道通孔的底部，且与所述衬底10的凹槽101的表面接触。由于所述凹槽101的表面位于所述衬底10的上表面之下，且所述凹槽的深度不一致，因此，所述外延层12的底部位置在所述三维存储器中的位置也不一致，相关技术中所形成的三维存储器具有深浅不一的外延层12。

在所述三维存储器中，还包括核心区域13和周边区域14，其中，核心区域13位于所述三维存储器的中心位置，所述核心区域13中具有至少一个核心区域沟道孔(ChannelHole，CH)131，周边区域14位于所述三维存储器的边缘位置，所述周边区域14中具有至少一个周边区域沟道孔(Dummy Channel Hole，DCH)141。

但是，相关技术中所形成的三维存储器至少存在以下缺点：

(1)由于核心区域的CH底部所形成的外延层和周边区域的DCH底部所形成的外延层的高度的偏差较大，即核心区域和周边区域的外延层的底部位置在所述三维存储器中的位置不一致，那么，如果周边区域的外延层底部位置过低的话，容易导致所形成的三维存储器在上电使用时产生漏电问题。

(2)由于在刻蚀时在衬底中形成凹槽，且凹槽的表面因为是曲面，因此不能被有效处理成光滑面，那么在形成外延层时，外延层与凹槽的界面就容易产生空隙或者不均匀等缺陷，由于缺陷的存在，会使得所形成的三维存储器在上电使用时在外延层与凹槽的界面处降低电流的均匀性。

由此可见，相关技术中的三维存储器的形成方法会影响最终所形成的三维存储器的电学性能。

基于相关技术所存在的上述至少一个问题，本申请实施例提供一种三维存储器的形成方法，通过避免在衬底上形成凹槽，从而能够提高最终所形成的三维存储器的电学性能。

图2为本申请实施例三维存储器的形成方法的实现流程示意图，如图2所示，所述方法包括以下步骤：

步骤S201，在衬底之上沉积形成第一叠层结构。

如图3A所示，在衬底31之上沉积形成第一叠层结构32。

这里，所述衬底31位于整个结构的最底层，所述衬底31的材料可以选择硅(Si)、硅锗合金(SiGe)、碳化硅(SiC)、氧化铝(Al2O3)、氮化铝(AlN)、氧化锌(ZnO)、氧化镓(Ga2O3)或铝酸锂(LiAlO2)等中的任意一种。由于Si衬底价格低廉，且易于掺杂，同时易于发生反应生成异质的隔离层，因此本实施例中可以选择Si作为衬底31。

所述第一叠层结构32是具有一定层数的叠层结构，所述第一叠层结构32的层数可以根据实际工艺进行确定，所述第一叠层结构32的层数远小于最终所形成的三维存储器的叠层结构的总层数。例如，所述第一叠层结构32可以只有三层(如图3A所示)，此时，第一叠层结构32包括位于最底层的介质层321、位于介质层321之上的栅极材料层322和位于栅极材料层322之上的层间介质层(Inter Layer Dielectric，ILD)323。

本申请实施例中，由于所述第一叠层结构32的层数小于最终所形成的三维存储器的叠层结构的总层数，那么在后续对第一叠层结构刻蚀时，刻蚀的深度就会较浅，而刻蚀的宽度是一定的，因此可以使得刻蚀深宽比相对于相关技术中刻蚀时候的深宽比小，从而降低刻蚀的难度。

步骤S202，对所述第一叠层结构进行刻蚀，直至刻蚀到所述衬底与所述第一叠层结构的交界位置为止。

如图3B所示，刻蚀所述第一叠层结构32，直至刻蚀到所述衬底31与所述第一叠层结构32的交界位置为止。

这里，可以采用任意一种刻蚀工艺对所述第一叠层结构32进行刻蚀，例如，可以采用湿法刻蚀工艺对所述第一叠层结构32的ILD层323、栅极材料层322和介质层321依次进行刻蚀。

在刻蚀所述第一叠层结构32之后，形成至少一个第一核心区域沟道孔(第一CH)324和至少一个第一周边区域沟道孔(第一DCH)325。其中，第一CH 324位于所述第一叠层结构的中间位置，是三维存储器的核心区域13中的沟道孔；第一DCH 325位于所述第一叠层结构的边缘位置，是三维存储器的周边区域14中的沟道孔。

在刻蚀形成至少一个第一CH 324和至少一个第一DCH 325时，可以首先在所述第一叠层结构32的上表面形成刻蚀图案，然后，根据所述刻蚀图案对所述第一叠层结构32进行刻蚀，形成第一CH 324和第一DCH 325。

本申请实施例中，在刻蚀的时候，保证每个沟道孔刻蚀的终止位置位于所述衬底31和所述第一叠层结构32的交界位置，也就是说，是刚好将第一叠层结构32刻穿为止，在刻蚀形成第一CH 324和第一DCH 325之后，暴露出所述衬底31的上表面。

步骤S203，在刻蚀后的第一叠层结构上形成所述三维存储器。

如图3C所示，在刻蚀后的第一叠层结构32上形成三维存储器30。

这里，可以通过在所述第一CH 324中形成外延层326，以及在所述外延层之上沉积功能层，例如，通过沉积形成存储叠层33，进而形成所述三维存储器30。

本申请实施例提供的三维存储器的形成方法，在衬底之上沉积形成第一叠层结构；对所述第一叠层结构进行刻蚀，直至刻蚀到所述衬底与所述第一叠层结构的交界位置为止；在刻蚀后的第一叠层结构上形成所述三维存储器。由于在对第一叠层结构刻蚀时，是刻蚀到衬底与第一叠层结构的交界位置为止，如此，不会在衬底上形成凹槽，因此，在后续形成外延层时，不会在外延层与衬底的交界面处产生大量缺陷，从而能够提高最终所形成的三维存储器的电学性能。

图4为本申请实施例三维存储器的形成方法的实现流程示意图，如图4所示，所述方法包括以下步骤：

步骤S401，提供衬底，在所述衬底之上沉积形成第一叠层结构。

如图5A所示，在衬底51之上沉积形成第一叠层结构52，其中，所述第一叠层结构52包括位于靠近衬底51的介质层521、栅极材料层522和ILD层523。

步骤S402，对所述第一叠层结构的核心区域进行刻蚀，直至刻蚀到所述衬底与所述第一叠层结构的交界位置为止，形成至少一个第一CH。

如图5B所示，对所述第一叠层结构的核心区域13进行刻蚀，形成至少一个第一CH524。

本申请实施例中，在刻蚀核心区域时，是刻蚀到所述衬底51与第一叠层结构52的交界位置为止，为了保证在刻蚀的时候能够准确的刻蚀到所述交界位置，实现有效且准确的刻蚀，本申请实施例提供以下两种刻蚀方法，以保证刻蚀停止位置的准确性。

第一种：将所述第一叠层结构核心区域表面上的刻蚀点作为刻蚀的起始位置，按照预设刻蚀速率对所述第一叠层结构刻蚀预设时间，以使得刻蚀到所述交界位置为止。

这里，所述第一叠层结构表面上的全部刻蚀点形成刻蚀图案，将所述第一叠层结构的上表面上的刻蚀图案的位置作为刻蚀起始位置进行刻蚀，在刻蚀的过程中按照所述预设速率进行刻蚀，且保证在刻蚀预设时间之后停止刻蚀。

所述预设速率为刻蚀时的刻蚀速率，所述刻蚀速率可以根据待刻蚀材料和刻蚀工艺来确定。例如，当采用湿法刻蚀工艺对所述第一叠层结构进行刻蚀时，由于第一叠层结构的材料是已知的，因此，可以根据第一叠层结构的材料和刻蚀液的浓度来调整所述刻蚀速率，当需要较大的刻蚀速率时，可以通过增大刻蚀液的浓度来实现；当需要较小的刻蚀速率时，可以通过减小刻蚀液的浓度来实现。

所述预设时间为刻蚀时间，所述刻蚀时间可以根据所述第一叠层结构的厚度和所述刻蚀速率来确定。例如，当需要刻蚀的第一叠层结构的厚度为h时，且根据刻蚀液确定的刻蚀速率为v时，则可以确定出刻蚀时间t为h/v。

本申请实施例中，根据第一叠层结构的材料和刻蚀工艺确定刻蚀速率，然后根据刻蚀速率和所述第一叠层结构的厚度确定刻蚀时间，最后，根据所述刻蚀速率和所述刻蚀时间对所述第一叠层结构进行刻蚀，能够实现刻蚀到所述衬底和所述第一叠层结构的交界位置为止。

第二种：将所述第一叠层结构核心区域表面上的刻蚀点作为刻蚀的起始位置，将所述交界位置作为刻蚀的终止位置，对所述第一叠层结构进行刻蚀，直至刻蚀到所述终止位置为止。

这里，所述第一叠层结构表面上的全部刻蚀点形成刻蚀图案，将所述第一叠层结构的上表面上的刻蚀图案的位置作为刻蚀起始位置进行刻蚀，将所述交界位置直接确定为刻蚀的终止位置，在刻蚀的时候，只要刻蚀到该终止位置即停止刻蚀。

在实现的过程中，可以在所述衬底和所述第一叠层结构的交界位置添加一层刻蚀停止层，在刻蚀的时候，可以当刻蚀到刻蚀停止层时即停止刻蚀，然后去除该刻蚀停止层，如此，也能够实现刻蚀到所述衬底和所述第一叠层结构的交界位置为止，且不会损伤衬底表面。

步骤S403，在所述第一CH中填充第一阻挡材料，形成第一阻挡层。

如图5C所示，在所述第一CH 524中填充第一阻挡材料，形成第一阻挡层5241。

这里，所述第一阻挡材料可以选择能够容易从第一CH 524中去除的材料，且所述第一阻挡材料在去除时不会损伤第一CH 524的侧壁以及衬底的表面。

举例来说，所述第一阻挡材料可以为光刻胶(Photoresist，PR)、无定型碳、有机物等任意一种可去除材料。

在一些实施例中，在形成第一阻挡层5241之后，还可以包括表面平坦化步骤，例如，可以采用化学机械抛光(Chemical Mechanical Polishing，CMP)工艺对所述第一叠层结构的上表面进行表面平坦化处理，以去除在填充第一阻挡材料时在第一叠层结构上表面残留的第一阻挡材料。

步骤S404，对所述第一叠层结构的周边区域进行刻蚀，直至刻蚀到所述衬底与所述第一叠层结构的交界位置为止，形成至少一个第一DCH。

如图5D所示，对所述第一叠层结构的周边区域14进行刻蚀，形成至少一个第一DCH525。

本申请实施例中，在刻蚀周边区域时，同刻蚀核心区域一样，也是刻蚀到所述衬底51与第一叠层结构52的交界位置为止，为了保证在刻蚀的时候能够准确的刻蚀到所述交界位置，实现有效且准确的刻蚀，本申请实施例提供以下两种刻蚀方法，以保证刻蚀停止位置的准确性。

第一种：将所述第一叠层结构周边区域表面上的刻蚀点作为刻蚀的起始位置，按照预设刻蚀速率对所述第一叠层结构刻蚀预设时间，以使得刻蚀到所述交界位置为止。

第二种：将所述第一叠层结构周边区域表面上的刻蚀点作为刻蚀的起始位置，将所述交界位置作为刻蚀的终止位置，对所述第一叠层结构进行刻蚀，直至刻蚀到所述终止位置为止。

步骤S405，在所述第一DCH中填充第二阻挡材料，形成第二阻挡层。

如图5E所示，在所述第一DCH 525中填充第二阻挡材料，形成第二阻挡层5251。

这里，所述第二阻挡材料可以选择绝缘材料，所述绝缘材料能够阻止后续外延层沿衬底的生长。例如，所述第二阻挡材料可以为氧化硅材料。

本申请实施例中，所述第一阻挡材料与所述第二阻挡材料不同，且所述第一阻挡材料与所述第二阻挡材料相互之间具有较高的刻蚀选择比。

需要解释的是，所述刻蚀选择比是指在同一刻蚀条件下一种材料与另一种材料相对刻蚀速率的快慢，它定义为被刻蚀材料的刻蚀速率与另一种材料的刻蚀速率的比。

在一些实施例中，在形成第二阻挡层5251之后，还可以包括表面平坦化步骤，对填充第二阻挡材料后的第一叠层结构的上表面进行平坦化处理。例如，可以采用CMP工艺对所述第一叠层结构的上表面进行表面平坦化处理，以去除在填充第二阻挡材料时在第一叠层结构上表面残留的第二阻挡材料。

步骤S406，在所述刻蚀后的第一叠层结构上沉积第二叠层结构。

如图5F所示，在第一叠层结构上沉积第二叠层结构53。

这里，所述第二叠层结构53包括循环堆叠的若干层介质层531和牺牲层532。所述介质层531和牺牲层532的层数可以为任意数量，所述介质层531和牺牲层532可以具有相同的厚度，也可以具有彼此不同的厚度。

所述介质层531的材料包括但不限于硅氧化物、硅氮化物、硅氮氧化物以及其他高介电常数(高k)介质层材料；所述牺牲层532的材料包括但不限于氧化物、氮化物、氮化硅、硅和硅锗材料。

在本申请一实施例中，介质层531可以由氧化硅形成，牺牲层532可以由氮化硅形成，从而形成的第二叠层结构53为氧化硅-氮化硅叠层。当然，在其他实施例中，所述第二叠层结构53也可以为多晶硅-氧化硅叠层、多晶硅-氮化硅叠层、栅极材料层-氧化硅叠层、金属层-介质层叠层等任意一种叠层结构。

本申请实施例中，可以采用化学气相沉积(Chemical Vapor Deposition，CVD)或者原子层沉积(Atomic Layer Deposition，ALD)或者其他的任意一种沉积方式，依次在第一叠层结构52之上循环沉积多层介质层531和牺牲层532。

需要说明的是，所述第二叠层结构53的层数可以远大于所述第一叠层结构52的层数，如此，第一叠层结构的厚度可以远小于第二叠层结构的厚度，在刻蚀的时候可以更加容易对刻蚀停止位置进行控制。并且通过本步骤的沉积过程再沉积形成第二叠层结构，也就是说，本申请实施例分两次沉积形成叠层结构，第一次先沉积第一叠层结构，第二次再沉积第二叠层结构，这样，最终所形成的整个器件的总层数是不变的，并不会影响最终形成的器件。所以，相比于相关技术中直接对具有总层数的叠层结构进行刻蚀的方案，实现起来更加容易，且工艺过程能够更灵活的控制。

步骤S407，对应所述第一CH的位置，刻蚀所述第二叠层结构，形成第二CH。

这里，每一第二CH 533对应一个第一CH 524，每一第二CH 533的位置与对应的一个第一CH 524的位置一致。

本申请实施例中，可以根据每一第一CH 524的位置确定所述第一刻蚀位置，全部第一CH 524确定的第一刻蚀位置形成第二CH 533的刻蚀图案，然后按照第二CH 533的刻蚀图案对所述第二叠层结构核心区域进行刻蚀，形成至少一个第二CH 533，其中，第二CH 533的数量与所述第一CH 524的数量相同。

需要说明的是，在刻蚀所述第二CH 533时，刻蚀的停止位置可以位于所述第一CH中的第一阻挡层的上表面，也可以刻蚀一定深度的第一阻挡层，形成所述第二CH 533。

步骤S408，对应所述第一DCH的位置，刻蚀所述第二叠层结构，形成第二DCH。

这里，每一第二DCH 534对应一个第一DCH 525，每一第二DCH 534的位置与对应的一个第一DCH 525的位置一致。

本申请实施例中，可以根据每一第一DCH 525的位置确定所述第二刻蚀位置，全部第一DCH 525确定的第二刻蚀位置形成第二DCH 534的刻蚀图案，然后按照第二DCH 534的刻蚀图案对所述第二叠层结构的周边区域进行刻蚀，形成至少一个第二DCH 534，其中，第二DCH 534的数量与所述第一DCH 525的数量相同。

需要说明的是，在刻蚀所述第二DCH 534时，刻蚀的停止位置可以位于所述第一DCH中的第二阻挡层的上表面，也可以刻蚀一定深度的第二阻挡层，形成所述第二DCH 534。

如图5G所示，为本申请实施例中刻蚀形成的至少一个第二CH 533和至少一个第二DCH 534。

需要说明的是，本申请实施例中，在刻蚀形成第二CH 533和第二DCH 534的时候，刻蚀的工艺可以与刻蚀形成第一CH 524和第一DCH 525的刻蚀工艺完全相同。其中，当刻蚀形成第二CH 533时，可以当刻蚀到第一阻挡层表面时即停止刻蚀；当刻蚀形成第二DCH 534时，可以当刻蚀到第二阻挡层表面时即停止刻蚀。

步骤S409，去除所述第一CH中的所述第一阻挡层，以暴露出所述第一CH。

如图5H所示，去除所述第一阻挡层，暴露出所述第一CH，即暴露出所述衬底的上表面。本申请实施例中，在去除所述第一阻挡层之后，由于所述第二CH与所述第一CH贯通，使得所述衬底的上表面被暴露出。

本申请实施例中，可以采用任意一种去除工艺去除所述第一阻挡层。例如，当所述第一阻挡层的材料为无定型碳时，则可以通过氧气干法刻蚀去除所述第一阻挡层，即通过将无定型碳氧化成一氧化碳或者二氧化碳排出所述第一CH，再进行湿法清洗即可。并且，本申请实施例中在去除第一阻挡层时，不会对第一DCH中的第二阻挡层产生影响，不会损伤第一DCH中的第二阻挡层。

需要说明的是，在去除所述第一阻挡层之后，所暴露出的衬底的表面具有平整的上表面，在去除第一阻挡层时，不会损伤衬底的上表面。

步骤S410，在所述第一CH内部形成外延层。

如图5I所示，在所述第一CH内形成外延层54。这里，所述外延层54是通过选择外延生长形成的，所述外延层54位于所述第一CH与第二CH形成的沟道通孔的最底部，且所述外延层54覆盖衬底的上表面，与所述衬底连接。

所述外延层54可以具有单晶结构，并且所述外延层54可以是使用衬底51的硅材料作为晶种生长形成的。所述外延层54还可以包括掺杂的选择性外延生长层。也就是说，生长工艺和杂质注入的工艺可以以通过形成含有杂质的外延层54而被同时执行。

本申请实施例中，由于所述衬底的上表面为平整的表面，因此，在生长外延层54时，在外延层54与衬底的交界面上不会形成大量的缺陷。

本申请实施例中，仅在核心区域的第一CH中形成外延层，不在周边区域的第一DCH中形成外延层，如此，能够降低周边区域的漏电风险，同时能够提高核心区域的外延层的一致性和工艺窗口。

步骤S411，在所述外延层之上依次沉积阻挡层、存储层和隧穿层，且在所述第二阻挡层之上依次沉积阻挡层、存储层和隧穿层。

如图5J所示，在所述外延层之上依次沉积阻挡层551、存储层552和隧穿层553，且在所述第二阻挡层之上依次沉积阻挡层、存储层和隧穿层。

这里，阻挡层、存储层和隧穿层形成本申请实施例三维存储器的存储叠层结构，所述阻挡层551的材料可以为氧化物(例如，氧化硅)；存储层552为电荷俘获层，其材料可以为氮化物(例如，氮化硅)；隧穿层553的材料可以为氧化物(例如，氧化硅)，这样，由氧化硅-氮化硅-氧化硅可以形成ONO结构。当然，在其他实施例中，阻挡层、存储层和隧穿层也可以由其他材料形成，因此，在沟道孔中也可以形成除ONO结构之外的其他存储叠层结构。

本申请中，在以下的实施例中，均以所述外延层之上形成第一ONO结构55，所述第二阻挡层之上形成第二ONO结构55’为例进行说明，其中，第一ONO结构55与所述第二ONO结构55’的结构完全相同，且所述第一ONO结构55与所述第二ONO结构55’的形成方式也完全相同。当然，本申请实施例并不限定外延层和第二阻挡层之上所形成的仅为ONO结构，对于其他的存储叠层结构，例如，AONO叠层、ONOP叠层或者其它合适的存储叠层结构也均适用于本申请实施例的方案。

步骤S412，对所述第一ONO结构的底部和部分所述外延层进行刻蚀，对所述第二ONO结构的底部和部分所述第二阻挡层进行刻蚀。

如图5K所示，对所述第一ONO结构55的底部和部分所述外延层54进行刻蚀，形成刻蚀孔554；对所述第二ONO结构55’的底部和部分所述第二阻挡层5251进行刻蚀，形成刻蚀孔554’。

这里，在所述第二CH的底部和所述第二DCH的底部，对隧穿层553、存储层552、阻挡层551和外延层54(或第二阻挡层5251)依次进行刻蚀，以分别暴露出所述第一CH中的外延层54和第一DCH中的第二阻挡层。

步骤S413，沿所述ONO结构的表面沉积形成插塞结构，以形成所述三维存储器。

如图5L所示，为在所述第一ONO结构和所述第二ONO结构的表面沉积形成插塞结构56。

这里，所述ONO结构的表面包括第一ONO结构的表面和第二ONO结构的表面，本申请实施例中，在沉积插塞结构时，可以对整个器件的上表面进行沉积，这样所形成的插塞结构56包括：插入所述第二叠层结构内部的第一部分561和凸出于所述第二叠层结构表面的第二部分562。

其中，所述第一部分561位于所述第二叠层结构内的第二CH和第二DCH内；所述第二CH内的第一部分561的底部与所述外延层连接，所述第二DCH的第一部分561的底部与所述第二阻挡层连接。所述第二部分562沉积于所述第二叠层结构上表面之上。

需要说明的是，所述第一部分561与所述第二部分562连接，所述第一部分561与所述第二部分562实际是一体的，可以把所述第二部分562称为所述第二CH和第二DCH的过填充部分，在沉积形成插塞结构56时，所述第一部分561与所述第二部分562是同时被沉积形成的。例如，可以理解地，在形成所述插塞结构56时，不仅会形成填充于所述第二CH和第二DCH内的所述第一部分，还会形成过填充于所述第二叠层结构上表面之上的第二部分。

本申请实施例中，所述插塞结构56可以为半导体插塞，例如可以选择多晶硅材料，即所述插塞结构56可以为多晶硅层。所述多晶硅层可以是在所述第二叠层结构内的第二CH和第二DCH中形成ONO结构之后，沿所述第二叠层结构的上表面沉积多晶硅材料所形成的。

本申请实施例提供的三维存储器的形成方法，由于在对第一叠层结构刻蚀时，是刻蚀到衬底与第一叠层结构的交界位置为止，如此，不会在衬底上形成凹槽，因此，在后续形成外延层时，不会在外延层与衬底的交界面处产生大量缺陷，从而能够提高最终所形成的三维存储器的电学性能。并且，叠层结构分两步形成，第一步先沉积形成第一叠层结构，在对第一叠层结构刻蚀之后再沉积形成第二叠层结构，如此，能够降低刻蚀的深宽比，从而降低刻蚀的难度，保证刻蚀到所述交界位置时能够及时停止刻蚀。

在上述任一三维存储器的形成方法实施例的基础上，本申请实施例提供一种三维存储器，如图6所示，为本申请实施例提供的三维存储器的结构示意图，所述三维存储器60包括：

衬底61、第一叠层结构62和第二叠层结构63。

其中，所述衬底61位于整个结构的最底层，本实施例中可以选择Si作为衬底61。

第一叠层结构62沉积于所述衬底61之上的，所述第一叠层结构62的层数远小于最终所形成的三维存储器的叠层结构的总层数。例如，所述第一叠层结构62可以只有三层，包括位于最底层的介质层621、栅极材料层622和ILD层623。

在所述第一叠层结构62之内，具有至少一个第一CH和至少一个第一DCH；其中，所述第一CH的底部和所述第一DCH的底部均位于所述衬底与所述第一叠层结构的交界位置，也就是说，在刻蚀形成所述第一CH和所述第一DCH时，是刻蚀到所述第一叠层结构与衬底的交界位置为止。

第二叠层结构63沉积于所述第一叠层结构62之上，所述第二叠层结构63包括循环堆叠的若干层介质层631和牺牲层632。在本申请一实施例中，介质层631可以由氧化硅形成，牺牲层632可以由氮化硅形成，从而形成的第二叠层结构63为氧化硅-氮化硅叠层。当然，在其他实施例中，所述第二叠层结构63也可以为多晶硅-氧化硅叠层、多晶硅-氮化硅叠层、栅极材料层-氧化硅叠层、金属层-介质层叠层等任意一种叠层结构。可以采用CVD或者ALD或者其他的任意一种沉积方式，依次在第一叠层结构62之上循环沉积多层介质层631和牺牲层632，以形成所述第二叠层结构63。

本申请实施例中，所述第二叠层结构63的层数可以远大于所述第一叠层结构62的层数。

在所述第二叠层结构63之内，具有至少一个第二CH和至少一个第二DCH；其中，每一第二CH与一个第一CH对应，每一第二DCH与一个第一DCH对应，第二CH的数量与所述第一CH的数量相同。

在一些实施例中，所述三维存储器60还包括：

位于第一CH内部的外延层64，外延层64位于所述第一CH与第二CH形成的沟道通孔的最底部，且所述外延层64覆盖衬底61的上表面，与所述衬底61连接。本申请实施例中，由于所述衬底61的上表面为平整的表面，因此，在生长外延层64时，在外延层64与衬底的交界面上不会形成大量的缺陷。

位于所述第一DCH内部的第二阻挡层625，所述第二阻挡层625由沉积的第二阻挡材料形成，所述第二阻挡材料可以选择绝缘材料，所述绝缘材料能够阻止后续外延层沿衬底的生长。例如，所述第二阻挡材料可以为氧化硅材料。

本申请实施例中，仅在核心区域的第一CH中形成外延层64，不在周边区域的第一DCH中形成外延层，如此，能够降低周边区域的漏电风险，同时能够提高核心区域的外延层的一致性和工艺窗口。

在一些实施例中，所述三维存储器60还包括：

位于所述第二CH和所述第二DCH内部的存储叠层，所述存储叠层包括沿所述第二CH和所述第二DCH径向向内的方向依次设置的阻挡层、存储层和隧穿层。其中，阻挡层的材料可以为氧化物(例如，氧化硅)；存储层为电荷俘获层，其材料可以为氮化物(例如，氮化硅)；隧穿层的材料可以为氧化物(例如，氧化硅)，这样，由氧化硅-氮化硅-氧化硅形成第二CH内部，且在所述外延层之上的第一ONO结构65，以及，在所述第二DCH中，且在所述第二阻挡层之上的第二ONO结构65’。

这里，所述第一ONO结构65与所述第二ONO结构65’的结构完全相同，且所述第一ONO结构65与所述第二ONO结构65’的形成方式也完全相同。

在一些实施例中，所述三维存储器60还包括：

沿所述第二叠层结构的上表面沉积形成的插塞结构66，所述插塞结构66包括：插入所述第二叠层结构内部的第一部分和凸出于所述第二叠层结构表面的第二部分。

其中，所述第一部分位于所述第二叠层结构内的第二CH和第二DCH内；所述第二CH内的第一部分的底部与所述外延层连接，所述第二DCH的第一部分的底部与所述第二阻挡层连接。所述第二部分沉积于所述第二叠层结构上表面之上。

本申请实施例中，所述插塞结构66可以为半导体插塞，例如可以选择多晶硅材料，即所述插塞结构66可以为多晶硅层。

本申请实施例提供的三维存储器，由于所述第一CH的底部和所述第一DCH的底部均位于所述衬底与所述第一叠层结构的交界位置，如此，在衬底上没有形成凹槽，因此在所形成的外延层与衬底的交界面处不会具有大量的缺陷，从而能够提高所述三维存储器在上电使用时的电流均匀性，保证三维存储器的电学性能。

需要说明的是，本实施例三维存储器的描述，与上述方法实施例的描述类似，具有同方法实施例相似的有益效果，因此不做赘述。对于本申请三维存储器实施例中未披露的技术细节，请参照本申请上述方法实施例的描述而理解。

本领域内的技术人员应明白，本申请实施例的三维存储器的形成方法及三维存储器的其他构成以及作用，对于本领域的技术人员而言都是已知的，为了减少冗余，本申请实施例不做赘述。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”“具体示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管已经示出和描述了本申请的实施例，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同限定。

Claims (10)

1.一种三维存储器的形成方法，其特征在于，包括：

在衬底之上沉积形成第一叠层结构；

对所述第一叠层结构进行刻蚀，直至刻蚀到所述衬底与所述第一叠层结构的交界位置为止；

在刻蚀后的第一叠层结构上形成所述三维存储器。

2.根据权利要求1所述的方法，其特征在于，所述对所述第一叠层结构进行刻蚀，直至刻蚀到所述衬底与所述第一叠层结构的交界位置为止，包括：

将所述第一叠层结构表面上的刻蚀点作为刻蚀的起始位置，按照预设刻蚀速率对所述第一叠层结构刻蚀预设时间，以使得刻蚀到所述交界位置为止；

或者，

将所述第一叠层结构表面上的刻蚀点作为刻蚀的起始位置，将所述交界位置作为刻蚀的终止位置，对所述第一叠层结构进行刻蚀，直至刻蚀到所述终止位置为止。

3.根据权利要求1所述的方法，其特征在于，所述刻蚀后的第一叠层结构具有至少一个第一核心区域沟道孔和至少一个第一周边区域沟道孔；

对应地，所述在刻蚀后的第一叠层结构上形成所述三维存储器，包括：

在所述刻蚀后的第一叠层结构上沉积第二叠层结构；

对应所述第一核心区域沟道孔的位置，刻蚀所述第二叠层结构，形成第二核心区域沟道孔；

对应所述第一周边区域沟道孔的位置，刻蚀所述第二叠层结构，形成第二周边区域沟道孔；

在包括所述第二核心区域沟道孔和所述第二周边区域沟道孔的全部沟道通孔内，依次沉积阻挡层、存储层和隧穿层，以形成所述三维存储器。

4.根据权利要求3所述的方法，其特征在于，在所述刻蚀后的第一叠层结构上沉积第二叠层结构之前，所述方法还包括：

在所述第一核心区域沟道孔中填充第一阻挡材料，形成第一阻挡层；

在所述第一周边区域沟道孔中填充第二阻挡材料，形成第二阻挡层；

所述第一阻挡材料与所述第二阻挡材料不同。

5.根据权利要求3所述的方法，其特征在于，所述第一核心区域沟道孔中包括第一阻挡层，所述第一周边区域沟道孔中包括第二阻挡层，在依次沉积阻挡层、存储层和隧穿层之前，所述方法还包括：

去除所述第一核心区域沟道孔中的所述第一阻挡层，以暴露出所述第一核心区域沟道孔；

在所述第一核心区域沟道孔内部形成外延层；

对应地，所述在包括所述第二核心区域沟道孔和所述第二周边区域沟道孔的全部沟道通孔内，依次沉积阻挡层、存储层和隧穿层，以形成所述三维存储器，包括：

在所述外延层之上依次沉积阻挡层、存储层和隧穿层，且在所述第二阻挡层之上依次沉积阻挡层、存储层和隧穿层，以形成所述三维存储器。

6.根据权利要求3所述的方法，其特征在于，在依次沉积阻挡层、存储层和隧穿层之后，所述方法还包括：

在所述第二叠层结构的表面沉积形成插塞结构，以形成所述三维存储器；

其中，所述插塞结构包括：插入所述第二叠层结构内部的第一部分和凸出于所述第二叠层结构表面的第二部分。

7.一种三维存储器，其特征在于，包括：

衬底；

沉积于衬底之上的第一叠层结构；

位于所述第一叠层结构内部的至少一个第一核心区域沟道孔和至少一个第一周边区域沟道孔；

其中，所述第一核心区域沟道孔的底部和所述第一周边区域沟道孔的底部均位于所述衬底与所述第一叠层结构的交界位置。

8.根据权利要求7所述的三维存储器，其特征在于，所述三维存储器还包括：

沉积所述第一叠层结构之上的第二叠层结构；

位于所述第二叠层结构内部的至少一个第二核心区域沟道孔和至少一个第二周边区域沟道孔；

其中，每一第二核心区域沟道孔与一个第一核心区域沟道孔对应，每一第二周边区域沟道孔与一个第一周边区域沟道孔对应。

9.根据权利要求7所述的三维存储器，其特征在于，所述三维存储器还包括：

位于所述第一核心区域沟道孔内部的外延层；

位于所述第一周边区域沟道孔内部的第二阻挡层。

10.根据权利要求7所述的三维存储器，其特征在于，所述三维存储器还包括：

在所述第二叠层结构的表面沉积形成的插塞结构，所述插塞结构包括：插入所述第二叠层结构内部的第一部分和凸出于所述第二叠层结构表面的第二部分。