CN109817639B - 一种三维存储器件的形成方法及三维存储器件 - Google Patents
一种三维存储器件的形成方法及三维存储器件 Download PDFInfo
- Publication number
- CN109817639B CN109817639B CN201910045105.1A CN201910045105A CN109817639B CN 109817639 B CN109817639 B CN 109817639B CN 201910045105 A CN201910045105 A CN 201910045105A CN 109817639 B CN109817639 B CN 109817639B
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- channel holes
- material layer
- stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本申请实施例公开了一种三维存储器件的形成方法及三维存储器件,其中,所述方法包括:在下叠层上的第一区域,刻蚀形成M个DCH;其中,所述下叠层具有台阶结构,且所述第一区域靠近所述台阶结构;在所述下叠层上的第二区域,刻蚀形成N个下沟道孔;其中,所述第二区域与所述第一区域不同;M和N为正整数;在包括M个DCH和N个下沟道孔的下叠层之上,沉积形成上叠层;对应所述N个下沟道孔的位置,刻蚀所述上叠层,以形成N个上沟道孔。
Description
技术领域
本发明实施例涉及半导体器件及其制造领域,涉及但不限于一种三维存储器件的形成方法及三维存储器件。
背景技术
为了克服二维存储器件的限制,业界已经研发了具有三维结构的存储器件,通过将存储器单元三维地布置在衬底之上来提高集成密度。
现有的双层三维存储器件,例如双层三维计算机闪存设备(3D NAND)存储器件,其上叠层和下叠层均采用垂直堆叠相同结构的多层存储单元的方式,采用两层相同图案的叠层进行叠加,从而降低刻蚀深沟道孔(Channel Hole,CH)的难度,并采用虚拟沟道孔(DummyCH,DCH)和中心区域的CH分离的方式,以增加接触孔(Contact hole,CT)、栅缝隙(GateLine Slit,GLS)与CH之间的窗口。
但是,DCH会造成下叠层的CH中边缘的选择性外延生长(Selective EpitaxialGrowth,SEG)生长异常;同时,刻蚀深孔的DCH时,刻蚀顶部位置的临界尺寸(CriticalDimension,CD)会很大。这样,在纯的氧化物中容易形成卷边(bowing),并且,在CT附近所形成的bowing容易导致3D NAND的器件缺陷。
发明内容
有鉴于此,本申请实施例提供一种三维存储器件的形成方法及三维存储器件,能够解决由于需要刻蚀深孔的DCH而导致的器件缺陷的问题。
本申请实施例的技术方案是这样实现的:
第一方面,本申请实施例提供一种三维存储器件的形成方法,所述方法包括:在下叠层上的第一区域,刻蚀形成M个DCH;其中,所述下叠层具有台阶结构,且所述第一区域靠近所述台阶结构;
在所述下叠层上的第二区域,刻蚀形成N个下沟道孔;其中,所述第二区域与所述第一区域不同;M和N为正整数;
在包括M个DCH和N个下沟道孔的下叠层之上,沉积形成上叠层;
对应所述N个下沟道孔的位置,刻蚀所述上叠层,以形成N个上沟道孔。
在其他实施例中,在刻蚀形成M个DCH之前,所述方法还包括:
在衬底上循环堆叠第一材料层和第二材料层,形成下叠层;
刻蚀所述下叠层,以使所述下叠层具有台阶结构。
在其他实施例中,所述台阶结构为上台阶结构;对应地,所述刻蚀所述下叠层,以使所述下叠层具有台阶结构,包括:
按照预设刻蚀规则,从所述下叠层远离所述衬底的上表面开始,依次循环刻蚀所述第一材料层和所述第二材料层;
其中,所述预设刻蚀规则为:每一第一材料层被刻蚀的面积,大于位于对应第一材料层之下且与对应第一材料层相邻的第二材料层被刻蚀的面积;每一第二材料层被刻蚀的面积,大于位于对应第二材料层之下且与对应第二材料层相邻的第一材料层被刻蚀的面积。
在其他实施例中,所述方法还包括:在所述M个DCH和所述N个下沟道孔中分别沉积形成牺牲层;
对应地,所述在包括所述M个DCH和所述N个下沟道孔的下叠层之上,沉积形成上叠层,包括:在包括沉积了所述牺牲层的M个DCH和沉积了所述牺牲层的N个下沟道孔的下叠层之上,循环堆叠所述第一材料层和所述第二材料层,形成所述上叠层。
在其他实施例中,所述对应所述N个下沟道孔的位置,刻蚀所述上叠层,以形成N个上沟道孔,包括:
根据所述N个下沟道孔中的每一下沟道孔的位置,在所述上叠层之上形成刻蚀掩膜,所述刻蚀掩膜包括N个刻蚀位置;
根据所述刻蚀掩膜的所述N个刻蚀位置,刻蚀所述上叠层,以形成所述N个上沟道孔;其中,每一上沟道孔与所述N个下沟道孔中的一个下沟道孔连通。
在其他实施例中,在形成所述N个上沟道孔之后,所述方法还包括:刻蚀掉所述N个下沟道孔中的所述牺牲层;在刻蚀掉所述牺牲层的位置,沿每一所述下沟道孔的侧壁,形成第一存储层;沿每一所述上沟道孔的侧壁,形成第二存储层。
第二方面,本申请实施例提供一种三维存储器件,所述三维存储器件包括:
具有台阶结构的下叠层;
位于所述下叠层上靠近所述台阶结构的第一区域的M个DCH;M为正整数;
位于所述下叠层上的第二区域的N个下沟道孔;其中,所述第二区域与所述第一区域不同;N为正整数;
位于所述下叠层之上的上叠层;
位于所述上叠层的N个上沟道孔。
在其他实施例中,所述下叠层位于衬底之上;所述下叠层包括循环堆叠的第一材料层和第二材料层。
在其他实施例中,所述三维存储器件还包括:沉积于所述M个DCH之内的牺牲层。
在其他实施例中,所述三维存储器件还包括:沿每一所述下沟道孔的侧壁所形成的第一存储层;其中,所述第一存储层位于刻蚀掉所述N个下沟道孔中的牺牲层的位置;沿每一所述上沟道孔的侧壁所形成的第二存储层。
本发明实施例提供的三维存储器件的形成方法及三维存储器件,其中,所述方法包括:在具有台阶结构的下叠层上靠近所述台阶结构的第一区域,刻蚀形成M个DCH;在所述下叠层上的第二区域,刻蚀形成N个下沟道孔;在包括所述M个DCH和所述N个下沟道孔的下叠层之上,沉积形成上叠层;对应所述N个下沟道孔的位置,刻蚀所述上叠层,以形成N个上沟道孔。这样,由于所述下叠层具有台阶结构,因此,刻蚀所述DCH时,刻蚀的深度较浅,并且,仅在下叠层形成所述DCH,因此,可以进一步减小DCH的刻蚀深度,从而避免器件缺陷的问题。
附图说明
在附图(其不一定是按比例绘制的)中,相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1A为相关技术中的双层3D NAND存储器件的结构示意图;
图1B为相关技术中具有DCH的3D NAND存储器件的结构示意图;
图2为本申请实施例一种三维存储器件的形成方法的实现流程示意图;
图3A为本申请实施例三维存储器件形成M个DCH的过程示意图;
图3B为本申请实施例三维存储器件形成N个下沟道孔的过程示意图;
图3C为本申请实施例三维存储器件形成上叠层的过程示意图;
图3D为本申请实施例三维存储器件形成N个上沟道孔的过程示意图;
图4为本申请实施例另一种三维存储器件的形成方法的实现流程示意图;
图5A为本申请实施例三维存储器件形成下叠层的过程示意图;
图5B为本申请实施例三维存储器件形成M个DCH的过程示意图;
图5C为本申请实施例三维存储器件形成N个下沟道孔的过程示意图;
图5D为本申请实施例三维存储器件形成牺牲层的过程示意图;
图5E为本申请实施例三维存储器件形成上叠层的过程示意图;
图5F为本申请实施例三维存储器件形成N个上沟道孔的过程示意图;
图5G为本申请实施例三维存储器件刻蚀掉N个下沟道孔中的牺牲层的过程示意图;
图5H为本申请实施例三维存储器件形成第一存储层的过程示意图;
图5I为本申请实施例三维存储器件形成第二存储层的过程示意图;
图6为本申请实施例再一种三维存储器件的形成方法的实现流程示意图;
图7A为本申请实施例三维存储器件形成下叠层的过程示意图;
图7B为本申请实施例三维存储器件形成第三材料层的过程示意图;
图8为本申请实施例所提供的一种三维存储器件的结构示意图;
图9为本申请实施例所提供的另一种三维存储器件的结构示意图;
图10A为刻蚀DCH和下沟道孔的刻蚀掩膜图案的俯视图;
图10B为刻蚀上沟道孔的刻蚀掩膜图案的俯视图。
具体实施方式
为使本发明实施例的技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对发明的具体技术方案做进一步详细描述。以下实施例用于说明本发明,但不用来限制本发明的范围。
如本申请和权利要求书中所示,除非上下文明确提示例外情形,“一”、“一个”、“一种”和/或“该”等词并非特指单数,也可包括复数。一般来说,术语“包括”与“包含”仅提示包括已明确标识的步骤和元素,而这些步骤和元素不构成一个排他性的罗列,方法或者装置也可能包含其他的步骤或元素。
在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
在本申请的上下文中,所描述的第一特征在第二特征之“上”的结构可以包括第一特征和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一特征和第二特征之间的实施例,这样第一特征和第二特征可能不是直接接触。
目前,对于3D NAND存储器件,其上叠层和下叠层均采用垂直堆叠多层存储单元的方式,实现堆叠式的3D NAND存储器件。如图1A所示,为相关技术中的双层3D NAND存储器件的结构示意图,在堆叠式的存储器件的下叠层10和上叠层11分别具有一一对应的多个CH,其中,下叠层10中的每个下沟道孔101均有一个与之对应的位于上叠层11的上沟道孔111。这种3D NAND存储器件在形成的过程中,是通过在下叠层之上沉积上叠层所形成的,这样,可以降低刻蚀CH的难度。
相关技术中,在3D NAND存储器件的边缘区域形成所述DCH,以实现对3D NAND存储器件的支撑作用,进而保证器件形成过程中后续各个工序的成功实施,其中,所述DCH是在上叠层和下叠层叠加完成之后,一次性刻蚀所得到的。并且,还采用DCH和中心区域的CH分离的方式,以增加CT、GLS与CH之间的窗口。如图1B所示,为相关技术中具有DCH的3D NAND存储器件的结构示意图,在该3D NAND存储器件中,DCH 12位于3D NAND存储器件的边缘区域,且贯通该3D NAND存储器件的上叠层11和下叠层10,在该3D NAND存储器件远离边缘区域的中心区域,具有至少一个下沟道孔101和与每一下沟道孔101连通的上沟道孔111,所述上沟道孔的数量与所述下沟道孔的数量相同。另外,所述下叠层和所述上叠层均为第一材料层13和第二材料层14循环堆叠形成的,所述第一材料层13和第二材料层14的边缘平齐。
但是,当形成DCH时,会造成下叠层的下沟道孔中边缘的SEG生长异常;同时,如果刻蚀的DCH深度较深时,刻蚀顶部位置的CD会很大。这样,在纯的氧化物中容易形成bowing,并且,在CT附近所形成的bowing容易导致3D NAND的器件缺陷。相关技术中,刻蚀的DCH深度较深,工艺难度较大,且工艺所需成本较高。
实施例一
基于相关技术所存在的上述问题,本申请实施例提供一种三维存储器件的形成方法,采用上叠层和下叠层分开进行刻蚀沟道孔和DCH的方式,来形成双层三维存储器件。在保证双层三维存储器件的上沟道孔和下沟道孔的同时,改善DCH的刻蚀难度,减小DCH的刻蚀深度,从而避免器件缺陷的问题,降低工艺难度。
图2为本申请实施例一种三维存储器件的形成方法的实现流程示意图,如图2所示,所述方法包括以下步骤:
步骤S201,在具有台阶结构的下叠层上靠近所述台阶结构的第一区域,刻蚀形成M个DCH。
如图3A所示,在所述下叠层32上靠近所述台阶结构321的第一区域,刻蚀形成M个DCH 322。
这里,所述下叠层32位于衬底31之上,所述DCH 322位于所述第一区域,所述第一区域为所述下叠层32上,靠近所述台阶结构321的区域。本实施例中,所述第一区域可以为所述台阶结构所形成的区域;所述第一区域也可以为包含所述台阶结构所形成的区域的区域,也就是说,所述第一区域包括所述台阶结构的区域与部分非台阶结构的区域。所述非台阶结构的区域为所述下叠层上除了所述台阶结构之外的区域。
本实施例中,所述DCH 322可以通过刻蚀技术刻蚀形成,例如,所述刻蚀技术可以为反应离子刻蚀(Reactive Ion Etching,RIE)技术,通过RIE技术,刻蚀所述下叠层的第一区域的对应位置,直至暴露出衬底表面为止,以形成所述DCH 322。或者,所述DCH 322也可以采用光刻技术实现,例如,在覆盖光阻层之后进行曝光,然后进行刻蚀。
需要说明的是,所述刻蚀技术可以为湿法刻蚀或者干法刻蚀中的任意一种,在实际选择时,可以根据工艺需要和生产条件进行刻蚀技术的选择,本实施例不做限定。
所述DCH 322的数量为M个,M大于等于1。本实施例中,M个DCH 322位于所述下叠层32的边缘区域。用于对所述三维存储器件进行支撑,进而保证三维存储器件内部结构形成过程中的各个工序可以安全有效进行。
所述DCH 322的深度小于等于所述下叠层32的厚度,当所述DCH 322位于所述台阶结构321的区域时,所述DCH 322的深度小于所述下叠层32的厚度,这样,在实际刻蚀过程中,仅需要刻蚀部分下叠层32的厚度,显然,可以降低刻蚀的难度。
步骤S202,在所述下叠层上的第二区域,刻蚀形成N个下沟道孔。
如图3B所示,在所述下叠层32上的第二区域,刻蚀形成N个下沟道孔323。
这里,所述第二区域与所述第一区域不同,也就是说,所述第二区域与所述第一区域分别位于所述下叠层32的两个部分,所述第二区域与所述第一区域没有重合部分,这样,可以保证所述DCH 322与下沟道孔323不会重合,保证所述DCH 322与下沟道孔323之间具有一定的间隙。
在本申请一实施例中,所述第二区域可以为远离所述台阶结构321的区域,或者所述第二区域可以为与台阶结构321没有重合部分的区域。
所述下沟道孔323与所述DCH 322平行,所述下沟道孔323垂直于所述下叠层32的上表面。所述下沟道孔323为下叠层中的通孔,也是采用刻蚀技术,例如RIE技术刻蚀得到。其中,所述下沟道孔323的形成工艺与所述DCH 322的形成工艺可以相同,也可以不同,本实施例不做限定。
本实施例中,所述下沟道孔323的数量为N,N大于等于1。本实施例中,N个下沟道孔323位于所述下叠层32的中心区域。用于实现所述三维存储器件的存储功能。
步骤S203,在包括所述M个DCH和所述N个下沟道孔的下叠层之上,沉积形成上叠层。
如图3C所示,在包括所述M个DCH 322和所述N个下沟道孔323的下叠层32之上,沉积形成上叠层33。
这里,在刻蚀形成所述M个DCH 322和所述N个下沟道孔323之后,在所述下叠层32之上,形成所述上叠层33。所述上叠层33与所述下叠层32相同,可以采用垂直堆叠多层存储单元的方式形成。例如,上叠层33也可以由第一材料层301与第二材料层302循环堆叠形成。其中,第一材料层301与第二材料层302的层数可以为任意数量。采用CVD或者ALD或者其他的沉积方式,依次在下叠层32的上表面之上交替堆叠多层第一材料层301与第二材料层302。
本实施例中,第一材料层301为绝缘层,例如,第一材料层301可以为氧化硅;第二材料层302为半导体层,例如,第二材料层302可以为氮化硅.
步骤S204,对应所述N个下沟道孔的位置,刻蚀所述上叠层,以形成N个上沟道孔。
如图3D所示,对应所述N个下沟道孔323的位置,刻蚀所述上叠层33,以形成N个上沟道孔331。
这里,上沟道孔331的数量与下沟道孔323的数量相同,N个上沟道孔331与N个下沟道孔323一一对应。即,N个上沟道孔331中的每一个上沟道孔均与一个下沟道孔对应。这里,所述对应是指,所述上沟道孔331位于所述下沟道孔323的正上方,所述上沟道孔331与所述下沟道孔323连通。
需要说明的是,本实施例中,仅在上叠层33上刻蚀上沟道孔331,而无需再刻蚀DCH。
本申请实施例提供的三维存储器件的形成方法,首先,在衬底上循环堆叠第一材料层和第二材料层,形成具有台阶结构的下叠层;然后,在所述下叠层上靠近所述台阶结构的第一区域,刻蚀形成M个DCH;在所述下叠层上的第二区域,刻蚀形成N个下沟道孔;在包括所述M个DCH和所述N个下沟道孔的下叠层之上,沉积形成上叠层;最后,对应所述N个下沟道孔的位置,刻蚀所述上叠层,以形成N个上沟道孔。这样,由于所述下叠层具有台阶结构,因此,刻蚀所述DCH时,刻蚀的深度较浅,并且,仅在下叠层形成所述DCH,因此,可以进一步减小DCH的刻蚀深度,从而避免器件缺陷的问题。
实施例二
本申请实施例提供一种三维存储器件的形成方法,图4为本申请实施例另一种三维存储器件的形成方法的实现流程示意图,如图4所示,所述方法包括以下步骤:
步骤S401,在衬底上循环堆叠第一材料层和第二材料层,形成下叠层;刻蚀所述下叠层,以使所述下叠层具有台阶结构。
如图5A所示,在所述衬底51之上,循环堆叠第一材料层501和第二材料层502之后,对下叠层进行刻蚀,形成所述具有台阶结构521的下叠层52。
这里,所述衬底51位于所述三维存储器件的最底层,所述衬底51的材料可以选择硅Si、硅锗合金SiGe、碳化硅SiC、氧化铝Al2O3、氮化铝AlN、氧化锌ZnO、氧化镓Ga2O3或铝酸锂LiAlO2等中的一种。由于Si衬底价格低廉,且易于掺杂,同时易于发生反应生成异质的隔离层,因此本实施例中可以选择Si作为衬底51。
所述下叠层52可以采用垂直堆叠多层存储单元的方式形成。例如,下叠层52可以由第一材料层501与第二材料层502循环堆叠形成。其中,第一材料层501与第二材料层502的层数可以为任意数量。采用化学气相沉积(Chemical Vapor Deposition,CVD)或者原子层沉积(Atomic Layer Deposition,ALD)或者其他的沉积方式,依次在衬底51之上交替堆叠多层第一材料层501与第二材料层502。
所述下叠层52具有台阶结构521,所述台阶结构521为上台阶结构,所述台阶结构521位于所述下叠层52的边缘位置。本实施例中,所述台阶结构521可以位于所述下叠层52的四周的边缘位置,也可以位于所述下叠层52的任意一个或者多个侧边的边缘位置。
本实施例中,第一材料层501为绝缘层,例如,第一材料层501可以为氧化硅;第二材料层502为半导体层,例如,第二材料层502可以为氮化硅。因此,所述三维存储器件的下叠层52为绝缘层和半导体层交替层叠的堆叠层。
由于所述台阶结构可以为上台阶结构,对应地,步骤S401中刻蚀所述下叠层,以使所述下叠层具有台阶结构,可以通过以下步骤实现:
步骤S4011,按照预设刻蚀规则,从所述下叠层远离所述衬底的上表面开始,依次循环刻蚀所述第一材料层和所述第二材料层。
这里,所述预设刻蚀规则为:每一第一材料层被刻蚀的面积,大于位于对应第一材料层之下且与对应第一材料层相邻的第二材料层被刻蚀的面积;每一第二材料层被刻蚀的面积,大于位于对应第二材料层之下且与对应第二材料层相邻的第一材料层被刻蚀的面积。
本实施例中,通过预设刻蚀规则对下叠层进行刻蚀,从下叠层的上表面开始,依次刻蚀下叠层的第一材料层和第二材料层,每次刻蚀的面积大于下一次刻蚀的面积,这样能够形成所述台阶结构。
在其他实施例中,还可以通过循环堆叠具有不同面积的第一材料层和第二材料层,形成具有台阶结构的下叠层。
本实施例中,可以采用第一预设堆叠规则,在所述衬底之上循环堆叠第一材料层和第二材料层,形成具有台阶结构的下叠层;
其中,所述第一预设堆叠规则包括以下两种:
第一种,按照同样的堆叠图形,每一第二材料层的面积,大于位于对应第二材料层之上的第二材料层的面积。
当采用上述第一种堆叠规则堆叠形成下叠层52时,每一第二材料层502的面积,大于位于对应第二材料层502之上的第二材料层的面积。也就是说,在相邻的两个第二材料层502中,靠近所述衬底51的第二材料层的面积大于远离所述衬底51的第二材料层的面积,或者说,在相邻的两个第二材料层502中,位于较下位置的第二材料层的面积大于位于较上位置的第二材料层的面积。这样,多层第二材料层502即可形成所述台阶结构。
需要说明的是,本实施例中,不限定每一第一材料层的面积。例如,每一第一材料层的面积可以相等,且每一第一材料层的面积与所述衬底51的面积相等。这样,在循环堆叠第一材料层和第二材料层时,只要保证第二材料层的面积即可形成所述台阶结构,而第一材料层的面积由于均与衬底51的面积相等。因此,最终形成的所述下叠层52的上表面是具有与衬底51具有相同面积的平坦表面。
第二种,按照同样的堆叠图形,每一第二材料层的长度或宽度,大于位于对应第二材料层之上的第二材料层的长度或宽度。
当采用上述第二种堆叠规则堆叠形成下叠层52时,每一第二材料层502的长度,大于位于对应第二材料层502之上的第二材料层的长度;或者,每一第二材料层502的宽度,大于位于对应第二材料层502之上的第二材料层的宽度。也就是说,在相邻的两个第二材料层502中,靠近所述衬底51的第二材料层的长度或宽度大于远离所述衬底51的第二材料层的长度或宽度,或者说,在相邻的两个第二材料层502中,位于较下位置的第二材料层的长度或宽度大于位于较上位置的第二材料层的长度或宽度。这样,多层第二材料层502即可形成所述台阶结构。
需要说明的是,本实施例中,不限定每一第一材料层的长度或宽度。例如,每一第一材料层的长度或宽度可以相等,且每一第一材料层的长度或宽度与所述衬底51的长度或宽度相等。这样,在循环堆叠第一材料层和第二材料层时,只要保证第二材料层的长度或宽度即可形成所述台阶结构,而第一材料层的长度或宽度由于均与衬底51的长度或宽度相等。因此,最终形成的所述下叠层52的上表面是具有与衬底51具有相同长度或宽度的平坦表面。
这里对所述堆叠图形进行解释,所述堆叠图形是指所述第一材料层和所述第二材料层的俯视图图形,即所述第一材料层和所述第二材料层沉积于所述衬底上的形状。举例来说,所述第一材料层和所述第二材料层可以为与衬底具有相同形状,例如长方形。
步骤S402,在所述下叠层上靠近所述台阶结构的第一区域,刻蚀形成M个DCH。
如图5B所示,在所述下叠层52上靠近所述台阶结构521的第一区域,刻蚀形成M个DCH 522。
这里,所述DCH 522的数量为M个,M大于等于1。本实施例中,M个DCH 522位于所述下叠层52的边缘区域。用于对所述三维存储器件进行支撑,进而保证三维存储器件内部结构形成过程中的各个工序可以安全有效进行。
所述DCH 522的深度小于等于所述下叠层52的厚度,当所述DCH 522位于所述台阶结构521的区域时,所述DCH 522的深度小于所述下叠层52的厚度,这样,在实际刻蚀过程中,仅需要刻蚀部分下叠层52的厚度,显然,可以降低刻蚀的难度。
步骤S403,在所述下叠层上的第二区域,刻蚀形成N个下沟道孔。
如图5C所示,在所述下叠层52上的第二区域,刻蚀形成N个下沟道孔523。
本实施例中,所述下沟道孔523的数量为N,N大于等于1。本实施例中,N个下沟道孔523位于所述下叠层52的中心区域。用于实现所述三维存储器件的存储功能。
步骤S404,在所述M个DCH和所述N个下沟道孔中分别沉积形成牺牲层。
如图5D所示,在所述M个DCH 522和所述N个下沟道孔523中分别沉积形成牺牲层524。
这里,所述牺牲层524用于对所述M个DCH 522和所述N个下沟道孔523进行填充,以保证在后续形成上叠层时,能够保证上叠层的材料不进入所述M个DCH 522和所述N个下沟道孔523。
本实施例中,可以采用CVD或者ALD或者其他任意一种的沉积方式,在所述M个DCH522和所述N个下沟道孔523中分别沉积形成牺牲层524。
步骤S405,在包括所述M个DCH和所述N个下沟道孔的下叠层之上,沉积形成上叠层。
如图5E所示,在包括所述M个DCH 522和所述N个下沟道孔523的下叠层52之上,沉积形成上叠层53。
这里,由于所述M个DCH 522和所述N个下沟道孔523中分别沉积有所述牺牲层524。因此,步骤S405可以通过以下步骤实现:
步骤S4051,在包括沉积了所述牺牲层的M个DCH和沉积了所述牺牲层的N个下沟道孔的下叠层之上,循环堆叠所述第一材料层和所述第二材料层,形成所述上叠层。
需要说明的是,本实施例中,所述上叠层也可以具有台阶结构,也可以不具有台阶结构。
步骤S406,对应所述N个下沟道孔的位置,刻蚀所述上叠层,以形成N个上沟道孔。
如图5F所示,对应所述N个下沟道孔523的位置,刻蚀所述上叠层53,以形成N个上沟道孔531。
这里,上沟道孔531的数量与下沟道孔523的数量相同,N个上沟道孔531与N个下沟道孔523一一对应。即,N个上沟道孔531中的每一个上沟道孔均与一个下沟道孔对应。
需要说明的是,本实施例中,仅在上叠层53上刻蚀上沟道孔531,而无需再刻蚀DCH。
在本申请一实施例中,刻蚀上叠层形成N个上沟道孔可以通过以下步骤实现:
步骤S4061,根据所述N个下沟道孔中的每一下沟道孔的位置,在所述上叠层之上形成刻蚀掩膜,所述刻蚀掩膜包括N个刻蚀位置。
这里,通过所述N个下沟道孔中的每一下沟道孔的位置,形成刻蚀图案,根据所述刻蚀图案,在所述上叠层之上形成刻蚀掩膜(图中未示出)。所述刻蚀掩膜用于在刻蚀过程中对非刻蚀区域进行遮挡。
步骤S4062,根据所述刻蚀掩膜的所述N个刻蚀位置,刻蚀所述上叠层,以形成所述N个上沟道孔。
这里,根据所述刻蚀掩膜所暴露出的刻蚀位置,刻蚀所述上叠层,所述刻蚀位置为N个,每一刻蚀位置与一个下沟道孔对应,每一刻蚀位置对应的局部刻蚀图案的直径与待刻蚀得到的上沟道孔的直径相等。
本实施例中,每一上沟道孔与所述N个下沟道孔中的一个下沟道孔连通。
步骤S407,刻蚀掉所述N个下沟道孔中的所述牺牲层。
如图5G所示,刻蚀掉所述N个下沟道孔523中的所述牺牲层524,保留所述M个DCH522中的所述牺牲层524。
步骤S408,在刻蚀掉所述牺牲层的位置,沿每一所述下沟道孔的侧壁,形成第一存储层。
如图5H所示,在刻蚀掉所述牺牲层524的位置,沿每一所述下沟道孔523的侧壁,形成第一存储层525。
这里,在N个下沟道孔523中的每个下沟道孔中,沿着下沟道孔523的侧壁由内至外依次形成阻挡绝缘层5251、电荷俘获层5252和隧穿绝缘层5253。阻挡绝缘层5251、电荷俘获层5252和隧穿绝缘层5253构成所述三维存储器件的存储层。其中,阻挡绝缘层5251的材料可以为氧化硅,电荷俘获层5252的材料可以为氮化硅,隧穿绝缘层5253的材料可以为氧化硅,这样,由氧化硅-氮化硅-氧化硅形成的存储层即为所述第一存储层525。当然,第一存储层525中的各个层也可以选择其他材料,本实施例对此不做限定。
步骤S409,沿每一所述上沟道孔的侧壁,形成第二存储层。
如图5I所示,沿每一所述上沟道孔531的侧壁,形成第二存储层532。
这里,在N个上沟道孔531中的每个上沟道孔中,沿着上沟道孔531的侧壁由内至外依次形成阻挡绝缘层5321、电荷俘获层5322和隧穿绝缘层5323。阻挡绝缘层5321、电荷俘获层5322和隧穿绝缘层5323构成所述三维存储器件的存储层。其中,阻挡绝缘层5321的材料可以为氧化硅,电荷俘获层5322的材料可以为氮化硅,隧穿绝缘层5323的材料可以为氧化硅,这样,由氧化硅-氮化硅-氧化硅形成的存储层即为所述第二存储层532。当然,第二存储层532中的各个层也可以选择其他材料,本实施例对此不做限定。
本申请实施例提供的三维存储器件的形成方法,由于所述下叠层具有台阶结构,因此,刻蚀形成所述DCH时,刻蚀的深度较浅,并且,仅在下叠层形成所述DCH,无需在上叠层刻蚀所述DCH,因此,可以进一步减小DCH的刻蚀深度,从而避免器件缺陷的问题。并且,能够极大的降低工艺难度,较小工艺成本。并且,由于在DCH的上部形成密封的第一材料层,因此,也不会降低DCH在工艺过程中的支撑作用。
实施例三
本申请实施例提供一种三维存储器件的形成方法,图6为本申请实施例再一种三维存储器件的形成方法的实现流程示意图,如图6所示,所述方法包括以下步骤:
步骤S601,根据第二预设堆叠规则,在所述衬底之上,循环堆叠第一材料层和第二材料层,形成所述具有台阶结构的下叠层。
如图7A所示,在所述衬底71之上,循环堆叠第一材料层701和第二材料层702,形成所述具有台阶结构721的下叠层72。
这里,所述第二预设堆叠规则包括以下两种:
第一种,按照同样的堆叠图形,每一第一材料层的面积,大于位于对应第一材料层之上的第一材料层的面积和第二材料层的面积,且每一第二材料层的面积,大于位于对应第二材料层之上的第一材料层的面积和第二材料层的面积。
当采用上述第一种堆叠规则堆叠形成下叠层52时,每一第一材料层的面积大于位于其上部的所有第一材料层和第二材料层的面积,并且,每一第二材料的面积也大于位于其上部的所有第一材料层和第二材料层的面积。也就是说,在所形成的下叠层52的全部第一材料层和全部第二材料层中,由下至上,材料层的面积是逐渐减小的。
需要说明的是,本实施例中,同时限定第一材料层和第二材料层的面积。这样,通过循环堆叠第一材料层和第二材料层,形成了包括第一材料层和第二材料层的台阶结构。
第二种,按照同样的堆叠图形,每一第一材料层的长度或宽度,大于位于对应第一材料层之上的第一材料层的长度或宽度和第二材料层的长度或宽度,且每一第二材料层的长度或宽度,大于位于对应第二材料层之上的第一材料层的长度或宽度和第二材料层的长度或宽度。
当采用上述第二种堆叠规则堆叠形成下叠层52时,每一第一材料层的长度大于位于其上部的所有第一材料层和第二材料层的长度,并且,每一第二材料的长度也大于位于其上部的所有第一材料层和第二材料层的长度;或者,每一第一材料层的宽度大于位于其上部的所有第一材料层和第二材料层的宽度,并且,每一第二材料的宽度也大于位于其上部的所有第一材料层和第二材料层的宽度。这样,多层第一材料层和第二材料层即可形成所述台阶结构。
需要说明的是,本实施例中,同时限定第一材料层和第二材料层的长度或宽度。这样,通过循环堆叠第一材料层和第二材料层,形成了包括第一材料层和第二材料层的台阶结构。
步骤S602,在所述下叠层之上沉积预设面积的第一材料层,所述预设面积与所述下叠层中靠近所述衬底的第一材料层的面积相同。
如图7B所示,在所述下叠层之上沉积预设面积的第三材料层703。
这里,所述预设面积与所述下叠层中靠近所述衬底的第一材料层的面积相同。所述预设面积为所述第三材料层703在所述衬底71上的投影面积。所述第三材料层703的上表面为一平面,且与所述衬底71的上表面平行,那么,请参照图7B,可以看出,第三材料层703的厚度是不均匀的。本实施例中,可以通过调节沉积第三材料层时的工艺参数,以达到形成不均匀厚度的第三材料层,进而保证所形成的第三材料层具有平整的上表面。
本实施例中,所述第三材料层703的材料与所述第一材料层701或者与所述第二材料层702的材料相同。当所述下叠层的最上一层为第一材料层时,所述第三材料层的材料与所述第二材料层的材料相同;当所述下叠层的最上一层为第二材料层时,所述第三材料层的材料与所述第一材料层的材料相同。
步骤S603,在所述下叠层上靠近所述台阶结构的第一区域,刻蚀形成M个DCH。
步骤S604,在所述下叠层上的第二区域,刻蚀形成N个下沟道孔。
步骤S605,在所述M个DCH和所述N个下沟道孔中分别沉积形成牺牲层。
步骤S606,在包括所述M个DCH和所述N个下沟道孔的下叠层之上,沉积形成上叠层。
步骤S607,对应所述N个下沟道孔的位置,刻蚀所述上叠层,以形成N个上沟道孔。
步骤S608,刻蚀掉所述N个下沟道孔中的所述牺牲层。
步骤S609,在刻蚀掉所述牺牲层的位置,沿每一所述下沟道孔的侧壁,形成第一存储层。
步骤S610,沿每一所述上沟道孔的侧壁,形成第二存储层。
需要说明的是,步骤S603至步骤S610与上述步骤S402至步骤S409相同,本实施例不再赘述。
本申请实施例提供的三维存储器件的形成方法,刻蚀形成所述DCH时,刻蚀的深度较浅,并且,仅在下叠层形成所述DCH,无需在上叠层刻蚀所述DCH,因此,可以进一步减小DCH的刻蚀深度,从而避免器件缺陷的问题。并且,能够极大的降低工艺难度,较小工艺成本。
实施例四
本申请实施例提供一种三维存储器件,本实施例中,所述三维存储器件可以为3D闪存,例如3D NAND闪存。
图8为本申请实施例所提供的一种三维存储器件的结构示意图,如图8所示,所述三维存储器件包括:
衬底81;
具有台阶结构的下叠层82;
位于所述下叠层82上靠近所述台阶结构的第一区域的M个DCH 822;
位于所述下叠层82上的第二区域的N个下沟道孔823;
位于所述下叠层82之上的上叠层83;
位于所述上叠层83的N个上沟道孔831。
这里,衬底81,位于所述三维存储器件的最底层,所述衬底81的材料可以选择Si、SiGe、SiC、Al2O3、AlN、ZnO、Ga2O3或LiAlO2等中的一种。由于Si衬底价格低廉,且易于掺杂,同时易于发生反应生成异质的隔离层,因此本实施例中可以选择Si作为衬底81。
下叠层82,采用垂直堆叠多层存储单元的方式形成。下叠层82可以由第一材料层801与第二材料层802循环堆叠形成。其中,第一材料层801与第二材料层802的层数可以为任意数量。所述下叠层82具有台阶结构821,所述台阶结构821为上台阶结构,所述台阶结构821位于所述下叠层82的边缘位置。
DCH 822,位于所述第一区域,所述第一区域为所述下叠层82上,靠近所述台阶结构821的区域。所述DCH 822可以通过刻蚀技术刻蚀形成。所述DCH822的数量为M个,M大于等于1。M个DCH 822位于所述下叠层82的边缘区域。用于对所述三维存储器件进行支撑,进而保证三维存储器件内部结构形成过程中的各个工序可以安全有效进行。所述DCH 822的深度小于等于所述下叠层82的厚度,当所述DCH 822位于所述台阶结构821的区域时,所述DCH822的深度小于所述下叠层82的厚度。
下沟道孔823,与所述DCH 822平行,所述下沟道孔823垂直于所述下叠层82的上表面。所述下沟道孔823为下叠层中的通孔,也是采用刻蚀技术,例如RIE技术刻蚀得到。其中,所述下沟道孔823的形成工艺与所述DCH 822的形成工艺可以相同,也可以不同。所述下沟道孔823的数量为N,N大于等于1。N个下沟道孔823位于所述下叠层82的中心区域。用于实现所述三维存储器件的存储功能。
上叠层83,与所述下叠层82相同,可以采用垂直堆叠多层存储单元的方式形成。例如,上叠层83也可以由第一材料层801与第二材料层802循环堆叠形成。
上沟道孔831,数量与下沟道孔823的数量相同,N个上沟道孔831与N个下沟道孔823一一对应。即,N个上沟道孔831中的每一个上沟道孔均与一个下沟道孔对应。这里,所述对应是指,所述上沟道孔831位于所述下沟道孔823的正上方,所述上沟道孔831与所述下沟道孔823连通。
本申请实施例提供的三维存储器件,所述下叠层具有台阶结构,因此,刻蚀所述DCH时,刻蚀的深度较浅,并且,仅在下叠层形成所述DCH,因此,可以减小DCH的刻蚀深度,避免器件缺陷的问题。
实施例五
本申请实施例提供一种三维存储器件,本实施例中,所述三维存储器件可以为3D闪存,例如3D NAND闪存。
图9为本申请实施例所提供的另一种三维存储器件的结构示意图,如图9所示,所述三维存储器件包括:
衬底91;
具有台阶结构的下叠层92;
位于所述下叠层92上靠近所述台阶结构的第一区域的M个DCH 922;
位于所述下叠层上的第二区域的N个下沟道孔923;
沉积于所述M个DCH之内的牺牲层924;
位于所述下叠层92之上的上叠层93;
位于所述上叠层93的N个上沟道孔931;
沿每一所述下沟道孔923的侧壁所形成的第一存储层925;
沿每一所述上沟道孔931的侧壁所形成的第二存储层932。
这里,衬底91,位于所述三维存储器件的最底层,所述衬底91的材料可以选择Si、SiGe、SiC、Al2O3、AlN、ZnO、Ga2O3或LiAlO2等中的一种。由于Si衬底价格低廉,且易于掺杂,同时易于发生反应生成异质的隔离层,因此本实施例中可以选择Si作为衬底91。
下叠层92,所述具有台阶结构921的下叠层92,包括循环堆叠的第一材料层901和第二材料层902;其中,每一第二材料层的面积,大于位于对应第二材料层之上的第二材料层的面积;或者,每一第二材料层的长度或宽度,大于位于对应第二材料层之上的第二材料层的长度或宽度;或者,每一第一材料层的面积,大于位于对应第一材料层之上的第一材料层的面积和第二材料层的面积,且每一第二材料层的面积,大于位于对应第二材料层之上的第一材料层的面积和第二材料层的面积;或者,每一第一材料层的长度或宽度,大于位于对应第一材料层之上的第一材料层的长度或宽度和第二材料层的长度或宽度,且每一第二材料层的长度或宽度,大于位于对应第二材料层之上的第一材料层的长度或宽度和第二材料层的长度或宽度。所述台阶结构921为上台阶结构,所述台阶结构921位于所述下叠层92的边缘位置。
DCH 922,位于所述第一区域,所述第一区域为所述下叠层92上,靠近所述台阶结构921的区域。所述DCH 922可以通过刻蚀技术刻蚀形成,如图10A所示,为刻蚀DCH和下沟道孔的刻蚀掩膜图案的俯视图,通过图10A中左边的第一刻蚀位置1001中的刻蚀图案1010对下叠层进行刻蚀,形成M个DCH922,M大于等于1。M个DCH 922位于所述下叠层92的边缘区域。用于对所述三维存储器件进行支撑,进而保证三维存储器件内部结构形成过程中的各个工序可以安全有效进行。
下沟道孔923,为下叠层中的通孔,也是采用刻蚀技术,例如RIE技术刻蚀得到。请继续参照图10A,通过图10A中右边的第二刻蚀位置1002中的刻蚀图案1020对下叠层进行刻蚀,形成N个下沟道孔923,N大于等于1。其中,所述下沟道孔923的形成工艺与所述DCH 922的形成工艺可以相同,也可以不同。N个下沟道孔923位于所述下叠层92的中心区域。用于实现所述三维存储器件的存储功能。
牺牲层924,用于对所述M个DCH 922和所述N个下沟道孔923进行填充,以保证在后续形成上叠层时,能够保证上叠层的材料不进入所述M个DCH922和所述N个下沟道孔923。
上叠层93,与所述下叠层92相同,可以采用垂直堆叠多层存储单元的方式形成。
上沟道孔931,数量与下沟道孔923的数量相同,N个上沟道孔931与N个下沟道孔923一一对应。这里,所述对应是指,所述上沟道孔931位于所述下沟道孔923的正上方,所述上沟道孔931与所述下沟道孔923连通。如图10B所示,为刻蚀上沟道孔的刻蚀掩膜图案的俯视图,通过图10B中的刻蚀图案1030对上叠层进行刻蚀,形成所述N个上沟道孔931。
第一存储层925,在N个下沟道孔923中的每个下沟道孔中,沿着下沟道孔923的侧壁由内至外依次形成阻挡绝缘层9251、电荷俘获层9252和隧穿绝缘层9253。阻挡绝缘层9251、电荷俘获层9252和隧穿绝缘层9253构成所述三维存储器件的存储层。其中,阻挡绝缘层9251的材料可以为氧化硅,电荷俘获层9252的材料可以为氮化硅,隧穿绝缘层9253的材料可以为氧化硅,这样,由氧化硅-氮化硅-氧化硅形成的存储层即为所述第一存储层925。
第二存储层932,在N个上沟道孔931中的每个上沟道孔中,沿着上沟道孔931的侧壁由内至外依次形成阻挡绝缘层9321、电荷俘获层9322和隧穿绝缘层9323。阻挡绝缘层9321、电荷俘获层9322和隧穿绝缘层9323构成所述三维存储器件的存储层。其中,阻挡绝缘层9321的材料可以为氧化硅,电荷俘获层9322的材料可以为氮化硅,隧穿绝缘层9323的材料可以为氧化硅,这样,由氧化硅-氮化硅-氧化硅形成的存储层即为所述第二存储层932。
本申请实施例提供的三维存储器件,刻蚀形成所述DCH时,刻蚀的深度较浅,并且,仅在下叠层形成所述DCH,无需在上叠层刻蚀所述DCH,因此,可以进一步减小DCH的刻蚀深度,从而避免器件缺陷的问题。并且,能够极大的降低工艺难度,较小工艺成本。
本领域内的技术人员应明白,本发明实施例的三维存储器件及其形成方法的其他构成以及作用,对于本领域的技术人员而言都是已知的,为了减少冗余,本发明实施例不做赘述。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”“具体示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例,本领域的普通技术人员可以理解:在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由权利要求及其等同限定。
Claims (10)
1.一种三维存储器件的形成方法,其特征在于,所述方法包括:
在下叠层上的第一区域,刻蚀形成M个虚拟沟道孔DCH;其中,所述下叠层具有台阶结构,且所述第一区域靠近所述台阶结构;所述DCH的深度小于所述下叠层的厚度;
在所述下叠层上的第二区域,刻蚀形成N个下沟道孔;其中,所述第二区域与所述第一区域不同;M和N为正整数;
在包括M个DCH和N个下沟道孔的下叠层之上,沉积形成上叠层;
对应所述N个下沟道孔的位置,刻蚀所述上叠层,以形成N个上沟道孔,且不在所述上叠层中刻蚀形成与所述M个DCH对应的虚拟沟道孔。
2.根据权利要求1所述的方法,其特征在于,在刻蚀形成M个DCH之前,所述方法还包括:
在衬底上循环堆叠第一材料层和第二材料层,形成下叠层;
刻蚀所述下叠层,以使所述下叠层具有台阶结构。
3.根据权利要求2所述的方法,其特征在于,所述台阶结构为上台阶结构;对应地,所述刻蚀所述下叠层,以使所述下叠层具有台阶结构,包括:
按照预设刻蚀规则,从所述下叠层远离所述衬底的上表面开始,依次循环刻蚀所述第一材料层和所述第二材料层;
其中,所述预设刻蚀规则为:每一第一材料层被刻蚀的面积,大于位于对应第一材料层之下且与对应第一材料层相邻的第二材料层被刻蚀的面积;每一第二材料层被刻蚀的面积,大于位于对应第二材料层之下且与对应第二材料层相邻的第一材料层被刻蚀的面积。
4.根据权利要求2所述的方法,其特征在于,所述方法还包括:
在所述M个DCH和所述N个下沟道孔中分别沉积形成牺牲层;
对应地,所述在包括所述M个DCH和所述N个下沟道孔的下叠层之上,沉积形成上叠层,包括:
在包括沉积了所述牺牲层的M个DCH和沉积了所述牺牲层的N个下沟道孔的下叠层之上,循环堆叠所述第一材料层和所述第二材料层,形成所述上叠层。
5.根据权利要求4所述的方法,其特征在于,所述对应所述N个下沟道孔的位置,刻蚀所述上叠层,以形成N个上沟道孔,包括:
根据所述N个下沟道孔中的每一下沟道孔的位置,在所述上叠层之上形成刻蚀掩膜,所述刻蚀掩膜包括N个刻蚀位置;
根据所述刻蚀掩膜的所述N个刻蚀位置,刻蚀所述上叠层,以形成所述N个上沟道孔;其中,每一上沟道孔与所述N个下沟道孔中的一个下沟道孔连通。
6.根据权利要求5所述的方法,其特征在于,在形成所述N个上沟道孔之后,所述方法还包括:刻蚀掉所述N个下沟道孔中的所述牺牲层;
在刻蚀掉所述牺牲层的位置,沿每一所述下沟道孔的侧壁,形成第一存储层;
沿每一所述上沟道孔的侧壁,形成第二存储层。
7.一种三维存储器件,其特征在于,应用权利要求1至6任一项的形成方法形成的所述三维存储器件包括:
具有台阶结构的下叠层;
位于所述下叠层上靠近所述台阶结构的第一区域的M个DCH;M为正整数;所述DCH的深度小于所述下叠层的厚度;
位于所述下叠层上的第二区域的N个下沟道孔;其中,所述第二区域与所述第一区域不同;N为正整数;
位于所述下叠层之上的上叠层;
位于所述上叠层的N个上沟道孔。
8.根据权利要求7所述的三维存储器件,其特征在于,所述下叠层位于衬底之上;所述下叠层包括循环堆叠的第一材料层和第二材料层。
9.根据权利要求7所述的三维存储器件,其特征在于,所述三维存储器件还包括:
沉积于所述M个DCH之内的牺牲层。
10.根据权利要求7所述的三维存储器件,其特征在于,所述三维存储器件还包括:
沿每一所述下沟道孔的侧壁所形成的第一存储层;其中,所述第一存储层位于刻蚀掉所述N个下沟道孔中的牺牲层的位置;
沿每一所述上沟道孔的侧壁所形成的第二存储层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910045105.1A CN109817639B (zh) | 2019-01-17 | 2019-01-17 | 一种三维存储器件的形成方法及三维存储器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910045105.1A CN109817639B (zh) | 2019-01-17 | 2019-01-17 | 一种三维存储器件的形成方法及三维存储器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109817639A CN109817639A (zh) | 2019-05-28 |
CN109817639B true CN109817639B (zh) | 2022-05-13 |
Family
ID=66604589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910045105.1A Active CN109817639B (zh) | 2019-01-17 | 2019-01-17 | 一种三维存储器件的形成方法及三维存储器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109817639B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110349967B (zh) * | 2019-06-28 | 2020-09-11 | 长江存储科技有限责任公司 | 一种三维存储器的形成方法及三维存储器 |
CN111276483B (zh) * | 2020-01-13 | 2021-12-28 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
KR20220002508A (ko) | 2020-01-17 | 2022-01-06 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 이중 데크 3차원 nand 메모리 및 그 형성 방법 |
CN111341775B (zh) * | 2020-03-28 | 2023-01-24 | 长江存储科技有限责任公司 | 三维存储器及其制备方法、电子设备 |
CN111584496B (zh) * | 2020-05-21 | 2021-04-27 | 长江存储科技有限责任公司 | 存储器制作方法及存储器 |
CN111599820B (zh) * | 2020-05-29 | 2021-07-16 | 长江存储科技有限责任公司 | 半导体工艺和半导体结构 |
CN112310105B (zh) * | 2020-10-30 | 2022-05-13 | 长江存储科技有限责任公司 | 半导体器件的制作方法及半导体器件 |
CN112582425A (zh) * | 2020-12-10 | 2021-03-30 | 长江存储科技有限责任公司 | 半导体器件及其制作方法 |
CN113675106B (zh) * | 2021-08-20 | 2024-04-02 | 长江存储科技有限责任公司 | 晶圆表面电荷量的检测方法和检测装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9627403B2 (en) * | 2015-04-30 | 2017-04-18 | Sandisk Technologies Llc | Multilevel memory stack structure employing support pillar structures |
US10355015B2 (en) * | 2016-03-23 | 2019-07-16 | Sandisk Technologies Llc | Three-dimensional NAND memory device with common bit line for multiple NAND strings in each memory block |
KR102368932B1 (ko) * | 2017-06-01 | 2022-03-02 | 삼성전자주식회사 | 반도체 메모리 장치 |
KR102331474B1 (ko) * | 2017-06-19 | 2021-11-29 | 삼성전자주식회사 | 반도체 장치 |
CN108649033B (zh) * | 2018-03-20 | 2021-07-13 | 长江存储科技有限责任公司 | 半导体器件及其制造方法 |
CN108417577B (zh) * | 2018-03-28 | 2019-03-29 | 长江存储科技有限责任公司 | 3d nand闪存结构的形成方法 |
CN109037229B (zh) * | 2018-07-27 | 2020-06-12 | 长江存储科技有限责任公司 | 一种半导体器件及其制造方法 |
CN109087916B (zh) * | 2018-09-21 | 2019-12-13 | 长江存储科技有限责任公司 | 形成三维存储器的方法 |
-
2019
- 2019-01-17 CN CN201910045105.1A patent/CN109817639B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109817639A (zh) | 2019-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109817639B (zh) | 一种三维存储器件的形成方法及三维存储器件 | |
AU2018433803B2 (en) | Multiple-stack three-dimensional memory device and fabrication method thereof | |
US11631691B2 (en) | Three-dimensional flat memory device including a dual dipole blocking dielectric layer and methods of making the same | |
CN108511454B (zh) | 一种3d nand存储器及其制备方法 | |
CN109727995A (zh) | 形成三维存储器的方法以及三维存储器 | |
CN113178452B (zh) | 一种3d nand存储器及其制造方法 | |
CN111211134A (zh) | 一种3d存储器及其制造方法 | |
CN110676259B (zh) | 三维存储结构及其制作方法 | |
CN109742082B (zh) | 存储器及其形成方法 | |
CN110600473A (zh) | 三维存储结构及其制作方法 | |
CN110349967B (zh) | 一种三维存储器的形成方法及三维存储器 | |
CN112614846B (zh) | 沟道孔的制作方法、存储器及其制作方法 | |
KR102647874B1 (ko) | 3차원 메모리 디바이스 및 그 제조 방법 | |
CN111540749B (zh) | 三维存储器及其形成方法 | |
CN210535667U (zh) | 三维存储结构 | |
CN111415942B (zh) | 三维存储器的形成方法 | |
CN111276483B (zh) | 三维存储器及其制造方法 | |
CN109326599B (zh) | 一种三维存储器件的形成方法及三维存储器件 | |
CN109390347B (zh) | 一种三维存储器件的形成方法及三维存储器件 | |
CN112864170B (zh) | 三维存储器及其制备方法 | |
CN114678373A (zh) | 三维存储器及其制备方法 | |
WO2024036141A1 (en) | Wordline sidewall contacts in 3d nand structures | |
CN112909014A (zh) | 三维存储器及其制作方法 | |
CN114335003A (zh) | 三维存储器及其制备方法 | |
CN117690861A (zh) | 半导体结构的制作方法及半导体结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |