CN105702621B - 一种形成硅外延层的方法 - Google Patents
一种形成硅外延层的方法 Download PDFInfo
- Publication number
- CN105702621B CN105702621B CN201610056974.0A CN201610056974A CN105702621B CN 105702621 B CN105702621 B CN 105702621B CN 201610056974 A CN201610056974 A CN 201610056974A CN 105702621 B CN105702621 B CN 105702621B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- contact hole
- forming
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 105
- 239000010703 silicon Substances 0.000 title claims abstract description 105
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 104
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000000407 epitaxy Methods 0.000 title claims abstract description 34
- 238000005516 engineering process Methods 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 230000003647 oxidation Effects 0.000 claims abstract description 7
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 7
- 238000002360 preparation method Methods 0.000 claims abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000009825 accumulation Methods 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims description 2
- 238000010276 construction Methods 0.000 claims 3
- 238000000151 deposition Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000003860 storage Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002688 persistence Effects 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/101—Forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明涉及半导体制造技术领域，尤其涉及一种形成硅外延层的方法，可应用于3D NAND结构的制备工艺中，通过在形成第一硅层和覆盖第一硅层的第一氧化层以保护接触孔的侧壁之后，于接触孔的底部外延生长形成第二硅层，之后于移除所述第一氧化层之后，对第一硅层和所述第二硅层进行氧化工艺，从而在不使用HF的情况下形成硅外延层，提高了接触孔侧壁的光滑度。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种形成硅外延层的方法。
背景技术
目前，三维数据型存储技术(3D-NAND)以其小体积、大容量为出发点，将储存单元采用三维模式层层堆叠的高度集成为设计理念，生产出高单位面积存储密度，高效存储单元性能的的存储器，已经成为新兴存储器设计和生产的主流工艺。
在三维数据型存储工艺制造过程中，在形成硅外延层(silicon epitaxy growth，简称SEG)之前，需要对硅(silicon)表面用HF去除自然氧化物(native oxide)，但HF会引起侧壁的氧化硅的损失(loss)，造成氧化物凹点(Oxide recess)，而氧化物凹点会造成存储层的弯曲，引起存储电荷的电荷横向扩散(charge lateral spreading)，进而引起可靠性如保留电荷的持久性(retention)降低的问题。
因此，如何降低降低多层膜的侧壁的氧化物凹点，改善存储器件的可靠性成为本领域技术人员致力于研究的方向。
发明内容
针对上述存在的问题，本发明公开了一种形成硅外延层(silicon epitaxygrowth)的方法，包括：
步骤S1，提供一形成有接触孔(channel hole)的半导体结构；
步骤S2，于所述接触孔的侧壁表面形成第一硅层(silicon)和覆盖所述第一硅层的第一氧化层(cap oxide)，该第一硅层和第一氧化层形成保护接触孔侧壁表面的多堆叠层(multi stack layer)；
步骤S3，于所述接触孔的底部形成第二硅层；
步骤S4，并于移除所述第一氧化层之后，对所述第一硅层和所述第二硅层进行氧化工艺，以将所述第一硅层全部氧化为二氧化硅，将所述第二硅层部分氧化为二氧化硅(oxidative the a-silicon)，其中所述第二硅层中未被氧化的部分形成所述硅外延层。
上述的形成硅外延层的方法，其中，所述方法还包括：
步骤S5，继续于所述接触孔的底部及侧壁(sidewall)形成氮化硅层(trap layer)和充满所述接触孔的遂穿氧化层(tunnel layer)；上述步骤S4中氧化第一硅层和部分第二硅层形成的二氧化硅层和氮化硅层以及遂穿氧化层形成ONO堆叠结构(ONO stack)。
上述的形成硅外延层的方法，其中，应用于3D NAND结构的制备工艺中。
上述的形成硅外延层的方法，其中，形成所述半导体结构的步骤包括：
提供一硅衬底；
于所述硅衬底之上形成具有若干存储层的介质层；
于所述介质层之上形成插塞氧化层(plug oxide)；
按照从上至下的顺序依次刻蚀插塞氧化层、介质层至所述硅衬底停止以形成所述接触孔(punch through the multi stack)。
上述的形成硅外延层的方法，其中，所述步骤S3中，采用外延生长的方法于所述接触孔的底部形成所述第二硅层。
上述的形成硅外延层的方法，其中，所述介质层为氧化物。
上述的形成硅外延层的方法，其中，所述步骤S2具体为：
步骤S21，于所述接触孔的表面形成第一硅层；
步骤S22，于所述第一硅层的表面形成第一氧化层；
步骤S23，依次去除位于覆盖在所述接触孔底部表面的第一氧化层和第一硅层，以形成仅覆盖所述接触孔侧壁表面的所述第一硅层和所述第一氧化层。
上述的形成硅外延层的方法，其中，所述步骤S22中，采用原子层沉积(ALD)的方法于所述第一硅层的表面形成所述第一氧化层。
上述的形成硅外延层的方法，其中，所述步骤S22中，所述步骤S22中，采用干法刻蚀的方法依次去除位于覆盖在所述接触孔底部表面的第一氧化层和第一硅层，以形成仅覆盖所述接触孔侧壁表面的所述第一硅层和所述第一氧化层。
上述发明具有如下优点或者有益效果：
本发明公开了一种形成硅外延层的方法，可应用于3D NAND结构的制备工艺中，通过在形成第一硅层和覆盖第一硅层的第一氧化层以保护接触孔的侧壁之后，于接触孔的底部外延生长形成第二硅层，之后于移除所述第一氧化层之后，对第一硅层和所述第二硅层进行氧化工艺，从而在不使用HF的情况下形成硅外延层，提高了接触孔侧壁的光滑度。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1是本发明实施例中形成硅外延层的方法流程图；
图2～6是本发明实施例中形成硅外延层的方法的流程结构示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
如图1所示，本实施例涉及一种形成硅外延层的方法，可应用于3D NAND结构的制备工艺中，具体的，该方法包括如下步骤：
步骤一，提供一形成有接触孔5的半导体结构；在本发明一个优选的实施例中，形成该半导体结构的具体步骤包括：首先，提供一硅衬底1；其次，于硅衬底1之上形成具有若干存储层3的介质层2，优选的，介质层2的材质为氧化物；再次，于介质层2之上形成插塞氧化层4；之后按照从下至上的顺序依次刻蚀插塞氧化层4、介质层2至硅衬底1停止以形成接触孔5，如图2所示的结构。
步骤二，于接触孔5的侧壁表面形成第一硅层6和覆盖第一硅层6侧壁表面的第一氧化层7；在本发明一个优选的实施例中，该步骤二具体为：首先于接触孔5的表面形成第一硅层6；其次，采用原子层沉积的方法于第一硅层6的表面形成第一氧化层7；再次，采用干法刻蚀的方法依次去除位于覆盖在接触孔5底部表面的第一氧化层7和第一硅层6，以形成仅覆盖接触孔5侧壁表面的第一硅层6和第一氧化层7，如图3所示的结构。
步骤三，于接触孔5的底部形成第二硅层8，在本发明的实施例中，采用外延生长的方法于接触孔5的底部形成第二硅层8，如图4所示的结构。
步骤四，并于移除第一氧化层7之后，对第一硅层6和第二硅层8进行氧化工艺，以将第一硅层6全部氧化为二氧化硅，将第二硅层8部分氧化为二氧化硅，其中第二硅层8中未被氧化的部分形成硅外延层；且第一硅层6和第二硅层8被氧化的部分形成二氧化硅层9，如图5所示的结构。
在本发明的一个优选的实施例中，上述方法还包括：
步骤五，继续于接触孔5的底部及侧壁形成氮化硅层10和充满接触孔5的遂穿氧化层11，如图6所示的结构。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种形成硅外延层的方法，其特征在于，包括：
步骤S1，提供一形成有接触孔的半导体结构；
步骤S2，于所述接触孔的侧壁表面形成第一硅层和覆盖所述第一硅层的第一氧化层；
步骤S3，于所述接触孔的底部形成第二硅层；
步骤S4，于移除所述第一氧化层之后，对所述第一硅层和所述第二硅层进行氧化工艺，以将所述第一硅层全部氧化为二氧化硅，将所述第二硅层部分氧化为二氧化硅；
其中，所述第二硅层中未被氧化的部分形成所述硅外延层。
2.如权利要求1所述的形成硅外延层的方法，其特征在于，所述方法还包括：
步骤S5，继续于所述接触孔的底部及侧壁形成氮化硅层和充满所述接触孔的遂穿氧化层。
3.如权利要求1所述的形成硅外延层的方法，其特征在于，应用于3D NAND结构的制备工艺中。
4.如权利要求3所述的形成硅外延层的方法，其特征在于，形成所述半导体结构的步骤包括：
提供一硅衬底；
于所述硅衬底之上形成若干存储层与介质层依次层叠的层叠结构；
于所述层叠结构之上形成插塞氧化层；
按照从上至下的顺序依次刻蚀插塞氧化层、层叠结构至所述硅衬底停止以形成所述接触孔。
5.如权利要求4所述的形成硅外延层的方法，其特征在于，所述步骤S3中，采用外延生长的方法于所述接触孔的底部形成所述第二硅层。
6.如权利要求4所述的形成硅外延层的方法，其特征在于，所述介质层为氧化物。
7.如权利要求1所述的形成硅外延层的方法，其特征在于，所述步骤S2具体包括：
步骤S21，于所述接触孔的表面形成第一硅层；
步骤S22，于所述第一硅层的表面形成第一氧化层；
步骤S23，依次去除位于覆盖在所述接触孔底部表面的第一氧化层和第一硅层，以形成仅覆盖所述接触孔侧壁表面的所述第一硅层和所述第一氧化层。
8.如权利要求7所述的形成硅外延层的方法，其特征在于，所述步骤S22中，采用原子层沉积的方法于所述第一硅层的表面形成所述第一氧化层。
9.如权利要求7所述的形成硅外延层的方法，其特征在于，所述步骤S22中，采用干法刻蚀的方法依次去除位于覆盖在所述接触孔底部表面的第一氧化层和第一硅层，以形成仅覆盖所述接触孔侧壁表面的所述第一硅层和所述第一氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610056974.0A CN105702621B (zh) | 2016-01-27 | 2016-01-27 | 一种形成硅外延层的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610056974.0A CN105702621B (zh) | 2016-01-27 | 2016-01-27 | 一种形成硅外延层的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105702621A CN105702621A (zh) | 2016-06-22 |
| CN105702621B true CN105702621B (zh) | 2018-10-19 |
Family
ID=56228721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610056974.0A Active CN105702621B (zh) | 2016-01-27 | 2016-01-27 | 一种形成硅外延层的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105702621B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107658316B (zh) * | 2017-08-22 | 2019-01-01 | 长江存储科技有限责任公司 | 防止seg损坏的3d nand制备方法及获得的3d nand闪存 |
| CN107658304B (zh) * | 2017-08-22 | 2019-01-01 | 长江存储科技有限责任公司 | 防止seg损坏的3d nand制备方法及获得的3d nand闪存 |
| CN107527920A (zh) * | 2017-08-31 | 2017-12-29 | 长江存储科技有限责任公司 | 一种3d nand存储器及其制造方法 |
| CN107871744B (zh) * | 2017-11-09 | 2019-03-19 | 长江存储科技有限责任公司 | 一种nand串结构及其制备方法 |
| CN109742078B (zh) * | 2019-01-02 | 2021-05-18 | 长江存储科技有限责任公司 | 存储器的形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090069858A (ko) * | 2007-12-26 | 2009-07-01 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조방법 |
| CN101483194A (zh) * | 2007-11-08 | 2009-07-15 | 三星电子株式会社 | 垂直型非易失性存储器器件及其制造方法 |
| CN104701323A (zh) * | 2015-03-16 | 2015-06-10 | 武汉新芯集成电路制造有限公司 | 一种存储结构 |
-
2016
- 2016-01-27 CN CN201610056974.0A patent/CN105702621B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101483194A (zh) * | 2007-11-08 | 2009-07-15 | 三星电子株式会社 | 垂直型非易失性存储器器件及其制造方法 |
| KR20090069858A (ko) * | 2007-12-26 | 2009-07-01 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조방법 |
| CN104701323A (zh) * | 2015-03-16 | 2015-06-10 | 武汉新芯集成电路制造有限公司 | 一种存储结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105702621A (zh) | 2016-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105702621B (zh) | 一种形成硅外延层的方法 | |
| CN107871744B (zh) | 一种nand串结构及其制备方法 | |
| CN107810552B (zh) | 使用含有牺牲填充材料的腔制造的多级存储器堆叠体结构 | |
| TW407381B (en) | Manufacture of the flash memory cell | |
| CN107946193B (zh) | 三维存储结构制作方法、存储结构、存储器及电子设备 | |
| US8760909B2 (en) | Memory and manufacturing method thereof | |
| CN107482013A (zh) | 三维存储器及其形成方法 | |
| CN106952919B (zh) | 快闪存储器及其制作方法 | |
| CN109904165B (zh) | 三维存储器的制造方法及三维存储器 | |
| CN108807401A (zh) | 一种半导体器件及其制造方法 | |
| CN105575968B (zh) | 一种嵌入式闪存及其制备方法、电子装置 | |
| CN110137177B (zh) | 存储器及其形成方法 | |
| CN107863346B (zh) | 一种nand串结构及其制备方法 | |
| CN106711149A (zh) | 垂直通道结构 | |
| CN107527921A (zh) | 一种三维存储器沟道的制备方法及三维存储器 | |
| CN108831890B (zh) | 三维存储器的制备方法 | |
| CN101651097B (zh) | 非挥发性存储单元及其制造方法 | |
| CN107527858B (zh) | 快闪记忆体中浅沟槽的制作方法 | |
| JP2007013171A (ja) | ナンドフラッシュメモリ素子の製造方法 | |
| CN102738220B (zh) | Ono结构及其制造方法 | |
| CN111863826B (zh) | 图形化掩膜的制作方法及三维nand存储器的制作方法 | |
| TWI791201B (zh) | 記憶體元件及其製作方法 | |
| CN105097811B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105405809A (zh) | 一种快闪存储器的制造方法 | |
| CN107564913B (zh) | 一种阶梯覆盖层的平坦化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240401 Address after: No. 88, Weilai Third Road, Donghu New Technology Development Zone, Wuhan City, Hubei Province, 430000 Patentee after: YANGTZE MEMORY TECHNOLOGIES Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |
|
| TR01 | Transfer of patent right |