CN105097811B - 一种半导体器件及其制备方法、电子装置 - Google Patents

Abstract

本发明提供了一种半导体器件及其制备方法、电子装置。所述制备方法包括提供半导体衬底，在所述半导体衬底上形成有若干个包括浮栅结构和掩膜层的叠层，在相邻的所述叠层之间形成有向下延伸至所述半导体衬底中的浅沟槽隔离结构；去除所述掩膜层，以露出所述浮栅结构和所述浅沟槽隔离结构中的孔洞；沉积具有低台阶覆盖能力的牺牲材料层，以填充所述孔洞并覆盖所述浮栅结构；去除部分所述牺牲材料层，以再次露出所述浮栅结构；去除剩余的所述牺牲材料层和所述浅沟槽隔离结构中的部分氧化物，以露出所述浮栅结构的部分侧壁。本发明所述方法可以提高半导体器件的性能和良率。

Description

一种半导体器件及其制备方法、电子装置

技术领域

本发明涉及半导体制造领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。

背景技术

随着对于高容量的半导体存储装置需求的日益增加，这些半导体存储装置的集成密度受到人们的更多关注，为了增加半导体存储装置的集成密度，现有技术中采用了许多不同的方法，例如通过减小存储单元尺寸和/或改变结构单元而在单一晶圆上形成更多个存储单元，对于通过改变单元结构增加集成密度的方法来说，已经尝试过通过改变有源区的平面布置或改变单元布局来减小单元面积。

NAND闪存是一种比硬盘驱动器更好的存储方案，由于NAND闪存以页为单位读写数据，所以适合于存储连续的数据，如图片、音频或其他文件数据；同时因其成本低、容量大且写入速度快、擦除时间短的优点在移动通讯装置及便携式多媒体装置的存储领域得到了广泛的应用。目前，为了提高NAND闪存的容量，需要在制备过程中提高NAND闪存的集成密度。

在所述NAND闪存制备过程中，首先形成掩膜层、浮栅结构以及位于所述掩膜层、浮栅结构之间的浅沟槽隔离结构，然后执行存储单元打开(cell open,COPEN)的步骤，所述COPEN步骤是指去除部分所述浅沟槽隔离结构中的氧化物，以露出所述浮栅结构的部分侧壁，以便后续制备的ONO介质层和控制栅极能和所述浮栅结构形成稳定的接触，避免由于器件尺寸减小引起接触不稳定的情况。

由于所述浅沟槽隔离结构中存在孔洞，在COPEN过程中所述孔洞会进一步加剧，由细小的孔洞变为大的孔洞，造成器件性能和良率下降。

因此，需要对目前NAND制备方法作进一步的改进，以便消除上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决所述在现有技术中存在的问题，提供了一种半导体器件的制备方法，包括：

提供半导体衬底，在所述半导体衬底上形成有若干个包括浮栅结构和掩膜层的叠层，在相邻的所述叠层之间形成有向下延伸至所述半导体衬底中的浅沟槽隔离结构；

去除所述掩膜层，以露出所述浮栅结构和所述浅沟槽隔离结构中的孔洞；

沉积具有低台阶覆盖能力的牺牲材料层，以填充所述孔洞并覆盖所述浮栅结构；

去除部分所述牺牲材料层，以再次露出所述浮栅结构；

去除剩余的所述牺牲材料层和所述浅沟槽隔离结构中的部分氧化物，以露出所述浮栅结构的部分侧壁。

可选地，所述具有低台阶覆盖能力的所述牺牲材料层包括低压正硅酸乙酯。

可选地，选用湿法蚀刻去除部分所述牺牲材料层。

可选地，选用干法蚀刻去除剩余的所述牺牲材料层和所述浅沟槽隔离结构中的部分氧化物。

可选地，在露出所述浮栅结构的部分侧壁之后，所述方法还进一步包括执行湿法清洗的步骤。

可选地，所述湿法清洗步骤中选用DHF。

可选地，所述掩膜层选用SiN。

可选地，形成所述叠层和浅沟槽隔离结构的方法包括：

提供半导体衬底，在所述半导体衬底上形成浮栅层和掩膜层；

图案化所述浮栅层、所述掩膜层和所述半导体衬底，以形成若干相互隔离的所述叠层以及位于所述叠层之间的浅沟槽；

在所述浅沟槽中填充隔离材料，以形成所述浅沟槽隔离结构。

本发明还提供了一种基于上述的方法制备得到的半导体器件。

本发明还提供了一种电子装置，包括所述的半导体器件。

本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，所述方法在COPEN工艺步骤之前，沉积低压正硅酸乙酯，以填充所述浅沟槽隔离结构中存在的孔洞，避免在后续的步骤中进一步加剧孔洞的变大，在沉积所述低压正硅酸乙酯之后不仅能够防止孔洞的产生，而且还能获得更加平整的表面，以进一步提高器件的性能和良率。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，

图1a-1c为现有技术中NAND器件制备过程的剖面示意图；

图2a-2e为本发明实施例中NAND器件制备过程的剖面示意图；

图3为现有技术和本发明实施例中NAND器件的SEM示意图；

图4为本发明实施例中NAND器件制备的工艺流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

实施例1

下面结合附图2a-2e对本发明所述半导体器件的制备方法做进一步的说明。

首先，执行步骤201，提供半导体衬底201，在所述半导体衬底201上依次形成浮栅层和掩膜层204。

具体地，如图2a所示，其中，所述半导体衬底201可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。

在所述半导体衬底201上形成浮栅层、掩膜层204，并且图案化，以形成浮栅结构202和浅沟槽。

具体地，如图2a所示，在所述半导体衬底201上形成浮栅层，所述浮栅层可以选用多晶硅层，以在后续的步骤中形成浮栅结构。

其中所述掩膜层204可以选用硬掩膜层，例如SiN，以在形成浅沟槽的过程中保护所述浮栅层不受到损坏。

执行步骤202，图案化所述掩膜层204、浮栅层和半导体衬底201，以形成浅沟槽，在所述浅沟槽内填充浅沟槽隔离材料，以形成浅沟槽隔离结构203。

具体地，如图2a所示，执行干法刻蚀工艺，依次对掩膜层204、浮栅层和半导体衬底201进行刻蚀以形成浅沟槽。具体地，可以在掩膜层204上形成具有图案的光刻胶层，以该光刻胶层为掩膜对掩膜层204进行干法刻蚀，以将图案转移至掩膜层204，并以光刻胶层和掩膜层204为掩膜对浮栅层和半导体衬底201进行刻蚀，以形成沟槽，并在所述浮栅层和所述掩膜层204中形成通过所述沟槽相互隔离的叠层，所述叠层包括浮栅结构202和掩膜层204。

其中，所述浮栅结构202的数目并不局限与某一数值范围。

进一步，可以在掩膜层204上和沟槽内形成浅沟槽隔离材料，所述浅沟槽隔离材料可以为氧化硅、氮氧化硅和/或其它现有的低介电常数材料；在本发明的一个实施例中所述隔离材料为HARP，执行化学机械研磨工艺并停止在掩膜层204上，以形成浅沟槽隔离结构203。

由于所述浅沟槽具有很大的深宽比(high aspect ratio)，因此在填充氧化物的过程中不可避免的形成孔洞30、40，其中所述孔洞30位于孔洞40的上方。

执行步骤203，去除掩膜层204，以露出所述浮栅结构以及所述浅沟槽隔离结构203中的孔洞。

具体地，如图2b所示，在该步骤中选用湿法蚀刻去除所述掩膜层204，该过程中会露出构成所述浅沟槽隔离结构203的氧化物中的孔洞30，并且所述孔洞30在湿法去除所述掩膜层204的过程中不断的变大。

在本发明所述实施例中，可选地，在该步骤中去除剩余的掩膜层204的方法可以为湿法蚀刻工艺，由于去除所述掩膜层204的刻蚀剂为本领域所公知，因此不再详述。

目前所述半导体器件的制备方法如图1a-1c所示，其中如图1a所示，首先提供半导体衬底101，在所述半导体衬底101上形成有浮栅结构102，所述浮栅结构102上形成有掩膜层104，所述浮栅结构102之间形成有浅沟槽隔离结构103，由于所述浅沟槽具有很大的深宽比(high aspect ratio)，因此在填充氧化物的过程中不可避免的形成孔洞10和11，在湿法去除所述掩膜层104的过程中会露出所述孔洞10，如图1b所示，并且所述孔洞10在湿法去除所述掩膜层104的过程中不断的变大。

在去除掩膜层104之后，接着去除所述浅沟槽隔离结构103中的部分氧化物，即执行存储单元打开的步骤(cell open,COPEN)的步骤，如图1c所示，在该步骤中由于孔洞10的存在，进一步加剧了所述孔洞11中氧化物的损失，使所述孔洞11进一步变大，同时引起所述浮栅结构102之间的氧化物顶部的不平坦，使半导体器件的性能和良率降低。

在本发明所述实施例中同样存在上述问题，即在去除掩膜层204的过程中会使所述氧化物中的所述孔洞30变大，在COPEN中由于孔洞30的存在会进一步加剧所述孔洞40的变大。

因此本发明为了解决该问题，在COPEN步骤之前增加了步骤204和步骤205，以消除所述孔洞的进一步变大而影响半导体器件性能和良率的弊端，具体步骤如下：

执行步骤204，沉积具有低台阶覆盖能力的牺牲材料层205，以填充所述孔洞30和覆盖所述浮栅结构202，获得平坦的表面。

具体地，如图2c所示，在该步骤中选用沉积具有低台阶覆盖能力的牺牲材料层205，以填充露出的所述孔洞30，对所述孔洞30进行补偿，在该实施例中，牺牲材料层205具有低台阶覆盖能力(Low step coverage)，以保证所述牺牲材料层205能够完全填充所述高深宽比并且开口很小的所述孔洞30。

进一步，所述牺牲材料层205具有低台阶覆盖能力(Low step coverage)，还可以填充所述浮栅结构202之间的“U”形区域，在填充完成之后所述存储单元顶部的浅沟槽隔离氧化物具有更加平整的表面。

其中，在本发明中所述牺牲材料层205可以实现上述两种目的，而其他常用的氧化物层并不能实现所述目的，例如高温氧化物层或者具有高台阶覆盖能力(High stepcoverage)的氧化物层均不可以获得平整的表面，因此所述氧化物的选择并非任意的。

其中，所述牺牲材料层205的材料包括低压正硅酸乙酯，但并不局限于低压正硅酸乙酯，还可以选用其他具有低台阶覆盖能力(Low step coverage)的材料。

所述低压正硅酸乙酯可以选用低压化学气相沉积(LPCVD)的方法沉积，但并不局限于所述方法，在沉积过程中通常选用SiH₄和O₂来实现反应，但是并不局限于所述示例。

执行步骤205，去除部分所述牺牲材料层205，以露出所述浮栅结构202。

具体地，如图2d所示，在该步骤中选用湿法蚀刻工艺蚀刻所述牺牲材料层205至露出所述浮栅结构202的顶部为止。

进一步，所述湿法蚀刻应选择对所述浮栅结构202具有较大蚀刻选择比的制程，例如选用SiCoNi制程蚀刻所述牺牲材料层205，所述SiCoNi制程对所述牺牲材料层205具有高度选择性，所述SiCoNi制程中具体参数本领域技术人员可以根据工艺需要进行选择，并不局限于某一数值。可选的，所述湿法蚀刻还可以选用常用的其他方法，并不局限于上述示例，例如选用HF进行湿法蚀刻等。

执行步骤206，去除剩余的所述牺牲材料层205和所述浅沟槽隔离结构203中的部分氧化物，以露出所述浮栅结构202的部分侧壁。

具体地，如图2e所示，在该步骤中通过干法蚀刻去除剩余的所述牺牲材料层205和所述浅沟槽隔离结构203中的部分氧化物，形成凹槽20，以露出所述浮栅结构202的部分侧壁，以使所述浮栅结构202在后续的步骤中能和控制栅结构具有更大的接触面积，该步骤称为存储单元打开(cell open,COPEN)的步骤，即通过去除部分所述浮栅结构202之间的浅沟槽隔离氧化物，以露出部分所述浮栅结构，以便在沉积多晶硅层之后能和所述浮栅结构202形成稳定的接触，避免由于器件尺寸减小引起接触不稳定的问题。

可选地，该步骤选用地毯式干法蚀刻(Blank etch)去除所述浅沟槽隔离结构203中的部分氧化物。

其中，所述COPEN工艺可以选用本领域常用的工艺方法，在此不再赘述。

可选地，在露出所述栅结构202的部分侧壁之后，所述方法还进一步包括执行湿法清洗的步骤。所述湿法清洗步骤中选用DHF，具体操作方法可以选用本领域常用的清洗方法，在此不再赘述。

在该实施例中通过选用牺牲材料层205完全填充所述孔洞30之后，制备得到的半导体器件在COPEN之后不会形成孔洞，很好的解决了现有技术中存在的问题；即使所述氧化物中存在孔洞，在COPEN工艺中所述孔洞不会加剧变大，由于所述孔洞40较小，如图3中B所示，相对于现有技术中的孔洞(如图3中A所示)小很多，并不会对器件的性能造成影响，提高了所述半导体器件的性能和良率。

需要说明的是本发明所述方法不仅仅局限于制备NAND器件，还可以用于制备其他包含STI或者深沟槽步骤的工艺中，在此不再赘述。

本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，所述方法在COPEN工艺步骤之前，沉积低压正硅酸乙酯，以填充所述浅沟槽隔离结构中存在的孔洞，避免在后续的步骤中加剧孔洞的变大，在沉积所述低压正硅酸乙酯之后不仅能够防止孔洞的产生，而且还能获得更加平整的表面，以进一步提高器件的性能和良率。

至此，完成了本发明实施例的COPEN工艺的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，例如在所述浮栅结构上形成控制栅，以及制作NAND存储器件的其他常规步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。

其中，图4为本发明实施例中NAND器件制备的工艺流程图，具体地，包括以下步骤：

步骤201提供半导体衬底，在所述半导体衬底上形成有若干个包括浮栅结构和掩膜层的叠层，在相邻的所述叠层之间形成有向下延伸至所述半导体衬底中的浅沟槽隔离结构；

步骤202去除所述掩膜层，以露出所述浮栅结构和所述浅沟槽隔离结构中的孔洞；

步骤203沉积具有低台阶覆盖能力的牺牲材料层，以填充所述孔洞并覆盖所述浮栅结构；

步骤204去除部分所述牺牲材料层，以再次露出所述浮栅结构；

步骤205去除剩余的所述牺牲材料层和所述浅沟槽隔离结构中的部分氧化物，以露出所述浮栅结构的部分侧壁。

实施例2

本发明还提供了一种半导体器件，所述半导体器件选用实施例1所述的方法制备。通过本发明所述方法制备得到的半导体器件没有孔洞或者所述孔洞很小，不会影响器件的性能，相对于现有技术来说提高了所述半导体器件的性能和良率。

实施例3

本发明还提供了一种电子装置，包括实施例2所述的半导体器件。其中，半导体器件为实施例2所述的半导体器件，或根据实施例1所述的制备方法得到的半导体器件。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制备方法，包括：

提供半导体衬底，在所述半导体衬底上形成有若干个包括浮栅结构和掩膜层的叠层，在相邻的所述叠层之间形成有向下延伸至所述半导体衬底中的浅沟槽隔离结构；

去除所述掩膜层，以露出所述浮栅结构和所述浅沟槽隔离结构中的孔洞；

沉积具有低台阶覆盖能力的牺牲材料层，以完全填充露出的所述孔洞并覆盖所述浮栅结构；

去除部分所述牺牲材料层，以再次露出所述浮栅结构；

去除剩余的所述牺牲材料层和所述浅沟槽隔离结构中的部分氧化物，以露出所述浮栅结构的部分侧壁。

2.根据权利要求1所述的方法，其特征在于，所述具有低台阶覆盖能力的所述牺牲材料层包括低压正硅酸乙酯。

3.根据权利要求1所述的方法，其特征在于，选用湿法蚀刻去除部分所述牺牲材料层。

4.根据权利要求1所述的方法，其特征在于，选用干法蚀刻去除剩余的所述牺牲材料层和所述浅沟槽隔离结构中的部分氧化物。

5.根据权利要求1所述的方法，其特征在于，在露出所述浮栅结构的部分侧壁之后，所述方法还进一步包括执行湿法清洗的步骤。

6.根据权利要求5所述的方法，其特征在于，所述湿法清洗步骤中选用DHF。

7.根据权利要求1所述的方法，其特征在于，所述掩膜层选用SiN。

8.根据权利要求1所述的方法，其特征在于，形成所述叠层和浅沟槽隔离结构的方法包括：

提供半导体衬底，在所述半导体衬底上形成浮栅层和掩膜层；

图案化所述浮栅层、所述掩膜层和所述半导体衬底，以形成若干相互隔离的所述叠层以及位于所述叠层之间的浅沟槽；

在所述浅沟槽中填充隔离材料，以形成所述浅沟槽隔离结构。

9.一种基于权利要求1至8之一所述的方法制备得到的半导体器件。

10.一种电子装置，包括权利要求9所述的半导体器件。