CN108122840A - 一种半导体器件及制备方法、电子装置 - Google Patents

一种半导体器件及制备方法、电子装置 Download PDF

Info

Publication number
CN108122840A
CN108122840A CN201611064785.4A CN201611064785A CN108122840A CN 108122840 A CN108122840 A CN 108122840A CN 201611064785 A CN201611064785 A CN 201611064785A CN 108122840 A CN108122840 A CN 108122840A
Authority
CN
China
Prior art keywords
material layer
groove
fin
fin structure
grid material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611064785.4A
Other languages
English (en)
Other versions
CN108122840B (zh
Inventor
肖芳元
王彦
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201611064785.4A priority Critical patent/CN108122840B/zh
Publication of CN108122840A publication Critical patent/CN108122840A/zh
Application granted granted Critical
Publication of CN108122840B publication Critical patent/CN108122840B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种半导体器件及制备方法、电子装置。所述方法包括：提供半导体衬底，在所述半导体衬底上形成有多列条状鳍片；图案化所述条状鳍片，以在所述条状鳍片中形成凹槽并在所述条状鳍片的延伸方向上将所述条状鳍片分割为相互间隔的鳍片结构；形成第一隔离材料层至所述鳍片结构的顶部以下，以露出所述鳍片结构的顶部；在露出的所述鳍片结构上形成第一栅极材料层，以填充所述凹槽和所述鳍片结构之间的间隙并覆盖所述鳍片结构；去除所述凹槽中的所述第一栅极材料层；沉积第二隔离材料层，以填充去除所述第一栅极材料层之后的所述凹槽。所述方法可以避免单扩散区切断横向厚度很小的问题，通过所述方法提高了所述半导体器件的性能和良率。

Description

一种半导体器件及制备方法、电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及制备方法、电子装置。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于高器件密度、高性能和低成本的需求，半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。
随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
为了进一步提高FinFET工艺中器件的密度，可以设计很多单扩散区切断(singlediffusion break，SDB)来形成更多的更窄的浅沟槽隔离，以节省栅极阵列的区域。
此外，为了增加芯片上半导体器件的密度，需要更小的头对头(head to head，HTH)关键尺寸，其中，所述头对头(head to head，HTH)关键尺寸是指所述单扩散区切断(single diffusion break，SDB)上虚拟栅极与鳍片之间的关键尺寸，所述单扩散区切断(single diffusion break，SDB)的设置可以很好地解决所述头对头桥连和短路的问题，但是所述单扩散区切断(single diffusion break，SDB)的制备又引入了新的问题。
其中，所述单扩散区切断(single diffusion break，SDB)的制备过程中首先形成鳍片并填充隔离材料层，然后形成单扩散区切断(single diffusion break，SDB)，在形成所述单扩散区切断(single diffusion break，SDB)之后回蚀刻不同列的鳍片之间的所述隔离材料层，但是在所述回蚀刻过程中所述单扩散区切断(single diffusion break，SDB)会被横向(指沿鳍片结构的延伸方向)过蚀刻，造成所述单扩散区切断(single diffusionbreak，SDB)的横向尺寸(指沿鳍片结构的延伸方向上的尺寸)大幅减小，使器件的隔离效果变差甚至失效。
因此，有必要提出一种新的半导体器件及制备方法，以解决现有的技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明提供了一种半导体器件的制备方法，所述方法包括：
提供半导体衬底，在所述半导体衬底上形成有多列条状鳍片；
图案化所述条状鳍片，以在所述条状鳍片中形成凹槽并在所述条状鳍片的延伸方向上将所述条状鳍片分割为相互间隔的鳍片结构；
形成第一隔离材料层至所述鳍片结构的顶部以下，以露出所述鳍片结构的顶部；
在露出的所述鳍片结构上形成第一栅极材料层，以填充所述凹槽和所述鳍片结构之间的间隙并覆盖所述鳍片结构；
去除所述凹槽中的所述第一栅极材料层；
沉积第二隔离材料层，以填充去除所述第一栅极材料层之后的所述凹槽。
可选地，形成第一隔离材料层至所述鳍片结构的顶部以下，以露出所述鳍片结构的顶部的步骤包括：
沉积第一隔离材料层，以填充所述凹槽并覆盖所述鳍片结构；
回蚀刻所述第一隔离材料层，以去除部分所述第一隔离材料层并露出所述鳍片结构的顶部。
可选地，所述方法还包括：
在所述第一栅极材料层和所述第二隔离材料层上形成第二栅极材料层；
对所述第二栅极材料层和第一栅极材料层进行图案化，以分别在所述凹槽上方、所述鳍片结构上方形成栅极结构，所述鳍片结构上方的栅极结构包括堆叠设置的图案化的第一栅极材料层和图案化的第二栅极材料层。
可选地，去除所述凹槽中的所述第一栅极材料层的步骤包括：
在所述第一栅极材料层上形成掩膜叠层，所述掩膜叠层中形成有与所述凹槽对准的开口图案；
以所述掩膜叠层为掩膜蚀刻所述凹槽中的第一栅极材料层，以露出所述凹槽中的所述第一隔离材料层。
可选地，所述掩膜叠层包括依次层叠的ODL层、Si-BARC层以及图案化的光刻胶层。
可选地，图案化所述第一栅极材料层，以去除所述凹槽中的所述第一栅极材料层的步骤中使用HBr基蚀刻气体。
可选地，使用流动式化学气相沉积法沉积所述第二隔离材料层。
可选地，沉积第二隔离材料层，以填充去除所述第一栅极材料层之后的所述凹槽的步骤包括：
沉积所述第二隔离材料层，以填充去除所述第一栅极材料层之后的所述凹槽并覆盖所述第一栅极材料层；
回蚀刻所述第二隔离材料层，以去除所述第一栅极材料层表面的所述第二隔离材料层，并将所述凹槽中的所述第二隔离材料层蚀刻至所述第一栅极材料层以下。
可选地，选用远程等离子体反应或者气体蚀刻方法回蚀刻所述第二隔离材料层。
本发明还提供了一种半导体器件，所述半导体器件包括：
半导体衬底，所述半导体衬底上形成有多列条状鳍片，所述条状鳍片中形成有凹槽，所述凹槽在所述条状鳍片的延伸方向上将所述条状鳍片分割为相互间隔的鳍片结构；
隔离材料层，填充于所述凹槽中，所述隔离结构在所述延伸方向上的厚度均一。
可选地，还包括：
位于所述鳍片结构上方的栅极结构，包括堆叠设置的图案化的第一栅极材料层和图案化的第二栅极材料层；
位于所述凹槽上方的栅极结构，包括图案化的第二栅极材料层。
本发明还提供了一种电子装置，包括前述的半导体器件。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件的制备方法，在所述方法中在形成所述目标高度的鳍片结构之后，在所述鳍片结构之间形成第一栅极材料层作为缓冲层，以填充所述鳍片结构之间的间隙，然后去除凹槽内的第一栅极材料层再沉积第二隔离材料层以作为单扩散区切断(single diffusion break，SDB)，通过所述工艺的改进，可以避免目前工艺中所述单扩散区切断(single diffusion break，SDB)的横向(指沿鳍片结构的延伸方向)蚀刻，避免单扩散区切断(single diffusion break，SDB)横向厚度很小的问题，通过所述方法提高了所述半导体器件的性能和良率。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了本发明所述半导体器件的制备工艺流程图；
图2示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图3示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图4示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图5示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图6示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图7示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图8示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图9示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图10示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图11示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图12示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构以及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面参考附图对本发明的半导体器件的制备方法做详细描述，图1示出了本发明所述半导体器件的制备工艺流程图；图2示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图3示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图4示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图5示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图6示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图7示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图8示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图9示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图10示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图11示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图。其中在图2至图11中左侧的示意图为沿鳍片结构延伸方向的剖面示意图，右侧的示意图为沿与鳍片结构延伸方向垂直的方向的剖面示意图。
本发明提供一种半导体器件的制备方法，如图1所示，该制备方法的主要步骤包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有多列条状鳍片；
步骤S2：图案化所述条状鳍片，以在所述条状鳍片中形成凹槽并在所述条状鳍片的延伸方向上将所述条状鳍片分割为相互间隔的鳍片结构；
步骤S3：形成第一隔离材料层至所述鳍片结构的顶部以下，以露出所述鳍片结构的顶部；
步骤S4：在露出的所述鳍片结构上形成第一栅极材料层，以填充所述凹槽和所述鳍片结构之间的间隙并覆盖所述鳍片结构；
步骤S5：去除所述凹槽中的所述第一栅极材料层；
步骤S6：沉积第二隔离材料层，以填充去除所述第一栅极材料层之后的所述凹槽。
下面，对本发明的半导体器件的制备方法的具体实施方式做详细的说明。
首先，执行步骤一，提供半导体衬底201，在所述半导体衬底上形成有若干条状鳍片。
具体地，如图2所示，在该步骤中所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在该实施例中半导体衬底201选用硅。
接着在所述半导体衬底上形成垫氧化物层(Pad oxide)，其中所述垫氧化物层(Pad oxide)的形成方法可以通过沉积的方法形成，例如化学气相沉积、原子层沉积等方法，还可以通过热氧化所述半导体衬底的表面形成，在此不再赘述。
进一步，在该步骤中还可以进一步包含执行离子注入的步骤，以在所述半导体衬底中形成阱，其中注入的离子种类以及注入方法可以为本领域中常用的方法，在此不一一赘述。
然后，在半导体衬底上形成若干相互平行的条状鳍片，例如所述条状鳍片包括若干列，以形成鳍片阵列。
其中，鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。
在所述垫氧化物层上形成硬掩膜层。
具体地，如图2所示，其中，所述垫氧化物层作为所述硬掩膜层的缓冲层，所述垫氧化物层可以解决在隔离材料层回蚀刻过程中硬掩膜层SiN脱落的问题。
其中，所述硬掩膜层选用SiN。
图案化所垫氧化物层、硬掩膜层和所述半导体衬底，以形成若干条状鳍片。
具体的形成方法包括：在半导体衬底上形成光刻胶层(图中未示出)，形成所述光刻胶层可以采用本领域技术人员所熟习的各种适宜的工艺，图案化所述光刻胶层，形成用于蚀刻半导体衬底以在其上形成鳍片的多个彼此隔离的掩膜，然后以所述光刻胶层为掩膜蚀刻所述垫氧化物层、硬掩膜层和所述半导体衬底，以形成多列所述条状鳍片。
接着形成衬垫氧化物层，以覆盖半导体衬底的表面、鳍片结构的侧壁以及所述硬掩膜层的侧壁和顶部。
在一个实施例中，采用现场蒸汽生成工艺(ISSG)形成衬垫氧化物层。
可选地，在该步骤中还可以形成覆盖衬垫氧化物层的保护层，以避免后续实施的工艺对鳍片结构的高度和特征尺寸造成损失。在一个实施例中，采用具有可流动性的化学气相沉积工艺(FCVD)形成保护层，保护层的材料可以为氮化硅。
图案化所述条状鳍片，以在所述条状鳍片上形成若干凹槽，以在所述条状鳍片的延伸方向上形成若干相互间隔的鳍片结构；
执行步骤二，图案化所述条状鳍片，以在所述条状鳍片上形成凹槽，在所述条状鳍片的延伸方向上形成相互间隔的鳍片结构。
具体地，如图2所示，在所述条状鳍片的延伸方向上对所述条状鳍片进行图案化，以将所述条状鳍片在其延伸方向上被分割为若干相互间隔的部分。
具体地，在所述条状鳍片上形成若干凹槽，在所述条状鳍片的延伸方向上形成若干相互间隔的鳍片结构。
执行步骤三，沉积第一隔离材料层202，以填充所述凹槽并覆盖所述鳍片结构。
具体地，如图2所示，沉积第一隔离材料层，以完全填充鳍片结构之间的间隙，例如填充相邻两列鳍片结构之间的间隙。
在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。隔离材料层的材料可以选择氧化物，例如HARP。
在沉积所述隔离材料层之后还进一步包括平坦化的步骤，例如平坦化所述第一隔离材料层至所述鳍片结构顶部的步骤。
执行步骤四，回蚀刻所述第一隔离材料层202，以去除部分所述第一隔离材料层并露出所述鳍片结构的顶部。
具体地，如图3所示，在该步骤中回蚀刻所述第一隔离材料层202，以露出所述鳍片结构顶部，从而形成目标高度的鳍片结构。
其中，所述目标高度是指在器件设计中所需要形成的高度，并不局限于某一数值范围。
其中，所述第一隔离材料层选用氧化物。
在该步骤中选用远程等离子体反应(Siconi制程，Remote plasma reaction)或者气体蚀刻方法(例如Certas制程)回蚀刻所述第一隔离材料层。其中，所述Siconi制程和所述Certas制程的各种操作方法和参数均可以参照本领域中常规的Siconi制程和所述Certas制程，在此不再赘述。
执行步骤五，在露出的所述鳍片结构和所述第一隔离材料层上形成栅极介电层203。
具体地，如图3所示，在露出的所述鳍片结构和所述第一隔离材料层上形成栅极介电层，以覆盖所述鳍片结构。
其中，所述栅极介电层可以通过热氧化的方法或者沉积的方法形成。所述栅极介电层203选用氧化物。
所述栅极介电层的厚度并不局限于某一数值范围。
执行步骤六，在所述栅极介电层上形成第一栅极材料层204，以填充回蚀刻之后的所述凹槽和所述鳍片结构之间的间隙并覆盖所述鳍片结构。
具体地，如图5所示，其中，所述第一栅极材料层作为缓冲层填充所述鳍片结构之间的间隙，包括不同列所述鳍片结构之间的间隙以及同列的所述鳍片结构中间的凹槽。
其中，所述第一栅极材料层选用与所述第一隔离材料层具有较大蚀刻选择比的材料，以防止其被损坏。
可选地，所述第一栅极材料层还用于后续形成栅极结构的材料，因此所述第一栅极材料层选用多晶硅。
执行步骤七，图案化所述第一栅极材料层，以去除所述凹槽中的所述第一栅极材料层。
具体地，如图6所示，图案化所述第一栅极材料层，以去除所述凹槽中的所述第一栅极材料层的步骤包括：
步骤1：在所述第一栅极材料层上形成掩膜叠层，所述掩膜叠层中形成有与所述凹槽对准的开口图案；
步骤2：以所述掩膜叠层为掩膜蚀刻所述凹槽中的第一栅极材料层，以露出所述凹槽中的所述第一隔离材料层。
在所述步骤1中，所述掩膜叠层包括依次沉积的ODL层、Si-BARC层以及图案化的光刻胶层。有机分布层(Organic distribution layer,ODL)，含硅的底部抗反射涂层(Si-BARC)，在所述含硅的底部抗反射涂层(Si-BARC)上沉积图案化了的光刻胶层，其中所述光刻胶上的图案定义了所要形成开口的图形。
所述蚀刻步骤为干法蚀刻或者湿法蚀刻，以去除所述凹槽中的所述第一栅极材料层。
在该步骤中为了提高蚀刻效率，选用与所述第一隔离材料层具有较大蚀刻选择比的蚀刻方法，例如使用HBr基蚀刻气体来蚀刻所述第一栅极材料层，如图7所示。
执行步骤八，沉积第二隔离材料层205，以填充去除所述第一栅极材料层之后的所述凹槽。
其中，沉积第二隔离材料层，以填充去除所述第一栅极材料层之后的所述凹槽的步骤包括：
步骤1：沉积第二隔离材料层，以填充去除所述第一栅极材料层之后的所述凹槽并覆盖所述第一栅极材料层，如图8所示。
步骤2：回蚀刻所述第二隔离材料层，以去除所述第一栅极材料层表面的所述第二隔离材料层，并将所述凹槽中的所述第二隔离材料层蚀刻至所述第一栅极材料层以下，如图9所示。
在所述步骤1中，如图8所示，在该步骤中沉积第二隔离材料层205至所述第一栅极材料层顶部以上，以填充去除所述第一栅极材料层之后的所述凹槽。
其中，所述第二隔离材料层205选用流动式化学气相沉积法(Flowable CVD:FCVD)的方法沉积。
可选地，所述第二隔离材料层选用氧化物。
在所述步骤2中，选用远程等离子体反应(Siconi制程，Remote plasma reaction)或者气体蚀刻方法(例如Certas制程)回蚀刻所述第二隔离材料层。其中，所述Siconi制程和所述Certas制程的各种操作方法和参数均可以参照本领域中常规的Siconi制程和所述Certas制程，在此不再赘述。
执行步骤九，在所述第一栅极材料层和所述第二隔离材料层上形成第二栅极材料层206，以覆盖所述第一栅极材料层和所述第二隔离材料层。
具体地，如图10所示，所述第二栅极材料层206包括多晶硅。
所述第二栅极材料层的沉积方法可以选用本领域常用的方法。
在形成所述第二栅极材料层之后还进一步包括平坦化的步骤，所述平坦化处理的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。
执行步骤十，对所述第二栅极材料层和第一栅极材料层进行图案化，以分别在所述凹槽上方、所述鳍片结构上方形成栅极结构。
具体地，如图11所示，在该步骤中图案化所述第一栅极材料层和所述第二栅极材料层，以形成环绕所述鳍片结构的栅极结构，例如所述栅极结构覆盖所述鳍片结构的顶部以及顶部两侧的两个侧壁，从而使所述栅极结构环绕所述鳍片结构设置，其中，位于所述凹槽上方的为虚拟栅极结构。
在该实施例中对所述凹槽上方的第二栅极材料层进行图案化，同时对所述鳍片结构上的述第二栅极材料层和第一栅极材料层进行图案化，以分别在所述凹槽上方、所述鳍片结构上方形成栅极结构，所述鳍片结构上方的栅极结构包括堆叠设置的图案化的第一栅极材料层和图案化的第二栅极材料层，所述凹槽上方的所述栅极结构仅包括图案化的第二栅极材料层。
具体地，在所述第二栅极材料层上形成光刻胶层207，然后曝光显影，以形成开口，然后以所述光刻胶层207为掩膜蚀刻所述第一栅极材料层和所述第二栅极材料层，以形成环绕所述鳍片结构的栅极结构。
然后在所述栅极结构的侧壁上形成间隙壁并执行LDD离子注入。
所述偏移侧墙的材料例如是氮化硅，氧化硅或者氮氧化硅等绝缘材料。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源漏极的粒子注入深度也越来越小，偏移侧墙的作用在于以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。
其中，形成偏移侧墙的工艺可以为化学气相沉积，本实施例中，所述偏移侧墙的厚度可以小到80埃。
可选地，在所述虚拟栅极两侧执行LDD离子注入步骤并活化。
可选地，在所述虚拟栅极的偏移侧墙上形成间隙壁。
具体地，在所形成的偏移侧墙上形成间隙壁(Spacer)，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一中实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁。
此外，所述方法还进一步包括形成接触孔蚀刻停止层的步骤，所述形成方法可以选用本领域常用的各种方法，在此不再赘述。
至此，完成了本发明实施例的半导体器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件的制备方法，在所述方法中在形成所述目标高度的鳍片结构之后，在所述鳍片结构之间形成第一栅极材料层作为缓冲层，以填充所述鳍片结构之间的间隙，然后去除凹槽内的第一栅极材料层再沉积第二隔离材料层以作为单扩散区切断(single diffusion break，SDB)，通过所述工艺的改进，可以避免目前工艺中所述单扩散区切断(single diffusion break，SDB)的横向(指沿鳍片结构的延伸方向)蚀刻，避免单扩散区切断(single diffusion break，SDB)横向厚度很小的问题，通过所述方法提高了所述半导体器件的性能和良率。
实施例二
本发明还提供了一种半导体器件，如图11所示，所述半导体器件包括：
半导体衬底201，所述半导体衬底上形成有多列条状鳍片，所述条状鳍片中形成有凹槽，所述凹槽在所述条状鳍片的延伸方向上将所述条状鳍片分割为相互间隔的鳍片结构；
隔离材料层202，填充于所述凹槽中，所述隔离结构在所述延伸方向上的厚度均一。
其中，所述隔离材料层202还填充所述相邻两列的所述鳍片结构之间的间隙。
所述半导体器件还包括：
位于所述鳍片结构上方的栅极结构，包括堆叠设置的图案化的第一栅极材料层和图案化的第二栅极材料层；
位于所述凹槽上方的栅极结构，包括图案化的第二栅极材料层。
同样，所述栅极结构还填充所述相邻两列的所述鳍片结构之间的间隙，在与所述鳍片结构延伸方向垂直的方向上形成一体的栅极结构。
其中，所述半导体器件包括半导体衬底201，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在该实施例中半导体衬底选用硅。
具体地，在半导体衬底上形成有多个鳍片结构，鳍片结构的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。
所述半导体器件还进一步包括环绕所述鳍片设置的栅极结构，所述栅结构的侧壁上形成有偏移侧壁和间隙壁。例如所述栅极结构覆盖所述鳍片结构的顶部以及顶部两侧的两个侧壁，从而使所述栅极结构环绕所述鳍片结构设置。
所述偏移侧墙的材料例如是氮化硅，氧化硅或者氮氧化硅等绝缘材料。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源漏极的粒子注入深度也越来越小，偏移侧墙的作用在于以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。
在所形成的偏移侧墙上形成有间隙壁(Spacer)，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。
在所述栅极结构的两侧形成有抬升源漏。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件，所述半导体器件在制备过程中在形成所述目标高度的鳍片结构之后，在所述鳍片结构之间形成第一栅极材料层作为缓冲层，以填充所述鳍片结构之间的间隙，然后去除凹槽内的第一栅极材料层再沉积第二隔离材料层以作为单扩散区切断(single diffusion break，SDB)，通过所述工艺的改进，可以避免目前工艺中所述单扩散区切断(single diffusion break，SDB)的横向(指沿鳍片结构的延伸方向)蚀刻，避免单扩散区切断(single diffusion break，SDB)横向厚度很小的问题，通过所述方法提高了所述半导体器件的性能和良率。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。
实施例三
本发明的另一个实施例提供一种电子装置，其包括半导体器件，该半导体器件为前述实施例二中的半导体器件，或根据实施例一所述的半导体器件的制备方法所制得的半导体器件。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。
由于包括的半导体器件件具有更高的性能，该电子装置同样具有上述优点。
其中，图12示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括前述的半导体器件，或根据实施例一所述的半导体器件的制备方法所制得的半导体器件，所述半导体器件包半导体衬底，所述半导体衬底上形成有多列条状鳍片，所述条状鳍片中形成有凹槽，所述凹槽在所述条状鳍片的延伸方向上将所述条状鳍片分割为相互间隔的鳍片结构；隔离材料层，填充于所述凹槽中，所述隔离结构在所述延伸方向上的厚度均一。所述半导体器件在制备过程中在形成所述目标高度的鳍片结构之后，在所述鳍片结构之间形成第一栅极材料层作为缓冲层，以填充所述鳍片结构之间的间隙，然后去除凹槽内的第一栅极材料层再沉积第二隔离材料层以作为单扩散区切断(single diffusion break，SDB)，通过所述工艺的改进，可以避免目前工艺中所述单扩散区切断(single diffusion break，SDB)的横向(指沿鳍片结构的延伸方向)蚀刻，避免单扩散区切断(single diffusion break，SDB)横向厚度很小的问题，通过所述方法提高了所述半导体器件的性能和良率。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (12)

1.一种半导体器件的制备方法，其特征在于，所述方法包括：
提供半导体衬底，在所述半导体衬底上形成有多列条状鳍片；
图案化所述条状鳍片，以在所述条状鳍片中形成凹槽并在所述条状鳍片的延伸方向上将所述条状鳍片分割为相互间隔的鳍片结构；
形成第一隔离材料层至所述鳍片结构的顶部以下，以露出所述鳍片结构的顶部；
在露出的所述鳍片结构上形成第一栅极材料层，以填充所述凹槽和所述鳍片结构之间的间隙并覆盖所述鳍片结构；
去除所述凹槽中的所述第一栅极材料层；
沉积第二隔离材料层，以填充去除所述第一栅极材料层之后的所述凹槽。
2.根据权利要求1所述的方法，其特征在于，形成第一隔离材料层至所述鳍片结构的顶部以下，以露出所述鳍片结构的顶部的步骤包括：
沉积第一隔离材料层，以填充所述凹槽并覆盖所述鳍片结构；
回蚀刻所述第一隔离材料层，以去除部分所述第一隔离材料层并露出所述鳍片结构的顶部。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在所述第一栅极材料层和所述第二隔离材料层上形成第二栅极材料层；
对所述第二栅极材料层和第一栅极材料层进行图案化，以分别在所述凹槽上方、所述鳍片结构上方形成栅极结构，所述鳍片结构上方的栅极结构包括堆叠设置的图案化的第一栅极材料层和图案化的第二栅极材料层。
4.根据权利要求3所述的方法，其特征在于，去除所述凹槽中的所述第一栅极材料层的步骤包括：
在所述第一栅极材料层上形成掩膜叠层，所述掩膜叠层中形成有与所述凹槽对准的开口图案；
以所述掩膜叠层为掩膜蚀刻所述凹槽中的第一栅极材料层，以露出所述凹槽中的所述第一隔离材料层。
5.根据权利要求4所述的方法，其特征在于，所述掩膜叠层包括依次层叠的ODL层、Si-BARC层以及图案化的光刻胶层。
6.根据权利要求1所述的方法，其特征在于，图案化所述第一栅极材料层，以去除所述凹槽中的所述第一栅极材料层的步骤中使用HBr基蚀刻气体。
7.根据权利要求1所述的方法，其特征在于，使用流动式化学气相沉积法沉积所述第二隔离材料层。
8.根据权利要求1所述的方法，其特征在于，沉积第二隔离材料层，以填充去除所述第一栅极材料层之后的所述凹槽的步骤包括：
沉积所述第二隔离材料层，以填充去除所述第一栅极材料层之后的所述凹槽并覆盖所述第一栅极材料层；
回蚀刻所述第二隔离材料层，以去除所述第一栅极材料层表面的所述第二隔离材料层，并将所述凹槽中的所述第二隔离材料层蚀刻至所述第一栅极材料层以下。
9.根据权利要求8所述的方法，其特征在于，选用远程等离子体反应或者气体蚀刻方法回蚀刻所述第二隔离材料层。
10.一种半导体器件，其特征在于，所述半导体器件包括：
半导体衬底，所述半导体衬底上形成有多列条状鳍片，所述条状鳍片中形成有凹槽，所述凹槽在所述条状鳍片的延伸方向上将所述条状鳍片分割为相互间隔的鳍片结构；
隔离材料层，填充于所述凹槽中，所述隔离结构在所述延伸方向上的厚度均一。
11.如权利要求10所述的半导体器件，其特征在于，还包括：
位于所述鳍片结构上方的栅极结构，包括堆叠设置的图案化的第一栅极材料层和图案化的第二栅极材料层；
位于所述凹槽上方的栅极结构，包括图案化的第二栅极材料层。
12.一种电子装置，其特征在于，所述电子装置包括权利要求10或11所述的半导体器件。
CN201611064785.4A 2016-11-28 2016-11-28 一种半导体器件及制备方法、电子装置 Active CN108122840B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611064785.4A CN108122840B (zh) 2016-11-28 2016-11-28 一种半导体器件及制备方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611064785.4A CN108122840B (zh) 2016-11-28 2016-11-28 一种半导体器件及制备方法、电子装置

Publications (2)

Publication Number Publication Date
CN108122840A true CN108122840A (zh) 2018-06-05
CN108122840B CN108122840B (zh) 2020-12-08

Family

ID=62224489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611064785.4A Active CN108122840B (zh) 2016-11-28 2016-11-28 一种半导体器件及制备方法、电子装置

Country Status (1)

Country Link
CN (1) CN108122840B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807267A (zh) * 2017-04-26 2018-11-13 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN110867413A (zh) * 2019-11-19 2020-03-06 上海华力集成电路制造有限公司 单扩散区切断的形成方法
CN113745109A (zh) * 2020-05-27 2021-12-03 广东汉岂工业技术研发有限公司 一种FinFET制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855093A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 半导体器件及其制造方法
CN103943621A (zh) * 2013-01-22 2014-07-23 联华电子股份有限公司 浅沟槽隔离结构及其形成方法
CN104051270A (zh) * 2013-03-15 2014-09-17 三星电子株式会社 形成半导体结构的方法和半导体器件
CN105990151A (zh) * 2015-03-04 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN106057872A (zh) * 2015-04-17 2016-10-26 三星电子株式会社 半导体器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855093A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 半导体器件及其制造方法
CN103943621A (zh) * 2013-01-22 2014-07-23 联华电子股份有限公司 浅沟槽隔离结构及其形成方法
CN104051270A (zh) * 2013-03-15 2014-09-17 三星电子株式会社 形成半导体结构的方法和半导体器件
CN105990151A (zh) * 2015-03-04 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN106057872A (zh) * 2015-04-17 2016-10-26 三星电子株式会社 半导体器件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807267A (zh) * 2017-04-26 2018-11-13 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN110867413A (zh) * 2019-11-19 2020-03-06 上海华力集成电路制造有限公司 单扩散区切断的形成方法
CN113745109A (zh) * 2020-05-27 2021-12-03 广东汉岂工业技术研发有限公司 一种FinFET制造方法

Also Published As

Publication number Publication date
CN108122840B (zh) 2020-12-08

Similar Documents

Publication Publication Date Title
CN106328711B (zh) 鳍式场效应晶体管(FinFET)器件结构及其形成方法
TWI479659B (zh) 形成半導體裝置的方法與其半導體結構
TWI525829B (zh) 半導體裝置及其製造方法
CN106328692A (zh) 鳍式场效应晶体管（finfet）器件结构及其形成方法
CN106206308A (zh) 制造finfet器件的方法
CN103474397A (zh) 制造finfet器件的方法
CN106158831B (zh) 一种半导体器件及其制作方法和电子装置
CN108122840A (zh) 一种半导体器件及制备方法、电子装置
CN106601619B (zh) 一种半导体器件及其制备方法、电子装置
CN105655334B (zh) 具有集成的多个栅极电介质晶体管的半导体装置
CN106601741B (zh) 一种半导体器件及其制备方法、电子装置
CN106601685B (zh) 一种半导体器件及其制备方法、电子装置
CN107919282A (zh) 一种半导体器件及其制造方法和电子装置
CN107978563B (zh) 一种半导体器件及制备方法、电子装置
CN106558610B (zh) 一种半导体器件及其制备方法、电子装置
CN106910685A (zh) 一种半导体器件及其制备方法、电子装置
CN105185711B (zh) 一种半导体器件及其制备方法、电子装置
CN107845637A (zh) 一种半导体器件及其制作方法、电子装置
CN109087890B (zh) 一种半导体器件及其制造方法、电子装置
CN107689330B (zh) 一种半导体器件及制备方法、电子装置
CN105990240B (zh) 一种半导体器件及其制备方法、电子装置
CN106601684B (zh) 一种半导体器件及其制备方法、电子装置
CN106558546B (zh) 一种半导体器件及其制备方法、电子装置
CN106910686B (zh) 一种半导体器件及其制备方法、电子装置
CN107785259B (zh) 一种半导体器件及制备方法、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant