CN108807267A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN108807267A
CN108807267A CN201710279660.1A CN201710279660A CN108807267A CN 108807267 A CN108807267 A CN 108807267A CN 201710279660 A CN201710279660 A CN 201710279660A CN 108807267 A CN108807267 A CN 108807267A
Authority
CN
China
Prior art keywords
groove isolation
semiconductor fin
buffer layer
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710279660.1A
Other languages
English (en)
Other versions
CN108807267B (zh
Inventor
肖芳元
黄敬勇
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710279660.1A priority Critical patent/CN108807267B/zh
Priority to US15/962,881 priority patent/US10586731B2/en
Publication of CN108807267A publication Critical patent/CN108807267A/zh
Application granted granted Critical
Publication of CN108807267B publication Critical patent/CN108807267B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种半导体装置及其制造方法。该方法包括：提供半导体结构，其包括衬底、在衬底上的一个或多个半导体鳍片和在每个半导体鳍片周围的沟槽隔离结构；该沟槽隔离结构包括：与半导体鳍片的延伸方向相交的第一沟槽隔离部和与半导体鳍片的延伸方向平行的第二沟槽隔离部；对沟槽隔离结构执行刻蚀以露出半导体鳍片的一部分；在半导体结构上形成图案化的缓冲层，该缓冲层覆盖第二沟槽隔离部，且具有露出第一沟槽隔离部的开口；在开口中形成绝缘物层，该绝缘物层的上表面与半导体鳍片的上表面基本齐平；以及去除缓冲层。本发明可以尽量避免现有技术中可能造成的SDB区域的氧化物损失问题。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体装置及其制造方法。
背景技术
FinFET(Fin Field Effect Transistor，鳍式场效应晶体管)是一种优异的器件结构，其可以代替传统的平面型CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)结构，可以满足进一步缩小器件尺寸的需求。为了在一个芯片中获得比较高的图案密度，需要比较小的鳍片之间的尺寸。然而，在传统工艺中，比较小的鳍片之间的尺寸容易导致多晶硅伪栅极与有源区之间的桥接。图1A中示出了半导体鳍片101、在半导体鳍片之间的沟槽103、在沟槽103中的二氧化硅层102、在二氧化硅层102上的伪栅极104和伪栅极104上的硬掩模层105。如图1A中圆圈中示出的，在半导体鳍片101之间的距离比较小的情况下，该伪栅极容易与半导体鳍片的有源区发生桥接，从而影响器件可靠性。
为了解决上述可能发生的桥接问题，目前工艺制造中，可以将沟槽中的二氧化硅层抬高，然后在抬高后的二氧化硅层上形成伪栅极，如图1B所示，这可以称为SDB(singlediffusion break，单扩散截断)工艺。该SDB工艺还可以增加芯片的图案密度。
发明内容
本发明的发明人发现，目前的SDB工艺容易造成SDB区域的二氧化硅被刻蚀，从而造成沟槽中的氧化物损失，最终将会影响器件可靠性。
根据本发明的第一方面，提供了一种半导体装置的制造方法，包括：提供半导体结构，所述半导体结构包括：衬底、位于所述衬底上的一个或多个半导体鳍片、以及在每个半导体鳍片周围的沟槽隔离结构；其中，所述沟槽隔离结构的上表面与所述半导体鳍片的上表面基本齐平，所述沟槽隔离结构包括：与所述半导体鳍片的延伸方向相交的第一沟槽隔离部，以及与所述半导体鳍片的延伸方向平行的第二沟槽隔离部；对所述沟槽隔离结构执行刻蚀以露出所述半导体鳍片的一部分；在对所述沟槽隔离结构执行刻蚀后，在所述半导体结构上形成图案化的缓冲层，所述缓冲层覆盖所述第二沟槽隔离部，并且具有露出所述第一沟槽隔离部的开口；在所述开口中形成绝缘物层，所述绝缘物层的上表面与所述半导体鳍片的上表面基本齐平；以及去除所述缓冲层。
在一个实施例中，在所述开口中形成绝缘物层，所述绝缘物层的上表面与所述半导体鳍片的上表面基本齐平的步骤包括：在形成所述缓冲层后的半导体结构上形成绝缘物层，所述绝缘物层填充所述开口；以及对所述绝缘物层执行回蚀刻，以使得所述绝缘物层的上表面与所述半导体鳍片的上表面基本齐平。
在一个实施例中，在对所述绝缘物层执行回蚀刻的步骤中，该回蚀刻还去除了所述缓冲层的一部分；在去除所述缓冲层的一部分之后，所述缓冲层的上表面高于所述半导体鳍片的上表面，或者所述缓冲层的上表面与所述半导体鳍片的上表面齐平。
在一个实施例中，采用沉积工艺形成所述绝缘物层，其中，所述沉积工艺的温度范围是200℃至400℃。
在一个实施例中，采用基于氟的等离子体处理工艺执行所述回蚀刻。
在一个实施例中，在所述半导体结构上形成图案化的缓冲层的步骤包括：形成覆盖在所述半导体结构上的缓冲层；在所述缓冲层上形成图案化的掩模层；以所述掩模层作为掩膜，刻蚀所述缓冲层以形成开口，所述开口露出所述第一沟槽隔离部；以及去除所述掩模层。
在一个实施例中，所述缓冲层的材料包含碳；所述绝缘物层的材料包括硅的氧化物。
在一个实施例中，采用基于二氧化硫和氧气的刻蚀工艺刻蚀所述缓冲层以形成开口。
在一个实施例中，所述开口的宽度大于所述第一沟槽隔离部的宽度。
在一个实施例中，在刻蚀所述缓冲层以形成开口的步骤中，还去除了与所述第一沟槽隔离部相邻的所述半导体鳍片的边缘的一部分，以在所述半导体鳍片的边缘处形成凹口；在形成所述绝缘物层的步骤中，所述绝缘物层还填充所述凹口。
在上述制造方法中，通过在对沟槽隔离结构刻蚀后，在其上形成图案化的缓冲层，通过缓冲层的开口形成SDB区域中的绝缘物层，然后去除缓冲层，从而可以尽量避免现有技术中容易造成的SDB区域的氧化物损失问题。
进一步地，缓冲层的开口的宽度大于第一沟槽隔离部的宽度，这样可以便于形成填充该开口的绝缘物层。
进一步地，在半导体鳍片的边缘形成凹口，这样在形成绝缘物层后，该绝缘物层还填充该凹口，然后在绝缘物层上形成伪栅极后，半导体鳍片的边缘由于存在凹口而距离伪栅极较远，从而不容易发生桥接现象。
根据本发明的第二方面，提供了一种半导体装置，包括：衬底；位于所述衬底上的一个或多个半导体鳍片；在每个半导体鳍片周围的沟槽隔离结构；所述沟槽隔离结构露出所述半导体鳍片的一部分，所述沟槽隔离结构包括：与所述半导体鳍片的延伸方向相交的第一沟槽隔离部，以及与所述半导体鳍片的延伸方向平行的第二沟槽隔离部；在所述沟槽隔离结构上的图案化的缓冲层，所述缓冲层覆盖所述第二沟槽隔离部，并且具有露出所述第一沟槽隔离部的开口；在所述开口中的绝缘物层，所述绝缘物层的上表面与所述半导体鳍片的上表面基本齐平。
在一个实施例中，所述缓冲层的上表面高于所述半导体鳍片的上表面，或者所述缓冲层的上表面与所述半导体鳍片的上表面齐平。
在一个实施例中，所述缓冲层的材料包含碳；所述绝缘物层的材料包括硅的氧化物。
在一个实施例中，所述开口的宽度大于所述第一沟槽隔离部的宽度。
在一个实施例中，在与所述第一沟槽隔离部相邻的所述半导体鳍片的边缘处形成有凹口；其中，所述绝缘物层还填充所述凹口。
上述半导体装置在去除缓冲层后就可以形成位于相邻的半导体鳍片之间的SDB区域，可以尽量避免现有技术中容易造成的SDB区域的氧化物损失问题。
进一步地，在上述半导体装置的绝缘物层上形成伪栅极后，半导体鳍片的边缘由于存在凹口而距离伪栅极较远，从而不容易发生桥接现象。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1A是示意性地示出现有技术中一个实施例的半导体装置的横截面图。
图1B是示意性地示出现有技术中另一个实施例的半导体装置的横截面图。
图2A是示意性地示出现有技术中一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图2B是示意性地示出沿着图2A的线A-A’截取的结构的横截面图。
图3A是示意性地示出现有技术中一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图3B是示意性地示出沿着图3A的线B-B’截取的结构的横截面图。
图4A是示意性地示出现有技术中一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图4B是示意性地示出沿着图4A的线C-C’截取的结构的横截面图。
图5A是示意性地示出现有技术中一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图5B是示意性地示出沿着图5A的线D-D’截取的结构的横截面图。
图6A是示意性地示出现有技术中一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图6B是示意性地示出沿着图6A的线E-E’截取的结构的横截面图。
图7是示出根据本发明一个实施例的半导体装置的制造过程的流程图。
图8A是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构沿着半导体鳍片的延伸方向截取的横截面图。
图8B是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构垂直于半导体鳍片的延伸方向截取的横截面图。
图8C是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的俯视图。
图9A是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构沿着半导体鳍片的延伸方向截取的横截面图。
图9B是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构垂直于半导体鳍片的延伸方向截取的横截面图。
图10A是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构沿着半导体鳍片的延伸方向截取的横截面图。
图10B是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构垂直于半导体鳍片的延伸方向截取的横截面图。
图11A是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构沿着半导体鳍片的延伸方向截取的横截面图。
图11B是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构垂直于半导体鳍片的延伸方向截取的横截面图。
图12A是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构沿着半导体鳍片的延伸方向截取的横截面图。
图12B是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构垂直于半导体鳍片的延伸方向截取的横截面图。
图13A是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构沿着半导体鳍片的延伸方向截取的横截面图。
图13B是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构垂直于半导体鳍片的延伸方向截取的横截面图。
图14A是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构沿着半导体鳍片的延伸方向截取的横截面图。
图14B是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构垂直于半导体鳍片的延伸方向截取的横截面图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
本发明的发明人发现，目前的SDB工艺容易造成SDB区域的二氧化硅被刻蚀，从而造成沟槽中的氧化物损失，最终将会影响器件可靠性。
图2A、图2B、图3A、图3B、图4A、图4B、图5A、图5B、图6A以及图6B是示意性地示出现有技术中一个实施例的半导体装置的制造过程中若干阶段的结构的横截面图。这些示意图示出了现有技术的SDB制造工艺过程。
首先，如图2A和图2B，提供初始结构，该初始结构包括半导体鳍片201和半导体鳍片之间的二氧化硅层202。
接下来，如图3A和图3B，在初始结构上形成图案化的氮化硅层203，该氮化硅层203具有露出二氧化硅层的一部分的开口210。
接下来，如图4A和图4B，在开口210中形成硅的氧化物层204。
接下来，如图5A和图5B，去除氮化硅层203。
接下来，如图6A和图6B，利于等离子体各向同性刻蚀工艺对硅的氧化物层204和二氧化硅层202执行凹陷处理，从而形成SDB区域的沟槽隔离结构。图6A中的虚线示出了图6B中二氧化硅层的上表面位置。然而，在该凹陷处理过程中，各向同性刻蚀可能造成SDB区域的氧化物损失。例如，研究发现，该SDB区域的氧化物厚度a仅有12nm。而该SDB区域的氧化物损失问题将会降低器件可靠性。
图7是示出根据本发明一个实施例的半导体装置的制造过程的流程图。
在步骤S702，提供半导体结构，该半导体结构包括：衬底、位于该衬底上的一个或多个半导体鳍片、以及在每个半导体鳍片周围的沟槽隔离结构。其中，该沟槽隔离结构的上表面与该半导体鳍片的上表面基本齐平。该沟槽隔离结构包括：与半导体鳍片的延伸方向相交的第一沟槽隔离部，以及与半导体鳍片的延伸方向平行的第二沟槽隔离部。
需要说明的是，本发明中的“基本齐平”包括但不限于绝对的齐平，该齐平可以存在允许范围内的误差。例如，沟槽隔离结构的上表面可以略低于或略高于半导体鳍片的上表面。
在步骤S704，对沟槽隔离结构执行刻蚀以露出半导体鳍片的一部分。
在步骤S706，在对沟槽隔离结构执行刻蚀后，在半导体结构上形成图案化的缓冲层，该缓冲层覆盖第二沟槽隔离部，并且具有露出第一沟槽隔离部的开口。
可选地，该步骤S706可以包括：形成覆盖在半导体结构上的缓冲层。例如，该缓冲层的材料可以包含碳。例如，该缓冲层可以是SOC(spin on Carbon，旋涂碳)，这是一种通过旋涂的方式镀在半导体结构上的含碳材料。
可选地，该步骤S706还可以包括：在缓冲层上形成图案化的掩模层。例如该掩模层可以是光刻胶。
可选地，该步骤S706还可以包括：以该掩模层作为掩膜，刻蚀缓冲层以形成开口，该开口露出第一沟槽隔离部。
可选地，该步骤S706还可以包括：去除该掩模层。
在步骤S708，在开口中形成绝缘物层，该绝缘物层的上表面与半导体鳍片的上表面基本齐平。例如，该绝缘物层的材料可以包括硅的氧化物(例如二氧化硅)。需要说明的是，这里，绝缘物层的上表面与半导体鳍片的上表面可以齐平，也可以存在一定的误差，例如该绝缘物层的上表面可以略低于或略高于半导体鳍片的上表面。
可选地，该步骤S708可以包括：在形成缓冲层后的半导体结构上形成绝缘物层，该绝缘物层填充开口。
可选地，该步骤S708还可以包括：对该绝缘物层执行回蚀刻，以使得该绝缘物层的上表面与半导体鳍片的上表面基本齐平。
在步骤S710，去除缓冲层。
在上述实施例中，提供一种半导体装置的制造方法。在上述制造方法中，通过在对沟槽隔离结构刻蚀(即凹陷处理)后，在其上形成图案化的缓冲层，通过缓冲层的开口形成SDB区域中绝缘物层，然后去除缓冲层，从而可以尽量避免现有技术中可能造成的SDB区域的氧化物损失问题。
图8A至图8B、图9A至图9B、图10A至图10B、图11A至图11B、图12A至图12B、图13A至图13B、以及图14A至图14B是示意性地示出根据本发明一个实施例的半导体装置的制造过程中若干阶段的结构的横截面图。图8C是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的俯视图。图8A是沿着图8C中的线F-F’截取的结构的横截面图。图8B是沿着图8C中的线G-G’截取的结构的横截面图。下面结合图8A至图8C、图9A至图9B、图10A至图10B、图11A至图11B、图12A至图12B、图13A至图13B、以及图14A至图14B，详细描述根据本发明一个实施例的半导体装置的制造过程。
首先，如图8A、图8B和图8C所示，提供半导体结构。该半导体结构可以包括：衬底(例如硅衬底)300、位于该衬底300上的一个或多个半导体鳍片301、以及在每个半导体鳍片周围的沟槽隔离结构310。其中，该沟槽隔离结构310的上表面与该半导体鳍片301的上表面基本齐平(如图8A和图8B所示)。该沟槽隔离结构310可以包括：与半导体鳍片的延伸方向相交的第一沟槽隔离部311，以及与半导体鳍片的延伸方向平行的第二沟槽隔离部312。例如沟槽隔离结构可以是STI(Shallow Trench Isolation，浅沟槽隔离)。第一沟槽隔离部可以包括：与半导体鳍片的延伸方向相交的第一沟槽以及填充在该第一沟槽中的第一沟槽隔离材料层(例如二氧化硅)。第二沟槽隔离部可以包括：与半导体鳍片的延伸方向平行的第二沟槽以及填充在该第二沟槽中的第二沟槽隔离材料层(例如二氧化硅)。
需要说明的是，图8A和图8B中的虚线仅是示例性地用于图示不同结构的临界线，实际上并不一定存在这样的虚线，以下附图类似。
例如，提供半导体结构的步骤可以包括：在衬底上形成图案化的硬掩模层(例如氮化硅)。可选地，该提供半导体结构的步骤还可以包括：以该硬掩模层作为掩模，对衬底执行刻蚀以形成一个或多个半导体鳍片，每个半导体鳍片的周围形成有沟槽。可选地，该提供半导体结构的步骤还可以包括：沉积沟槽隔离材料层以填充沟槽。可选地，该提供半导体结构的步骤还可以包括：对沟槽隔离材料层进行平坦化(例如CMP)以露出硬掩模层的上表面。可选地，该提供半导体结构的步骤还可以包括：利用例如热磷酸去除该硬掩模层。可选地，该提供半导体结构的步骤还可以包括：对沟槽隔离材料层进行刻蚀，以露出半导体鳍片的上表面。该沟槽隔离材料层的上表面与半导体鳍片的上表面基本齐平。
接下来，如图9A和图9B所示，例如通过凹陷处理工艺对沟槽隔离结构执行刻蚀以露出半导体鳍片301的一部分。例如可以利用SiCoNi机台(例如该SiCoNi机台可以通过化学刻蚀的方式去除硅的氧化物，对Si有很高的选择比)对第一沟槽隔离部311和第二沟槽隔离部312进行刻蚀，以露出半导体鳍片301的一部分。
接下来，如图10A和图10B所示，形成覆盖在半导体结构上的缓冲层320。例如该缓冲层可以为SOC。然后在该缓冲层320上形成图案化的掩模层325。例如该掩模层可以为光刻胶。
接下来，如图11A和图11B所示，以该掩模层325作为掩膜，刻蚀缓冲层320以形成开口330，该开口330露出第一沟槽隔离部311；然后去除该掩模层325。例如，可以采用基于二氧化硫和氧气的刻蚀工艺刻蚀该缓冲层320以形成该开口330。
优选地，该开口330的宽度d1大于该第一沟槽隔离部311的宽度d2。这样在刻蚀缓冲层以形成开口的步骤中，还去除了与第一沟槽隔离部相邻的半导体鳍片的边缘的一部分，以在该半导体鳍片的边缘处形成凹口331。这里将该开口的尺寸增大，可以便于后续形成填充该开口的绝缘物层，并且也有利于在形成绝缘物层后，在绝缘物层上形成伪栅极时，半导体鳍片的边缘由于存在凹口而距离伪栅极较远，从而不容易发生桥接现象。
接下来，如图12A和图12B所示，在形成缓冲层后的半导体结构上形成绝缘物层(例如二氧化硅)340，该绝缘物层340填充开口330。此外，该绝缘物层340还填充凹口331。在一个实施例中，可以采用沉积工艺(例如ALD(Atomic Layer Deposition，原子层沉积)、HDPCVD(High Density Plasma Chemical Vapor Deposition，高密度等离子体化学气相沉积)或LTD(Low Temperature Deposition，低温沉积))形成该绝缘物层340。例如，该沉积工艺的温度范围可以是200℃至400℃(例如该沉积工艺的温度可以为250℃、300℃或350℃等)。
接下来，如图13A和图13B所示，对该绝缘物层340执行回蚀刻，以使得该绝缘物层340的上表面与半导体鳍片301的上表面基本齐平。例如，可以采用基于氟的等离子体处理工艺执行该回蚀刻。
可选地，在该步骤中，该回蚀刻还可以去除缓冲层320的一部分，即该回蚀刻对绝缘物层和缓冲层均进行刻蚀。在去除该缓冲层的一部分之后，该缓冲层的上表面可以高于半导体鳍片的上表面，或者该缓冲层的上表面可以与半导体鳍片的上表面齐平。
接下来，如图14A和图14B所示，去除缓冲层320。例如，可以利用Mattson机台或Gamma机台来去除该缓冲层。
至此，提供根据本发明一个实施例的半导体装置的制造方法。在上述制造方法中，通过在对沟槽隔离结构凹陷处理后，在其上形成图案化的缓冲层，通过缓冲层的开口形成SDB区域中的绝缘物层，然后去除缓冲层，从而可以尽量避免现有技术中可能造成的SDB区域的氧化物损失问题。
进一步地，缓冲层的开口的宽度大于第一沟槽隔离部的宽度，这样可以便于形成填充该开口的绝缘物层。
进一步地，在半导体鳍片的边缘形成凹口，这样在形成绝缘物层后，该绝缘物层还填充该凹口，然后在绝缘物层上形成伪栅极后，半导体鳍片的边缘由于存在凹口而距离伪栅极较远，从而不容易发生桥接现象。
在本发明的实施例中，上述制造方法还可以包括：在绝缘物层340上形成伪栅极(图中未示出)。
本发明还提供一种半导体装置。如图13A和图13B所示，该半导体装置可以包括：衬底300和位于该衬底300上的一个或多个半导体鳍片301。该半导体装置还可以包括：在每个半导体鳍片301周围的沟槽隔离结构。该沟槽隔离结构露出半导体鳍片的一部分。该沟槽隔离结构包括：与半导体鳍片301的延伸方向相交的第一沟槽隔离部311，以及与半导体鳍片301的延伸方向平行的第二沟槽隔离部312。该半导体装置还可以包括：在沟槽隔离结构上的图案化的缓冲层320。该缓冲层320覆盖第二沟槽隔离部312，并且具有露出第一沟槽隔离部311的开口330。该半导体装置还可以包括：在开口330中的绝缘物层340，该绝缘物层340的上表面与半导体鳍片301的上表面基本齐平。
上述半导体装置在去除缓冲层后就可以形成位于相邻的半导体鳍片之间的SDB区域，可以尽量避免现有技术中可能造成的SDB区域的氧化物损失问题。
在一个实施例中，该缓冲层320的上表面可以高于该半导体鳍片301的上表面，或者该缓冲层320的上表面可以与该半导体鳍片301的上表面齐平。
在一个实施例中，缓冲层320的材料可以包含碳。在一个实施例中，绝缘物层340的材料可以包括硅的氧化物(例如二氧化硅)。
在一个实施例中，开口330的宽度大于第一沟槽隔离部311的宽度。
在一个实施例中，在与第一沟槽隔离部311相邻的半导体鳍片301的边缘处形成有凹口331。其中，该绝缘物层340还填充该凹口331。这样在绝缘物层340上形成伪栅极后，半导体鳍片301的边缘由于存在凹口而距离伪栅极较远，从而不容易发生桥接现象。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (15)

1.一种半导体装置的制造方法，其特征在于，包括：
提供半导体结构，所述半导体结构包括：衬底、位于所述衬底上的一个或多个半导体鳍片、以及在每个半导体鳍片周围的沟槽隔离结构；其中，所述沟槽隔离结构的上表面与所述半导体鳍片的上表面基本齐平，所述沟槽隔离结构包括：与所述半导体鳍片的延伸方向相交的第一沟槽隔离部，以及与所述半导体鳍片的延伸方向平行的第二沟槽隔离部；
对所述沟槽隔离结构执行刻蚀以露出所述半导体鳍片的一部分；
在对所述沟槽隔离结构执行刻蚀后，在所述半导体结构上形成图案化的缓冲层，所述缓冲层覆盖所述第二沟槽隔离部，并且具有露出所述第一沟槽隔离部的开口；
在所述开口中形成绝缘物层，所述绝缘物层的上表面与所述半导体鳍片的上表面基本齐平；以及
去除所述缓冲层。
2.根据权利要求1所述的方法，其特征在于，在所述开口中形成绝缘物层，所述绝缘物层的上表面与所述半导体鳍片的上表面基本齐平的步骤包括：
在形成所述缓冲层后的半导体结构上形成绝缘物层，所述绝缘物层填充所述开口；以及
对所述绝缘物层执行回蚀刻，以使得所述绝缘物层的上表面与所述半导体鳍片的上表面基本齐平。
3.根据权利要求2所述的方法，其特征在于，
在对所述绝缘物层执行回蚀刻的步骤中，该回蚀刻还去除了所述缓冲层的一部分；
在去除所述缓冲层的一部分之后，所述缓冲层的上表面高于所述半导体鳍片的上表面，或者所述缓冲层的上表面与所述半导体鳍片的上表面齐平。
4.根据权利要求2所述的方法，其特征在于，
采用沉积工艺形成所述绝缘物层，其中，所述沉积工艺的温度范围是200℃至400℃。
5.根据权利要求2所述的方法，其特征在于，
采用基于氟的等离子体处理工艺执行所述回蚀刻。
6.根据权利要求1所述的方法，其特征在于，在所述半导体结构上形成图案化的缓冲层的步骤包括：
形成覆盖在所述半导体结构上的缓冲层；
在所述缓冲层上形成图案化的掩模层；
以所述掩模层作为掩膜，刻蚀所述缓冲层以形成开口，所述开口露出所述第一沟槽隔离部；以及
去除所述掩模层。
7.根据权利要求6所述的方法，其特征在于，
所述缓冲层的材料包含碳；
所述绝缘物层的材料包括硅的氧化物。
8.根据权利要求6所述的方法，其特征在于，
采用基于二氧化硫和氧气的刻蚀工艺刻蚀所述缓冲层以形成开口。
9.根据权利要求6所述的方法，其特征在于，
所述开口的宽度大于所述第一沟槽隔离部的宽度。
10.根据权利要求9所述的方法，其特征在于，
在刻蚀所述缓冲层以形成开口的步骤中，还去除了与所述第一沟槽隔离部相邻的所述半导体鳍片的边缘的一部分，以在所述半导体鳍片的边缘处形成凹口；
在形成所述绝缘物层的步骤中，所述绝缘物层还填充所述凹口。
11.一种半导体装置，其特征在于，包括：
衬底；
位于所述衬底上的一个或多个半导体鳍片；
在每个半导体鳍片周围的沟槽隔离结构；所述沟槽隔离结构露出所述半导体鳍片的一部分，所述沟槽隔离结构包括：与所述半导体鳍片的延伸方向相交的第一沟槽隔离部，以及与所述半导体鳍片的延伸方向平行的第二沟槽隔离部；
在所述沟槽隔离结构上的图案化的缓冲层，所述缓冲层覆盖所述第二沟槽隔离部，并且具有露出所述第一沟槽隔离部的开口；
在所述开口中的绝缘物层，所述绝缘物层的上表面与所述半导体鳍片的上表面基本齐平。
12.根据权利要求11所述的半导体装置，其特征在于，
所述缓冲层的上表面高于所述半导体鳍片的上表面，或者所述缓冲层的上表面与所述半导体鳍片的上表面齐平。
13.根据权利要求11所述的半导体装置，其特征在于，
所述缓冲层的材料包含碳；
所述绝缘物层的材料包括硅的氧化物。
14.根据权利要求11所述的半导体装置，其特征在于，
所述开口的宽度大于所述第一沟槽隔离部的宽度。
15.根据权利要求11所述的半导体装置，其特征在于，
在与所述第一沟槽隔离部相邻的所述半导体鳍片的边缘处形成有凹口；
其中，所述绝缘物层还填充所述凹口。
CN201710279660.1A 2017-04-26 2017-04-26 半导体装置及其制造方法 Active CN108807267B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710279660.1A CN108807267B (zh) 2017-04-26 2017-04-26 半导体装置及其制造方法
US15/962,881 US10586731B2 (en) 2017-04-26 2018-04-25 Method for manufacturing semiconductor device that comprises a fin structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710279660.1A CN108807267B (zh) 2017-04-26 2017-04-26 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN108807267A true CN108807267A (zh) 2018-11-13
CN108807267B CN108807267B (zh) 2020-12-08

Family

ID=63916127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710279660.1A Active CN108807267B (zh) 2017-04-26 2017-04-26 半导体装置及其制造方法

Country Status (2)

Country Link
US (1) US10586731B2 (zh)
CN (1) CN108807267B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943621A (zh) * 2013-01-22 2014-07-23 联华电子股份有限公司 浅沟槽隔离结构及其形成方法
CN104051270A (zh) * 2013-03-15 2014-09-17 三星电子株式会社 形成半导体结构的方法和半导体器件
US9171752B1 (en) * 2014-08-12 2015-10-27 Globalfoundries Inc. Product comprised of FinFET devices with single diffusion break isolation structures, and methods of making such a product
CN108122840A (zh) * 2016-11-28 2018-06-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10672613B2 (en) * 2017-11-22 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming semiconductor structure and semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943621A (zh) * 2013-01-22 2014-07-23 联华电子股份有限公司 浅沟槽隔离结构及其形成方法
CN104051270A (zh) * 2013-03-15 2014-09-17 三星电子株式会社 形成半导体结构的方法和半导体器件
US9171752B1 (en) * 2014-08-12 2015-10-27 Globalfoundries Inc. Product comprised of FinFET devices with single diffusion break isolation structures, and methods of making such a product
CN108122840A (zh) * 2016-11-28 2018-06-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及制备方法、电子装置

Also Published As

Publication number Publication date
CN108807267B (zh) 2020-12-08
US10586731B2 (en) 2020-03-10
US20180315643A1 (en) 2018-11-01

Similar Documents

Publication Publication Date Title
CN104465717B (zh) 半导体布置中的多重深度蚀刻
CN104009036B (zh) 制造多栅极器件的方法
CN105830211A (zh) 使用光刻-冷冻-光刻-蚀刻工艺的细长接触件
CN105551964B (zh) 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法
TW201434109A (zh) ＦｉｎＦＥＴ元件與其形成方法
CN108807531A (zh) 半导体装置及其制造方法
CN105448741A (zh) 屏蔽栅沟槽型mosfet工艺方法
CN107564859A (zh) 半导体装置及其制造方法
CN109427666A (zh) 半导体装置及其制造方法
CN103915410B (zh) 半导体器件和半导体器件的制作方法
CN108172577A (zh) 存储器及其制备方法、半导体器件
CN106952865B (zh) 半导体结构及其形成方法
CN103915322B (zh) 半导体器件的制备方法
CN104465728B (zh) 分离栅功率器件的栅极结构及工艺方法
CN105355587B (zh) 一种避免浅沟槽隔离结构出现深度负载效应的方法
CN108695382A (zh) 半导体装置及其制造方法
CN104979173B (zh) 半导体结构及其形成方法
CN105633070B (zh) 一种半导体器件及其制作方法
CN108091611A (zh) 半导体装置及其制造方法
CN105226003B (zh) 无深度负载效应的浅沟槽隔离结构的制备方法
CN108133946A (zh) 半导体装置及其制造方法
CN106910708A (zh) 具有局部互连结构的器件及其制造方法
CN108807267A (zh) 半导体装置及其制造方法
CN103474353B (zh) 一种鳍片和sti结构制作方法
CN107481923A (zh) 掩膜层结构、半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant