CN106952865B - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN106952865B CN106952865B CN201610006673.7A CN201610006673A CN106952865B CN 106952865 B CN106952865 B CN 106952865B CN 201610006673 A CN201610006673 A CN 201610006673A CN 106952865 B CN106952865 B CN 106952865B
- Authority
- CN
- China
- Prior art keywords
- lateral wall
- core
- core graphic
- graphic
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体结构及其形成方法,其中:在形成核心图形的步骤中,所述核心图形在中间区域具有开口,因此在后续形成的侧墙间隔中,在开口区断开的核心图形邻近开口区的侧壁上形成有第一侧墙间隔,所述第一侧墙间隔在刻蚀绝缘层的步骤中作为掩膜而将第一侧墙间隔下方的绝缘层保留下来,被所述第一侧墙间隔保留下来的绝缘层能够夹断所述边缘第二金属线。因此,要使第一金属线断开,而第二金属线不断开,在形成光刻胶的过程中,只要求所述光刻胶与邻近第二侧墙间隔的第一侧墙间隔接触。从而增大了光刻胶对准时所允许的对准范围,降低了工艺难度。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体制造技术的飞速发展,半导体器件朝着高密度、高集成度的方向发展。为了缩小半导体器件的尺寸,提高半导体器件的集成度,现有技术发展了多重图形化工艺,包括自对准双重图形化工艺、自对准三重图形化工艺及自对四重准图形化工艺。
自对准多重图形化是一种通过多次曝光在材料层上形成一目标图像的技术。
请参考图1至图6,示出了现有技术一种自对准双重图形化工艺各步骤的结构示意图。需要说明的是,图1至图6中的左图为侧视图,右图为俯视图。
如图1所示,提供基底,所述基底包括:衬底100和形成于衬底100上的绝缘层110。在所述绝缘层110上形成多列核心图形120,所述核心图形120为长条形结构,多列核心图形120沿列向延伸且沿行方向依次排布。
如图2所示,形成保型覆盖多列核心图形120的间隔层130。
如图3所示,图形化所述间隔层130,去除核心图形120上表面和核心图形120之间基底上的间隔层130,保留核心图形120(如图2所示)侧壁上的间隔层130,形成间隔侧墙131。相邻间隔侧墙131之间具有间隙。形成间隔侧墙131后去除核心图形120,形成间隙。
如图4所示,在所述间隔侧墙131上形成光刻胶140。所述光刻胶140与金属线夹断区相对应。
如图5所示,以间隔侧墙131和所述光刻胶140为掩膜图形化所述绝缘层110,形成与所述间隔侧墙131相对应的条形绝缘层图形和位于条形绝缘层图形中的方块形绝缘层图形,所述条形绝缘层图形之间形成有沟槽151。
请参考图6,在所述沟槽151中填充金属线150,所述金属线150在所述方块形绝缘层处断开。所述方块形绝缘层图形为金属线夹断区。
然而,现有技术的自对准多重图形化工艺存在要求高、难度大的缺点。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法,能够降低多重图形化过程中对准的工艺难度。
为解决上述问题,本发明提供一种半导体结构,包括:提供衬底;在衬底上形成绝缘层;在所述绝缘层上形成多列核心图形,所述多列核心图形的中间区域形成有开口,所述开口横跨至少一根核心图形,所述多列核心图形中被所述开口横跨的核心图形为第一核心图形,其他核心图形为第二核心图形;形成保型覆盖所述核心图形的间隔层;去除绝缘层和核心图形上的间隔层,保留核心图形侧壁上的间隔层,形成侧墙间隔;所述侧墙间隔包括:第一侧墙间隔,形成于第一核心图形朝向所述开口的侧壁上;第二侧墙间隔,形成于所述第二核心图形侧壁上;形成光刻胶,所述光刻胶与所述开口位置相对应,所述光刻胶边缘与邻近第二侧墙间隔的第一侧墙间隔相接触;以所述侧墙间隔和光刻胶为掩膜,刻蚀所述绝缘层,在所述绝缘层中形成沟槽;在所述沟槽中填充金属,形成在所述开口处断开的多条金属线。
可选的,在所述绝缘层上形成多列核心图形的步骤包括:在绝缘层上形成核心层;在所述核心层上形成光刻胶层;
通过第一光罩对所述光刻胶层进行曝光,形成光刻胶图形;所述第一光罩包括多列条状图形,以及横跨至少一条状图形的开口图形;
以所述光刻胶图形为掩膜刻蚀所述核心层,形成所述核心图形;
去除所述光刻胶图形。
可选的,形成多列核心图形的步骤中,所述核心图形为沿行向排列的多列长方形结构,形成于核心图形中的所述开口为长方形结构;
形成侧墙间隔的步骤中,所述第一侧墙间隔为沿行向延伸的长方形结构,所述第二侧墙间隔为多个沿列方向延伸的长方形结构;
形成光刻胶的步骤中,所述光刻胶为矩形。
可选的,邻近第二侧墙间隔的第一侧墙间隔为边缘第一侧墙间隔,邻近所述边缘第一侧墙间隔的第二侧墙间隔为边缘第二侧墙间隔;所述边缘第一侧墙间隔包括邻近所述边缘第二侧墙间隔的第一端、以及远离所述边缘第二侧墙间隔的第二端;
形成光刻胶的步骤中,所述光刻胶的边缘与所述第一端对齐、与第二端对齐或者位于第一端和第二端之间。
可选的,所述核心图形的材料为无定型碳。
可选的,所述间隔层的材料为氧化硅。
可选的,形成侧墙间隔的步骤中,所述侧墙间隔的厚度与核心图形厚度之比为0.2~0.3
可选的,所述开口在沿核心图形延伸方向上的尺寸大于或等于侧墙间隔的厚度。
可选的,在所述绝缘层上形成多个核心图形的步骤包括:在绝缘层上形成核心层;图形化所述核心层,形成多列条形核心图形;
通过机械加工的方法使至少一条条形核心图形的中间断开,在所述多列核心图形的中间区域形成开口。
可选的,所述形成保型覆盖所述核心图形的间隔层的步骤包括:通过原子气相淀积工艺形成保型覆盖所述核心图形的间隔层。
可选的,去除绝缘层和核心图形上的间隔层,保留核心图形侧壁上的间隔层的步骤中,通过各向异性干法刻蚀去除绝缘层和核心图形上的间隔层,保留核心图形侧壁上的间隔层。
可选的,去除绝缘层和核心图形上的间隔层,保留核心图形侧壁上的间隔层,形成侧墙间隔的方法为各向异性干法刻蚀工艺。
可选的,形成光刻胶的步骤之前,所述形成方法还包括去除所述核心图形;去除所述核心图形的方法为各向异性干法刻蚀工艺。
相应的,本发明还提供一种半导体结构,其特征在于,包括:衬底;形成于衬底上的绝缘层;
形成于所述绝缘层中的多条金属线,所述金属线中间区域具有金属线夹断区,所述金属线夹断区横跨至少一根金属线,所述金属线中被所述金属线夹断区断开的金属线为第一金属线,其它金属线为第二金属线,邻近所述金属线夹断区的第二金属线朝向金属线夹断区的一侧具有第一凸出部。
可选的,邻近所述金属线夹断区的两条第二金属线朝向金属线夹断区的一侧均具有第一凸出部;
或者,邻近所述金属线夹断区的两条第二金属线中的一条在朝向金属线夹断区一侧具有第一凸出部。
可选的,邻近第二金属线的第一金属线为边缘第一金属线;所述边缘第一金属线朝向第一凸出部的一侧具有第二凸出部。
可选的,两条边缘第一金属线均具有第二凸出部;或者,两条边缘第一金属线中的一条具有第二凸出部。
可选的,所述金属线为沿行向排列且沿列向延伸的长条形结构;所述金属线夹断区为一边沿行方向另一边沿列方向的矩形结构;所述第一凸出部为一边沿行方向另一边沿列向的长方形结构。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的形成方法中,在形成核心图形的步骤中,所述核心图形在开口区具有开口,因此在后续形成的侧墙间隔中,在开口区断开的核心图形邻近开口区的侧壁上形成有第一侧墙间隔,所述第一侧墙间隔在刻蚀绝缘层的步骤中作为掩膜而将第一侧墙间隔下方的绝缘层保留下来,被所述第一侧墙间隔保留下来的绝缘层能够夹断所述边缘第二金属线。因此,要使边缘第二金属线断开,而第二金属线不断开,在形成光刻胶的过程中,只要求所述光刻胶与邻近第二侧墙间隔的第一侧墙间隔接触。从而增大了允许光刻胶对准偏差的范围,降低了工艺难度。
附图说明
图1至图6是现有技术一种自对准双重图形化工艺各步骤的结构示意图;
图7至图14是本发明半导体结构的形成方法一实施例各步骤的结构示意图;
图15和图16是本发明半导体结构一实施例的结构示意图;
图17是本发明半导体结构另一实施例的结构示意图;
图18是本发明半导体结构再一实施例的结构示意图。
具体实施方式
现有技术的半导体结构的形成方法存在诸多问题,包括:工艺要求高、制造难度大。
现结合现有技术的自对准双重图形化的形成方法,分析导致图形化过程中光刻胶对准难度大的原因:
结合参考图4和图6,在所述金属线夹断区处断开的金属线150为第一金属线,位于第一金属线周围未断开的金属线为第二金属线。为了使最终形成的第一金属线断开,同时与所述第一金属线相邻的第二金属线连续,在以光刻胶和所述间隔侧墙131为掩膜图形化所述绝缘层110时,所述光刻胶140需在行向上覆盖第一金属线对应位置处的第一间隙,同时露出与所述第二金属线150对应位置处的第二间隙。所述光刻胶140沿列方向延伸的边为第一边d1,沿行方向延伸的边为第二边d2,也就是说,所述光刻胶140第一边d1需位于所述第一间隙与所述第二间隙之间的间隔侧墙130上,这要求光刻胶140第一边d1的对准范围在间隔侧墙130的厚度w的范围内。因此,对准难度较大,工艺要求较高。
为解决所述技术问题,本发明提供了一种半导体结构的形成方法,包括:提供衬底;在衬底上形成绝缘层;在所述绝缘层上形成多列核心图形,所述多列核心图形的中间区域形成有开口,所述开口横跨至少一根核心图形,所述多列核心图形中被所述开口横跨的核心图形为第一核心图形,其他核心图形为第二核心图形;形成保型覆盖所述核心图形的间隔层;去除绝缘层和核心图形上的间隔层,保留核心图形侧壁上的间隔层,形成侧墙间隔;所述侧墙间隔包括:第一侧墙间隔,形成于第一核心图形朝向所述开口的侧壁上;第二侧墙间隔,形成于所述第二核心图形侧壁上;形成光刻胶,所述光刻胶与所述开口位置相对应,所述光刻胶边缘与邻近第二侧墙间隔的第一侧墙间隔相接触;以所述侧墙间隔和光刻胶为掩膜,刻蚀所述绝缘层,在所述绝缘层中形成沟槽;在所述沟槽中填充金属,形成在所述开口处断开的多条金属线。
其中,在形成核心图形的步骤中,所述核心图形在开口区具有开口,因此在后续形成的侧墙间隔中,在开口区断开的核心图形邻近开口区的侧壁上形成有第一侧墙间隔,所述第一侧墙间隔在刻蚀绝缘层的步骤中作为掩膜而将第一侧墙间隔下方的绝缘层保留下来,被所述第一侧墙间隔保留下来的绝缘层能够夹断所述边缘第二金属线。因此,要边缘第二金属线断开,而第二金属线不断开,在形成光刻胶的过程中,只要求所述光刻胶与邻近第二侧墙间隔的第一侧墙间隔接触。从而增大了允许光刻胶对准偏差的范围,降低了工艺难度。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图7至图14是本发明所提供半导体结构的形成方法一实施例各步骤的结构示意图,其中右图是左图的俯视图。
请参考图7,提供衬底600。所述衬底600用于为形成半导体结构提供操作平台。
本实施例中,所述衬底600为硅衬底,但是本发明对此不作限定,所述衬底600还可以为锗衬底、硅锗衬底或半导体上硅衬底等半导体衬底。
继续参考图7,在衬底600上形成绝缘层610。所述绝缘层610用于实现金属线之间的电绝缘。
本实施例中,所述绝缘层610的材料为氧化硅。氧化硅与硅衬底结合具有较低的界面态密度,与硅衬底的粘附性好。但是本发明对此不做限定,所述绝缘层610的材料还可以为氮化硅或氮氧化硅。
本实施例中,所述绝缘层610的形成方法为热氧化法,热氧化法形成的二氧化硅稳定性好,表面悬挂键含量较低,表面态密度小。但是本发明对所述绝缘层610的形成工艺不作限定,所述绝缘层610的形成工艺还可以是化学气相沉积工艺或原子层沉积工艺。
后续在所述绝缘610上形成多个核心图形,所述多列核心图形的中间区域形成有开口,所述开口横跨至少一根核心图形,所述多列核心图形中被所述开口横跨的核心图形为第一核心图形,其他核心图形为第二核心图形。
所述核心图形在后续工艺中用做形成侧墙间隔的支撑。
本实施例中,所述核心图形的材料为无定型碳,但是本发明对此不做限定,所述核心图形的材料还可以是氮化硅。
本实施例中,在所述绝缘层610上形成多个核心图形的步骤如图7至图9所示。
参考图7,在所述绝缘层620上形成核心层620a,所述核心层620a用于形成所述核心图形。
本实施例中,通过化学气相沉积工艺形成所述核心层620a,但是本发明形成所述核心层620a的方法不仅限于此,在其他实施例中,还可以通过物理气象沉积或原子层沉积工艺形成所述核心层。
参考图8,在所述核心层620a上形成光刻胶层620c。
本实施例中,形成所述光刻胶层620c的方法为旋涂法。
本实施例中,所述光刻胶层620c为负光阻。在后续曝光显影过程中,经紫外光照射的负光阻不发生分解,而能够被保留下来;未经紫外光照射的负光阻能够被去除。
参考图8,通过第一光罩620b对所述光刻胶层620c进行曝光,形成光刻胶图形,所述第一光罩620b包括多列条状图形,以及横跨至少一条状图形的开口图形。
本实施例中,所述第一光罩620b具有开口图形,可以直接通过第一光罩620b定义后续形成的开口。因此,对所述核心层620a进行曝光显影时不需要进行对准,进而能够降低工艺难度。
本实施例中,所述条状图形为长方形图形,所述开口图形为一边沿所述条状图形延伸方向的矩形图形。
参考图9,左图为右图沿1-1’线的剖视图,以所述光刻胶图形为掩膜刻蚀所述核心层620a(如图8所示),形成所述核心图形620。
所述多列核心图形620的中间区域形成有开口M,所述开口M横跨至少一根核心图形620,所述多列核心图形620中被所述开口M横跨的核心图形620为第一核心图形621,其他核心图形620为第二核心图形622。
本实施例中,以所述光刻胶图形为掩膜刻蚀所述核心层620a的方法为干法刻蚀。干法刻蚀的刻蚀剖面是各向异性的,具有很好的侧壁剖面控制,因此所形成的核心图形620的侧壁与衬底600的垂直性好。但是本发明对此不做限定,对所述核心层进行刻蚀的方法还可以是湿法刻蚀或干法刻蚀与湿法刻蚀共同作用的刻蚀方法。
本实施例中,所述核心图形620为多列沿列向延伸的长方形结构。具有开口M的所述第一核心图形621在开口M处断开为两个条形核心图形620。
本实施例中,所述开口M为长方形结构,且开口M的短边沿核心图形620延伸方向。
继续参考图9,形成所述核心图形620后去除所述光刻胶图形。
本实施例中,通过灰化工艺去除所述光刻胶图形。
需要说明的是,本发明对形成所述核心图形620的步骤不作限定,在其他实施例中,在所述绝缘层上形成多个核心图形的步骤还可以为:在所述绝缘层上形成核心层,所述核心层用于形成所述核心图形;图形化所述核心层形成多列条形核心图形;通过机械加工的方法使至少一条条形核心图形的中间断开,在所述多列核心图形的中间区域形成开口。
请参考图10,左图为右图沿2-2’的剖视图,形成保型覆盖所述核心图形620的间隔层630,所述间隔层630用于形成侧墙间隔。
保型覆盖所述核心图形620指的是使间隔层630覆盖所述核心图形侧壁且相邻核心图形620侧壁上的间隔层630之间具有空隙。
本实施例中,所述间隔层630的材料为氧化硅,但是本发明对此不做限定,所述间隔层630的材料还可以为氮化硅或氮氧化硅。
需要说明的是,如果所述间隔层630的厚度过大,容易使后续形成的相邻侧墙间隔之间的距离过小,从而容易导致后续形成的金属线过细而影响半导体器件的性能;如果所述间隔层630的厚度过小,容易使相邻侧墙间隔之间的距离过大,从而容易导致后续形成的相邻金属线之间的距离过小,容易导致金属线之间的短接。因此,本实施例中,所述间隔层630的厚度与相邻核心图形620之间距离的比值在0.2~0.3的范围内。
本实施例中,形成所述间隔层630的方法为原子层沉积工艺,在通过原子层沉积工艺沉积所述间隔层630的过程中,通入富含硅前驱体,富含硅前驱体与氧气的反应对氮化硅的损伤小,能够减少在沉积过程中核心图形620发生变形。但是本发明对此不作限定,形成所述间隔层的方法还可以为化学气相沉积法或物理气相沉积法。
参考图11,左图为右图沿3-3’线的剖视图,图形化所述间隔层630(如图10所示),去除绝缘层610和核心图形620上的间隔层630,保留核心图形620侧壁上的间隔层630,形成侧墙间隔640,所述侧墙间隔640包括第一侧墙间隔641,形成于第一核心图形621(如图10所示)朝向所述开口M的侧壁上;第二侧墙间隔642,形成于所述第二核心图形622侧壁上。
本实施例中,所述核心图形620(如图10所示)为沿列向延伸的长方形结构,则形成于核心图形620侧壁上的侧墙间隔640为沿核心图形620各边延伸的长方形结构。其中,第一侧墙间隔641为多个沿行向延伸的长方形结构,所述第二侧墙间隔642包括沿列向延伸的列向第二侧墙间隔和沿行向延伸的行向第二侧墙间隔,所述行向第二侧墙间隔和列向第二侧墙间隔均为长方形结构。
本实施例中,图形化所述间隔层630的步骤中,通过各向异性干法刻蚀去除绝缘层610和核心图形620上的间隔层630,保留核心图形620侧壁上的间隔层630,形成侧墙间隔640。干法刻蚀为各项异性刻蚀法,在不同方向的刻蚀速率不同,具有很好的侧壁剖面控制,因此能够较好地保留形成于核心图形620侧壁上的间隔层630,形成高质量的间隔侧墙640,且所述形成的间隔侧墙640与衬底600的垂直性较好。
本实施例中,所述侧墙间隔640为覆盖所述核心图形620侧壁的方环形结构,且形成于所述开口M(如图9所示)所述第一核心图形641侧壁上的方环形侧墙间隔之间具有第一开口N。但是,本发明对此不做限定,在其他实施例中,所述侧墙间隔还可以不为方环形。
需要说明的是,图形化所述间隔层630(如图10所示),去除绝缘层610和核心图形620上的间隔层630的步骤之后,所述形成方法还包括去除所述核心图形620。
具体的,本实施例中,通过各项异性干法刻蚀去除所述核心图形620。干法刻蚀具有的刻蚀剖面是各向异性的,具有很好的侧壁剖面控制,对侧墙间隔640的损伤小。
请参考图12,左图是右图沿4-4’的剖视图,形成光刻胶650,所述光刻胶650与所述开口M(如图9所示)位置相对应,所述光刻胶650边缘与邻近第二侧墙间隔642的第一侧墙间隔641接触。
邻近第二侧墙间隔642的第一侧墙间隔641为边缘第一侧墙间隔641a,邻近所述边缘第一侧墙间隔的第二侧墙间隔642为边缘第二侧墙间隔642a;所述边缘第一侧墙间隔641a包括邻近所述边缘第二侧墙间隔642a的第一端、以及远离所述边缘第二侧墙间隔642a的第二端;形成光刻胶的步骤中,所述光刻胶650的边缘与所述第一端对齐、与第二端对齐或者位于第一端和第二端之间,从而使所述光刻胶650边缘与邻近第二侧墙间隔642的第一侧墙间隔641接触。
本实施例中,所述光刻胶650为长方体结构,其俯视图为长方形结构,所述光刻胶650沿列向的边为第一边d1,沿行向的边为第二边d2。但是本发明对此不做限定,所述光刻胶还可以为能覆盖第一开口的其它形状。
相邻所述侧墙间隔640之间具有间隙,所述间隙包括:位于列向第二侧墙间隔之间的第二间隙和相邻第一侧墙之间的第一间隙。
需要说明的是,本实施例中,所述侧墙间隔640具有第一侧墙间隔641,所述第一侧墙间隔641能够在后续的图形化过程中起阻挡作用,从而使第一侧墙间隔641下方的绝缘层610保留下来,被所述第一侧墙间隔641保留下来的绝缘层610能够实现其两侧的金属线之间的电绝缘。因此,所述光刻胶650仅需覆盖相邻第一侧墙641之间的第一间隙。因此,所述光刻胶650的第一边d1所被允许的最大对准范围为所述第一侧墙间隔641沿行向的边长w。因此,形成光刻胶650的步骤包括:使所述光刻胶650的第一边d1位于所述第一端和第二端之间,与第一端对齐或与第二端对齐。
具体的,本实施例中,所述光刻胶650的边缘位于所述第一端和第二端之间。
需要说明的是,形成光刻胶650的步骤中,使所述光刻胶650在列向上完全覆盖所述第一开口N。
具体的,本实施例中,所述光刻胶650在列向上完全覆盖所述开口M。
还需要说明的是,所述侧墙间隔640的厚度是由所述间隔层630(如图10所示)的厚度决定的,所述侧墙间隔640的厚度与核心图形620之间距离之比在0.2~0.3的范围内。本实施例中,所述核心图形620与相邻核心图形620之间距离相等,因此,所述侧墙间隔640的厚度与核心图形620的厚度之比在0.2~0.3的范围内。
参考图13,以所述侧墙间隔640(如图11所示)和光刻胶650(如图12所示)为掩膜,刻蚀所述绝缘层610,在所述绝缘层610中形成沟槽670。所述沟槽670用于填充金属线,所述沟槽670之间的绝缘层610用于实现金属线之间的电绝缘。
本实施例中,刻蚀所述绝缘层610的工艺为干法刻蚀。干法刻蚀的刻蚀剖面是各向异性的,具有非常好的侧壁剖面控制。但是,本发明对此不做限定,所述刻蚀方法还可以为湿法刻蚀或者干法刻蚀与湿法刻蚀共同作用的刻蚀方法。
本实施例中,未被刻蚀而保留在衬底600上的绝缘层610包括:用于在列向上夹断金属线的金属线夹断区K(光刻胶650遮挡的部分)和位于金属线夹断区K周围的周边区,所述周边区具有多个沟槽670,沟槽670由周边区未被刻蚀的绝缘层围成(侧墙间隔640遮挡的部分)。
请参考图14,在所述沟槽670(如图13所示)中填充金属线660。
本实施例中,所述金属线660的材料为铜。但是,本发明对此不作限定,所述金属线的材料还可以为钨。
具体的,本实施例中,在所述沟槽670中填充金属线660的步骤包括:
形成填充所述沟槽670的金属层;
本实施例中,形成填充所述沟槽670的金属层的方法为电学镀膜法,但是本发明对此不做限定,还可以通过化学镀膜法形成填充所述沟槽的金属层。
去除绝缘层610上的金属层,保留填充于沟槽670中的金属层,形成所述金属线660。
本实施例中,通过化学机械抛光对所述金属层进行平坦化,去除绝缘层610上的金属层,使填充于所述沟槽670中的金属线660被绝缘层610分开,从而实现电绝缘。
本实施例中,在所述沟槽670中填充金属线660的步骤中,所述金属线660中间区域具有金属线夹断区K,所述金属线夹断区K横跨至少一根金属线660,所述金属线660包括:被所述金属线夹断区K夹断的第一金属线661和位于第一金属线662两侧的第二金属线662。邻近所述金属线夹断区K的第二金属线662朝向金属线夹断区K的一侧具有第一凸出部663a。
本实施例中,所述金属线660为沿列向延伸的条形。所述第一凸出部663a和第二线体为长方形结构,所述第一凸出部663a朝向金属线夹断区K相接触的边为第三边,所述第三边为第一凸出部663a的长边。但是,本发明对所述第一凸出部663a的形状不做限定,所述第一凸出部的形状还可以为具有与所述金属线夹断区N边缘形状对应的第三边的其它形状。
相应的,本发明还提供一种半导体结构包括:衬底;形成于衬底上的绝缘层;形成于所述绝缘层中的多条金属线,所述金属线中间区域具有金属线夹断区,所述金属线夹断区横跨至少一根金属线,所述金属线中被所述金属线夹断区断开的金属线为第一金属线,其它金属线为第二金属线,邻近所述金属线夹断区的第二金属线朝向金属线夹断区的一侧具有第一凸出部。
图15和图16是本发明半导体结构一实施例的结构示意图。图16是图15的俯视图。所述半导体结构包括:
请参考图15,衬底200,所述衬底200用做形成半导体器件的基础。
本实施例中,所述衬底200为硅衬底。但是本发明对此不做限定,所述衬底200还可以为锗衬底、硅锗衬底或绝缘体上硅衬底等半导体衬底。
结合参考图15和图16,形成于衬底200上的绝缘层210,所述绝缘层210用于实现金属线之间的电绝缘。
本实施例中,所述绝缘层210的材料为氧化硅,但是本发明对此不做限定,所述绝缘层210的材料还可以为氮化硅或氮氧化硅。
本实施例中,所述金属线夹断区I为长方形结构,且其长边沿行向延伸。但是,本发明对此不做限定,所述金属线夹断区I还可以为能使待夹断的金属线断开的其它形状。
结合参考图15和图16,填充于所述绝缘层210中的多条金属线220,所述金属线210中间区域具有金属线夹断区I,所述金属线夹断区I横跨至少一根金属线,所述金属线210中被所述金属线夹断区I断开的金属线为第一金属线221,其它金属线为第二金属线222,邻近所述金属线夹断区I的第二金属线222朝向金属线夹断区I的一侧具有第一凸出部223a。
邻近金属线夹断区I的第二金属线222为边缘第二金属线223,边缘第二金属线223通过所述第一凸出部223a与金属线夹断区I相连接。邻近边缘第二金属线223的第一金属线221为边缘第一金属线224。所述边缘第二金属线包括第一凸出部22a和与所述第一凸出部223a相连接的第二线体。所述第一凸出部223a朝向金属线夹断区I相接触的边为第三边。
本实施例中,所述金属线夹断区I周围的区域为周边区II,所述周边区II具有沟槽,所述第二金属线222位于所述沟槽中。
本实施例中,所述金属线220的材料为铜,但是,本发明对此不做限定,所述金属线220的材料还可以为钨。
本实施例中,所述金属线220间距与金属线220厚度之比在0.2~0.3的范围内。
本实施例中,所述金属线220为沿列向延伸的条形结构。所述第一凸出部223a和第二线体为长方形结构,所述第一凸出部223a的长边沿列向延伸,所述第三边为第一凸出部223a的长边。但是,本发明对所述第一凸出部223a的形状不做限定,所述第一凸出部的形状还可以为具有与所述金属线夹断区边缘形状对应的第三边的其它形状。
本实施例中,所述边缘第一金属线224具有向所述第一凸出部223a延伸的第二凸出部224a,所述第二凸出部224a在邻近金属线夹断区I一侧与金属线夹断区I接触。所述边缘第一金属线224包括第二凸出部224a和与所述第二凸出部224a相连的第一线体。
本实施例中,所述第一凸出部223a邻近金属线夹断区I的边位于边缘第一金属线224沿列向的两条边之间,且沿列向延伸。
本实施例中,所述第二凸出部224a与金属线夹断区I接触的边与所述第一凸出部223a与金属线夹断区I接触的边对齐。
本实施例中,除所述边缘第一金属线224以外的第一金属线221均为矩形,除所述边缘第一金属线224以外的第一金属线221邻近所述金属线夹断区I的边相互对齐且与金属线夹断区I的长边对齐。
图17是本发明的半导体结构另一实施例的结构示意图。
请参考图17,本实施例与上一实施例的相同之处在此不做赘述,不同之处包括:所述边缘第一金属线324为不具有第二凸出部的长方形,所述边缘第一金属线324与金属线夹断区III接触的边与其它第一金属线与金属线夹断区III接触的边对齐。所述第一凸出部323a邻近金属线夹断区III的边位于第二线体邻近金属线夹断区III的边及边缘第一金属线324邻近边缘第二金属线323的边之间。
图18是本发明的半导体结构又一实施例的结构示意图。
请参考图18,本实施例与图15和图16所示实施例的相同之处在此不做赘述,不同之处包括:邻近边缘第一金属线424的第一金属线421为第五金属线425。所述第一凸出部423a为长方形结构,所述第一凸出部423a与金属线夹断区a接触的边位于第一线体邻近第五金属线425的边及第五金属线425邻近边缘第一金属线424的边之间。
所述第二凸出部424a沿列向延伸的两边与第一线体沿列向延伸的两边分别对齐,所述第二凸出部424a与金属线夹断区a接触的边沿列向延伸。
综上,本发明提供了一种半导体结构及其形成方法。其中,在形成核心图形的步骤中,所述核心图形在开口区具有开口,因此在后续形成的侧墙间隔中,在开口区断开的核心图形邻近开口区的侧壁上形成有第一侧墙间隔,所述第一侧墙间隔在刻蚀绝缘层的步骤中作为掩膜而将第一侧墙间隔下方的绝缘层保留下来,被所述第一侧墙间隔保留下来的绝缘层能够夹断所述边缘第二金属线。因此,要边缘第二金属线断开,而第二金属线不断开,在形成光刻胶的过程中,只要求所述光刻胶与邻近第二侧墙间隔的第一侧墙间隔接触。从而增大了允许光刻胶对准偏差的范围,降低了工艺难度。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (13)
1.一种半导体结构的形成方法,其特征在于,包括:
提供衬底;
在衬底上形成绝缘层;
在所述绝缘层上形成多列核心图形,所述多列核心图形的中间区域形成有开口,所述开口横跨至少一根核心图形,所述多列核心图形中被所述开口横跨的核心图形为第一核心图形,其他核心图形为第二核心图形;
形成保型覆盖所述核心图形的间隔层;
去除绝缘层和核心图形上的间隔层,保留核心图形侧壁上的间隔层,形成侧墙间隔;所述侧墙间隔包括:第一侧墙间隔,形成于第一核心图形朝向所述开口的侧壁上;第二侧墙间隔,形成于所述第二核心图形侧壁上;
形成光刻胶,所述光刻胶与所述开口位置相对应,所述光刻胶边缘与邻近第二侧墙间隔的第一侧墙间隔相接触;
以所述侧墙间隔和光刻胶为掩膜,刻蚀所述绝缘层,在所述绝缘层中形成沟槽;
在所述沟槽中填充金属,形成在所述开口处断开的多条金属线。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,在所述绝缘层上形成多列核心图形的步骤包括:
在绝缘层上形成核心层;
在所述核心层上形成光刻胶层;
通过第一光罩对所述光刻胶层进行曝光,形成光刻胶图形;所述第一光罩包括多列条状图形,以及横跨至少一条状图形的开口图形;
以所述光刻胶图形为掩膜刻蚀所述核心层,形成所述核心图形;
去除所述光刻胶图形。
3.如权利要求1所述的半导体结构的形成方法,其特征在于,形成多列核心图形的步骤中,所述核心图形为沿行向排列的多列长方形结构,形成于核心图形中的所述开口为长方形结构;
形成侧墙间隔的步骤中,所述第一侧墙间隔为沿行向延伸的长方形结构,所述第二侧墙间隔为多个沿列方向延伸的长方形结构;
形成光刻胶的步骤中,所述光刻胶为矩形。
4.如权利要求1所述的半导体结构的形成方法,其特征在于,邻近第二侧墙间隔的第一侧墙间隔为边缘第一侧墙间隔,邻近所述边缘第一侧墙间隔的第二侧墙间隔为边缘第二侧墙间隔;所述边缘第一侧墙间隔包括邻近所述边缘第二侧墙间隔的第一端、以及远离所述边缘第二侧墙间隔的第二端;
形成光刻胶的步骤中,所述光刻胶的边缘与所述第一端对齐、与第二端对齐或者位于第一端和第二端之间。
5.如权利要求1所述的半导体结构的形成方法,其特征在于,所述核心图形的材料为无定型碳。
6.如权利要求1所述的半导体结构的形成方法,其特征在于,所述间隔层的材料为氧化硅。
7.如权利要求1所述的半导体结构的形成方法,其特征在于,形成侧墙间隔的步骤中,所述侧墙间隔的厚度与核心图形厚度之比为0.2~0.3。
8.如权利要求1所述的半导体结构的形成方法,其特征在于,所述开口为长方形结构,所述开口的短边沿核心图形延伸方向;
所述开口短边长度大于或等于侧墙间隔的厚度。
9.如权利要求1所述的半导体结构的形成方法,其特征在于,在所述绝缘层上形成多个核心图形的步骤包括:
在绝缘层上形成核心层;
图形化所述核心层,形成多列条形核心图形;
通过机械加工的方法使至少一条条形核心图形的中间断开,在所述多列核心图形的中间区域形成开口。
10.如权利要求1所述的半导体结构的形成方法,其特征在于,所述形成保型覆盖所述核心图形的间隔层的步骤包括:通过原子气相淀积工艺形成保型覆盖所述核心图形的间隔层。
11.如权利要求1所述的半导体结构的形成方法,其特征在于,去除绝缘层和核心图形上的间隔层,保留核心图形侧壁上的间隔层的步骤中,通过各向异性干法刻蚀去除绝缘层和核心图形上的间隔层,保留核心图形侧壁上的间隔层。
12.如权利要求1所述的半导体结构的形成方法,其特征在于,去除绝缘层和核心图形上的间隔层,保留核心图形侧壁上的间隔层,形成侧墙间隔的方法为各向异性干法刻蚀工艺。
13.如权利要求1所述的半导体结构的形成方法,其特征在于,形成光刻胶的步骤之前,所述形成方法还包括去除所述核心图形;
去除所述核心图形的方法为各向异性干法刻蚀工艺。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610006673.7A CN106952865B (zh) | 2016-01-06 | 2016-01-06 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610006673.7A CN106952865B (zh) | 2016-01-06 | 2016-01-06 | 半导体结构及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106952865A CN106952865A (zh) | 2017-07-14 |
CN106952865B true CN106952865B (zh) | 2019-11-01 |
Family
ID=59465923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610006673.7A Active CN106952865B (zh) | 2016-01-06 | 2016-01-06 | 半导体结构及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106952865B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110739210B (zh) * | 2018-07-18 | 2022-04-12 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
CN110896051B (zh) * | 2018-09-13 | 2022-06-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法和半导体器件 |
CN112151498B (zh) * | 2019-06-28 | 2023-03-24 | 中芯国际集成电路制造(上海)有限公司 | 一种互连线的形成方法 |
CN113066715B (zh) * | 2021-03-19 | 2022-07-05 | 长鑫存储技术有限公司 | 光罩组件、图形化掩膜及其形成方法、有源区的形成方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102376566A (zh) * | 2010-08-19 | 2012-03-14 | 三星电子株式会社 | 形成用于半导体器件的图案结构的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7446352B2 (en) * | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
KR101618749B1 (ko) * | 2009-02-27 | 2016-05-09 | 삼성전자주식회사 | 반도체 소자의 패턴 형성 방법 |
-
2016
- 2016-01-06 CN CN201610006673.7A patent/CN106952865B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102376566A (zh) * | 2010-08-19 | 2012-03-14 | 三星电子株式会社 | 形成用于半导体器件的图案结构的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106952865A (zh) | 2017-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10615048B2 (en) | Semiconductor structure and fabrication method thereof | |
CN106952865B (zh) | 半导体结构及其形成方法 | |
CN110718460B (zh) | 一种改善sadp中奇偶效应的工艺方法 | |
US9263321B2 (en) | Semiconductor device and manufacturing method thereof | |
CN109559978A (zh) | 半导体结构及其形成方法 | |
JP2018182288A (ja) | メモリ構造及びメモリ構造の製造方法 | |
TW201703140A (zh) | 半導體裝置及其製作方法 | |
CN103337476A (zh) | 一种减小铜互连沟槽关键尺寸的方法 | |
CN101339902B (zh) | 高压半导体器件及其制造方法 | |
US20110076835A1 (en) | Semiconductor device having an expanded storage node contact and method for fabricating the same | |
CN112992669A (zh) | 半导体结构及其形成方法 | |
TW201742125A (zh) | 半導體裝置及其製作方法 | |
WO2023077601A1 (zh) | 半导体结构的形成方法及半导体结构 | |
US11264488B2 (en) | Manufacturing method of semiconductor structure | |
KR20100095905A (ko) | 반도체 장치의 제조 방법 | |
CN111785683B (zh) | 半导体器件形成方法及版图结构 | |
US20100055865A1 (en) | Method of fabricating semiconductor device | |
TW202147576A (zh) | 三維記憶體元件的接觸墊結構及其形成方法 | |
TWI518792B (zh) | 半導體製程 | |
CN111916398A (zh) | 一种半导体器件的制造方法 | |
TWI797941B (zh) | 半導體裝置的製造方法 | |
JP2011138885A (ja) | 半導体装置及び半導体装置の製造方法 | |
US8114724B2 (en) | Method for fabricating semiconductor device | |
KR20090029564A (ko) | 반도체 소자 및 그 제조 방법 | |
TWI574415B (zh) | 半導體元件及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |