CN102376566A - 形成用于半导体器件的图案结构的方法 - Google Patents

形成用于半导体器件的图案结构的方法 Download PDF

Info

Publication number
CN102376566A
CN102376566A CN2011102388145A CN201110238814A CN102376566A CN 102376566 A CN102376566 A CN 102376566A CN 2011102388145 A CN2011102388145 A CN 2011102388145A CN 201110238814 A CN201110238814 A CN 201110238814A CN 102376566 A CN102376566 A CN 102376566A
Authority
CN
China
Prior art keywords
pattern
line
mask pattern
sept
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102388145A
Other languages
English (en)
Other versions
CN102376566B (zh
Inventor
金钟赫
金建秀
申光植
白贤喆
曹盛纯
尹永培
朴正桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102376566A publication Critical patent/CN102376566A/zh
Application granted granted Critical
Publication of CN102376566B publication Critical patent/CN102376566B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338Process specially adapted to improve the resolution of the mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088Process specially adapted to improve the resolution of the mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种形成用于半导体器件的图案结构的方法。在形成图案结构的方法中,半导体器件的节点分离线的切除部分通过利用牺牲掩模图案的连接部分和掩模图案的双图案化工艺形成,从而改善对准裕度。掩模图案与牺牲掩模图案之间的对准裕度提高至牺牲掩模图案的连接部分的长度的量。邻近节点分离线的线包括朝向分离线的切除部分突出的突出部分。

Description

形成用于半导体器件的图案结构的方法
技术领域
本公开涉及一种形成半导体器件的图案结构的方法,更具体地,涉及一种形成用于半导体器件的具有节点分离区的线形图案结构的方法。
背景技术
随着半导体器件的集成度提高,半导体器件的导电结构和布线结构趋于缩小尺寸并变得越来越密。为了应对这种半导体器件趋势,已经进行了深入的研究来开发用于半导体器件的精细图案结构。在这点上,已经提出了双图案化技术用于形成线宽小于传统光刻工艺的极限分辨率的重复线路。例如,这样的双图案化技术可包括双重曝光,其中同一光致抗蚀剂层的两次单独曝光使用两个不同的光掩模。根据双图案化技术,可在基板上以相对高的品质重复形成具有均匀的线宽和间隙距离的均匀且简单的线形图案。
然而,可能难以使用双图案化技术形成不均匀或复杂的线形图案。例如,当线形图案被切除或断开使得线形图案在纵向方向上变得不连续(非常像单元区中的节点分离区)时,需要额外的掩模图案来形成线形图案的切除部分。因为线形图案的宽度和间隙距离非常小且精细,所以图案的切除部分的尺寸也变得非常小。因此,掩模图案变得很难准确地与线形图案的切除部分对准。当掩模图案与切除部分没有精确对准时,线形图案的预期之外的部分被切除,使得切除部分位于图案的不期望位置。例如,线路的节点分离可能没有布置在基板的单元区中的正确对准位置。
因此,需要用于形成其中切除部分能被精确地定位的线形图案的图案化工艺。
发明内容
本发明构思的示例性实施方式提供一种以改善的对准裕度形成用于半导体器件的具有节点分离线的图案结构的方法。
根据一示例性实施方式,提供一种形成用于半导体器件的图案结构的方法。在形成于基板上的目标层上形成牺牲掩模图案。该牺牲掩模图案可以包括第一线形图案、第二图案以及第三图案,该第一线形图案在第一方向上延伸,该第二图案具有与第一图案间隔开并平行于第一图案的牺牲图案主体以及在第二方向上的连接到第一图案的至少一个连接部分,该第三图案与第一图案和第二图案间隔开并平行于第一图案和第二图案。间隔物线可以形成在第一至第三图案的侧壁上,从而提供间隔物空间,间隔物空间在所述间隔物线之间在第一方向上延伸并且目标层通过间隔物空间部分地暴露。掩模图案可以形成为覆盖第二图案的连接部分的至少一部分。牺牲掩模图案可以被从目标层去除,使得间隔物线和掩模图案保留在目标层上。目标层可以利用间隔物线和掩模图案作为蚀刻掩模被部分地蚀刻,从而形成在第一方向上连续延伸的第一线形开口以及在第二方向上分离不连续的第二线形开口。通过填充第一和第二开口,第一线和第二线可以形成在基板上。第一线可以在第一方向上不连续延伸并具有至少一个切除部分,第二线可以邻近第一线在第一方向上连续延伸并具有指向切除部分的至少一个突出部分。
在一示例性实施方式中,牺牲图案主体可以在第一方向上不连续地延伸以具有一对端部,连接部分可以形成为分别连接所述端部与第一图案的一对水平杆,使得第一和第二图案可以相互连接成希腊字母‘π’的形状。
在一示例性实施方式中,间隔物空间可以包括在第一图案与第二图案之间的第一间隔物空间、在第二图案与第三图案之间的第二间隔物空间以及在第一图案与第三图案之间的第三间隔物空间,第一间隔物空间可以通过第二图案的连接部分分离,从而形成由第一图案和该对水平杆定义且连接到第二间隔物空间的分隔空间。
在一示例性实施方式中,掩模图案可以形成为在第一方向上延伸的线,使得连接部分和掩模图案彼此交叉。线形掩模图案具有宽度2F(F是光刻工艺的最小极限分辨度)并以如下方式覆盖第一间隔物空间的间隔物:掩模图案位于从第一位置到第二位置范围内的位置。在该情形下,掩模图案可以在第一位置与第一图案对准以完全覆盖第一图案和在第二位置与第二图案对准以完全覆盖第二图案。
在一示例性实施方式中,牺牲掩模图案、间隔物线和间隔物空间可以具有宽度F,掩模图案可以以1.5F的对准裕度形成。
在一示例性实施方式中,第一线可以形成为分别与分离的第一间隔物空间和牺牲图案主体对应的一对分离线,第二线可以形成为分别在第一线的左侧和右侧的一对连续线。
在一示例性实施方式中,当掩模图案可以位于第一位置和第二位置之间时,第二线可以形成在基板上使得该对连续线中的一条可以包括在第一方向上延伸的第一线主体以及根据该对水平杆从第一线主体朝向第一线的切除部分突出的一对第一突出部分,该对连续线中的剩余一条可以包括在第一方向上延伸的第二线主体以及根据该分隔空间从第二线主体朝向第一线的切除部分突出的第二突出部分。
在一示例性实施方式中,在掩模图案可以位于第一位置的情形下,该对连续线中的一条可以在第一方向上延伸而没有突出部分,该对连续线中的剩余一条可以形成为具有在第一方向上延伸的线主体以及对应于分隔空间从线主体朝向第一线的切除部分突出的突出部分,分离线之一可以朝向该对分离线中的另一条的切除部分弯曲从而形成在第二方向上延伸且平行于突出部分的弯曲部分。
在一示例性实施方式中,该对连续线中的一条可以在第一方向上延伸而没有突出部分,以及该对连续线中的剩余一条可以形成为具有在第一方向上延伸的线主体以及一对突出部分,该对突出部分对应于该对水平杆从线主体朝向第一线的切除部分突出。
在一示例性实施方式中,牺牲图案主体可以形成为在第一方向上连续延伸的线,连接部分可以形成为沿第二方向连接到第一图案的单个水平杆,使得第一和第二图案可以成形为大写字母‘H’。
在一示例性实施方式中,间隔物空间可以包括在第一图案与第二图案之间的第一间隔物空间、在第二图案与第三图案之间的第二间隔物空间以及在第一图案与第三图案之间的第三间隔物空间,掩模图案可以以如下方式形成为具有宽度1F并且在第一方向上延伸的线:掩模图案可以部分地覆盖第一间隔物空间的间隔物并交叉第二图案的连接部分。
在一示例性实施方式中,牺牲掩模图案、间隔物线和间隔物空间可以具有宽度F,掩模图案可以以1.0F的对准裕度形成。
在一示例性实施方式中,第一线可以形成为与通过连接部分分离的第一间隔物空间对应的单条分离线,第二线可以形成为在第一线左侧和右侧的一对连续线,每条连续线包括在第一方向上延伸的线主体以及对应于连接部分从线主体朝向第一线的切除部分突出的突出部分。
在一示例性实施方式中,第二图案还可以包括相对于牺牲图案主体与第一图案对称的辅助图案以及相对于牺牲图案主体与水平杆对称并且与牺牲图案主体和辅助图案连接的辅助水平杆,使得第一和第二图案可以成形为其中两个大写字母‘H’彼此接触的双大写字母‘H’。
在一示例性实施方式中,间隔物空间可以包括在第一图案与牺牲图案主体之间的第一间隔物空间、在牺牲图案主体与辅助图案之间的辅助间隔物空间、在第二图案与第三图案之间的第二间隔物空间以及在第一图案与第三图案之间的第三间隔物空间,掩模图案可以以如下方式形成为具有宽度4F:掩模图案可以覆盖牺牲图案主体并交叉水平杆和辅助水平杆中的至少一个。
在一示例性实施方式中,第一线可以形成为三条线,该三条线中的各条分别对应于通过水平杆分离的第一间隔物空间、通过辅助水平杆分离的辅助空间以及通过掩模图案分离的牺牲图案主体,第二线可以形成为在第一线的左侧和右侧的一对连续线,该连续线包括在第一方向上延伸的线主体以及突出部分,该突出部分根据掩模图案的位置与水平杆和辅助水平杆之一对应地从线主体选择性地突出并朝向第一线的切除部分延伸。
根据一示例性实施方式,提供形成用于半导体器件的图案结构的另一种方法。牺牲掩模图案可以形成在形成于基板上的目标层上。牺牲掩模图案可以包括在第一方向上不连续延伸以在其中具有不连续部分的至少一个第一线形图案以及平行于第一图案并在第一方向上连续延伸的多个第二线形图案。间隔物线可以形成在第一和第二图案的侧壁上,从而提供间隔物空间和连接空间,间隔物空间在间隔物线之间沿第一方向延伸并且目标层可以通过间隔物空间部分地暴露,连接空间在第一图案附近与间隔物空间接合。掩模图案可以形成为覆盖连接空间的至少一部分。牺牲掩模图案可以从目标层去除,使得间隔物线和掩模图案保留在目标层上。利用间隔物线和掩模图案作为蚀刻掩模,部分地蚀刻掉目标层,从而形成在第一方向上连续延伸的第一线形开口以及在第二方向上分离不连续的第二线形开口。通过填充第一和第二开口,可以形成第一线和第二线。第一线可以在第一方向上不连续地延伸并具有至少一个切除部分,第二线可以邻近第一线在第一方向上连续延伸并具有指向切除部分的至少一个突出部分。
在一示例性实施方式中,间隔物空间可以包括第一间隔物空间和在第二图案之间的多个第二间隔物空间,第一间隔物空间设置在第一图案和第二图案之间并与连接空间接合,掩模图案可以以如下方式形成为具有宽度1F的线:掩模图案以1.0F的对准裕度沿第一方向交叉连接空间。
根据一些示例性实施方式,提供又一种形成用于半导体器件的图案结构的方法。初级掩模图案可以形成于在基板上形成的目标层上。牺牲掩模图案可以形成在目标层和初级掩模图案上。牺牲掩模图案可以包括一对牺牲图案主体和连接部分,该对牺牲图案主体彼此间隔开并成形为在第一方向上延伸的线,该连接部分在第二方向上在牺牲图案主体之间连接牺牲图案主体并交叉初级掩模图案。间隔物线可以形成在第一至第三图案的侧壁上,掩模图案可以通过自对准工艺与间隔物线同时地形成在第一图案下面,从而提供间隔物空间,间隔物空间在间隔物线之间在第一方向上延伸并且目标层通过该间隔物空间部分地暴露。牺牲掩模图案可以从目标层和掩模图案去除,使得目标层和掩模图案通过间隔物线之间的间隔物空间部分地暴露。利用间隔物线和掩模图案作为蚀刻掩模,目标层可以被部分地蚀刻掉,从而形成在第一方向上延伸的第一线形开口以及在第二方向上延伸的第二线形开口。第一线和第二线可以通过填充第一和第二开口而形成在基板上。第一线可以在第一方向上延伸并具有至少一个切除部分,第二线可以邻近第一线在第一方向上延伸并具有指向切除部分的至少一个突出部分。
根据本发明构思的示例性实施方式,在与半导体器件的节点分离区对应的第一区的切除部分C可以通过双图案化工艺形成。具体地,图案结构的切除部分可以以改善的对准裕度通过牺牲掩模图案的连接部分和掩模图案形成。因而,当可以对图案结构的精细线实施节点分离工艺时,由于增加的对准裕度,掩模图案与牺牲掩模图案之间的未对准可以充分地减少。因此,精细图案结构可以在半导体器件的节点分离区被正确地节点分离,与图案结构的精细宽度和间隙无关。
根据本发明构思一示例性实施方式,提供一种形成图案结构的方法,该图案结构用于具有切除部分的半导体器件线路。该方法包括:定义将被形成在基板上的第一线和第二线,该第一线具有切除部分;形成第一和第二牺牲掩模图案作为第一线和第二线各自的模子,第一和第二牺牲掩模图案通过桥接部分连接;以及形成掩模图案并横跨所述桥接部分定位该掩模图案,使得切除部分对应于掩模图案的位置和形状。
附图说明
本发明构思的示例性实施方式将从下面结合附图进行的详细描述得到更清楚的理解。
图1是剖视图,示出根据本发明构思一示例性实施方式的用于半导体器件的图案结构;
图2A、图2B、图2C、图2D、图2E和图2F是平面图,示出形成图1所示的图案结构的方法的处理步骤;
图3A、图3B、图3C、图3D、图3E和图3F是剖视图,示出形成图1所示的图案结构的方法的处理步骤;
图4A、图4B和图4C是平面图,示出当掩模图案位于牺牲掩模图案的连接部分的最左边时,形成图案结构的第一变型的方法的处理步骤;
图5A、图5B和图5C是平面图,示出当掩模图案位于牺牲掩模图案的连接部分的最右边时,形成图案结构的第二变型的方法的处理步骤;
图6A、图6B和图6C是平面图,示出当掩模图案位于连接部分的左部时,形成图案结构的第三变型的方法的处理步骤;
图7A、图7B、图7C和图7D是平面图,示出当牺牲掩模图案未设置有连接部分时,形成图案结构的第四变型的方法的处理步骤;
图8A、图8B、图8C和图8D是平面图,示出当牺牲掩模图案未设置有不连续部分时,形成图案结构的第五变型的方法的处理步骤;
图9A、图9B、图9C和图9D是平面图,示出当牺牲掩模图案未设置有不连续部分时,形成图案结构的第六变型的方法的处理步骤;
图10A、图10B、图10C和图10D是平面图,示出当牺牲掩模图案未设置有不连续部分时,形成图案结构的第七变型的方法的处理步骤;
图11A、图11B、图11C、图11D、图11E和图11F是平面图,示出形成根据本发明构思第二示例性实施方式的半导体器件的图案结构的方法的处理步骤;
图12A、图12B、图12C、图12D、图12E和图12F是剖视图,示出用于形成图11E所示的图案结构的方法的处理步骤;
图13A、图13B、图13C和图13D是平面图,示出形成图案结构的第二示例性实施方式的第一变型的方法的处理步骤;
图14A、图14B、图14C和图14D是平面图,示出形成图案结构的第二示例性实施方式的第二变型的方法的处理步骤;
图15A、图15B、图15C和图15D是平面图,示出形成图案结构的第二示例性实施方式的第三变型的方法的处理步骤;
图16A、图16B、图16C和图16D是平面图,示出形成图案结构的第二示例性实施方式的第四变型的方法的处理步骤;
图17A、图17B、图17C和图17D是平面图,示出形成图案结构的第二示例性实施方式的第五变型的方法的处理步骤;
图18A、图18B和图18C是平面图,示出形成根据本发明构思第三示例性实施方式的线结构的方法的处理步骤;
图19A、图19B和图19C是剖视图,分别示出与图18A、图18B和图18C对应的处理步骤;
图20A、图20B和图20C是平面图,示出形成根据本发明构思第三示例性实施方式的线结构的方法的另一些处理步骤;
图21A、图21B和图21C是剖视图,分别示出与图20A、图20B和图20C对应的处理步骤;
图22是根据本发明构思第四示例性实施方式的包括具有切除部分的线路的快闪存储器件的电路图;
图23是在图22中示出的快闪存储器件中的位线的端部的布局图;
图24A、图24B、图24C、图24D和图24E是剖视图,示出制造图22所示的快闪存储器件的方法的处理步骤;以及
图25是方框图,示出根据本发明构思一示例性实施方式的信息处理系统。
具体实施方式
以下将参考附图更全面地描述各种示例性实施方式。在图中,为了清晰,可能夸大了层和区域的尺寸和相对尺寸。
将理解,当元件或层被称为在另一元件或层“上”、“连接到”或“耦接到”另一元件或层时,它可能直接在另一元件或层上、直接连接到或直接耦接到另一元件或层,或者可以存在中间元件或层。
将理解,虽然术语第一、第二、第三等可在这里用来描述各种元件、部件、区域、层和/或部分,但是这些元件、部件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分区分开。因而,以下讨论的第一元件、部件、区域、层或部分可被称为第二元件、部件、区域、层或部分而不脱离本发明的教导。
在此参考剖视图描述示例性实施方式,剖视图是理想的示例性实施方式(和中间结构)的示意性图示。因此,由于例如制造技术和/或公差引起的图示形状的变化是可以预期的。因而,示例性实施方式不应被理解为限于在此示出的区域的特定形状,而是将包括例如由制造引起的形状偏差。例如,示为矩形的注入区一般将具有圆化或弯曲的特征和/或在其边缘的注入浓度梯度,而不是注入区到非注入区的二元变化。相似地,通过注入形成的掩埋区可能引起掩埋区与通过其进行注入的表面之间的区域中的一些注入。因而,在图中示出的区域本质上是示意性的,它们的形状无意示出装置的区域的实际形状,并且无意限制本发明的范围。
实施方式I
图1是剖视图,示出根据本发明构思一示例性实施方式的用于半导体器件的图案结构。
参考图1,根据本发明构思一示例性实施方式的线形图案结构900可以布置在具有第一和第二区的基板上。例如,图案结构900可包括布置在基板100(见描绘基板100的图3A至图3F)上的第一、第二和第三线114a、114b、114c。第一线114a可包括切除部分C,第二线114b可以邻近第一线114a并且没有切除部分。第一和第二线144a、114b可以布置在基板100的第一区中。在本示例性实施方式中,第一区可包括半导体器件的单元区的一部分,切除部分C可包括半导体器件的节点分离区。节点分离区能提供例如与单元区中的晶体管栅极、源极或漏极元件耦接的节点之间的间隔。在节点分离区中,半导体器件的至少一布线可以沿其延伸方向被切除或断开。第三线114c可以平行于第一和第二线114a、114b布置在第二区中,且没有切除部分。在本示例性实施方式中,第二区可包括基板100的除第一区之外的剩余部分,因而第二区可包括单元区域的除节点分离区之外的部分和外围电路区域。多条第三线114c可以间隔开均匀的间隙距离,并且可以在第一方向上连续延伸。
在一示例性实施方式中,第一线114a可沿第一方向在基板100的第一区中延伸,并且可以从基板100被部分地去除,从而在第一线114a具有至少一切除部分C。因而,第一线114a可以沿第一方向在切除部分C处断开。例如,一对第一线114a可以布置在基板100的第一区中。第一线114a的其中之一可包括全切除部分C1,在全切除部分C1处第一线可以横跨其宽度被断开并且沿延伸方向(也就是说,沿第一方向)不连续。该对第一线114a中的另一条线可包括全切除部分C1和邻接全切除部分C1的部分去除部分C2。因而,与基板100上的其它第一、第二和第三线相比,在部分去除部分C2处第一线114a的线宽可以相对较小。
第二线114b可以邻近第一线114a布置并且不具有切除部分,因而第二线114b可以邻近第一线114a沿延伸(第一)方向连续延伸。例如,一对第二线114b可以分别位于第一线114a的两个侧部分处。也就是说,第二线114b中的左侧线可以位于第一线114a的左边,第二线114b中的右侧线可以位于第一线114a的右边。第二线114b可包括线主体L3以及可在第二方向上从线主体L3突出的至少一个突出部分L4。在下文中,如图1所示的第一和第二方向应该是以下所述的描绘图案结构的其它示例性实施方式及其变型的其它图中的相同方向。
第二线114b的线主体L3可沿第一方向在基板100的第一区中延伸,因而可以平行于第一线114a。第二线144b的突出部分L4可从线主体L3朝向第一线114a的切除部分C突出。突出部分L4可以不接触任何其它相邻图案结构诸如第一线114a和另一相邻的突出部分。此外,第二线114b中的左侧线的突出部分L4的位置可以不同于第二线114b中的右侧线的突出部分L4的位置,因而第二线114b中的左侧线和右侧线可根据突出部分L4的位置而具有不同的形状。
此外,突出部分L4的数量可以在第二线114b中的左侧线和右侧线相同或不同。在本示例性实施方式中,单个突出部分L4可以设置在第二线114b中的右侧线处,一对突出部分L4可以设置在第二线114b中的左侧线处。
多条第三线114c可以在第二线114b的两侧部分均匀地布置在基板100的第二区中。第三线114c可以不具有切除部分并且可具有均匀的线宽,因而可以在第一方向上连续。此外,多条第三线114c可以彼此间隔开相同的间隙距离“g”,因而可以在相邻的第三线114c之间提供一致的间隙距离。另外,第三线114c还可以不具有突出部分。
在本示例性实施方式中,第一至第三线114a、114b、114c具有相同的线宽,并且除了第一线114a的部分去除部分C2附近之外,第一至第三线114a、114b、114c之间的间隙距离可以与其线宽相同。例如,第一至第三线114a、114b、114c可具有宽度F,F表示光刻工艺的最小极限分辨率,第一至第三线114a、114b、114c可以彼此间隔开间隙距离F。也就是说,第三线114c、第二线114b和第一线114a的线主体L3可具有相同的宽度F,并且可以彼此间隔开相同的间隙距离F。
在一示例性实施方式中,图案结构900还可以包括布置在第一线114a的切除部分C附近的虚设图案116。虚设图案116可以单独地与第一、第二和第三线114a、114b、114c隔离。
目标图案102a可以位于第一、第二和第三线114a、114b、114c以及虚设图案116之间的间隙空间中。由于第一至第三线114a、114b、114c的形成,目标图案102a可以被动地位于间隙空间中。例如,目标图案102a可包含绝缘材料或半导体材料。
第一至第三线114a、114b、114c和虚设图案116可包含导电材料,因而图案结构900可包括信号线图案结构,诸如半导体器件的位线结构和字线结构。
另外,第一至第三线114a、114b、114c可包含绝缘材料,因而图案结构900可包括器件隔离图案,从而例如允许在半导体器件中实施的晶体管的有源区的分离。
在下文中,现在将参考图2A至图2F和图3A至图3F更详细地描述用于形成图1所示的线形图案结构900的处理方法。
图2A至图2F是平面图,示出形成图1所示的图案结构的方法的处理步骤。图3A至图3F是剖视图,示出形成图1所示的图案结构的方法的处理步骤。图3A至图3F是沿图2A的线I-I’截取的剖视图。
参考图2A和图3A,可以提供基板100,并且可以在基板100上定义第一和第二区。具有切除部分C的第一线114a以及一对第二线114b可通过以下处理步骤形成在第一区中,同时不具有切除部分C的第三线114c可以通过以下处理步骤形成在第二区中。第二区可包括基板100的除第一区之外的区域。例如,第一区可包括半导体器件的单元区一部分,节点分离区可位于该部分处;第二区可包括单元区的其它部分以及半导体器件的基板100的外围电路区。
将被图案化成目标图案102a的目标层102可形成在基板100上。例如,目标层102可包括包含硅氧化物和硅氮化物的附加绝缘层。另外,目标层可包括基板100而不具有附加层。例如,当基板100可用作目标层102而没有任何附加层时,基板100可通过利用图案结构900作为蚀刻掩模的蚀刻工艺被蚀刻,从而形成用于半导体器件的器件隔离层图案的沟槽。
然后,牺牲掩模层(未示出)可形成在目标层102上。牺牲掩模层可包括单一层或具有至少两个组成层的层叠多层。例如,牺牲掩模层可包括抗反射层和可通过旋涂工艺形成的光致抗蚀剂层。牺牲掩模层可被图案化成第一至第三牺牲掩模图案104a、104b、104c。
第一和第二牺牲掩模图案104a、104b可形成在基板100的第一区中,并且可用作第二线114b和具有切除部分C的第一线114a的模子(mold)。第三牺牲掩模图案104c可形成在基板100的第二区中,并且可用作在第一方向上连续延伸的第三线114c的模子。
虽然在图中没有示出,但是多个第三牺牲掩模图案104c可以以如下方式形成在基板100的第二区中:线形掩模图案104c和相邻线形掩模图案104c之间的间隙空间可以交替地布置在目标层102上。也就是说,第三牺牲掩模图案104c可以形成为具有均匀宽度的线形图案,并且线形图案可以间隔开相同的间隙距离。例如,第三牺牲掩模图案104c可以形成为具有宽度F和间隙距离3F。在这种情况下,第三线114c也可以形成为具有线宽F。此外,第一和第二牺牲掩模图案104a、104b也可以间隔开相同的间隙距离3F并且可具有相同的线宽F。第二牺牲掩模图案104b和第三牺牲掩模图案104c也可以彼此间隔开相同的间隙距离3F。也就是说,第一至第三牺牲掩模图案104a至104c可具有相同的线宽F并且可以间隔开相同的间隙距离3F。因而,牺牲掩模图案104a至104c之间的间隙空间可具有均匀的尺寸。
在本示例性实施方式中,第一和第二牺牲掩模图案104a、104b的组件可确定具有切除部分C的第一线114a的数量和形状以及在第一线114a两侧的第二线114b的形状。因而,第一和第二牺牲掩模图案104a、104b的组件的整体形状可以根据第一和第二线114a、114b的数量和形状而变化。
因为图案结构900可包括具有切除部分C的一对第一线114a以及在第一线114a两侧的一对第二线114b,所以第一和第二牺牲掩模图案104a、104b可以在目标层102上形成为希腊字母“π”的形状。
例如,第一和第三牺牲掩模图案104a、104c可以形成为可在第一方向上连续延伸的连续线。相反,第二牺牲掩模图案104b可形成为可在第一方向上不连续延伸的不连续线。因而,不连续部分D可被制备在第二牺牲掩模图案104b处。在本示例性实施方式中,第二牺牲掩模图案104b可包括牺牲图案主体L1和连接部分L2,牺牲图案主体L1可沿第一方向平行于第一牺牲图案104a延伸,连接部分L2可连接到牺牲图案主体L1的端部分和第一牺牲掩模图案104a。连接部分L2可形成为沿第二方向与牺牲图案主体L1的端部分和第一牺牲掩模图案104a连接的一对水平杆。因而,第一牺牲掩模图案104a、连接部分L2和牺牲图案主体L1可连接成希腊字母‘π’的形状。第二牺牲掩模图案104b可形成在第一牺牲掩模图案104a的右侧。
具体地,第二牺牲掩模图案104b的牺牲图案主体L1可与第一牺牲掩模图案104a间隔开间隙距离3F,并且还可以与第三牺牲掩模图案104c间隔开相同的间隙距离3F。此外,第一牺牲掩模图案104a可与第三牺牲掩模图案104c间隔开相同的间隙距离3F。也就是说,第一牺牲掩模图案104a、第二牺牲掩模图案104b的牺牲图案主体L1以及第三牺牲掩模图案104c可彼此间隔开相同的间隙距离3F。因而,可在第一牺牲掩模图案104a、第二牺牲掩模图案104b的牺牲图案主体L1以及第三牺牲掩模图案104c之间提供均匀的间隙空间。
参考图2B和图3B,间隔物层(未示出)可形成在其上可布置有第一至第三牺牲掩模图案104a、104b、104c的目标层102上。间隔物层可具有与第一至第三牺牲掩模图案104a至104c的材料性质不同的材料性质诸如蚀刻选择性。例如,间隔物层可包含硅氧化物并且可通过原子层沉积(ALD)工艺形成。间隔物层可在目标层102上具有基本均匀的厚度。
然后,可对间隔物层执行回蚀刻工艺,因而可以在第一至第三牺牲掩模图案104a至104c的每个侧壁上形成间隔物线106。因而,第一至第三牺牲掩模图案104a、104b、104c之间的间隙空间可以以如下方式减小成间隔物线106之间的间隔物空间108:间隔物线106的宽度可以基本上与间隔物线106之间的间隙距离相同。在本示例性实施方式中,间隔物线106可以形成为具有宽度F,并且一对间隔物线106可以间隔开间隙距离F。也就是说,间隔物线106和间隔物空间108可具有相同的宽度F。
第一至第三线114a、114b、114c可以根据间隔物空间108以及第一至第三牺牲掩模图案104a至104c而形成在基板100上。牺牲掩模图案104a、104b、104c以及在牺牲掩模图案104a、104b、104c的两个侧壁上的间隔物线可以形成为在第一方向上延伸的线形状,因而间隔物空间108也可形成为在第一方向上延伸的线形空间。在下文中,第一和第二牺牲掩模图案104a和104b的线形间隔物空间称为第一间隔物空间108a,第二和第三牺牲掩模图案104b、104c的线形间隔物空间称为第二间隔物空间108b。第一和第三牺牲掩模图案104a、104c之间的线形间隔物空间称为第三间隔物空间108c。
在本示例性实施方式中,第二牺牲掩模图案104b的连接部分L2可以越过第一间隔物空间108a连接到第一牺牲掩模图案104a,因而第一间隔物空间108a可以被连接部分L2阻挡,并且沿第一方向不连续。也就是说,第一间隔物空间108a可以通过连接部分L2分离,分隔空间SS可以形成在一对连接部分L2之间。分隔空间SS可以连接到第二牺牲掩模图案104b的不连续部分D。相反,第二线形间隔物空间108b可以在第一方向上延伸,并且可以连接到分隔空间SS。也就是说,在第一方向上连续延伸的第二间隔物空间108b还可以在第二方向上扩张至分隔空间SS。第三间隔物空间108c,其可以包括间隔物空间108的除第一和第二间隔物空间108a、108b之外的剩余部分,可以成形为在第一方向上连续延伸的线。因此,第三间隔物空间108c可以设置在第一和第三牺牲掩模图案104a、104c的间隔物106之间以及相邻的第三牺牲掩模图案104c之间。
参考图2C和图3C,掩模层(未示出)可以沿间隔物线106和牺牲掩模图案104a、104b、104c的表面轮廓形成在目标层102上。因而,间隔物线106以及第一至第三牺牲掩模图案104a、104b、104c可以用掩模层覆盖。例如,掩模层可包括可以通过旋涂工艺形成的旋涂光致抗蚀剂层和旋涂硬(spin-on-hard,SOH)掩模层。因为掩模层可以不必是包括硅氧化物或硅氮化物的硬掩模层,所以掩模层可以通过简单的工艺诸如旋涂工艺形成,而不是通过复杂的工艺诸如沉积工艺形成。
掩模图案110可以通过对掩模层的光刻工艺而形成在基板100的第一区中。第一和第二线114a、114b的切除部分C可以在下面的工艺中根据掩模图案110的位置和形状而形成。
例如,掩模图案110可以以如下方式形成为沿第一方向延伸的线形状:掩模图案110可以交叉连接部分L2。掩模图案110的尺寸和位置可以确定第一和第二线114a、114b的切除部分(C)的尺寸和位置。
在第二方向上延伸的连接部分L2可以在随后的工艺中通过在第一方向上延伸的掩模图案110分离,因而第一牺牲掩模图案104a和第二牺牲掩模图案104b可以彼此分离。因为第一至第三线114a、114b、114c可以根据间隔物空间108和牺牲图案104a、104b、104c形成,所以第一和第二牺牲图案104a、104b通过连接部分L2的连接可能在随后的工艺中引起第一和第二线之间的桥接故障。因而,掩模图案110可以越过第二牺牲图案104b的连接部分L2定位,因而切除部分C可以在随后的工艺中沿第一线114a产生,从而防止图案结构900的线的桥接故障。
因此,切除部分的位置和尺寸可以根据掩模图案110的位置和尺寸而变化。因为第一间隔物空间108a可以通过分隔空间SS在延伸(第一)方向上分离,所以与第一间隔物空间108a对应的第一线可以在随后的工艺中形成为具有切除部分C,而与掩模图案110无关。相反,第一和第二牺牲图案104a、104b中的一个或两个可以在随后的工艺中根据掩模图案110的位置和尺寸而形成为具有切除部分C。因而,掩模图案110的位置和尺寸可以根据在第一区中图案结构900中的被切除的线的数量而变化,所述被切除的线可以包括半导体器件的节点分离区的节点分离线。
在本示例性实施方式中,在随后的工艺中,一对第一线114a可以根据第一间隔物空间108a和第二牺牲图案104b而形成,一对第二线114b可以根据第一牺牲掩模图案104a和第二间隔物空间108b而形成。具体地,掩模图案110可以形成为具有大约2F的宽度,其中2F是传统光刻工艺的最小节距(pitch)。因为连接部分L2可以在第二方向上延伸至大约3F的长度,所以掩模图案110的2F宽度对于在第一方向上横跨连接部分L2而言是足够的。
在与第一间物隔空间108a和第二牺牲掩模图案104b对应的一对线需要如图1所示地分离的情形下,2F掩模图案110可以位于第一位置A与第二位置B之间,其中第一位置A可以是最左边的正确对准位置,第二位置B可以是最右边的正确对准位置。因为掩模图案110的宽度可以是大约2F,所以掩模图案110可以以如下方式被正确地对准:当位于第一位置A时,第一牺牲掩模图案104a和定义第三间隔物空间108c的间隔物线106可被掩模图案110覆盖,当位于第二位置B时,第二牺牲掩模图案104b和定义第二间隔物空间108b的第二间隔物线S2可被掩模图案110覆盖。掩模图案110的第一位置A可具有距离第二位置B的大约3F的边缘距离(marginal distance),掩模图案110的第二位置B也可以具有距离第一位置A的大约3F的边缘距离。因此,掩模图案110可关于其中线具有大约1.5F的工艺裕度。当掩模图案110可在1.5F的工艺裕度内与A和B的正确对准位置不重合时,掩模图案110可以足够横跨连接部分L2,由连接部分L2所引起的桥接故障可以被充分地防止。
因此,掩模图案110可以以大约1.5F的改善的对准裕度形成在目标层102上。用于在第一区中形成一对分离线的传统牺牲掩模图案不具有本发明构思的当前示例性实施方式的连接部分L2,因而用于节点分离的掩模图案可以以大约0.5F的传统未对准以及大约4F的宽度形成。因此,当形成用于半导体器件中节点分离区的线形图案结构时,对准裕度可以提高到传统裕度的大约三倍。
参考图2D和图3D,第一、第二和第三牺牲掩模图案104a、104b、104c可被从目标层102去除,而牺牲掩模图案104a、104b、104c的用掩模图案110覆盖的部分仍可以保留在目标层102上。
因而,目标层102可以通过利用间隔物线106和掩模图案110作为蚀刻掩模的蚀刻工艺被蚀刻。在本示例性实施方式中,图案结构900可以根据可不被掩模图案110覆盖的第一、第二和第三牺牲掩模图案104a、104b、104c以及第一、第二和第三间隔物空间108a、108b、108c的线形状而形成在间隔物线106之间。例如,可以进行镶嵌工艺(其中不同的金属被镶嵌于彼此之中)来形成图案结构900。
参考图2E和图3E,目标层102可以通过利用间隔物线106和掩模图案110作为蚀刻掩模的蚀刻工艺被部分地去除,从而形成具有线形开口112或沟槽的目标图案102a。例如,线形开口112可以形成为在第一方向上连续延伸的竖直线形开口112a以及根据第二牺牲掩模图案104b的连接部分L2在第二方向上不连续延伸的水平线形开口112b。
参考图2F和图3F,材料层(未示出)可以在具有目标图案102a的基板100上形成至足以装满开口112的厚度。然后,材料层可以通过平坦化工艺诸如化学机械抛光(CMP)工艺和回蚀刻工艺被平坦化,直到暴露目标图案102a的上表面。因此,材料层可以仅留在目标图案102a的线形开口112中,从而形成包括第一至第三线114a、114b、114c的图案结构900。
材料层可以包括导电层。例如,材料层可以包括会难以通过传统的光刻工艺蚀刻的金属诸如铜(Cu)。因而,图案结构900的线114a、114b、114c可以包括在第一方向上延伸的铜线。
另外,材料层可以包括绝缘层。例如,绝缘材料可以填充在目标图案102a的线形沟槽112中,因而图案结构900可以包括在基板100上的器件隔离图案。在另一示例性实施方式中,代替形成材料层,目标图案102a可以用作用于蚀刻下面层的硬掩模图案。
因此,图案结构900可以包括可以在第一方向上延伸的多条线114,并且该多条线114中的一些可以在半导体器件的节点分离区中分离。线可以包括具有切除部分C的一对第一线114a、位于第一线114a两侧并具有突出部分L4的一对第二线114b以及位于第二线114b的外部分的多条第三线114c。第二和第三线114b、114c可以在第一方向上连续延伸。
在本示例性实施方式中,第一线114a可以布置在基板100的第一区中,并且可以包括沿第一方向在切除部分C处分隔开的一对分离线。因而,第一线114a可以用作半导体器件中的节点分离线。第二线114b可以包括线主体L3和从线主体L3突出的至少一个突出部分L4。线主体L3可以平行于第一线114a沿第一方向连续地延伸,而没有任何切除部分C。突出部分L4可从线主体L3朝向切除部分C突出,并且可以被指引到第一线114a的切除部分C。突出部分L4可以根据第二牺牲掩模图案104b的连接部分L2形成。突出部分L4的尺寸和形状可以通过掩模图案110的位置而变化。第三线114c可以间隔开相同的间隙距离,因而线形图案114c和相邻的线114c之间的间隙空间可以在第二方向上交替地布置。具体地,当第一至第三线114a、114b、114c可以形成为具有宽度F(光刻工艺的最小极限分辨率)和间隙距离F时,用于分离节点分离区的线的对准裕度可显著地提高到大约1.5F,从而充分地防止节点分离线的桥接故障而不管是精细的图案线。
另外,隔离虚设图案116可以形成在分离空间SS。虚设图案116可以根据掩模图案110和分隔空间SS的交叉而选择性地形成。
根据形成图案结构的方法的本示例性实施方式,图案结构900可以通过双图案化工艺而在与半导体器件的节点分离区相应的第一区形成为具有切除部分C的精细线形状。具体地,图案结构900的切除部分C可以通过牺牲掩模图案104的连接部分L2以及具有1.5F对准裕度的掩模图案110形成。因而,当可以对图案结构的精细线执行节点分离工艺时,掩模图案可以由于增大的1.5F的对准裕度而与下面的牺牲掩模图案更少地不重合。因此,精细图案结构900可以在半导体器件的节点分离区被正确地节点分离,而不管图案结构的精细宽度和间隙。
如详细描述的,掩模图案110可以向左或向右在大约1.5F的对准裕度内横跨第二牺牲掩模图案104b的连接部分L2定位。因此,掩模图案110可在1.5F的对准裕度内具有各种位置,图案结构900的线114可根据掩模图案110的位置而具有各种形状。
在下文中,参考图4A至图10D描述图案结构900的各种变型及其形成方法。
图4A至图4C是平面图,示出用于形成图案结构的第一变型的方法的处理步骤。
参考图4A,可以对基板100执行参考图2A和图2B详细描述的相同工艺,并且掩模层(未示出)可以形成在目标层102和间隔物线106上。掩模层可以以如下方式通过光刻工艺被图案化:掩模图案的左侧壁可以与第一牺牲掩模图案104a的右侧壁正确地对准。因而,最左的掩模图案110a可以形成在基板100的第一区中。
参考图4B,第一至第三牺牲掩模图案104a、104b、104c可以通过参考图2C详细描述的相同工艺从基板100去除。其后,可以对包括最左掩模图案110a的基板100执行参考图2D至图2F描述的相同工艺,从而形成图4C所示的第一变型的图案结构910。
参考图4C,第一变型的图案结构910可以包括第一、第二和第三线114a、114b、114c。第一线114a可以包括具有切除部分C的分离线,一对第二线114b可以分别位于该对第一线114a的两侧。多条第三线114c可以布置在第二线114b外侧。
在本示例性实施方式中,一对第一线114a可以布置在基板100的第一区中,这两个第一图案114a都可以包括全切除部分C1而没有部分去除部分作为切除部分C。也就是说,第一线114a中的一条可以包括全切除部分C1,第一线114a中的另一条可以包括弯曲部分B,弯曲部分B可以朝向相邻的第一线114a的全切除部分C1弯曲。弯曲部分可以在第二方向上延伸,并且可以平行于第二线114b的突出部分L4。
此外,右边的第二线114b1,其位于该对第一线114a的右侧,可以包括线主体L3和突出部分L4。线主体L3可以平行于第一线114a沿第一方向延伸。突出部分L4可以在全切除部分C1附近在第二方向上从线主体L3突出,并且可以指向第一线114a,具体地,可以朝向第一线114a的全切除部分C1。相反,左边的第二线114b2,其位于该对第一线114a的左侧,可以被成形为平行于第一线114a沿第一方向延伸的线。第三线可以间隔开相同的间隙距离F,因而线形图案114c可以在第二方向上均匀地布置。
图5A至图5C是平面图,示出用于形成图案结构的第二变型的方法的处理步骤。
参考图5A,可以对基板100执行参考图2A和图2B详细描述的相同工艺,并且掩模层(未示出)可以形成在目标层102和间隔物线106上。掩模层可以以如下方式通过光刻工艺被图案化:掩模图案的左侧壁可以与第二牺牲掩模图案104b的牺牲图案主体L1的右侧壁正确地对准。因而,最右的掩模图案110b可以形成在基板100的第一区中。
参考图5B,第一至第三牺牲掩模图案104a、104b、104c可以通过参考图2C详细描述的相同工艺从基板100去除。其后,可以对包括最右掩模图案110b的基板100执行参考图2D至图2F描述的相同工艺,从而形成图5C所示的第二变型的图案结构920。
参考图5C,第二变型的图案结构920可以包括第一、第二和第三线114a、114b、114c。第一线114a可以包括切除部分C,一对第二线114b可以分别位于该对第一线114a的两侧。多条第三线114c可以布置在第二线114b外。
具体地,一对第一线114a可以布置在基板100的第一区中,两条第一线114a都可以包括全切除部分C1而没有部分去除部分作为切除部分C。第一线114a可以不设置弯曲部分。
此外,左边的第二线114b2,其位于该对第一线114a的左侧,可以包括线主体L3和突出部分L4。线主体L3可以平行于第一线114a沿第一方向延伸。突出部分L4可以在全切除部分C1附近自线主体L3在第二方向上突出,并且可以指向第一线114a,具体地,朝向第一线114a的全切除部分C1。相反,右边的第二线114b1,其位于该对第一线114a的右侧,可以被成形为平行于第一线114a沿第一方向延伸的线。第三线可以间隔开相同的间隙距离F,因而线形图案114c可以在第二方向上均匀地布置。
具体地,一对突出部分L4可以朝向切除部分C布置,虚设图案116可以越过第一线114a的切除部分C布置在该对突出L4之间。
因此,虽然掩模图案可以位于牺牲掩模图案的连接部分最左边或最右边,但是图案结构可以包括在第一区的线的切除部分,而没有诸如桥接故障的工艺故障,从而形成具有精细宽度和间隙距离的节点分离线。图案结构的整体形状可以随掩模图案的位置而变化,如本领域普通技术人员所知道的那样。此外,可以理解,如果多条线具有多个切除部分,则能对应地实施多个掩模图案。
图6A至图6C是平面图,示出用于形成图案结构的第三变型的方法的处理步骤。
在下文中参考图6A至图6C描述的处理步骤可以基本上与参考图2A至图2F详细描述的步骤相同,除了第一和第二牺牲掩模图案的位置可以相互交换之外。因而,图案结构的第三变型可以与图1所示的图案结构垂直对称。在图6A至图6C中,相同的附图标记表示图2A至图2F中的相同元件,并且将省略相同参考元件的详细描述。
参考图6A,目标层102可以形成在基板100上,并且第一、第二和第三牺牲掩模图案104a’、104b’、104c可以形成在目标层102上。
第一牺牲掩模图案104a’可以形成在第一区的右部分,并且可以成形为没有任何不连续部分的连续线。相反,第二牺牲掩模图案104b’可以形成在第一区的左部分,并且成形为其中线形牺牲图案可以在第一方向上不连续的不连续线,因而可以制备不连续部分D。例如,第二牺牲掩模图案104b’可以包括可平行于第一牺牲掩模图案104a’沿第一方向延伸的牺牲图案主体L1以及连接到牺牲图案主体L1并沿第二方向的连接部分L2。
牺牲图案主体L1可以在第一方向上通过不连续部分D分隔,不连续部分D可以鉴于第一线114a的切除部分C而形成。连接部分L2可以连接到牺牲图案主体L1的在不连续部分附近的端部并且可以延伸到相邻的第一牺牲掩模图案104a’。因而,第一牺牲掩模图案104a’和第二牺牲掩模图案104b’可以通过连接部分L2彼此连接,像希腊字母‘π’的形状一样。
多条第三牺牲掩模图案104c可以在基板100的第二区中间隔开相同的间隙距离,因而线形牺牲图案104c和相邻的牺牲图案104c之间的间隙空间可以在第二方向上交替地布置。
具体地,第二牺牲掩模图案104b’的牺牲图案主体L1可与邻近牺牲图案主体L1的第一牺牲掩模图案104a’间隔开3F的间隙距离,并且还可以与邻近牺牲图案主体L1的第三牺牲掩模图案104c间隔开相同的间隙距离3F。此外,第一牺牲掩模图案104a’还可以与第三牺牲掩模图案104c间隔开相同的间隙距离3F。也就是说,牺牲图案主体L1、第二牺牲图案104b’和第三牺牲图案104c之间的间隙空间可具有间隙距离3F。
然后,间隔物线106可以形成在第一牺牲掩模图案104a’、第二牺牲掩模图案104b’的牺牲图案主体L1和连接部分L2以及第三牺牲掩模图案104c的每个侧壁上。间隔物线106可以形成为具有宽度F,因而具有间隙距离3F的间隙空间可以被减小成具有间隙距离F的间隔物空间108。
掩模图案110可以形成在目标层102、间隔物线106和牺牲掩模图案104a’、104b’、104c上。例如,掩模图案110可具有大约2F的宽度并且可以部分地覆盖第一间隔物空间108a。通过与参考图2B所述的相同原因,掩模图案110可以在第一区中以大约1.5F的对准裕度横跨连接部分L2形成。
参考图6B,第一、第二和第三牺牲掩模图案104a’、104b’、104c可以通过参考图2C详细描述的相同工艺从基板100去除。其后,可以对基本100的所得结构执行参考图2D至图2F描述的相同工艺,从而形成图6C所示的第三变型的图案结构930。
如图6C所示,第三变型的图案结构930可以与图1所示的图案结构900垂直对称。
图7A至图7D是平面图,示出当牺牲掩模图案未设置有连接部分时,形成图案结构的第四变型的方法的处理步骤。在本示例性实施方式中,第一线包括具有切除部分的单条节点分隔线,节点分隔线的位置如图7A至图7D中的箭头所示。
参考图7A,可以制备基板,并且第一区和第二区可定义在基板上。图7D中具有切除部分C的第一线214a以及图7D中邻近第一线214a的一对第二线214b可以布置在基板的第一区中,图7D中的多条第三线214c可以在基板的第二区中布置成线和空间结构。
目标层(未示出)可以形成在基板上,牺牲掩模层(未示出)可以形成在目标层上。牺牲掩模层可以被图案化成第一牺牲掩模图案204a和第二牺牲掩模图案204b。
第一牺牲掩模图案204a可形成在基板的第一区中,并且可用作具有切除部分C的第一线214a的模子。第二牺牲掩模图案204b可形成在基板的第二区中,并且可用作在第一方向上连续延伸的第三线214c的模子。
第一牺牲掩模图案204a可以形成为沿第一方向的不连续线,因而可具有在其中的不连续部分D。不连续部分D可以在随后的工艺中形成为第一线214a的切除部分C。也就是说,与图2A所示的牺牲掩模图案104相比,第一牺牲掩模图案204a可以包括牺牲图案主体L1而没有连接部分。
多个第二牺牲掩模图案204b可以成形为平行于第一牺牲掩模图案204a沿第一方向延伸的线。第二牺牲掩模图案204b可以在基板的第二区中间隔开相同的间隙距离,因而线形图案和相邻的线形图案之间的间隙空间可以交替地布置在基板上。也就是说,第二牺牲掩模图案204b可以在基板上布置成线和空间结构。
当第一至第三线214a至214c具有线宽F时,第一和第二牺牲掩模图案204a、204b可以彼此间隔开3F的间隙距离,相邻的第二牺牲掩模图案204b也可以彼此间隔开相同的间隙距离3F。
间隔物线206可以形成在第一和第二牺牲掩模图案204a、204b的侧壁上。因而,第一和第二牺牲掩模图案204a、204b之间的间隙空间可以以如下方式减少至间隔物空间208:间隔物线206的宽度可以基本上与间隔物线206之间的间隙距离相同。也就是说,间隔物线206和间隔物空间208二者可以形成为具有相同的宽度F。第一至第三线214a至214c可以根据间隔物空间108以及第一和第二牺牲掩模图案204a、204b而形成在基板上。
因为第一牺牲掩模图案204a可以形成为具有不连续部分D且平行于线形的第二牺牲掩模图案204b的单条不连续线,所以第一和第二牺牲掩模图案204a、204b之间的间隔物空间208可以通过不连续部分D彼此接合。因而,与不连续部分D对应的空间被提供为连接空间CS,用于连接第一牺牲掩模图案204a周围的间隔物空间,就像大写字母‘H’一样。
参考图7B,掩模层(未示出)可以形成在其上可布置有间隔物线106以及第一和第二牺牲掩模图案204a、204b的目标层202上,因而间隔物线206以及第一和第二牺牲掩模图案204a、204b可被掩模层覆盖。例如,掩模层可包括可通过旋涂工艺形成的旋涂硬(SOH)掩模层和旋涂光致抗蚀剂层。
掩模图案210可以通过对掩模层的光刻工艺而形成在基板的第一区中。在本实施方式中,掩模图案210可以以如下方式形成为沿第一方向延伸的线形状:掩模图案210可以在第一方向上交叉连接空间。也就是说,连接空间CS可以用掩模图案210部分地覆盖。因而,掩模图案210的两个端部分可以与第一牺牲掩模图案204a的端部对准。
因此,第一牺牲掩模图案204a可以通过不连续部分D彼此分离,第一和第二牺牲掩模图案204a、204b之间的H形间隔物空间208可以通过掩模图案210分成两个部分,这两个部分可以关于掩模图案210彼此垂直对称。
在本示例性实施方式中,掩模图案210可具有宽度F。因而,当掩模图案210可以与第一牺牲掩模图案204a正确地对准时,掩模图案210的左侧壁可以与第一牺牲掩模图案204a的左侧壁对准,掩模图案210的右侧壁可以与第一牺牲掩模图案204a的右侧壁对准。
然而,因为间隔物线206可具有宽度F且间隔物空间208可具有间隙距离F,所以只要掩模图案210可以交叉连接空间CS,则掩模图案210相对于第一牺牲掩模图案204a向左或向右的某些未对准就不会对具有切除部分C的第一线的形成产生影响。在本示例性实施方式中,掩模图案210可具有自正确对准位置向左和向右的大约1.0F的容许对准误差范围或对准裕度。
参考图7C,第一和第二牺牲掩模图案204a和204b可以通过参考图2C详细描述的相同工艺从基板去除。在这种情况下,由于掩模图案210的覆盖,第一和第二牺牲掩模图案204a、204b的在掩模图案210之下的一些仍可以保留在基板上。
其后,可以对包括掩模图案210的基板执行参考图2D至图2F描述的相同工艺,从而形成图7D所示的图案结构。也就是说,目标层可以形成为包括线形开口或沟槽212的目标图案202a。开口212可以包括在第一方向上连续延伸的垂直连续的线形开口212a以及在第二方向上不连续地延伸的水平不连续的线形开口212b。
参考图7D,第四变型的图案结构940可以包括第一、第二和第三线214a、214b、214c。第一线214a可以包括具有切除部分C的单条分离线,第二线214b可以包括分别位于第一线214a左侧和右侧的一对连续线。多条第三线214c可以布置在第二线214b外,并且在第一方向上连续地延伸。
在本示例性实施方式中,第一线214a可以根据第一牺牲掩模图案204a的形状形成,第二线214b可以根据间隔物空间和连接空间CS形成在第一线214a周围。第二线214b可以包括线主体L3和突出部分L4。线主体L3可以平行于第一线214a沿第一方向延伸。突出部分L4可以从线主体L3突出并且可以指向第一线214a,具体地,朝向第一线214a的切除部分C。在掩模图案210可以与第一牺牲掩模图案204a正确对准的情形下,该对第二线214b可以关于第一线214a垂直地对称,因而彼此面对的一对突出部分L4可在第二方向上具有相同的突出长度。相反,在掩模图案210可能在1.0F的对准裕度内与第一牺牲掩模图案204a未对准的情形下,该对突出部分L4可具有不同的突出长度。第三线214c可以根据被去除的第二牺牲掩模图案204b的形状而成形为在第一方向上延伸的线。因而,第三线214c可以在基板的第二区中间隔开相同的间隙距离,因而线形图案和相邻的线形图案之间的间隙空间可以交替地布置在基板上。也就是说,第三线214c可以在基板上布置成线和空间结构。
根据本示例性实施方式,图案结构可以通过具有1.0F的改善对准裕度的双图案化工艺形成为具有单条节点分离线的精细线形状。具体地,用于形成单条节点分离线的掩模图案可以通过光刻工艺以1.0F的改善对准裕度形成。因而,可以防止图案结构的第一线在不期望的位置分离,并且可以防止图案结构的第一线在基板上的期望位置未分离,从而防止用于形成精细图案结构的图案化工艺中的工艺故障。
图8A至图8D是平面图,示出当没有不连续部分提供给牺牲掩模图案时,形成图案结构的第五变型的方法的处理步骤。在本示例性实施方式中,第一线包括具有切除部分的单条节点分离线,节点分离线的位置示为图8A至图8D中的箭头。
参考图8A,可以制备基板,并且可以在基板上定义第一区和第二区。目标层222可以形成在基板上,牺牲掩模层(未示出)可以形成在目标层222上。牺牲掩模层可被图案化成第一至第三牺牲掩模图案224a、224b、224c。
第一和第二牺牲掩模图案224a、224b可形成在基板的第一区中,并且可用作用于第二线234b的模子。第一线234a可以根据第一和第二牺牲掩模图案224a、224b之间的间隙空间的形状而形成。第三牺牲掩模图案224c可形成在基板的第二区中,并且可用作第三线234c的模子。
第一牺牲掩模图案224a可以形成为在第一方向上连续延伸的线。第二牺牲掩模图案224b可以包括牺牲图案主体L1和单一连接部分L2,牺牲图案主体L1可以在第一方向上平行于第一牺牲掩模图案224a连续延伸而没有任何不连续部分,单一连接部分L2可以连接到第一牺牲掩模图案224a。连接部分L2可以形成为与第一牺牲掩模图案224a和牺牲图案主体L1连接的单一水平杆。因而,第一和第二牺牲掩模图案244a、224b可以形成为大写字母‘H’的形状。
第三牺牲掩模图案224c可以形成为可以布置在第一和第二牺牲掩模图案224a、224b的H形组件的两侧并且在第一方向上连续延伸的多条线。第三牺牲掩模图案224c可以具有均匀的宽度和均匀的间隙距离。例如,第一至第三牺牲掩模图案224a、224b、224c可具有相同的宽度F以及相同的间隙距离3F。
间隔物线226可以形成在第一至第三牺牲掩模图案224a、224b、224c的侧壁上。因而,第一至第三牺牲掩模图案224a、224b、224c之间的间隙空间可以以如下方式减小成间隔物空间228:间隔物线226的宽度可以与间隔物线226之间的间隙距离基本相同。也就是说,间隔物线226和间隔物空间228二者都可以形成为具有相同的宽度F。第一至第三线234a、234b、234c可以根据间隔物空间228以及第一至第三牺牲掩模图案224a、224b、224c而形成在基板上。在本示例性实施方式中,间隔物空间228可以包括在第一和第二牺牲掩模图案224a、224b之间的第一间隔物空间228a、在第二牺牲掩模图案224b和第三牺牲掩模图案224c之间的第二间隔物空间228b以及在第一和第三牺牲掩模图案224a、224c之间的第三间隔物空间228c。
参考图8B,掩模层(未示出)可以形成在间隔物线226和牺牲掩模图案224a、224b、224c可布置在其上的目标层222上,因而间隔物线226和牺牲掩模图案224a、224c可以用掩模层覆盖。例如,掩模层可包括可以通过旋涂工艺形成的旋涂硬(SOH)掩模层和旋涂光致抗蚀剂层。
掩模图案230可以通过对掩模层的光刻工艺而形成在基板100的第一区中。在本实施方式中,掩模图案230可以以如下方式形成为沿第一方向延伸的线形状:掩模图案230可以交叉第二牺牲掩模图案224b的连接部分L2,且掩模图案230的两个端部都可以与第一间隔物空间228a对准。
因此,第一和第二牺牲掩模图案224a、224b的H形组件可以通过掩模图案230彼此分离,因而第一牺牲掩模图案224a可以与第二牺牲掩模图案224b的牺牲图案主体L1分离。
在本示例性实施方式中,掩模图案230可具有宽度F。因而,当掩模图案230可以与第一间隔物空间228a正确对准时,掩模图案230可以交叉第二牺牲掩模图案224b的连接部分L2的中心部分,并且一半连接部分L2可以连接到第一牺牲掩模图案224a和牺牲图案主体L1。因此,与第一和第二牺牲掩模图案对应的线可以被充分地分开,从而防止桥接故障。
然而,因为间隔物线226可具有宽度F,牺牲图案主体L1和第一牺牲掩模图案224a也可以具有宽度F,所以掩模图案230相对于第一间隔物空间228a向左和向右的一些未对准不会影响具有切除部分C的第一线234a的形成以及作为第二线234b的无桥接线的形成,只要掩模图案230可以交叉连接部分L2。因而,掩模图案230可具有自正确对准位置向左和向右1.0F的对准裕度。
参考图8C,第一至第三牺牲掩模图案224a、224b、224c可以通过参考图2C详细描述的相同工艺从目标层去除。在这种情况下,由于掩模图案230的覆盖,第二牺牲掩模图案224b的在掩模图案230下面的部分仍可以保留在基板上。
其后,可以对包括掩模图案230的基板执行参考图2D至图2F描述的相同工艺,从而形成图8D所示的图案结构。目标层可以形成为包括线形状开口或沟槽232的目标图案222a。开口232可以包括垂直连续的线形开口232a和水平不连续的线形开口232b。
参考图8D,第五变型的图案结构950可以包括第一、第二和第三线234a、234b、234c。第一线234a可以包括具有切除部分C的单一分离线,第二线234b可以包括分别位于第一线234a左侧和右侧的一对连续线。多条第三线234c可以布置在第二线234b外,并且在第一方向上连续延伸。图案结构的第五变型可具有与图7D所示的图案结构的第四变型基本相同的形状。
图9A至图9D是平面图,示出当没有不连续部分提供给牺牲掩模图案时,形成图案结构的第六变型的方法的处理步骤。在本示例性实施方式中,第一线包括具有切除部分的三条节点分离线,节点分离线的位置在图9A至图9D中被箭头标出。
参考图9A,可以制备基板100,并且可以在基板100上定义第一区和第二区。图9D中具有切除部分C的第一线254a以及图9D中邻近第一线254a的一对第二线254b可以布置在基板100的第一区中,图9D中的多条第三线254c可以在基板100的第二区中布置成线和空间结构。
目标层242可以形成在基板100上且牺牲掩模层(未示出)可以形成在目标层242上。牺牲掩模层可以被图案化成第一牺牲掩模图案244a和第二牺牲掩模图案244b。
第一牺牲掩模图案244a可以形成在基板100的第一区中并可以用作用于具有切除部分C的第一线254a的模子。第二牺牲掩模图案244b可形成在基板的第二区中,并且可用作在第一方向上连续延伸的第三线254c的模子。
第一牺牲掩模图案244a可以形成为沿第一方向的一对不连续线,因而可具有在其中的一对不连续部分D。具体地,第一牺牲掩模图案244a可以形成为在第一方向上延伸的左侧和右侧不连续线,因而不连续部分D可以形成在左侧和右侧不连续线的每个处。与图2A所示的牺牲掩模图案104相比,每个第一牺牲掩模图案244a可以包括牺牲图案主体L1而没有连接部分。
多个第二牺牲掩模图案244b可以被成形为平行于第一牺牲掩模图案244a沿第一方向上延伸的线。第二牺牲掩模图案244b可以在基板100的第二区中间隔开相同的间隙距离,因而线形图案和相邻的线形图案之间的间隙空间可以交替地布置在基板100上。也就是说,第二牺牲掩模图案244b可以在基板上布置成线和空间结构。
当第一至第三线254a、254b、254c形成为线宽F时,第一和第二牺牲掩模图案204a、204b可以形成为彼此间隔开3F的间隙距离,并且相邻的第二牺牲掩模图案204b也可以形成为彼此间隔开相同的间隙距离3F。
间隔物线246可以形成在第一和第二牺牲掩模图案244a、244b的侧壁上。因而,第一和第二牺牲掩模图案244a、244b之间的间隙空间可以以如下方式减小至间隔物空间248:间隔物线246的宽度可以与间隔物线246之间的间隙距离基本相同。也就是说,间隔物线246和间隔物空间248二者可具有相同的宽度F。第一至第三线214a、214b、214c可以根据间隔物空间248以及第一和第二牺牲掩模图案244a、244b而形成在基板上。
因为第一牺牲掩模图案244a可以形成为一对不连续线并且与线形第二牺牲掩模图案244b间隔开并与之平行,所以间隔物空间248可以包括在第一牺牲掩模图案244a的该对不连续线之间的节点分离间隔物空间248a、在第一和第二牺牲掩模图案244a、244b之间的一对第一间隔物空间248b以及在第三牺牲掩模图案244c之间的多个第三间隔物空间248c。具体地,节点分离间隔物空间248a和第一间隔物空间248b可以通过该对不连续部分D彼此接合。因而,与不连续部分D对应的空间被提供为第一和第二连接空间CS1、CS2,用于连接节点分离间隔物空间248a与第一间隔物空间248b,就像折皱的大写字母‘H’一样。
参考图9B,掩模层(未示出)可以形成在其上可以布置间隔物线246以及第一和第二牺牲掩模图案244a、244b的目标层242上,因而间隔物线246以及第一和第二牺牲掩模图案244a、244b可以用掩模层覆盖。例如,掩模层可包括可以通过旋涂工艺形成的旋涂硬(SOH)掩模层和旋涂光致抗蚀剂层。
掩模图案250可以通过对掩模层的光刻工艺形成在基板的第一区中。在本实施方式中,掩模图案250可以以如下方式形成为沿第一方向延伸的线形状:掩模图案250可以覆盖节点分离空间248a并且交叉连接空间CS1、CS2的至少之一。也就是说,连接空间CS1、CS2可以用掩模图案250部分地覆盖,掩模图案250的两个端部分可以与第一牺牲掩模图案244a的不连续线的端部分对准。
因此,第一牺牲掩模图案244a可以通过不连续部分D彼此分离,第一和第二牺牲掩模图案244a、244b之间的双H形间隔物空间248a、248b可以通过掩模图案250被分成两个部分,这两个部分可以关于掩模图案250彼此垂直对称。
在本示例性实施方式中,掩模图案250可具有4F的宽度。因而,当掩模图案250可以与节点分离间隔物空间248a正确对准时,掩模图案250的左侧壁可以与第一牺牲掩模图案244a的左侧不连续线的中心部对准,掩模图案250的右侧壁可以与第一牺牲掩模图案244a的右侧不连续线的中心部对准。
然而,因为第一牺牲掩模图案244a可以通过不连续部分D分离,所以掩模图案250相对于节点分离间隔物空间248a向左或向右的一些未对准可以不影响具有切除部分C的第一线254a的形成,只要掩模图案250可以覆盖节点分离间隔物空间248a并交叉连接空间CS1、CS2。在本示例性实施方式中,掩模图案250可具有自正确对准位置向左和向右约1.5F的容许误差范围或对准裕度。
参考图9C,第一和第二牺牲掩模图案244a,244b可以通过参考图2C详细描述的相同工艺从目标层242去除。在这种情况下,由于掩模图案250的覆盖,第一和第二牺牲掩模图案244a、244b的在掩模图案250之下的一些仍可以保留在基板上。
其后,可以对包括掩模图案250的基板执行参考图2D至图2F描述的相同工艺,从而形成图9D所示的图案结构。也就是说,目标层242可以形成为包括线形开口或沟槽252的目标图案242a。开口252可以包括在第一方向上连续延伸的垂直连续的线形开口252a以及在第二方向上不连续延伸的水平不连续的线形开口252b。
参考图9D,第六变型的图案结构960可以包括第一、第二和第三线254a、254b、254c。第一线254a可以包括具有切除部分C的三条分离线254a1、254a2,第二线254b可以包括分别位于第一线254a左侧和右侧的一对连续线。多条第三线254c可以布置在第二线254b外,并且在第一方向上连续延伸。
在本示例性实施方式中,第一线254a可以包括具有全切除部分C1的中心分离线254a1以及具有部分去除部分C2的一对侧面线254a2。中心线254a1可以根据节点分离间隔物空间248a形成,侧面线254a2可以根据第一牺牲掩模图案244a的一对不连续线形成。第二线254b可以包括线主体L3和突出部分L4。线主体L3可以平行于第一线254a沿第一方向延伸。突出部分L4可从线主体L3突出,并且可以指向第一线254a,具体地,朝向第一线254a的切除部分C。在掩模图案250可以与节点分离间隔物空间248a正确对准的情形下,该对第二线254b可以关于中心线254a1垂直对称,因而彼此面对的一对突出部分L4可在第二方向上具有相同的突出长度。相反,在掩模图案250可以在1.5F的对准裕度内与节点分离间隔物空间248a未对准的情形下,该对突出部分L4可具有不同的突出长度。第三线254c可以根据被去除的第二牺牲掩模图案254b的形状以及第二牺牲掩模图案244b之间的第三间隔物空间248c的形状而成形为在第一方向上延伸的线。因而,第三线254c可以在基板上布置成线和空间结构。
因此,第六变型的图案结构960可以通过具有改善的1.5F对准裕度的双图案化工艺形成为具有三条节点分离线的精细线形状。具体地,用于形成三条节点分离线的掩模图案可以通过具有1.5F的改善对准裕度的光刻工艺形成。因而,可以防止图案结构的第一线在不期望的位置分离,并且可以防止图案结构的第一线在基板上的期望位置未分离,从而防止用于形成精细图案结构的图案化工艺中的工艺故障。
图10A至图10D是平面图,示出当没有不连续部分被提供给牺牲掩模图案时,形成图案结构的第七变型的方法的处理步骤。在本示例性实施方式中,第一线包括具有切除部分的三条线作为节点分离线,节点分离线的位置在图10A至图10D中被标为箭头。
参考图10A,可以制备基板100,并且可以在基板上定义第一区和第二区。目标层262可以形成在基板100上,牺牲掩模层(未示出)可以形成在目标层262上。牺牲掩模层可以被图案化成第一牺牲掩模图案264a、包括辅助牺牲掩模图案264b1的第二牺牲掩模图案264b以及第三牺牲掩模图案264c。
第一和第二牺牲掩模图案264a、264b可以形成在基板100的第一区中并可以用作三条节点分离线274a和第二线274b的模子。第三牺牲掩模图案264c可形成在基板100的第二区中,并且可用作用于第三线274c的模子。
第一牺牲掩模图案264a可以形成为在第一方向上连续延伸的线。第二牺牲掩模图案264b可以形成为一对图案主体L1a、L1b以及一对第一和第二连接部分L2a、L2b。因而,第二牺牲掩模图案264b可以包括可以在第一方向上连续延伸而没有任何不连续部分的牺牲图案主体L1a和辅助图案主体L1b以及第一和第二连接部分L2a、L2b。牺牲图案主体L1a和辅助图案主体L1b可以彼此平行并且可以平行于第一牺牲掩模图案264a。第一连接部分L2a可以将第一牺牲掩模图案264a连接到牺牲图案主体L1a,第二连接部分L2b可以将牺牲图案主体L1a连接到辅助图案主体L1b。第一和第二连接部分L2a、L2b可以形成为在第二方向上延伸的单一水平杆,因而第一和第二牺牲掩模图案264a、264b可以形成为双大写字母‘H’的形状。
第三牺牲掩模图案264c可以形成为可以布置在第一和第二牺牲掩模图案264a、264b的双H形组件的两侧并且在第一方向上连续延伸的多条线。第三牺牲掩模图案264c可以具有均匀的宽度和均匀的间隙距离。例如,第一至第三牺牲掩模图案264a至264c可具有相同的宽度F以及相同的间隙距离3F。
间隔物线266可以形成在第一至第三牺牲掩模图案264a至264c的侧壁上。因而,第一至第三牺牲掩模图案264a至264c之间的间隙空间可以以如下方式减小至间隔物空间268:间隔物线266的宽度可以与间隔物线266之间的间隙距离基本相同。也就是说,间隔物线266和间隔物空间268二者可以形成为具有相同的宽度F。第一至第三线274a、274b、274c可以根据间隔物空间268以及第一至第三牺牲掩模图案264a至264c形成在基板100上。
在本示例性实施方式中,间隔物空间268可以包括在第一和第二牺牲掩模图案264a、264b之间且包括辅助间隔物空间268a1的第一间隔物空间268a、在第二牺牲掩模图案264b和第三牺牲掩模图案264c之间的第二间隔物空间268b以及在第一和第三牺牲掩模图案264a、264c之间的第三间隔物空间268c。辅助间隔物空间268a1可以制备在牺牲图案主体L1a和辅助图案主体L1b之间。
参考图10B,掩模层(未示出)可以形成在间隔物线266和牺牲掩模图案264a、264b、264c可以布置在其上的目标层262上,因而间隔物线266和牺牲掩模图案264a、264c可以用掩模层覆盖。例如,掩模层可包括可以通过旋涂工艺形成的旋涂硬(SOH)掩模层和旋涂光致抗蚀剂层。
掩模图案270可以通过对掩模层的光刻工艺而形成在基板100的第一区中。在本实施方式中,掩模图案270可以以如下方式形成为沿第一方向延伸的线形状:掩模图案270可以覆盖牺牲图案主体L1a并同时交叉第一和第二连接部分L2a、L2b,掩模图案270的两个端部分可以与牺牲图案主体L1a对准。
因此,第一和第二牺牲掩模图案264a、264b的双H形组件可以通过掩模图案270彼此分离,因而第一牺牲掩模图案264a、第二牺牲掩模图案264b的牺牲图案主体L1a和辅助图案主体L1b可以彼此分离。
在本示例性实施方式中,掩模图案270可具有宽度4F。因而,当掩模图案270可以与第二牺牲掩模图案264b的牺牲图案主体L1a正确对准时,掩模图案270的左侧壁可以与第一间隔物空间268a的左侧不连续线的中心部对准,掩模图案270的右侧壁可以与辅助间隔物空间268a1的中心部对准。
然而,因为第一间隔物空间和辅助间隔物空间268a、268a1可以通过第一和第二连接部分L2a、L2b分离,所以掩模图案270相对于牺牲图案主体L1a向左或向右的一些未对准可以不影响具有切除部分C的第一线274a的形成,只要掩模图案270可以覆盖牺牲图案主体L1a并交叉第一和第二连接部分L2a、L2b。在本示例性实施方式中,掩模图案270可具有自正确对准位置向左和向右大约1.5F的容许误差范围或对准裕度。
参考图10C,第一至第三牺牲掩模图案264a、264b、264c可以通过参考图2C详细描述的相同工艺从目标层262去除。在这种情况下,由于掩模图案270的覆盖,第一和第二牺牲掩模图案264a、264b的在掩模图案270之下的一些仍可以保留在基板上。
其后,可以对包括掩模图案270的基板执行参考图2D至图2F描述的相同工艺,从而形成图10D所示的图案结构。也就是说,目标层262可以形成为包括线形开口或沟槽272的目标图案262a。开口272可以包括在第一方向上连续延伸的垂直连续的线形开口272a以及在第二方向上不连续延伸的水平不连续的线形开口272b。
参考图10D,第六变型的图案结构970可以包括第一、第二和第三线274a、274b、274c。第一线274a可以包括具有切除部分C的三条分离线274a1、274a2,第二线274b可以包括分别位于第一线274a左侧和右侧的一对连续线。多条第三线274c可以布置在第二线274b外,并且在第一方向上连续延伸。
在本示例性实施方式中,第一线274a可以包括具有全切除部分C1的中心分离线274a1以及具有部分去除部分C2的一对侧面线274a2。中心线274a1可以根据牺牲图案主体L1a形成,侧面线274a2可以根据第一间隔物空间268a和辅助间隔物空间268a1形成。第二线274b可以包括线主体L3和突出部分L4。线主体L3可以平行于第一线274a沿第一方向延伸。突出部分L4可从线主体L3突出,并且可以指向第一线274a,具体地,朝向第一线274a的切除部分C。在掩模图案270可以与牺牲图案主体L1a正确对准的情形下,该对第二线274b可以关于中心线274a1垂直对称,因而彼此面对的一对突出部分L4可在第二方向上具有相同的突出长度。相反,在掩模图案270可以在1.5F的对准裕度内与牺牲图案主体L1a未对准的情形下,该对突出部分L4可具有不同的突出长度。第三线274c可以根据被去除的第三牺牲掩模图案254c的形状以及第三牺牲掩模图案254c之间的第三间隔物空间268c的形状而成形为在第一方向上延伸的线。因而,第三线274c可以在基板上布置成线和空间结构。
因此,第七变型的图案结构970可以通过具有1.5F的改善对准裕度的双图案化工艺形成为具有三条节点分离线的精细线形状。具体地,用于形成三条节点分离线的掩模图案可以通过具有1.5F的改善对准裕度的光刻工艺形成。因而,可以防止图案结构的第一线在不期望的位置分离,并且可以防止图案结构的第一线在基板上的期望位置未分离,从而防止用于形成精细图案结构的图案化工艺中的工艺故障。
实施方式II
图11A至图11F是平面图,示出根据本发明构思第二示例性实施方式的形成用于半导体器件的图案结构的方法的处理步骤。图12A至图12F是剖视图,示出形成图11F所示的图案结构的方法的处理步骤。图12A至图12F中的剖视图是沿图11B中的图案结构的线II-II’截取。
第二示例性实施方式的图案结构1000包括一对节点分离线,其中自对准工艺有助于对准裕度。
参考图11A和图12A,可以制备基板300,且可以在基板300上定义第一区和第二区。根据以下处理步骤,图11F中的第一线312a(其每条可具有切除部分C)和图11F中邻近第一线312a的一对第二线312b可以布置在基板300的第一区中,图11F中的多条第三线312c可以在基板300的第二区中布置成线和空间结构。
目标层302可以形成在基板300上。例如,目标层302可包括包含硅氧化物和硅氮化物之一的绝缘层。替代地,没有额外层可以被提供作为目标层,基板300可以被提供作为目标层。
硬掩模层(未示出)可以形成在目标层302上且可具有相对于目标层302的蚀刻选择性。因而,硬掩模层可以包含硅氮化物、硅氮氧化物或多晶硅。在本示例性实施方式中,硬掩模层可以包含硅氮化物。
硬掩模层可以被图案化成初级硬掩模图案304。初级硬掩模图案304可以位于基板300的第一区,在第一区中线将被分离以用于节点分离。在本示例性实施方式中,初级硬掩模图案304可以形成为具有宽度4F的垫(pad),第一、第二和第三线312a、312b、312c可分别具有宽度F。
参考图11B和图12B,牺牲掩模层(未示出)可以形成在其上可布置初级硬掩模图案304的目标层302上。在本示例性实施方式中,牺牲掩模层可以包含旋涂硬掩模和光致抗蚀剂材料之一。牺牲掩模层可以被图案化成第一牺牲掩模图案306a和第二牺牲掩模图案306b。
第一牺牲掩模图案306a可以形成在基板300的第一区中,并可以用作用于具有切除部分C的第一线312a和邻近第一线312a的第二线312b的模子。第二牺牲掩模图案306b可以形成在基板300的第二区中,并且可以用作可以在第一方向上连续延伸的第三线312c的模子。
第一牺牲掩模图案306a可以包括牺牲图案主体L1和连接部分L2,牺牲图案主体L1可以成形为在第一方向上延伸的一对线,连接部分L2可以成形为在基本垂直于第一方向的第二方向上延伸并且连接到牺牲图案主体L1的线性垫。牺牲图案主体L1的该对线可以彼此垂直对称并且可以在第一方向上延伸。连接部分L2可以插置在该对线之间,并且可以沿第二方向连接到牺牲图案主体L1的两条线。因而,第一牺牲掩模图案306a可以与线形牺牲图案主体L1和线形连接部分L2一起成形为大写字母‘H’。第一牺牲掩模图案306a的牺牲图案主体L1可具有线宽F,牺牲图案主体L1的该对线可以间隔开3F的间隙距离。
在本示例性实施方式中,牺牲图案主体L1的左侧线可以与初级硬掩模图案304的中心线对准,这被称为第一牺牲掩模图案306a相对于初级硬掩模图案304的正确对准。具体地,第一牺牲掩模图案306a可具有自正确对准位置向左或向右的1.5F的对准裕度,因而只要偏离位置可以在1.5F的对准裕度内,图案结构的切除部分C就可以正确地形成在基板300上的期望位置,虽然第一牺牲掩模图案306a可以偏离正确对准位置向左或向右定位。
第二牺牲掩模图案306b可形成在基板300的第二区中,并且可用作第三线的模子。例如,多个第二牺牲掩模图案306b可以成形为平行于牺牲图案主体L1的线在第一方向上延伸并具有宽度F的线。此外,第二牺牲掩模图案306b可以间隔开间隙距离3F,因而第二牺牲掩模图案306b可以在基板300上布置成线和空间结构。
参考图11C和图12C,间隔物层(未示出)可以沿初级硬掩模图案304以及第一和第二牺牲掩模图案306a、306b的表面轮廓形成在目标层302上。间隔物层可具有相对于第一和第二牺牲掩模图案306a、306b的蚀刻选择性。例如,间隔物层可包含硅氧化物并且可通过原子层沉积(ALD)工艺形成。间隔物层可在目标层302上具有基本均匀的厚度。
然后,可以对间隔物层上执行回蚀工艺,因而间隔物线308可以形成在第一和第二牺牲掩模图案306a、306b的每个侧壁上。因而,第一和第二牺牲掩模图案306a、306b之间的间隙空间可以以如下方式减小成间隔物空间309:间隔物线308的宽度可以与间隔物线308之间的间隙距离基本相同。也就是说,间隔物空间309的尺寸可以被确定为F。然后,通过间隔物空间309暴露的初级硬掩模图案304可以通过利用间隔物线308作为蚀刻掩模的蚀刻工艺去除,从而形成在第一和第二牺牲掩模图案306a、306b和间隔物线308下面的硬掩模图案304a。
因此,硬掩模图案304a可以与第一牺牲掩模图案306a自对准,从而补偿第一牺牲掩模图案306a相对于初级硬掩模图案304的未对准。例如,虽然第一牺牲掩模图案306a的左侧线可以不位于初级硬掩模图案304的中心部上,但是与第一牺牲掩模图案306a的该对线相应的目标层可以分离,只要连接部分L2可以交叉初级硬掩模图案304a。因此,因为牺牲图案主体L2可具有宽度F并且初级硬掩模图案304可具有宽度4F,所以第一牺牲掩模图案306a的左侧线具有向左或向右1.5F的工艺裕度。也就是说,牺牲掩模图案306a可以以1.5F的对准裕度与初级硬掩模图案304对准。
参考图11D和图12D,第一和第二牺牲掩模图案306a、306b可以被从基板300去除。因此,间隔物线308和部分地在间隔物线308下面的硬掩模图案304a可以保留在具有目标层302的基板300上。
因而,目标层302可以通过间隔物线308暴露,其中硬掩模图案304a可以形成在间隔物线308下面。然后,目标层302的暴露部分可以在随后的工艺中被蚀刻掉。在本示例性实施方式中,图案结构1000可以通过镶嵌工艺形成在基板300上,因而图案结构可以位于基板的与目标层302的暴露部分相应的区域。
参考图11E和图12E,目标层302可以通过利用间隔物线308和硬掩模图案304a作为蚀刻掩模的蚀刻工艺被从基板300去除,从而形成具有在第一方向上延伸的线形开口或沟槽310的目标图案302a。例如,线形开口310可以包括在第一方向上延伸的多条垂直线形开口310a以及至少一个水平线形开口310b。其后,间隔物线308和硬掩模图案304a可以被从基板300去除。
参考图11F和图12F,填充层(未示出)可以在具有目标图案302a的基板300上形成至足以装满凹陷310的厚度。然后,填充层可以通过平坦化工艺被平坦化直到可以暴露目标图案302a的上表面,因而填充层可以仅保留在目标图案302a的凹陷310中。然后,间隔物线308和硬掩模图案304a可以被从基板300去除,因而图案结构可以沿目标图案302a的凹陷310形成在基板300上。
图11F和图12F中的图案结构可以包括第一、第二和第三线312a、312b、312c。第一线312a可以包括切除部分C,一对第二线312b可以分别位于该对第一线312a的两侧。多条第三线312c可以布置在第二线312b外。
在本示例性实施方式中,一对第一线312a可以布置在基板300的第一区中。第一线312a的其中之一可以比第一线312a中的另一条短,因而切除部分C的尺寸可以根据每条第一线312a的长度而变化。
此外,右边的第二线312b1,其位于该对第一线312a的右侧,可以包括线主体L3和突出部分L4。线主体L3可以平行于第一线312a沿第一方向延伸。突出部分L4可在切除部分C附近从线主体L3突出,并且可以指向第一线312a。相反,左边的第二线312b2,其位于该对第一线312a的左侧,可以被成形为平行于第一线312a沿第一方向延伸的线。
图1的第三线114c可以类似地应用于本示例性实施方式,并且可以间隔开相同的间隙距离,因而线形图案114c和在相邻线114c之间的间隙空间可以在垂直于第一方向的第二方向上交替地布置。也就是说,第三线114c可以在基板300上布置成线和空间构造。
图13A至图13D是平面图,示出用于形成图案结构的第二示例性实施方式的第一变型的方法的处理步骤。
参考图13A至图13D描述的处理步骤可以与参考图11A至图12F详细描述的步骤基本相同,除了硬掩模图案可以位于第一牺牲掩模图案306a的右部分之外。因而,可以通过图13A至图13D中的处理步骤形成的图案结构可以相对于图11F和图12F所示的图案结构垂直对称。关于图13A至图13D,相同的附图标记表示图11A至图12F中的相同元件,并且将省略相同参考元件的详细描述。
参考图13A,目标层302可以形成在基板300上,初级硬掩模图案304可以形成在目标层302上。初级硬掩模图案304可具有相对于目标层302的蚀刻选择性。例如,初级硬掩模图案304可以包含硅氮化物、硅氮氧化物或多晶硅。
在本示例性实施方式中,当第一、第二和第三线312a、312b’、312c可分别具有宽度F时,初级硬掩模图案304可以位于基板300的与第一线312a的切除部分C相应的区域,并且可具有4F的宽度。
第一和第二牺牲掩模图案306a、306b可以在参考图11B和图12B详细描述的相同工艺中形成在具有初级硬掩模图案304的目标层302上。因而,第一和第二牺牲掩模图案306a、306b可具有与图11B和图12B的那些相同的结构。也就是说,第一牺牲掩模图案306a可以形成在基板300的第一区中,并且可以用作用于形成在第一方向上不连续延伸的第一线312a以及邻近第一线312a的第二线312b’。第二牺牲掩模图案306b可以形成在基板300的第二区中,并且可以用作用于形成可以在第一方向上连续延伸的第三线312c的蚀刻掩模。具体地,第一牺牲掩模图案306a可以包括牺牲图案主体L1和连接部分L2,牺牲图案主体L1可以成形为在第一方向上延伸的一对线,连接部分L2可以成形为在基本垂直于第一方向的第二方向上延伸并且连接到牺牲图案主体L1的线性垫。第一牺牲掩模图案306a的牺牲图案主体L1可具有线宽F,牺牲图案主体L1的该对线可以间隔开3F的间隙距离。
与图11B和图12B对照,牺牲图案主体L1的右侧线可以与初级硬掩模图案304的中心线对准。因而,第一牺牲掩模图案306a的正确对准可以从第一牺牲掩模图案306a的左部分移到右部分。然而,因为第一牺牲掩模图案306a仍可具有自正确对准位置向左或向右的1.5F的对准裕度,而与正确对准的移动无关,所以只要偏离位置可以在1.5F的对准裕度内,图案结构的切除部分C就可以正确地形成在基板300上的期望位置,虽然第一牺牲掩模图案306a可以偏离正确对准位置向左或向右定位。
参考图13B,间隔物线308可以通过与参考图11C和图12C详细描述的相同工艺形成在第一和第二牺牲掩模图案306a、306b的每个侧壁上。因而,第一和第二牺牲掩模图案306a、306b之间的间隙空间可以以如下方式减小成间隔物空间309:间隔物空间309的尺寸可以与间隔物线308的宽度基本相同。因此,初级硬掩模图案304的左侧拐角部分304e’可以通过间隔物空间309暴露。然后,初级硬掩模图案304的被暴露的左侧拐角部分304e’可以通过利用间隔物线308作为蚀刻掩模的蚀刻工艺被从基板300去除,从而形成在第一和第二牺牲掩模图案306a、306b和间隔物线308下面的硬掩模图案304a’。
参考图13C,第一和第二牺牲掩模图案306a、306b可以从基板300去除。因此,间隔物线308和部分地在间隔物线308下面的硬掩模图案304a可以仍保留在具有目标层302的基板300上。因而,目标层302可以通过间隔物线308和硬掩模图案304a暴露,目标层302的暴露部分可以在随后的工艺中被蚀刻掉。
其后,可以对基板300执行与参考图11E、12E、11F和12F详细描述的相同工艺,第一和第二牺牲掩模图案306a、306b可以从基板300去除,从而形成图13D中的图案结构。
参考图13D,图案结构可以包括第一、第二和第三线312a、312b’、312c。第一和第三线312a、312c可具有与图11F和图12F中的图案结构相同的结构,因而将省略任何进一步的详细描述。一对第二线312b’可以分别位于该对第一线312a的两侧。具体地,第二线312b’可以与图11F和图12F中的图案结构的线垂直对称地布置。左边的第二线312b’,其位于该对第一线312a的左侧,可以包括线主体L3和突出部分L4;右边的第二线312b1’,其位于该对第一线312a右侧,可以成形为平行于第一线312a沿第一方向延伸的线。第二线312b’的线主体L3和突出部分L4可具有与图11F和图12F中的第二线312b的结构基本相同的结构,因而将省略对线主体L3和突出部分L4的任何进一步详细的描述。
图14A至图14D是平面图,示出用于形成图案结构的第二示例性实施方式的第二变型的方法的处理步骤。
本示例性实施方式的图案结构包括单一切除部分,在图14A至14D中的箭头标记表示第一线布置在基板上的位置。
参考图14A,可以制备基板,并且可以在基板上定义第一区和第二区。根据以下处理步骤,图14D中具有切除部分C的第一线412a以及图14D中邻近第一线412a的一对第二线412b可以布置在基板的第一区中,图14D中的多条第三线412c可以在基板的第二区中布置成线和空间结构。目标层402可以形成在基板上,初级硬掩模图案404可以形成在目标层402上。第一至第三线412a、412b、412c可具有宽度F,初级硬掩模图案404可具有宽度4F。
第一和第二牺牲掩模图案406a、406b可以形成在初级硬掩模图案404可位于其上的目标层402上。第一牺牲掩模图案406a可以布置在基板的第一区中,并且可以用作用于形成第一和第二线412a、412b的蚀刻掩模。第二牺牲掩模图案406b可以布置在基板的第二区中,并且可以用作用于形成第三线412c的模子,第三线412c可以在第一方向上连续延伸。在本示例性实施方式中,第一和第二牺牲掩模图案406a、406b中的每一个可以成形为在第一方向上延伸的连续线,并且可具有宽度F。第一和第二牺牲掩模图案406a、406b可以间隔开间隙距离3F,因而可以在第一和第二牺牲掩模图案406a、406b之间提供具有宽度3F的间隙空间。具体地,第一牺牲掩模图案406a可以布置在初级硬掩模图案404上或上方。
在本示例性实施方式中,第一牺牲掩模图案406a可以与初级硬掩模图案404的中心线对准,这被称为第一牺牲掩模图案406a相对于初级硬掩模图案404的正确对准。具体地,第一牺牲掩模图案406a可具有自正确对准位置向左或向右的1.5F的对准裕度,因而只要偏离位置可以在1.5F的对准裕度内,尽管第一牺牲掩模图案406a可以偏离正确对准位置向左或向右定位,图案结构的切除部分C仍可以正确地形成在基板上的期望位置。
参考图14B,间隔物线408可以通过与参考图11C和图12C详细描述的相同工艺形成在第一和第二牺牲掩模图案406a、406b的每个侧壁上。因而,第一和第二牺牲掩模图案406a、406b之间的间隙空间可以以如下方式减小成间隔物空间409:间隔物空间409的尺寸可以与间隔物线408的宽度基本相同。因此,初级硬掩模图案404的两个侧部分404e可以通过间隔物空间409暴露。初级硬掩模图案404的暴露的侧部分404e可具有0.5F的暴露宽度。然后,初级硬掩模图案404的暴露的侧部分404e可以通过利用间隔物线408作为蚀刻掩模的蚀刻工艺从基板去除,从而形成在第一和第二牺牲掩模图案406a、406b和间隔物线408下面的硬掩模图案404a。
因此,硬掩模图案404a可以通过间隔物线408与第一牺牲掩模图案406a自对准,从而补偿第一牺牲掩模图案406a相对于初级硬掩模图案404的未对准。也就是说,虽然第一牺牲掩模图案406a可以与初级硬掩模图案404未对准,但是由于间隔物线408,硬掩模图案404a可以与第一牺牲掩模图案406a充分地对准,从而增加第一牺牲掩模图案406a的对准裕度。
参考图14C,第一和第二牺牲掩模图案406a、406b可以通过参考图11D和图12D详细描述的相同工艺从基板去除。因此,间隔物线408和部分地在间隔物线408下面的硬掩模图案404a可以仍保留在具有目标层402的基板上。因而,目标层402可以通过间隔物线408和硬掩模图案404a暴露,目标层402的暴露部分可以在随后的工艺中被蚀刻掉。
其后,可以对基板执行与参考图11E、12E、11F和12F详细描述的相同工艺,第一和第二牺牲掩模图案406a、406b可以从基板300去除,从而形成图14D中的图案结构。
参考图14D,图案结构可以包括第一、第二和第三线412a、412b’、412c。第一线412a可以被成形为具有切除部分C并且在第一方向上延伸的线。一对第二线412b可以分别位于第一线412a的两侧,每条第二线412b可以成形为没有切除部分并且平行于第一线412a在第一方向上延伸的连续线。多个第三线图案412c可以在第二线412b外布置成线和空间结构。在本示例性实施方式中,第二和第三线412b、412c可以形成为相同的线形状。
图15A至图15D是平面图,示出用于形成图案结构的第二示例性实施方式的第三变型的方法的处理步骤。
本示例性实施方式的图案结构包括单一切除部分,图15A至15D中的箭头标记表示第一线布置在基板上的位置。
参考图15A,可以制备基板,并且可以在基板上定义第一区和第二区。根据以下处理步骤,图15D中具有切除部分C的第一线432a以及图15D中邻近第一线432a的一对第二线432b可以布置在基板的第一区中,图15D中的多条第三线432c可以以线和空间结构布置在基板的第二区中。目标层422可以形成在基板上,初级硬掩模图案424可以形成在目标层422上。第一至第三线432a、432b、432c可具有宽度F,初级硬掩模图案424也可以具有宽度F。
第一和第二牺牲掩模图案426a、426b可以形成在其上可以定位初级硬掩模图案424的目标层422上。第一牺牲掩模图案426a可以布置在基板的第一区中,并且可以用作用于形成第一和第二线432a、432b的蚀刻掩模。第二牺牲掩模图案426b可以布置在基板的第二区中,并且可以用作用于形成第三线432c的蚀刻掩模,第三线432c可以在第一方向上连续延伸。第一牺牲掩模图案426a可具有与参考图11B和图12B详细描述的图案结构的第一牺牲掩模图案306a相同的构造。具体地,第一牺牲掩模图案426a可以包括牺牲图案主体L1和连接部分L2,牺牲图案主体L1可以成形为在第一方向上延伸的一对线,连接部分L2可以成形为在基本垂直于第一方向的第二方向上延伸并且连接到牺牲图案主体L1的线性垫。牺牲图案主体L1的该对线可以彼此垂直对称并且可以在第一方向上延伸。连接部分L2可以插置在该对线之间,并且可以沿第二方向连接到牺牲图案主体L1的两条线。因而,第一牺牲掩模图案426a可以与线形牺牲图案主体L1和线形连接部分L2一起成形为大写字母‘H’。第一牺牲掩模图案426a的牺牲图案主体L1可具有线宽F,牺牲图案主体L1的该对线可以间隔开3F的间隙距离。
在本示例性实施方式中,初级硬掩模图案424可以与第一H形牺牲掩模图案426a的中心线对准。也就是说,初级掩模图案424可以位于连接部分L2的中心部以下,并且可以在第一方向上延伸,因而初级硬掩模图案424可以与牺牲图案主体L1的每条线间隔开间隙距离F。具体地,第一牺牲掩模图案426a可具有自正确对准位置向左或向右的1.5F的对准裕度,因而只要偏离位置可以在1.5F的对准裕度内,图案结构的切除部分C就可以正确地形成在基板上的期望位置,虽然第一牺牲掩模图案426a可以偏离正确对准位置向左或向右定位。
多个第二牺牲掩模图案426b可以成形为平行于第一牺牲掩模图案426a的牺牲图案主体L1的线在第一方向上延伸并具有宽度F的线。此外,第二牺牲掩模图案426b可以间隔开间隙距离3F,因而第二牺牲掩模图案426b可以在基板上布置成线和空间结构。
参考图15B,间隔物线428可以通过与参考图11C和图12C详细描述的相同工艺形成在第一和第二牺牲掩模图案426a、426b的每个侧壁上。因而,第一和第二牺牲掩模图案426a、426b之间的间隙空间可以以如下方式减小成间隔物空间429:间隔物空间429的尺寸可以与间隔物线428的宽度基本相同。因此,初级硬掩模图案424的两个侧部分424e可以通过间隔物空间429暴露。然后,初级硬掩模图案424的被暴露的侧部分424e可以通过利用间隔物线428作为蚀刻掩模的蚀刻工艺被从基板去除,从而形成在第一牺牲掩模图案426a和间隔物线428下面的硬掩模图案424a。
参考图15C,第一和第二牺牲掩模图案426a、426b可以通过参考图11D和图12D详细描述的相同工艺被从基板去除。因此,间隔物线428和硬掩模图案424a仍可以保留在具有目标层422的基板上。因而,目标层422可以通过间隔物线428和硬掩模图案424a暴露,目标层422的暴露部分可以在随后的工艺中被蚀刻掉。
其后,可以对基板执行与参考图11E、12E、11F和12F详细描述的相同工艺,第一和第二牺牲掩模图案426a、426b可以从基板去除,从而形成图15D中的图案结构。因此,图案结构的第一至第三线432a、432b、432c可以根据间隔物线428和硬掩模图案424a的形状形成,目标图案422a可以布置在基板上在图案结构的第一至第三线432a、432b、432c之间。
参考图15D,图案结构可以包括第一、第二和第三线432a、432b、432c。第一线432a可以成形为具有切除部分C并且在第一方向上延伸的线,与图14D中的图案结构的第一线类似。一对第二线432b可以分别位于第一线432a的两侧,每条第二线432b可以包括线主体L3和突出部分L4。线主体L3可以平行于第一线432a沿第一方向延伸。突出部分L4可以在切除部分C附近从线主体L3突出,并且可以指向第一线432a,具体地,朝向相邻的第一线432a的切除部分C。在硬掩模图案424a可以与第一牺牲掩模图案426a正确对准的情形下,该对第二线432b可以关于第一线432a垂直对称,因而彼此面对的一对突出部分L4可在第二方向上具有相同的突出长度。第三线432c可以以线和空间结构布置在基板上,类似于图14D中的图案结构的第三线412c。
图16A至图16D是平面图,示出用于形成图案结构的第二示例性实施方式的第四变型的方法的处理步骤。
本示例性实施方式的图案结构包括三个切除部分,在图16A至16D中的箭头标记表示三条第一线布置在基板上的位置。
参考图16A,可以制备基板,并且可以在基板上定义第一区和第二区。根据以下处理步骤,图16D中具有三个切除部分C的第一线452a以及图16D中邻近一组第一线452a的一对第二线452b可以布置在基板的第一区中,图16D中的多条第三线452c可以以线和空间结构布置在基板的第二区中。目标层442可以形成在基板上,初级硬掩模图案444可以形成在目标层442上。第一至第三线452a、452b、452c可具有宽度F,初级硬掩模图案444还可以具有宽度8F。
第一和第二牺牲掩模图案446a、446b可以形成在其上可以定位初级硬掩模图案444的目标层442上。第一牺牲掩模图案446a可以布置在基板的第一区中,并且可以用作用于形成第一和第二线452a、452b的蚀刻掩模。第二牺牲掩模图案446b可以布置在基板的第二区中,并且可以用作用于形成第三线452c的蚀刻掩模,第三线452c可以在第一方向上连续延伸。
第一牺牲掩模图案446a可具有与参考图11B和图12B详细描述的图案结构的第一牺牲掩模图案306a相同的构造。具体地,第一牺牲掩模图案446a可以包括牺牲图案主体L1和连接部分L2,牺牲图案主体L1可以成形为在第一方向上延伸的一对线,连接部分L2可以成形为在基本垂直于第一方向的第二方向上延伸并且连接到牺牲图案主体L1的线性垫。牺牲图案主体L1的该对线可以彼此垂直对称并且可以在第一方向上延伸。连接部分L2可以插置在该对线之间,并且可以沿第二方向连接到牺牲图案主体L1的两条线。因而,第一牺牲掩模图案446a可以与线形牺牲图案主体L1和线形连接部分L2一起成形为大写字母‘H’。第一牺牲掩模图案446a的牺牲图案主体L1可具有线宽F,牺牲图案主体L1的该对线可以间隔开3F的间隙距离。
在本示例性实施方式中,初级硬掩模图案444和第一H形的牺牲掩模图案446a可以以如下方式彼此正确地对准:初级硬掩模图案444的中心线可以与第一牺牲掩模图案446a的中心线在第一方向上共线。具体地,初级硬掩模图案444的侧部分可以与牺牲图案主体L1的侧壁间隔开间隙距离1.5F。也就是说,第一牺牲掩模图案446a可具有自正确对准位置向左或向右1.5F的对准裕度,且只要偏离位置可以在1.5F的对准裕度内,图案结构的切除部分C就可以正确地形成在基板上的期望位置,虽然第一牺牲掩模图案446a可以偏离正确对准位置向左或向右定位。
多个第二牺牲掩模图案446b可以成形为平行于第一牺牲掩模图案446a的牺牲图案主体L1的线在第一方向上延伸并具有宽度F的线。具体地,第二牺牲掩模图案446b可以与牺牲图案主体L1间隔开间隙距离3F,并且可以在基板300上布置成线和空间结构。
参考图16B,间隔物线448可以通过与参考图11C和图12C详细描述的相同工艺形成在第一和第二牺牲掩模图案446a、446b的每个侧壁上。因而,第一和第二牺牲掩模图案446a、446b之间的间隙空间可以以如下方式减小成间隔物空间449:间隔物空间449的尺寸可以与间隔物线448的宽度基本相同。因此,初级硬掩模图案444的两个侧部分444e可以通过间隔物空间449暴露。然后,初级硬掩模图案444的被暴露的侧部分444e可以通过利用间隔物线448作为蚀刻掩模的蚀刻工艺被从基板去除,从而在第一牺牲掩模图案446a和间隔物线448下面形成硬掩模图案444a。
参考图16C,第一和第二牺牲掩模图案446a、446b可以通过参考图11D和图12D详细描述的相同工艺被从基板去除。因此,间隔物线448和硬掩模图案444a仍可保留在具有目标层442的基板上。因而,目标层442可以通过间隔物线448和硬掩模图案444a暴露。然后,目标层442的暴露部分可以在随后的工艺中被蚀刻掉。
其后,可以对基板执行与参考图11E、12E、11F和12F详细描述的工艺相同的工艺,第一和第二牺牲掩模图案446a、446b可以从基板去除,从而形成图16D中的图案结构。因此,图案结构的第一至第三线452a、452b、452c可以根据间隔物线448和硬掩模图案444a的形状形成,目标图案442a可以布置在基板上图案结构的第一至第三线452a、452b、452c之间。
参考图16D,图案结构可以包括第一、第二和第三线452a、452b、452c。每条第一线452a可以根据硬掩模图案444a和间隔物线448成形为具有切除部分C的不连续线。切除部分C的尺寸和形状可以彼此相同或不同。
一对第二线452b可以分别位于该组第一线432a两侧,并且可以成形为在第一方向上延伸而没有任何切除部分的连续线。第三线452c可以以线和空间结构布置在基板上,因而第二和第三线452b、452c可以形成为相同的形状。目标图案442a可以布置在图案结构的第一、第二和第三线之间。
图17A至图17D是平面图,示出用于形成图案结构的第二示例性实施方式的第五变型的方法的处理步骤。
本示例性实施方式的图案结构包括三个切除部分,在图17A至17D中的箭头标记表示三条第一线布置在基板上的位置。
参考图17A,可以制备基板,并且可以在基板上定义第一区和第二区。根据以下处理步骤,图17D中具有三个切除部分C的第一线472a以及图17D中邻近一组第一线472a的一对第二线472b可以布置在基板的第一区中,图17D中的多条第三线472c可以以线和空间结构布置在基板的第二区中。目标层462可以形成在基板上,初级硬掩模图案464可以形成在目标层462上。第一至第三线472a、472b、472c可具有宽度F,初级硬掩模图案464还可以具有宽度4F。
第一和第二牺牲掩模图案466a、466b可以形成在初级硬掩模图案464可位于其上的目标层462上。第一牺牲掩模图案466a可以布置在基板的第一区中,并且可以用作用于形成第一和第二线472a、472b的蚀刻掩模。第二牺牲掩模图案466b可以布置在基板的第二区中,并且可以用作用于形成第三线472c的蚀刻掩模,第三线472c可以在第一方向上连续延伸。
在本示例性实施方式中,第一牺牲掩模图案466a可具有与参考图10B详细描述的图案结构的第一牺牲掩模图案264a相同的结构。具体地,第一牺牲掩模图案466a可以包括牺牲图案主体L1和连接部分L2,牺牲图案主体L1可以成形为在第一方向上延伸的三条叉线,连接部分L2可以成形为连接到牺牲图案主体L1的三条叉线并且在基本垂直于第一方向的第二方向上延伸的线性垫。牺牲图案主体L1的三条叉线可以彼此间隔开间隙距离3F,连接部分L2可以以如下方式位于第一牺牲掩模图案466a的中间部分:牺牲图案主体L1的所有线可以通过连接部分L2彼此连接。因而,第一牺牲掩模图案466a可以与线形牺牲图案主体L1和垫形连接部分L2一起成形为双大写字母‘H’。
多个第二牺牲掩模图案264b可以被成形为平行于第一牺牲掩模图案264a的牺牲图案主体L1在第一方向上延伸的线。第二牺牲掩模图案264b可以以线和空间结构布置在基板上,如在本发明构思的以上示例性实施方式中所述的那样。
在本示例性实施方式中,初级硬掩模图案464和第一双H形牺牲掩模图案466a可以以如下方式彼此正确地对准:初级硬掩模图案464的中心线可以与第一牺牲掩模图案466a的中心线在第一方向上共线。图案主体L1的三条叉线的中心线可以与初级掩模图案464的中心线对准,因而初级硬掩模图案464的侧部分可以与牺牲图案主体L1的三条叉线的侧面线的侧壁间隔开间隙距离1.5F。也就是说,第一牺牲掩模图案466a可具有自正确对准位置向左或向右1.5F的对准裕度,且只要偏离位置可以在1.5F的对准裕度内,图案结构的切除部分C就可以正确地形成在基板上的期望位置,虽然第一牺牲掩模图案466a可以向左或向右偏离正确对准位置定位。
多个第二牺牲掩模图案466b可以成形为平行于第一牺牲掩模图案466a的牺牲图案主体L1的线在第一方向上延伸并具有宽度F的线。具体地,第二牺牲掩模图案466b可以与牺牲图案主体L1间隔开间隙距离3F,并且可以在基板上布置成线和空间结构。
参考图17B,间隔物线468可以通过与参考图11C和图12C详细描述的相同工艺形成在第一和第二牺牲掩模图案466a、466b的每个侧壁上。因而,第一和第二牺牲掩模图案466a、466b之间的间隙空间可以以如下方式减小成间隔物空间469:间隔物空间469的尺寸可以与间隔物线468的宽度基本相同。因此,初级硬掩模图案466的拐角部分464e可以通过间隔物空间469暴露。然后,初级硬掩模图案466的被暴露的拐角部分464e可以通过利用间隔物线468作为蚀刻掩模的蚀刻工艺被从基板去除,从而在第一牺牲掩模图案466a和间隔物线468下面形成硬掩模图案464a。
参考图17C,第一和第二牺牲掩模图案466a、466b可以通过参考图11D和图12D详细描述的相同工艺被从基板去除。因此,间隔物线468和硬掩模图案464a仍可以保留在具有目标层462的基板上。因而,目标层462可以通过间隔物线468和硬掩模图案464a暴露。目标层462的暴露部分可以在随后的工艺中被蚀刻掉。
其后,可以对基板执行与参考图11E、12E、11F和12F详细描述的工艺相同的工艺,第一和第二牺牲掩模图案466a、466b可以从基板去除,从而形成图17D中的图案结构。因此,图案结构的第一至第三线472a、472b、472c可以根据间隔物线468和硬掩模图案464a的形状形成,目标图案462a可以布置在基板上图案结构的第一至第三线472a、472b、472c之间。
参考图17D,图案结构可以包括第一、第二和第三线472a、472b、472c。每条第一线472a可以根据硬掩模图案464a和间隔物线468成形为具有切除部分C的不连续线。具体地,第一线472a的三条不连续线中的侧部线可以布置在与间隔物空间469相应的区域,间隔物空间469在第一牺牲掩模图案466a的牺牲图案主体L1的三条叉线的侧线之间,第一线472a的三条不连续线的中心线可以布置在与第一牺牲掩模图案466a的牺牲图案主体L1的三条叉线的中心线相应的区域。切除部分C的尺寸和形状可以彼此相同或不同,因而第一线472a的不连续线的端部的位置可以彼此相同或不同。
第二线472b可以包括线主体L3和突出部分L4。线主体L3可以平行于第一线472a沿第一方向延伸。突出部分L4可以在切除部分C附近从线主体L3突出,并且可以指向第一线472a,具体地,朝向相邻的第一线472a的切除部分C。
在掩模图案464a可以与第一牺牲掩模图案466a正确对准的情形下,该对第二线472b可以关于第一线472a垂直对称,因而彼此面对的一对突出部分L4可在第二方向上具有相同的突出长度。相反,在掩模图案464a可能与第一牺牲掩模图案466a在1.5F的对准裕度内未对准的情形下,该对突出部分L4可具有不同的突出长度。
第三线472c可以根据第二牺牲掩模图案466b的形状而成形为在第一方向上延伸的线。因而,第三线472c可以在基板的第二区中间隔开相同的间隙距离,因而线形图案和相邻线形图案之间的间隙空间可以交替地布置在基板上。也就是说,第三线472c可以在基板上布置成线和空间结构。
因此,目标层462可以被图案化成目标图案462a,目标图案462a可以插置在第一至第三图案472a、472b、472c之间。第一线472a的切除部分C的形状、大小和位置可以通过掩模图案464a相对于第一牺牲掩模图案466a的未对准的量而变化,如本领域普通技术人员将知晓的那样。
根据示例性实施方式,多条线可以在基板上形成为线和空间结构,同时至少一个切除部分可以被提供到线图案的至少一条线。
在下文中,将详细描述用于彼此同时地形成单元图案结构和外围线结构或外围线性垫的处理步骤。单元线结构可以形成在基板的单元区处,外围线结构可以与单元线结构同时地形成在半导体基板的外围区。单元线结构可以通过用于形成图案结构的上述实施方式之一形成。
实施方式III
图18A至图18C是平面图,示出根据本发明构思第三示例性实施方式的形成线结构的方法的处理步骤,图19A至图19C是剖视图,分别示出与图18A至图18C相应的处理步骤。
图18C中的图案结构可包括一对切除部分并且可以通过与参考图2A至图2F详细描述的处理步骤相同的处理步骤形成,除了外围线图案结构或外围线性垫可以与单元线结构同时地形成在基板的外围区之外。在图18A至图19C中,相同的附图标记表示与图2A至图2F中相同的元件,并且将省略对相同元件的详细描述。
参考图18A和图19A,可以制备基板100并且可以在基板上定义第一区、第二区和第三区。例如,基板100的第一区和第二区可以对应于半导体器件的单元区,基板100的第三区可以对应于半导体器件的外围区。根据以下处理步骤,图18C中具有切除部分C的第一线114a以及图18C中邻近一对第一线114a的一对第二线114b可以布置在基板100的第一区中,图18C中的多条第三线114c可以以线和空间结构布置在基板100的第二区中。
目标层102可以形成在基板100上,第一至第三牺牲掩模图案104a、104b、104c可以形成在基板100的单元区的目标层102上。间隔物图案106可以形成在第一至第三牺牲掩模图案104a、104b、104c的侧壁上。第一至第三牺牲掩模图案104a、104b、104c以及间隔物图案106可以通过参考图2A至图2B详细描述的相同处理步骤形成。相反,没有牺牲掩模图案可形成在基板100的外围区的目标层102上。
掩模层(未示出)可以形成在目标层102上,从而覆盖间隔物图案106以及第一至第三牺牲掩模图案104a、104b、104c。例如,掩模层可以通过旋涂工艺形成在目标层102上。
掩模层可以通过光刻工艺被图案化,从而分别在基板100的单元区和外围区形成第一掩模图案110a和第二掩模图案110b。第一掩模图案110a可以用作用于形成单元线结构的第一和第二线114a、114b的蚀刻掩模,第二掩模图案110b可以用作用于形成外围线结构的蚀刻掩模。
在本示例性实施方式中,第一掩模图案110a可以与图2C中示出的掩模图案基本相同,外围线结构或外围线性垫可以被刻成第二掩模图案110b。
参考图18B和图19B,第一至第三牺牲掩模图案104a、104b、104c可以被从目标层102去除,而没有第一和第二掩模图案110a、110b的任何去除。因而,第一掩模图案110a可以保留在单元区的第一区中,第二掩模图案110b可以保留在基板100的外围区。由于在基板100的单元区处第一掩模图案110a的覆盖,第一掩模图案110a下面的牺牲掩模图案104a、104b、104c仍可以保留在目标层102上。
其后,可以对间隔物线106以及第一和第二掩模图案110a、110b可布置于其上的基板100执行参考图2E和图2F详细描述的处理步骤,从而形成包括在单元区的单元线结构以及在外围区的外围线结构的图案结构,如图18C所示。
参考图18C和图19C,第一至第三线114a、114b、114c可以作为单元线结构形成在基板100的单元区,外围线或外围线性垫114d可以形成在基板100的外围区。外围线114d可具有比单元线结构的第一至第三线114a、114b、114c的宽度更大的宽度。
根据本示例性实施方式,具有相对大的宽度的外围线图案结构可以与具有相对小的宽度的单元线结构同时地在相同的工艺中形成在外围区。
具体地,第一掩模图案110a和第二掩模图案110b可以同时地分别形成在基板100的单元区和外围区,因而外围线图案结构114d和包括第一至第三线114a、114b、114c的单元线结构可以彼此同时地形成在基板100上。在以上第二至第五实施方式中公开的处理步骤也可以应用于单元线结构和外围线结构的当前同时形成。
图20A至图20C是平面图,示出根据本发明构思第三示例性实施方式的线结构的形成方法的示例性处理步骤,图21A至图21C是剖视图,分别示出与图20A至图20C对应的处理步骤。图21A至图21C是沿图20A的线II-II’截取的剖视图。
图20C中的图案结构可以包括一对切除部分并且可以通过参考图11A至图11F详细描述的相同处理步骤形成,除了外围线图案结构或外围线性垫可以与单元线结构同时地形成在基板的外围区之外。在图20A至图21C中,相同的附图标记表示图11A至图11F中相同的元件,并且将省略对相同元件的详细描述。
参考图20A和图21A,可以制备基板300并且可以在基板300上定义第一区、第二区和第三区。例如,基板300的第一区和第二区可以对应于半导体器件的单元区,基板300的第三区可以对应于半导体器件的外围区。根据以下处理步骤,图20C中具有切除部分C的第一线312a以及图20C中邻近第一线312a的一对第二线312b可以布置在基板300的第一区中,图20C中的多条第三线312c可以在基板300的第二区中布置成线和空间结构。图20C中的外围线结构312d可以布置在基板300的外围区。
目标层302可以形成在基板300上。第一初级硬掩模图案(未示出)可以通过参考图11A详细描述的相同工艺形成在基板300的单元区的目标层302上。第二硬掩模图案304b可以以如下方式形成在基板300的外围区的目标层302上:外围线结构可以被刻成第二硬掩模图案304b。也就是说,第二硬掩模图案304b可以形成在外围区的其上可以不布置外围线结构的部分上。
牺牲掩模层(未示出)可以形成在整个目标层102上以覆盖第一初级硬掩模图案和第二硬掩模图案304b。然后,牺牲掩模层可以通过光刻工艺被图案化,从而在基板300的单元区形成第一和第二牺牲掩模图案306a、306b,以及形成覆盖基板300的外围区的整个表面的第三牺牲掩模图案306c。第一和第二牺牲掩模图案306a、306b可以通过与参考图11B描述的相同工艺形成在单元区的目标层302上。
间隔物层(未示出)可以形成在第一至第三牺牲掩模图案306a、306b、306c和目标层302上,然后可以对间隔物层执行各向异性刻蚀工艺,从而在第一和第二牺牲掩模图案306a、306b的侧壁上形成间隔物线308。因此,第一初级硬掩模图案可以在基板300的单元区通过间隔物线308暴露。相反,基板300的外围区上的间隔物层可以通过各向异性刻蚀工艺被从基板300充分地去除,第二硬掩模图案304b可以暴露于外界。
其后,可以从基板300去除通过间隔物线308暴露的第一初级硬掩模图案,从而形成第一硬掩模图案304a。
参考图20B和图21B,第一至第三牺牲掩模图案306a至306c可以从目标层302去除。因而,第一掩模图案304a和间隔物线308可以保留在单元区的第一区中,第二掩模图案304b可以保留在基板300的外围区。
其后,可以对间隔物线308以及第一和第二掩模图案304a、304b可布置于其上的基板300执行参考图11E和图11F详细描述的处理步骤,从而形成包括在单元区的单元线结构312a、312b、312c以及在外围区的外围线结构312d的图案结构,如图20C所示。
参考图20C和图21C,第一至第三线312a、312b、312c可以作为单元线结构形成在基板300的单元区,外围线或外围线性垫312d可以形成在基板300的外围区。外围线312d可具有比单元线结构的第一至第三线312a至312c的宽度更大的宽度。
根据本示例性实施方式,具有相对大的宽度的外围线结构312d可以与具有相对小的宽度的单元线结构312a、312b、312c同时地在相同的工艺中形成在外围区上。
具体地,第一掩模图案304a和第二掩模图案304b可以同时地分别形成在基板300的单元区和外围区,因而外围线图案结构312d和包括第一至第三线312a、312b、312c的单元线结构可以彼此同时地形成在基板300上。在以上第七至第九实施方式中公开的处理步骤也可以应用于单元线结构和外围线结构的当前同时形成。
在上述示例性实施方式中公开的图案结构可以应用于半导体器件的布线和器件隔离图案。具体地,图案结构的示例性实施方式可以用于快闪存储器件的位线。在这种情况下,具有切除部分C的第一线可以用作可以延伸至快闪存储器的页缓存器(page buffer)的位线。在下文中,将更详细地描述制造快闪存储器件的方法的处理步骤。
实施方式IV
图22是根据本发明构思第四示例性实施方式的快闪存储器件的电路图,快闪存储器件包括具有切除部分的线路。图23是图22中示出的快闪存储器件中的位线的端部的布局。图24A至图24E是剖视图,示出制造图22所示的快闪存储器件的方法的处理步骤。
参考图22和图23,根据本示例性实施方式的快闪存储器件可以包括具有至少一个单元区和至少一个外围电路区的半导体基板500。另外,基板可以分成至少一个导电结构可以布置在其上的有源区和定义有源区的场区(field region)。在本示例性实施方式中,有源区可以在第一方向上延伸,场区和有源区可以在基本垂直于第一方向的第二方向上交替地布置。在每个有源区上的多个晶体管可以沿第二方向彼此串联电连接,从而形成快闪存储器件中的单元串。具体地,单元串可以包括单个串选择晶体管(SST)、单个接地选择晶体管(GST)以及插置在SST与GST之间的多个单元晶体管。多个单元串可以布置在第一方向上,从而形成快闪存储器件的存储块。快闪存储器件还可以包括可以电连接到晶体管的多条字线WL1、……、WLn和多条位线B/L1、B/L2、…、B/Ln、电连接到SST的串选择线(SSL)、电连接到GST的接地选择线(GSL)以及公共源线(CSL)。在本示例性实施方式中,字线可以基本垂直于位线。
每条位线可以通过电压控制器400连接到相应的页缓存器402,并且可以在电压控制器400中包括至少一个切除部分。具体地,每条位线可以成形为线,因而位线可以布置成线和空间结构。也就是说,位线可以以如下方式布置在基板上:线形图案可以间隔开相同的间隙距离。位线可在电压控制器400的高压晶体管400a和400b附近具有切除部分C。位线B/L1、…、B/Ln可以在电压控制器400处连接到高压晶体管400a、400b的杂质区,然后可以延伸到相应的页缓存器402。切除部分C可以以不同的形状布置在每条位线的不同位置处。
外围线结构(未示出)可以布置在基板的外围电路区。
如图23所示,第四和第五位线B/L4、B/L5可具有切除部分C,其它位线B/L1、…、B/Ln可不具有切除部分,因而第四和第五位线B/L4、B/L5可具有与实施方式I中的第一线相同的形状。此外,第三和第六位线B/L3、B/L6可以包括与实施方式I中的第二线相同的线主体和突出部分。其余的位线可以成形为连续线而没有切除部分并且可具有与实施方式I中的第三线相同的结构。
在下文中,将参考图24A至图24E更详细地描述制造图22所示的快闪存储器件的方法的处理工艺。
图24A至图24E是剖视图,示出制造图22所示的快闪存储器件的方法的处理步骤。
参考图24A,器件隔离图案502可以通过器件隔离工艺诸如浅沟槽隔离(STI)工艺形成在基板500的场区。器件隔离图案502可以形成为在第一方向上延伸的线,多个线形器件隔离图案502可以在垂直于第一方向的第二方向上重复地形成在基板500上。
隧道绝缘层508、电子保持图案510以及阻挡电介质层512可以形成在基板500上。例如,隧道绝缘层508可以包含硅氧化物、硅氮氧化物以及金属氧化物等。这些可以单独地使用或以其组合使用。电子电荷可以被捕获在电子保持图案510中或自电子保持图案510浮动。电子保持图案510可以包含具有高电子捕获密度的绝缘材料。用于电子保持图案510的绝缘材料的实例可以包括硅氮化物、硅氧化物、铪氧化物、锆氧化物、钽氧化物、铪铝氧化物、铪硅氧化物、镧铪氧化物、镧铝氧化物、铪氮氧化物、锆氮氧化物、铪硅氮氧化物、铪铝氮氧化物等。这些可以单独地使用或以其组合使用。替代地,电子保持图案510可以包含绝缘材料诸如纳米晶和量子点。另外,电子保持图案510可以包含多晶硅。
阻挡电介质层512可以包含具有高介电常数的材料诸如铝氧化物、镧铪氧化物、镧铝氧化物以及镝钪氧化物。替代地,阻挡电介质层512可以包括其中氧化物层、氮化物层和氧化物层可以顺序层叠的多层。
参考图24B,第一掩模层(未示出)可以以如下方式形成在基板500上:基板500的单元区可以用第一掩模层覆盖,基板500的外围区可以暴露。因而,阻挡电介质层512、电子保持图案510以及隧道绝缘层508可以被从基板500的外围区去除,同时由于第一掩模层的覆盖而仍保留在基板500的单元区上。
参考图24C,栅绝缘层520以及第一导电层522可以横跨单元区和外围区形成在基板500上。然后,栅绝缘层520和第一导电层522可以被从基板500的单元区去除,因而可以仅保留在基板500的外围区上。
第二导电层526可以横跨单元区和外围区形成在基板500上,因而第二导电层526可以形成在单元区的阻挡电介质层512上并且可以形成在外围区的第一导电层522上。
参考图24D,第二掩模图案528可以形成在第二导电层526上。第二掩模图案528可以形成为基本垂直于第一方向在第二方向延伸的线。
第二导电层526可以通过利用第二掩模图案528作为蚀刻掩模的蚀刻工艺被图案化,从而分别在基板500的单元区和外围区形成第二单元导电图案526a和第二外围导电图案526b。具体地,第一导电层522可以在基板500的外围区形成为在第二外围导电图案526b下面的第一外围导电图案522a。然后,间隔物532可以在基板500的外围区形成在第一和第二外围导电图案522a、526b的侧壁上。杂质可以通过利用间隔物532作为离子注入掩模的离子注入工艺注入到基板500的外围区的表面部分上,从而在第一和第二外围导电图案522a、526b的层叠结构附近形成源极和漏极区534。
因此,隧道绝缘层508、电子保持图案510、阻挡电介质层512以及第二单元导电图案526a可以层叠在基板500的单元区上,从而形成快闪存储器的单位单元栅结构。相反,栅绝缘层520、第一外围导电图案522a以及第二外围导电图案526b可以层叠在基板500的外围区上,从而形成快闪存储器件的外围栅结构。
参考图24E,第一绝缘中间层536可以横跨单元区和外围区形成在基板500上,因而单位单元栅结构以及外围栅结构可以用第一绝缘中间层536覆盖。第二掩模图案528可以可选地从第二导电图案526a、526b去除或者可以保留在第二导电图案526a、526b上。第一绝缘中间层536可以从基板500部分地去除,从而形成接触孔,基板500的有源区可以通过接触孔暴露。导电材料可以填充在接触孔中,从而在接触孔中形成接触插塞。
第二绝缘中间层538可以形成在具有接触插塞的第一绝缘中间层536上。在本示例性实施方式中,第二绝缘中间层538可以用作在实施方式I至实施方式XII中的目标层。
其后,包括第一至第三线的单元线结构以及外围线结构可以分别形成在基板500的单元区和外围区,从而形成快闪存储器件的图案结构540。图案结构540可以包含导电材料诸如铜(Cu)。也就是说,多个线形状的沟槽可以形成在第二绝缘中间层538上,第二绝缘中间层538可以用作上述示例性实施方式中的目标层,沟槽可以用导电材料填充,因而互连可以通过第二绝缘中间层538形成在快闪存储器件中。
图25是方框图,示出根据本发明构思一示例性实施方式的信息处理系统。
参考图25,根据本发明构思一示例性实施方式的信息处理系统1100可以包括具有图案结构的存储器件1111,图案结构可以公开在实施方式I至VII中。存储器件1111可以与信息处理系统1100中的存储控制器1112一起形成为主存储器系统1110。例如,存储器件1111可以包括图22和图23所示的快闪存储器件。
例如,信息处理系统1100可以包括主存储器系统1110、电连接到系统总线线路1160的MODEM 1120、中央处理器(CPU)1130、辅助存储单元1140诸如RAM和用户接口系统1150。由CPU处理的处理数据以及从外部设备传送的输入数据可以存储到主存储器系统1110中。在固态盘(SSD)可以用作主存储器系统1110的情形下,大量数据可以存储在主存储器系统1110中,从而有助于主存储器系统1110中大量数据诸如大容量数据流的处理。具有切除部分的图案结构可以充分地提高主存储器系统1110的操作可靠性,因而主存储器系统1110可不需要额外元件或部件用于纠正操作错误,这可以充分地降低信息处理系统1100的维护成本。
虽然在图中没有示出,但是信息处理系统还可以包括各种应用芯片组、摄像机图象处理器(CIS)、移动DRAM以及输入/输出器件。
根据本发明构思的示例性实施方式,图案结构可以包括具有切除部分的至少一条不连续线。图案结构可以用作半导体器件的信号线诸如位线和字线。此外,图案结构还可以用作半导体器件的器件隔离图案。因而,使用图案结构的半导体器件可以提高操作可靠性并具有高集成度。
前述是示例性实施方式的示意性说明,将不被理解为限制示例性实施方式。虽然已经描述了若干示例性实施方式,但是本领域技术人员将容易地理解,在示例性实施方式中可以有许多修改,而实质上不脱离本发明的新颖教导和优点。因此,在此描述的示例性实施方式以及其它示例性实施方式和对示例性实施方式的所有这些修改旨在包括于由所附权利要求定义的本发明的范围内。
本申请要求享有2010年8月19日向韩国知识产权局提交的韩国专利申请No.10-2010-0080201的优先权和权益,其全部内容通过引用合并于此。

Claims (20)

1.一种形成用于半导体器件的图案结构的方法,包括:
在形成于基板上的目标层上形成牺牲掩模图案,所述牺牲掩模图案包括第一线形图案、第二图案以及第三图案,该第一线形图案在第一方向上延伸,该第二图案具有与所述第一线形图案间隔开并平行于所述第一线形图案的牺牲图案主体和在第二方向上的连接到所述第一线形图案的至少一个连接部分,该第三图案与所述第一线形图案和所述第二图案间隔开并平行于所述第一线形图案和所述第二图案;
在所述第一线形图案、所述第二图案和所述第三图案的侧壁上形成间隔物线以提供间隔物空间,该间隔物空间在所述间隔物线之间沿第一方向延伸并且所述目标层通过该间隔物空间部分地暴露;
形成覆盖所述第二图案的所述连接部分的至少一部分的掩模图案;
从所述目标层去除所述牺牲掩模图案,使得所述间隔物线和所述掩模图案保留在所述目标层上;
利用所述间隔物线和所述掩模图案作为蚀刻掩模,部分地蚀刻所述目标层以形成沿所述第一方向连续延伸的第一线形开口以及沿第二方向的分离不连续的第二线形开口;以及
通过填充所述第一线形开口和所述第二线性开口形成第一线和第二线,所述第一线在所述第一方向上不连续地延伸并具有至少一个切除部分,所述第二线邻近所述第一线在所述第一方向上连续延伸并具有指向所述切除部分的至少一个突出部分。
2.根据权利要求1所述的方法,其中所述牺牲图案主体沿所述第一方向不连续地延伸以具有一对端部,所述连接部分形成为分别连接所述端部与所述第一图案的一对水平杆,使得所述第一图案和所述第二图案连接到彼此成为希腊字母‘π’的形状。
3.根据权利要求2所述的方法,其中所述间隔物空间包括在所述第一图案与所述第二图案之间的第一间隔物空间、在所述第二图案与所述第三图案之间的第二间隔物空间以及在所述第一图案与所述第三图案之间的第三间隔物空间,所述第一间隔物空间通过所述第二图案的所述连接部分分离并形成由所述第一图案和该对水平杆定义且连接到所述第二间隔物空间的分隔至间。
4.根据权利要求3所述的方法,其中所述掩模图案形成为在所述第一方向上延伸的线,使得所述连接部分和所述掩模图案彼此交叉。
5.根据权利要求4所述的方法,其中所述线形掩模图案具有宽度2F,F是光刻工艺的最小极限分辨度,并且所述线形掩模图案覆盖所述第一间隔物空间的所述间隔物,使得所述掩模图案的位置在从第一位置到第二位置的范围,在所述第一位置处,所述掩模图案与所述第一图案对准以覆盖所述第一图案,在所述第二位置处,所述掩模图案与所述第二图案对准以覆盖所述第二图案。
6.根据权利要求5所述的方法,其中所述牺牲掩模图案、所述间隔物线和所述间隔物空间具有宽度F,并且所述掩模图案以1.5F的对准裕度形成。
7.根据权利要求5所述的方法,其中所述第一线形成为分别与所述分离的第一间隔物空间和所述牺牲图案主体对应的一对分离线,所述第二线形成为分别在所述第一线的左侧和右侧的一对连续线。
8.根据权利要求7所述的方法,其中当所述掩模图案位于所述第一位置和所述第二位置之间时,所述第二线形成在所述基板上使得该对连续线中的一条包括在所述第一方向上延伸的第一线主体以及根据该对横向杆而从所述第一线主体朝向所述第一线的切除部分突出的一对第一突出部分,该对连续线中的剩余一条包括在所述第一方向上延伸的第二线主体以及根据所述分隔空间从所述第二线主体朝向所述第一线的切除部分突出的第二突出部分。
9.根据权利要求7所述的方法,其中当所述掩模图案位于所述第一位置时,该对连续线中的一条在所述第一方向上延伸而没有突出部分,该对连续线中的剩余一条形成为具有在所述第一方向上延伸的线主体以及对应于所述分隔空间从所述线主体朝向所述第一线的切除部分突出的突出部分,所述分离线中的一条朝向该对分离线中的剩余一条的所述切除部分弯曲以形成在所述第二方向上延伸并平行于所述突出部分的弯曲部分。
10.根据权利要求1所述的方法,其中所述牺牲图案主体形成为在所述第一方向上连续延伸的线,所述连接部分形成为沿所述第二方向连接到所述第一图案的单个水平杆,使得所述第一图案和所述第二图案成形为大写字母‘H’。
11.根据权利要求10所述的方法,其中所述间隔物空间包括在所述第一图案与所述第二图案之间的第一间隔物空间、在所述第二图案与所述第三图案之间的第二间隔物空间以及在所述第一图案与所述第三图案之间的第三间隔物空间,所述掩模图案形成为具有宽度1F并且在所述第一方向上延伸的线,使得所述掩模图案部分地覆盖所述第一间隔物中的间隔物并交叉所述第二图案的连接部分。
12.根据权利要求11所述的方法,其中所述牺牲掩模图案、所述间隔物线和所述间隔物空间具有宽度F,并且所述掩模图案以1.0F的对准裕度形成。
13.根据权利要求12所述的方法,其中所述第一线形成为与通过所述连接部分分离的所述第一间隔物空间对应的单条分离线,所述第二线形成为在所述第一线的左侧和右侧的一对连续线,每条连续线包括在所述第一方向上延伸的线主体以及对应于所述连接部分从所述线主体朝向所述第一线的所述切除部分突出的突出部分。
14.根据权利要求10所述的方法,其中所述第二图案还包括辅助图案和辅助水平杆,该辅助图案相对于所述牺牲图案主体与所述第一图案对称,该辅助水平杆相对于所述牺牲图案主体与所述水平杆对称并且与所述牺牲图案主体和所述辅助图案连接,使得所述第一图案和所述第二图案成形为双大写字母‘H’,其中两个大写字母‘H’彼此接触。
15.根据权利要求14所述的方法,其中所述间隔物空间包括在所述第一图案与所述牺牲图案主体之间的第一间隔物空间、在所述牺牲图案主体与所述辅助图案之间的辅助间隔物空间、在所述第二图案与所述第三图案之间的第二间隔物空间以及在所述第一图案与所述第三图案之间的第三间隔物空间,所述掩模图案形成为具有宽度4F的线,使得所述掩模图案覆盖所述牺牲图案主体并交叉所述水平杆和所述辅助水平杆中的至少之一。
16.根据权利要求15所述的方法,其中所述第一线形成为三条线,该三条线中的各条分别对应于通过所述水平杆分离的所述第一间隔物空间、通过所述辅助水平杆分离的所述辅助空间以及通过所述掩模图案分离的所述牺牲图案主体,所述第二线形成为在所述第一线的左侧和右侧的一对连续线,所述连续线包括在所述第一方向上延伸的线主体以及突出部分,该突出部分根据所述掩模图案的位置对应于所述水平杆和所述辅助水平杆之一从所述线主体选择性地突出并且朝向所述第一线的切除部分延伸。
17.一种形成用于半导体器件的图案结构的方法,包括:
在形成于基板上的目标层上形成牺牲掩模图案,所述牺牲掩模图案包括至少一第一线形图案和多个第二线形图案,该第一线形图案在第一方向上不连续延伸从而具有在其中的不连续部分,该第二线形图案平行于所述第一线形图案并在所述第一方向上连续延伸;
在所述第一线形图案和所述第二图案的侧壁上形成间隔物线以提供间隔物空间和连接空间,该间隔物空间在所述间隔物线之间沿第一方向延伸并且所述目标层通过该间隔物空间部分地暴露,所述连接空间与所述第一线形图案周围的所述间隔物空间接合;
形成覆盖所述连接空间的至少一部分的掩模图案;
从所述目标层去除所述牺牲掩模图案,使得所述间隔物线和所述掩模图案保留在所述目标层上;
利用所述间隔物线和所述掩模图案作为蚀刻掩模,部分地蚀刻所述目标层,从而形成在所述第一方向上连续延伸的第一线形开口以及在所述第二方向上分离不连续的第二线形开口;以及
通过填充所述第一和第二开口形成第一线和第二线,所述第一线在所述第一方向上不连续延伸并具有至少一个切除部分,所述第二线邻近所述第一线在所述第一方向上连续延伸并具有指向所述切除部分的至少一个突出部分。
18.根据权利要求17所述的方法,其中:
所述间隔物空间包括:
第一间隔物空间,设置在所述第一线形图案和所述第二图案之间并与所述连接空间接合,以及
在所述第二图案之间的多个第二间隔物空间,且
所述掩模图案形成为具有宽度1F的线,使得所述掩模图案以1.0F的对准裕度沿所述第一方向交叉所述连接空间。
19.一种形成用于半导体器件的图案结构的方法,包括:
在基板上的目标层上形成初级掩模图案;
在所述目标层和所述初级掩模图案上形成牺牲掩模图案,所述牺牲掩模图案包括一对牺牲图案主体和连接部分,该对牺牲图案主体彼此间隔开并成形为在第一方向上延伸的线,该连接部分沿第二方向在所述牺牲图案主体之间连接所述牺牲图案主体并交叉所述初级掩模图案;
通过自对准工艺同时形成在与该对牺牲图案主体对应的第一图案和第二图案的侧壁上的间隔物线和在该第一图案下面的掩模图案以提供间隔物空间,该间隔物空间在所述间隔物线之间沿所述第一方向延伸且该目标层通过该间隔物空间部分暴露;
从所述目标层和所述掩模图案去除所述牺牲掩模图案,使得所述目标层和所述掩模图案通过所述间隔物线之间的所述间隔物空间部分地暴露;
利用所述间隔物线和所述掩模图案作为蚀刻掩模,部分地蚀刻所述目标层,以形成在所述第一方向上延伸的第一线形开口以及在所述第二方向上延伸的第二线形开口;以及
通过填充所述第一线形开口和所述第二线性开口形成第一线和第二线,所述第一线在所述第一方向上延伸并具有至少一个切除部分,所述第二线邻近所述第一线在所述第一方向上延伸并具有指向所述切除部分的至少一个突出部分。
20.一种形成图案结构的方法,该图案结构用于具有切除部分的半导体器件线路,所述方法包括:
定义将被形成在基板上的第一线和第二线,该第一线具有切除部分;
形成第一和第二牺牲掩模图案作为所述第一线和所述第二线各自的模子,所述第一和第二牺牲掩模图案通过桥接部分连接;以及
形成掩模图案并横跨所述桥接部分定位所述掩模图案,使得所述切除部分对应于所述掩模图案的位置和形状。
CN201110238814.5A 2010-08-19 2011-08-19 形成用于半导体器件的图案结构的方法 Active CN102376566B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100080201A KR101692407B1 (ko) 2010-08-19 2010-08-19 라인 패턴 구조물의 형성 방법
KR10-2010-0080201 2010-08-19

Publications (2)

Publication Number Publication Date
CN102376566A true CN102376566A (zh) 2012-03-14
CN102376566B CN102376566B (zh) 2015-06-10

Family

ID=45594399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110238814.5A Active CN102376566B (zh) 2010-08-19 2011-08-19 形成用于半导体器件的图案结构的方法

Country Status (4)

Country Link
US (1) US8759224B2 (zh)
JP (1) JP2012044184A (zh)
KR (1) KR101692407B1 (zh)
CN (1) CN102376566B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103869602A (zh) * 2012-12-14 2014-06-18 京东方科技集团股份有限公司 一种掩膜板及其实现曝光接合的方法
CN105900227A (zh) * 2014-01-24 2016-08-24 英特尔公司 用于形成具有紧密间距的互连结构的互连层的方法
CN106486460A (zh) * 2015-08-25 2017-03-08 三星电子株式会社 半导体器件
CN106952865A (zh) * 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107039246A (zh) * 2015-11-02 2017-08-11 三星电子株式会社 半导体器件及其制造方法
CN107085850A (zh) * 2017-03-24 2017-08-22 大连成者科技有限公司 遮蔽采集图像中异物的标记体、识别图像中异物标记体的方法以及书籍扫描方法
CN107464744A (zh) * 2016-06-02 2017-12-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN107924844A (zh) * 2016-03-24 2018-04-17 东京毅力科创株式会社 半导体装置的制造方法
WO2019100899A1 (en) * 2017-11-23 2019-05-31 Yangtze Memory Technologies Co., Ltd. Method and structure for cutting dense line patterns using self-aligned double patterning
US10727056B2 (en) 2017-11-23 2020-07-28 Yangtze Memory Technologies Co., Ltd. Method and structure for cutting dense line patterns using self-aligned double patterning

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101179022B1 (ko) * 2010-11-08 2012-08-31 에스케이하이닉스 주식회사 반도체 소자 및 이의 제조 방법
KR101926418B1 (ko) 2012-05-16 2018-12-10 삼성전자주식회사 반도체 소자의 제조 방법
US9048292B2 (en) 2012-10-25 2015-06-02 Micron Technology, Inc. Patterning methods and methods of forming electrically conductive lines
CN103928392B (zh) * 2013-01-10 2017-05-17 中芯国际集成电路制造(上海)有限公司 局部互连结构的制作方法
US8828839B2 (en) * 2013-01-29 2014-09-09 GlobalFoundries, Inc. Methods for fabricating electrically-isolated finFET semiconductor devices
JP6085803B2 (ja) 2013-02-19 2017-03-01 富士通セミコンダクター株式会社 半導体装置の製造方法
US8875067B2 (en) * 2013-03-15 2014-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Reusable cut mask for multiple layers
US9263279B2 (en) * 2013-04-17 2016-02-16 Qualcomm Incorporated Combining cut mask lithography and conventional lithography to achieve sub-threshold pattern features
JP2014229694A (ja) * 2013-05-21 2014-12-08 株式会社東芝 半導体装置およびその製造方法
US9136168B2 (en) * 2013-06-28 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive line patterning
US9466486B2 (en) * 2013-08-30 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9275873B2 (en) * 2013-09-26 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Masking process and structures formed thereby
KR102163187B1 (ko) * 2013-10-21 2020-10-08 삼성전자 주식회사 반도체 장치의 제조 방법 및 이를 구현하기 위한 컴퓨팅 시스템
JP6481994B2 (ja) * 2014-10-23 2019-03-13 東京エレクトロン株式会社 画素電極のパターン形成方法および形成システム
EP3255663B1 (en) 2016-06-07 2021-08-04 IMEC vzw Method for interrupting a line in an interconnect
JP6183519B2 (ja) * 2016-08-26 2017-08-23 大日本印刷株式会社 ナノインプリント用テンプレートの製造方法
US10923425B2 (en) * 2017-01-20 2021-02-16 Arm Limited Power distribution
KR102315909B1 (ko) * 2017-04-12 2021-10-22 에스케이하이닉스 주식회사 반도체 소자의 패턴 형성방법
KR102545141B1 (ko) * 2017-12-01 2023-06-20 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US10755969B2 (en) * 2018-01-01 2020-08-25 International Business Machines Corporation Multi-patterning techniques for fabricating an array of metal lines with different widths
KR20200050576A (ko) * 2018-11-02 2020-05-12 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 패턴 형성방법
JP7302007B2 (ja) 2019-06-27 2023-07-03 長江存儲科技有限責任公司 半導体デバイス、マーキングパターンおよび半導体デバイスの形成方法
TWI736317B (zh) * 2020-06-12 2021-08-11 華邦電子股份有限公司 用於黃光製程的辨識方法與半導體元件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060046201A1 (en) * 2004-09-02 2006-03-02 Sandhu Gurtej S Method to align mask patterns
US20060264001A1 (en) * 2004-08-31 2006-11-23 Luan Tran Structures with increased photo-alignment margins
US20070021449A1 (en) * 2003-02-07 2007-01-25 Jan Heeres Pyrimidine derivatives for the prevention of hiv infection

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319945A (ja) 2003-02-28 2004-11-11 Sony Corp 半導体装置の製造方法
US7253118B2 (en) * 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
KR20060113162A (ko) 2005-04-29 2006-11-02 삼성전자주식회사 반도체 소자의 패턴 형성 방법
US7759197B2 (en) * 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US7998874B2 (en) * 2006-03-06 2011-08-16 Samsung Electronics Co., Ltd. Method for forming hard mask patterns having a fine pitch and method for forming a semiconductor device using the same
US20070210449A1 (en) * 2006-03-07 2007-09-13 Dirk Caspary Memory device and an array of conductive lines and methods of making the same
US7351666B2 (en) * 2006-03-17 2008-04-01 International Business Machines Corporation Layout and process to contact sub-lithographic structures
US8003310B2 (en) * 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
KR20080081653A (ko) * 2007-03-06 2008-09-10 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
JP4461154B2 (ja) * 2007-05-15 2010-05-12 株式会社東芝 半導体装置
KR100919349B1 (ko) * 2007-12-27 2009-09-25 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR20100006012A (ko) 2008-07-08 2010-01-18 주식회사 하이닉스반도체 스페이서 패터닝 과정을 이용한 반도체 소자의 미세 패턴형성 방법
JP4789158B2 (ja) 2008-08-18 2011-10-12 株式会社東芝 半導体装置の製造方法、及び半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070021449A1 (en) * 2003-02-07 2007-01-25 Jan Heeres Pyrimidine derivatives for the prevention of hiv infection
US20060264001A1 (en) * 2004-08-31 2006-11-23 Luan Tran Structures with increased photo-alignment margins
US20060046201A1 (en) * 2004-09-02 2006-03-02 Sandhu Gurtej S Method to align mask patterns

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103869602A (zh) * 2012-12-14 2014-06-18 京东方科技集团股份有限公司 一种掩膜板及其实现曝光接合的方法
CN105900227A (zh) * 2014-01-24 2016-08-24 英特尔公司 用于形成具有紧密间距的互连结构的互连层的方法
CN105900227B (zh) * 2014-01-24 2019-06-14 英特尔公司 用于形成具有紧密间距的互连结构的互连层的方法
CN106486460B (zh) * 2015-08-25 2019-09-27 三星电子株式会社 半导体器件
CN106486460A (zh) * 2015-08-25 2017-03-08 三星电子株式会社 半导体器件
US10283451B2 (en) 2015-08-25 2019-05-07 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing a semiconductor device
CN107039246A (zh) * 2015-11-02 2017-08-11 三星电子株式会社 半导体器件及其制造方法
CN107039246B (zh) * 2015-11-02 2020-06-02 三星电子株式会社 半导体器件及其制造方法
CN106952865A (zh) * 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN106952865B (zh) * 2016-01-06 2019-11-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107924844B (zh) * 2016-03-24 2021-07-20 东京毅力科创株式会社 半导体装置的制造方法
CN107924844A (zh) * 2016-03-24 2018-04-17 东京毅力科创株式会社 半导体装置的制造方法
CN107464744B (zh) * 2016-06-02 2019-11-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN107464744A (zh) * 2016-06-02 2017-12-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN107085850B (zh) * 2017-03-24 2019-10-01 大连成者科技有限公司 遮蔽采集图像中异物的标记体、识别图像中异物标记体的方法以及书籍扫描方法
CN107085850A (zh) * 2017-03-24 2017-08-22 大连成者科技有限公司 遮蔽采集图像中异物的标记体、识别图像中异物标记体的方法以及书籍扫描方法
CN110100302A (zh) * 2017-11-23 2019-08-06 长江存储科技有限责任公司 用于使用自对准双图案化来切割密集线图案的方法和结构
WO2019100899A1 (en) * 2017-11-23 2019-05-31 Yangtze Memory Technologies Co., Ltd. Method and structure for cutting dense line patterns using self-aligned double patterning
US10727056B2 (en) 2017-11-23 2020-07-28 Yangtze Memory Technologies Co., Ltd. Method and structure for cutting dense line patterns using self-aligned double patterning
US11251043B2 (en) 2017-11-23 2022-02-15 Yangtze Memory Technologies Co., Ltd. Method and structure for cutting dense line patterns using self-aligned double patterning

Also Published As

Publication number Publication date
JP2012044184A (ja) 2012-03-01
US20120045901A1 (en) 2012-02-23
US8759224B2 (en) 2014-06-24
KR20120017547A (ko) 2012-02-29
KR101692407B1 (ko) 2017-01-04
CN102376566B (zh) 2015-06-10

Similar Documents

Publication Publication Date Title
CN102376566A (zh) 形成用于半导体器件的图案结构的方法
KR102471722B1 (ko) 반도체 메모리 장치
US11974431B2 (en) Three-dimensional memory devices and fabricating methods thereof
US9236346B2 (en) 3-D IC device with enhanced contact area
KR20130007703A (ko) 3차원 반도체 기억 소자 및 그 제조방법
JP2017112378A (ja) 3次元半導体装置
CN107887364A (zh) 具有对准键的半导体装置及其制造方法
JP2003203993A (ja) 半導体記憶装置及びその製造方法
KR20110092514A (ko) 비트 라인 배선이 비트 라인 콘택 상에서 그 폭이 확장되고 그 레벨이 낮아지는 반도체 소자 및 그 제조방법
KR20100116198A (ko) 반도체 메모리 및 그 제조 방법
KR101723864B1 (ko) 수직 채널 트랜지스터를 구비하는 반도체 장치 및 그 제조 방법
JP2011243960A (ja) 半導体装置及びその製造方法
KR101736235B1 (ko) 수직 채널 트랜지스터를 구비하는 반도체 장치 및 그 제조 방법
KR20130139599A (ko) 반도체 소자, 이를 포함하는 전자 시스템 및 제조 방법
KR101732462B1 (ko) 수직 채널 트랜지스터를 구비하는 반도체 장치 및 그 동작 방법
CN104051467A (zh) 具有增强的接触区的三维集成电路装置
CN115513208A (zh) 半导体装置及用于形成避免其短路的布线结构的方法
TWI404195B (zh) 非揮發性記憶體
JP2010219325A (ja) 半導体記憶装置及びその製造方法
US7763987B2 (en) Integrated circuit and methods of manufacturing a contact arrangement and an interconnection arrangement
TW201707194A (zh) 三維記憶體
JP2013201414A (ja) 半導体装置及びその製造方法
CN101211860B (zh) 形成非易失性存储器件的方法
TWI789714B (zh) 具源極選擇閘極切口結構的立體記憶體元件及其形成方法
JP2004221377A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant