JP6481994B2 - 画素電極のパターン形成方法および形成システム - Google Patents

Description

本発明は、画素電極のパターン形成方法およびパターン形成システムに関する。

近年、スマートホンやタブレット型コンピュータに使用される画面表示装置の液晶ディスプレイは高画像化が進んでおり、視野角、透過率の観点から、いわゆるＩＰＳ方式（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）、ＦＦＳ方式（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）と呼ばれる液晶駆動方式が多く採用されている（たとえば特許文献１、２）。

これらの液晶駆動方式を採用する液晶表示装置においても、画素電極を形成すするにあたっては、従来からの一般的なフォトリソ工程が採用されている。

ＷＯ２０１４／７３５５号公報 特開２０１１−１６４６６１号公報

ところで前記したＩＰＳ方式、ＦＦＳ方式の液晶駆動方式の液晶表示装置においても、さらなる高解像度が求められており、それを実現するためには、画素電極のファインピッチ化が必要である。

しかしながら現在この種の液晶表示装置を製造する際に使用されている露光装置の露光解像度は、２μｍが限界である。したがって画素密度が５００ｐｐｉを超える液晶表示装置には、対応できなくなっている。これを実現するには、半導体デバイス用の高性能露光装置を使用しないといけないが、半導体デバイス用の高性能露光装置は極めて高価であり、価格競争に明け暮れるスマートホンやタブレット型コンピュータの画面表示装置の製造に用いることは現実問題として困難である。

本発明は、かかる点に鑑みてなされたものであり、ＩＰＳ方式、ＦＦＳ方式の液晶駆動方式等の液晶表示装置を製造するにあたり、従来の露光装置を用いても、さらなる画素電極の狭ピッチ化を可能とすることを目的としている。

前記の目的を達成するため、本発明は、基板上に画素電極のパターンを形成する方法であって、基板上の画素電極層の上面に、コンタクト部のレジスト、及び前記パターンの第１のスペース部となる部分にレジストを形成し、その際、前記コンタクト部のレジストの高さは、第１のスペース部のレジストよりも高く形成し、その後各レジストが形成された画素電極層上に犠牲膜を形成し、その後前記各レジストの側部の残置犠牲膜を残して、前記犠牲膜を除去し、画素電極層の上面に前記パターンの第２のスペース部を形成し、その後コンタクト部のレジストを残しつつ、第１のスペース部のレジストを除去して前記パターンの第１のスペース部を形成し、その後前記第１のスペース部、第２のスペース部の画素電極層を除去することを特徴としている。

本発明によれば、たとえばいわゆるハーフ露光によって、基板上の画素電極層の上面に、コンタクト部のレジスト、及びパターンの第１のスペース部となる部分のレジストを形成すると共に、前記コンタクト部のレジストの高さを、第１のスペース部のレジストよりも高く形成する。その後、前記した発明と同様に、各レジストが形成された画素電極層上に犠牲膜を形成し、次いで各レジストの側部の残置犠牲膜を残して、前記犠牲膜を除去し、画素電極層の上面に前記パターンの第２のスペース部を形成する。そしてコンタクト部のレジストは残しつつ、第１のスペース部のレジストを除去することで前記パターンの第１のスペース部を形成することができる。したがって、それゆえ、１回のフォトリソ工程により、第１のスペース部相互間に、さらに第２のスペース部を形成することができる。
したがって、前記第１のスペース部、第２のスペース部の画素電極層を除去することによって、従来よりも狭ピッチで画素電極を基板上に形成することができる。

さらに別な観点によれば、本発明は、前記したパターン形成方法を基板処理システムによって実行させるように、当該基板処理システムを制御する制御部のコンピュータ上で動作するプログラムである。

さらに別な観点によれば、本発明は、前記プログラムを格納した読み取り可能なコンピュータ記憶媒体とである。

さらにまた別な観点によれば、本発明は、前記したパターン形成方法を実施するための基板処理システムであって、基板上にレジスト膜を形成するレジスト膜形成装置と、前記レジスト膜形成装置で形成されたレジスト膜を露光する露光装置と、前記露光装置で露光されたレジスト膜を現像して、基板上にレジストパターンを形成する現像装置と、前記犠牲膜を除去する犠牲膜除去装置と、前記第１のスペース部、第２のスペース部の画素電極層を除去する画素電極層除去装置と、を有することを特徴とする、パターン形成システムである。

本発明によれば、従来の液晶表示装置の製造に使用されている露光装置を使用しても、従来よりも狭ピッチの画素電極のパターンを基板上に形成することができる。

提案例にかかるパターン形成方法のプロセスを示すため、ガラス基板の縦断面を模式的に示し、画素電極層にレジストを形成した状態を示す説明図である。 提案例にかかるパターン形成方法のプロセスを示すため、ガラス基板の縦断面を模式的に示し、犠牲膜を形成した状態を示す説明図である。 提案例にかかるパターン形成方法のプロセスを示すため、ガラス基板の縦断面を模式的に示し、残置犠牲膜を残して犠牲膜を除去した状態を示す説明図である。 提案例にかかるパターン形成方法のプロセスを示すため、ガラス基板の縦断面を模式的に示し、レジストを除去した状態を示す説明図である。 図４の状態の平面からみた説明図である。 図４の状態からコンタクト部にレジストを形成した状態を示す説明図である。 図４の状態からスペース部の画素電極層を除去した状態を模式的に示した縦断面の説明図である。 図７の状態から残置犠牲膜を除去した状態を示す平面の説明図である。 従来技術にかかる画素電極の平面の説明図である。 実施の形態にかかるパターン形成方法のプロセスを示すため、ガラス基板の縦断面を模式的に示し、画素電極層にレジストを形成した状態を示す説明図である。 実施の形態にかかるパターン形成方法のプロセスを示すため、ガラス基板の縦断面を模式的に示し、犠牲膜を形成した状態を示す説明図である。 実施の形態にかかるパターン形成方法のプロセスを示すため、ガラス基板の縦断面を模式的に示し、残置犠牲膜を残して犠牲膜を除去した状態を示す説明図である。 実施の形態にかかるパターン形成方法のプロセスを示すため、ガラス基板の縦断面を模式的に示し、コンタクト部以外のレジストを除去した状態を示す説明図である。 実施の形態にかかるパターン形成方法のプロセスを示すため、ガラス基板の縦断面を模式的に示し、図１３の状態からスペース部の画素電極層を除去した状態を模式的に示した状態を示す説明図である。 実施の形態にかかるパターン形成方法によって製造した画素電極の平面からみた説明図である。 パターン形成システムを模式的に示した説明図である。 減圧乾燥装置の縦断面を模式的に示した説明図である。

以下、本発明の実施の形態について説明する。図１は、提案例にかかるパターン形成方法のプロセスを示すため、ガラス基板Ｇの縦断面を模式的に示したものであり、ガラス基板Ｇの上面には、画素電極層１が形成されている。この画素電極層１としては、公知の電極材料を使用することができ、この実施の形態ではＩＴＯ（Ｉｎｄｉｕｍ Ｔｈｉｎ Ｏｘｉｄｅ）が用いられている。

本提案例では、まずラインのみの電極パターンを形成するための処理を行う。すなわち、画素電極層１の上面には、フォトリソ工程によって所望の画素電極のパターンの第１のスペース部となる部分に、レジスト２が形成される。この例では、スペース：ラインの幅が、１μｍ：１μｍを企図しており、したがって、レジスト２の幅Ｌ１は、１μｍである必要がある。一方既述したように、この種の液晶表示装置の製造に使用される一般的な露光装置の解像度は、線幅が２μｍ程度である。しかしながら、露光処理時にオーバードーズすることによって、現像処理時に線幅を細らせて、１μｍにすることが可能である。またそのようにしてオーバードーズによって線幅１μｍのレジスト２相互間のスペースの幅Ｌ２は、たとえば３μｍに設定して、レジスト２形成時のマスク、並びに露光量を調整しておく。

次いで図２に示したように、レジスト２が形成された画素電極層１上に犠牲膜３を形成する。犠牲膜３の材料は、有機膜、無機膜のいずれでもよい。また成膜にあたっては、一般的な成膜方法、例えば公知の化学的気相成長法（ＣＶＤ）が使用できる。犠牲膜としては、例えばＳｉＯ_２膜を例示できる。

次いで図３に示したように、レジスト２の上面を露出させつつ、レジスト２の側部の残置犠牲膜３ａ、３ｂを残し他の犠牲膜３を除去する。犠牲膜３の除去に当たっては、例えばドライエッチングによってこれを行うことができる。犠牲膜として、例えばＳｉＯ_２膜を用いた場合には、ガス種として例えばＣＦ系ガス（ＣＦ_４、Ｃ_４Ｆ_８、ＣＨ_３Ｆ、ＣＨＦ_３、ＣＨ_２Ｆ_２など）と希ガス（例えばＡｒガス）との混合ガスをプラズマ化してドライエッチングすることができる。このとき、残置犠牲膜３ａ、３ｂの幅Ｌ３が１μｍとなるように、またかかる犠牲膜３の除去によって画素電極層１が露出する部分、すなわち第２のスペース部Ｓ２の幅Ｌ４も１μｍとなるように、たとえばエッチング処理の時間、レート等を設定しておく。

次いでレジスト２を、例えばアッシング処理によって除去する。除去後の様子を図４に示した。これによって、画素電極層１上に、第１のスペース部Ｓ１と前記した第２のスペース部Ｓ２とが形成される（露出する）。

この状態では、図５の平面を模式的に示した図に示したように、電極のラインのパターンのみ残置犠牲膜３ａ、３ｂによって画素電極層１に形成されている。したがって、ラインのパターンの側方に、ゲート、ドレイン等と導通をとるためのコンタクト部のパターンを形成する必要がある。

そのため、２回目のフォトリソ工程によって、図６に示したように、残置犠牲膜３ａ、３ｂの端部にかかるように、第１のスペース部Ｓ１、第２のスペース部Ｓ２の側方に、コンタクト部のレジスト４、５を形成する。これによってガラス基板Ｇ上に画素電極のパターンが形成される。

その後、残置犠牲膜３ａ、３ｂ及びレジスト４、５をマスクとして、画素電極層１を除去する。除去にあたっては、たとえばウエットエッチングを用いることができる。実施の形態のように画素電極層１にＩＴＯを使用している場合、ウエットエッチング用の処理液としては、例えば塩酸と硝酸との混合液、塩酸と酢酸との混合液、硝酸と硫酸との混合液などを用いることができる。

その後は、残置犠牲膜３ａ、３ｂ、及びレジスト４、５を除去すれば、図８に示したように、いわゆる櫛歯状の画素電極Ｐがガラス基板Ｇ上に形成される。

このようにして形成された画素電極Ｐは、図８に示したように、ライン電極７と第１のスペース部Ｓ１、第２のスペース部Ｓ２の幅は、夫々１μｍとなっており、従来の２μｍ程度が解像限界の一般的な露光装置を使用しても、従来よりも線幅が狭く、かつ狭ピッチの櫛歯状の画素電極Ｐをガラス基板Ｇ上に形成することができる。

一方、従来の２μｍ程度が解像限界の一般的な露光装置を用いて、１回のフォトリソ工程で、同程度の画素電極ＡＰを製造した場合、図９に示したように、オーバードーズを利用することで、ライン電極７の線幅自体は１μｍ程度にできても、第１のスペース部Ｓ１、第２のスペース部Ｓ２の幅も同様な幅にすること、すなわち狭ピッチにすることは不可能であった。したがって、本実施の形態によれば、同じ解像度の露光装置を用いても、従来よりもライン電極の線幅、スペース部共に細い画素電極を製造することができる。

さらにまた図９に示したように、従来は１回の露光によってライン電極７及びコンタクト部の電極８のパターンを形成していたが、前記したように露光装置の解像度の問題によって、ライン電極７とコンタクト部の電極８とが折りなす角部ＡＣが、湾曲したり、丸みを帯びた形状となってしまっていた。そのため、かかる画素電極を用いて製造した液晶表示装置においては、画面に圧力がかかり配向乱れが生じた際に、当該乱れが回復しない、ディスクリネーションと言う現象が発生していた。

この点、提案例にかかるパターン形成方法によって製造した画素電極Ｐによれば、直線状のライン電極７のパターンを形成した後に、２回目のフォトリソ工程によって当該ライン電極７のパターンの端部にかかるように、直線状のコンタクト部の電極のパターンを形成しているので、ライン電極７とコンタクト部の電極８とが折りなす角部Ｃは、極めてシャープであり、屈曲部分ではいわゆる鋭いエッジの立った鋭角を形成することができる。したがって、従来のようなディスクリネーションは防止されるものである。

なお前記した例では、ライン電極７、第１のスペース部Ｓ１、第２のスペース部Ｓ２とも直線状のパターンで構成したものであったが、本発明はこれら限らず、第１のスペース部Ｓ１、第２のスペース部Ｓ２とも、平面視で途中で屈折した形状として、電極パターンもそれに応じた屈折した形状（たとえば「く」の字型）の電極パターンにも適用できる。

次に実施の形態について説明する。本実施の形態は、ライン電極とコンタクト部の電極とを同時に形成する例である。

図１０に示したように、この例でも、ガラス基板Ｇの画素電極層１の上面には、所望の画素電極のパターンの第１のスペース部となる部分に、フォトリソ工程によってレジスト２が形成される。そしてコンタクト部となる部分にも、前記フォトリソ工程によって同時にレジスト４、５を形成する。なお図１０〜１４において、（ａ）は、縦断面を模式的に示しており、（ｂ）は平面を模式的に示している。

図１０（ａ）に示したように、レジスト２よりもコンタクト部のレジスト５（４）の高さは、レジスト２よりも高さが高くなるように形成されている。このように高さの異なったレジストを、１回のフォトリソ工程で実現するには、たとえばハーフ露光処理という処理によって実現できる。たとえば、レジスト２上のマスク部分は透過率５０％、スペース部のマスク部分には透過率１００％、レジスト５（４）上のマスク部分には透過率０％のマスクを用いるなどして、各領域によって異なった透過率のマスクを用いることで実現できる。

次に図１１に示したように、レジスト２、レジスト４、５が形成された画素電極層１上に犠牲膜３を形成する。犠牲膜３の材料は、有機膜、無機膜のいずれでもよい。この場合も成膜にあたっては、一般的な成膜方法、例えば前記した化学的気相成長法（ＣＶＤ）が使用できる。また犠牲膜としては、例えばＳｉＯ_２膜を例示できる。

次いで図１２に示したように、レジスト２、レジスト４、５の各上面を露出させつつ、レジスト２、レジスト４、５の各側部の残置犠牲膜３ａ、３ｂを残し他の犠牲膜３を除去し、また画素電極層１が露出する部分、すなわち第２のスペース部Ｓ２を形成する。犠牲膜３の除去に当たっては、例えば前記したドライエッチングによってこれを行うことができる。

次いで図１３に示したように、レジスト４、５を残しつつ、レジスト２を除去する。ここでレジスト４、５を残すということは、そのまま残すという意味ではなく、一部除去されて高さが低くなっている状態を含むものである。このようなレジストの除去は、例えばアッシング処理によって実現することが可能であり、元々レジスト２とレジスト４、５とでは高さが異なっているので、レジスト２を除去する最低限の条件でアッシング処理すれば、レジスト４、５はレジスト２の高さ分だけ減じた高さのものが残る。

次いで図１４に示したように、その後、残置犠牲膜３ａ、３ｂ及びレジスト４、５をマスクとして、画素電極層１を除去する。除去にあたっては、たとえばウエットエッチングを用いることができる。実施の形態のように画素電極層１にＩＴＯを使用している場合、ウエットエッチング用の処理液としては、例えば塩酸と硝酸との混合液、塩酸と酢酸との混合液、硝酸と硫酸との混合液などを用いることができる。

その後は、残置犠牲膜３ａ、３ｂ、及びレジスト４、５を除去すれば、図１５に示したように、いわゆる櫛歯状の画素電極Ｐがガラス基板Ｇ上に形成される。

このようにして形成された画素電極Ｐは、図１５に示したように、ライン電極７と第１のスペース部Ｓ１、第２のスペース部Ｓ２の幅を、夫々１μｍにすることが可能であり、従来の２μｍ程度が解像限界の一般的な露光装置を使用しても、従来よりも線幅が狭く、かつ狭ピッチの櫛歯状の画素電極Ｐをガラス基板Ｇ上に形成することができる。しかもフォトリソ工程は１回でよい。

以上のような各パターン形成方法を実施する場合、例えば図１６に示したパターン形成システム１００が提案できる。

このパターン形成システム１００は、フォトリソ装置１１０、犠牲膜形成装置１２０、犠牲膜除去装置１３０、レジスト除去装置１４０、エッチング装置１５０を有している。これらのいずれも公知の技術を用いることができる。

フォトリソ装置１１０は、搬入出部１１１、塗布系処理部１１２、露光処理部１１３、現像系処理部１１４を有し、さらに塗布系処理部１１２前後の洗浄装置、熱処理装置、乾燥装置、必要な搬送装置部（いずれも図示せず）を有している。

犠牲膜形成装置１２０としては、たとえばいわゆるスピンコート方式の成膜装置が使用できる。もちろんこれに限らず、ＣＶＤ成膜法によって犠牲膜を形成する装置を用いてもよい。犠牲膜除去装置１３０としては、たとえばドライエッチング装置が使用できる。レジスト除去装置１４０としては、たとえばアッシング装置を使用することができる。そしてエッチング装置１５０としては、ウエットエッチング装置を使用することができる。なおこれら犠牲膜形成装置１２０、犠牲膜除去装置１３０、レジスト除去装置１４０、画素電極層を除去する装置としてのエッチング装置１５０は、任意にフォトリソ装置１１０に組み入れて、インラインの装置としてもよい。

またフォトリソ装置１１０、犠牲膜形成装置１２０、犠牲膜除去装置１３０、レジスト除去装置１４０、エッチング装置１５０は、制御装置１６０によって必要な制御が行われる。制御装置１６０は、例えばコンピュータであり、プログラム格納部（図示せず）を有している。プログラム格納部には、前記各装置を制御するプログラムが格納されている。また、プログラム格納部には、上述の各種装置や搬送装置部などの駆動系の動作を制御して、パターン形成システム１００における前記したパターン形成方法を実現させるためのプログラムも格納されている。なお、前記プログラムは、例えばコンピュータ読み取り可能なハードディスク（ＨＤ）、フレキシブルディスク（ＦＤ）、コンパクトディスク（ＣＤ）、マグネットオプティカルデスク（ＭＯ）、メモリーカードなどのコンピュータに読み取り可能な記憶媒体に記録されていたものであって、当該記憶媒体から制御装置１６０にインストールされたものであってもよい。

図１６に示したパターン形成システム１００によれば、先の実施の形態を実施する場合には、図１６中の直線の矢印で示したルートで処理を行う。一方他の実施の形態を実施する場合には、フォトリソ工程は１回でよいので、レジスト除去装置１４０でレジストを除去した後は、図中の破線の矢印で示したように、そのままエッチング装置１５０へとガラス基板Ｇを搬送すればよい。

ところで、フォトリソ装置１１０においてレジスト２、４、５を形成する場合、例えば、レジストパターンの断面を矩形形状にすることがその後の処理、例えば犠牲膜３の形成処理やその後の犠牲膜３の除去処理、画素電極層１のエッチング処理等をさらに適切にして、形状の綺麗な狭ピッチの画素電極を形成することができる。

そのような要請にこたえるため、例えば図１７に示した減圧乾燥装置２００を用いることができる。この減圧乾燥装置２００は、たとえばフォトリソ装置１１０における塗布系処理部１１２の中のレジスト塗布装置の後段に配置することができる。このレジスト塗布装置（図示せず）は、スリット状の吐出口からレジスト液を吐出するスリットノズルを有し、ガラス基板上でガラス基板と平行な塗布走査方向に相対的に移動させて、ガラス基板上にレジスト膜を形成する機能を有し、公知のレジスト塗布装置を用いることができる。

この減圧乾燥装置２００は、処理容器２０１を有している。この処理容器２０１の内部空間は、排気部２０３から排気することで、減圧雰囲気とすることができる。また処理容器２０１の内部においてガラス基板Ｇを挟んで排気部２０３と対向する位置には、ガス供給部２０４が設けられている。これによってガス供給部２０４から不活性ガスを供給して、ガラス基板Ｇ上でガラス基板Ｇと平行な気流通過方向に不活性ガスの気流を通過させることができる。なおガラス基板Ｇは、昇降機構２０５によって昇降する載置部２０６上に保持され、蓋体２０１ａが開放した際に、処理容器２０１外にガラス基板Ｇを持ち上げることができる。

この減圧乾燥装置２００の減圧雰囲気内で、ガラス基板Ｇ上のレジスト膜を乾燥させることで、極めて均一なレジスト膜をガラス基板Ｇ上に形成することができ、その後の露光処理、現像処理を経ることで、レジストパターンの断面を矩形形状にすることが可能である。

より詳述すれば、露光処理時にオーバードーズ（過露光）すると回折光（露光マスクを通過した光が回折する）が発生する。したがってそのままだと配線パターンの断面形状が台形や三角形となり、エッチング耐性が劣り問題がある。この点前記した減圧乾燥装置２００のように一方向の気流で乾燥処理すると、レジスト膜表面部分の乾燥が促進され、その結果露光量が少ない領域や回折光が発生した部分の表層は現像液に対して難溶性を有し、一方露光量が多い部分では現像時に前記表層部分は容易に溶ける。したがってオーバードーズがあっても、回折光による影響が出にくく、配線パターンの断面形状を矩形とすることができる。

以上、添付図面を参照しながら本発明の好適な実施の形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

１ 画素電極層
２、４、５ レジスト
３ 犠牲膜
３ａ、３ｂ 残置犠牲膜
７ ライン電極
８ コンタクト部の電極
１００ パターン形成システム
１１０ フォトリソ装置
１１１ 搬入出部
１１２ 塗布系処理部
１１３ 露光処理部
１１４ 現像系処理部
１２０ 犠牲膜形成装置
１３０ 犠牲膜除去装置
１４０ レジスト除去装置
１５０ エッチング装置
１６０ 制御装置
Ｇ ガラス基板
Ｓ１ 第１のスペース部
Ｓ２ 第２のスペース部

Claims (4)

1. 基板上に画素電極のパターンを形成する方法であって、
   基板上の画素電極層の上面に、コンタクト部のレジスト、及び前記パターンの第１のスペース部となる部分にレジストを形成し、その際、前記コンタクト部のレジストの高さは、第１のスペース部のレジストよりも高く形成し、
   その後各レジストが形成された画素電極層上に犠牲膜を形成し、
   その後前記各レジストの側部の残置犠牲膜を残して、前記犠牲膜を除去し、画素電極層の上面に前記パターンの第２のスペース部を形成し、
   その後コンタクト部のレジストを残しつつ、第１のスペース部のレジストを除去して前記パターンの第１のスペース部を形成し、
   その後前記第１のスペース部、第２のスペース部の画素電極層を除去することを特徴とする、画素電極のパターンの形成方法。
2. 請求項１に記載のパターン形成方法を基板処理システムによって実行させるように、当該基板処理システムを制御する制御部のコンピュータ上で動作するプログラム。
3. 請求項２に記載のプログラムを格納した読み取り可能なコンピュータ記憶媒体。
4. 請求項１に記載の画素電極のパターンの形成方法を実施するための基板処理システムであって、
   基板上にレジスト膜を形成するレジスト膜形成装置と、
   前記レジスト膜形成装置で形成されたレジスト膜を露光する露光装置と、
   前記露光装置で露光されたレジスト膜を現像して、基板上にレジストパターンを形成する現像装置と、
   前記犠牲膜を除去する犠牲膜除去装置と、
   前記第１のスペース部、第２のスペース部の画素電極層を除去する、画素電極層除去装置と、
   を有することを特徴とする、パターン形成システム。

Images