JP2016085287A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2016085287A5 JP2016085287A5 JP2014216489A JP2014216489A JP2016085287A5 JP 2016085287 A5 JP2016085287 A5 JP 2016085287A5 JP 2014216489 A JP2014216489 A JP 2014216489A JP 2014216489 A JP2014216489 A JP 2014216489A JP 2016085287 A5 JP2016085287 A5 JP 2016085287A5
- Authority
- JP
- Japan
- Prior art keywords
- space portion
- resist
- pattern
- pixel electrode
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 4
Description
前記の目的を達成するため、本発明は、基板上に画素電極のパターンを形成する方法であって、基板上の画素電極層の上面に、前記パターンの第1のスペース部となる部分にレジストを形成し、その後前記レジストが形成された画素電極層上に犠牲膜を形成し、その後前記レジストの側部の残置犠牲膜を残して、前記犠牲膜を除去し、画素電極層の上面に前記パターンの第2のスペース部を形成し、その後前記レジストを除去して、前記パターンの第1のスペース部を形成し、その後前記第1のスペース部、第2のスペース部の側方に、コンタクト部のレジストを形成し、その後前記第1のスペース部、第2のスペース部の画素電極層を除去することを特徴としている。
Claims (1)
- 基板上に画素電極のパターンを形成する方法であって、
基板上の画素電極層の上面に、前記パターンの第1のスペース部となる部分にレジストを形成し、
その後前記レジストが形成された画素電極層上に犠牲膜を形成し、
その後前記レジストの側部の残置犠牲膜を残して、前記犠牲膜を除去し、画素電極層の上面に前記パターンの第2のスペース部を形成し、
その後前記レジストを除去して、前記パターンの第1のスペース部を形成し、
その後前記第1のスペース部、第2のスペース部の側方に、コンタクト部のレジストを形成し、
その後前記第1のスペース部、第2のスペース部の画素電極層を除去することを特徴とする、画素電極のパターン形成方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014216489A JP6481994B2 (ja) | 2014-10-23 | 2014-10-23 | 画素電極のパターン形成方法および形成システム |
TW104133510A TWI618963B (zh) | 2014-10-23 | 2015-10-13 | 畫素電極之圖案形成方法及形成系統 |
KR1020150148085A KR102307416B1 (ko) | 2014-10-23 | 2015-10-23 | 화소 전극의 패턴 형성 방법 및 형성 시스템 |
CN201510697063.1A CN105549277B (zh) | 2014-10-23 | 2015-10-23 | 像素电极的图案形成方法和形成系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014216489A JP6481994B2 (ja) | 2014-10-23 | 2014-10-23 | 画素電極のパターン形成方法および形成システム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016085287A JP2016085287A (ja) | 2016-05-19 |
JP2016085287A5 true JP2016085287A5 (ja) | 2017-07-20 |
JP6481994B2 JP6481994B2 (ja) | 2019-03-13 |
Family
ID=55828555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014216489A Active JP6481994B2 (ja) | 2014-10-23 | 2014-10-23 | 画素電極のパターン形成方法および形成システム |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6481994B2 (ja) |
KR (1) | KR102307416B1 (ja) |
CN (1) | CN105549277B (ja) |
TW (1) | TWI618963B (ja) |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11264993A (ja) * | 1998-03-18 | 1999-09-28 | Toshiba Corp | 液晶表示装置および液晶表示装置の製造方法 |
JP4096933B2 (ja) * | 2004-09-30 | 2008-06-04 | セイコーエプソン株式会社 | パターンの形成方法 |
KR20070093098A (ko) * | 2005-01-11 | 2007-09-17 | 이데미쓰 고산 가부시키가이샤 | 투명 전극 및 그의 제조 방법 |
US7579220B2 (en) * | 2005-05-20 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device manufacturing method |
KR101167312B1 (ko) * | 2005-06-30 | 2012-07-19 | 엘지디스플레이 주식회사 | 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법 |
TW200913013A (en) * | 2007-07-30 | 2009-03-16 | Hoya Corp | Method of manufacturing a gray tone mask, gray tone mask, method of inspecting a gray tone mask, and method of transferring a pattern |
US8440569B2 (en) * | 2007-12-07 | 2013-05-14 | Cadence Design Systems, Inc. | Method of eliminating a lithography operation |
JP5315689B2 (ja) * | 2007-12-28 | 2013-10-16 | 東京エレクトロン株式会社 | パターン形成方法、半導体製造装置及び記憶媒体 |
JP4719910B2 (ja) * | 2008-11-26 | 2011-07-06 | 国立大学法人東北大学 | 半導体装置の製造方法 |
EP2477097B1 (en) * | 2009-09-11 | 2018-06-06 | Nissha Printing Co., Ltd. | Narrow frame touch input sheet, manufacturing method of same, and conductive sheet used in narrow frame touch input sheet |
JP5391055B2 (ja) * | 2009-12-25 | 2014-01-15 | 東京エレクトロン株式会社 | 半導体装置の製造方法及び半導体装置の製造システム |
JP2012008546A (ja) * | 2010-05-24 | 2012-01-12 | Hoya Corp | 多階調フォトマスクの製造方法、及びパターン転写方法 |
FR2960657B1 (fr) * | 2010-06-01 | 2013-02-22 | Commissariat Energie Atomique | Procede de lithographie a dedoublement de pas |
KR101692407B1 (ko) * | 2010-08-19 | 2017-01-04 | 삼성전자주식회사 | 라인 패턴 구조물의 형성 방법 |
KR20120133181A (ko) * | 2011-05-30 | 2012-12-10 | 엘지디스플레이 주식회사 | 액정표시장치 어레이 기판의 제조 방법 |
JP5458059B2 (ja) | 2011-06-02 | 2014-04-02 | 株式会社ジャパンディスプレイ | 液晶パネル及び電子機器 |
CN103311109B (zh) * | 2012-03-12 | 2016-02-10 | 上海华虹宏力半导体制造有限公司 | 侧墙的形成方法和用侧墙定义图形结构的方法 |
TWI488238B (zh) * | 2012-03-29 | 2015-06-11 | Powerchip Technology Corp | 一種半導體線路製程 |
WO2014007355A1 (ja) | 2012-07-04 | 2014-01-09 | Nltテクノロジー株式会社 | 液晶表示装置 |
CN102945854B (zh) * | 2012-11-13 | 2015-05-13 | 京东方科技集团股份有限公司 | 阵列基板及阵列基板上扇出导线的制作方法、显示装置 |
-
2014
- 2014-10-23 JP JP2014216489A patent/JP6481994B2/ja active Active
-
2015
- 2015-10-13 TW TW104133510A patent/TWI618963B/zh active
- 2015-10-23 KR KR1020150148085A patent/KR102307416B1/ko active IP Right Grant
- 2015-10-23 CN CN201510697063.1A patent/CN105549277B/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014212305A5 (ja) | 半導体装置の作製方法 | |
JP2015065426A5 (ja) | 半導体装置の作製方法 | |
DK3445712T3 (da) | Fremgangsmåde til at fremstille aktiverede kulstoffer med store overfladearealer | |
JP2015135953A5 (ja) | ||
JP2017034246A5 (ja) | 半導体装置の作製方法 | |
JP2016066792A5 (ja) | ||
JP2013102154A5 (ja) | 半導体装置の作製方法 | |
JP2016029697A5 (ja) | ||
EP4326032A3 (en) | Display apparatus and method of manufacturing the same | |
JP2016530351A5 (ja) | ||
JP2015015232A5 (ja) | 発光装置の作製方法 | |
JP2013175718A5 (ja) | ||
JP2013190802A5 (ja) | ||
JP2015073092A5 (ja) | 半導体装置の作製方法 | |
JP2014237545A5 (ja) | ||
JP2017211493A5 (ja) | 露光装置、および、物品の製造方法 | |
JP2016508934A5 (ja) | ||
IL255934A (en) | Method and device for applying a thin layer of polymer to surface areas of a substrate | |
JP2013138189A5 (ja) | 半導体装置の作製方法 | |
WO2016100303A3 (en) | Photolithography based fabrication of 3d structures | |
JP2015216344A5 (ja) | ||
JP2016207959A5 (ja) | ||
JP2015530630A5 (ja) | ||
JP2016035967A5 (ja) | ||
JP2016004983A5 (ja) |