JP5315689B2 - パターン形成方法、半導体製造装置及び記憶媒体 - Google Patents
パターン形成方法、半導体製造装置及び記憶媒体 Download PDFInfo
- Publication number
- JP5315689B2 JP5315689B2 JP2007339922A JP2007339922A JP5315689B2 JP 5315689 B2 JP5315689 B2 JP 5315689B2 JP 2007339922 A JP2007339922 A JP 2007339922A JP 2007339922 A JP2007339922 A JP 2007339922A JP 5315689 B2 JP5315689 B2 JP 5315689B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- film
- layer
- pattern
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 72
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 238000003860 storage Methods 0.000 title claims description 9
- 239000010408 film Substances 0.000 claims abstract description 355
- 238000005530 etching Methods 0.000 claims abstract description 64
- 238000001020 plasma etching Methods 0.000 claims abstract description 27
- 239000010409 thin film Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 41
- 238000000151 deposition Methods 0.000 claims description 38
- 230000008021 deposition Effects 0.000 claims description 38
- 238000004590 computer program Methods 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 description 53
- 229910021417 amorphous silicon Inorganic materials 0.000 description 51
- 239000007789 gas Substances 0.000 description 49
- 229910004298 SiO 2 Inorganic materials 0.000 description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000009966 trimming Methods 0.000 description 8
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000003892 spreading Methods 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000007654 immersion Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Description
上段側から1層目、2層目、3層目と呼ぶ3層の膜が積層され更に1層目にライン状のマスクパターンが形成された基板を用い、
前記マスクパターンの上に薄膜を成膜した後、プラズマにより異方性エッチングを行って当該マスクパターンのマスク部分の両側壁に末広がりの堆積部分を残しかつこれら堆積部分の間は2層目の膜の表面を露出させて、各マスク部分の両側壁に形成された2本の堆積部分の組を多数形成する工程(a)と、
前記マスク部分を除去した後、前記堆積部分をマスクとして前記2層目の膜をプラズマによりエッチングし、更に当該堆積部分を除去することで当該2層目の膜に前記堆積部分の組に対応するマスク部分の組からなるマスクパターンを形成する工程(b)と、
前記1層目の膜に形成されていたマスクパターンのマスク部分の幅方向中央部の位置に対応する領域を挟んで対向する2つのマスク部分の間において、これらマスク部分の側壁に末広がりの堆積部分を残しかつこれら堆積部分の間は3層目の膜の表面を露出させると共に、前記2つのマスクパターン以外の互いに隣接するマスク部分の間には連続した堆積部分を残す工程(c)と、
しかる後、2層目の膜から形成されたマスク部分を除去した後、前記堆積部分をマスクとして前記3層目の膜をプラズマによりエッチングし、更に当該堆積部分を除去することで当該3層目の膜に溝を形成する工程(d)と、
を含むことを特徴とする。この場合、例えば前記3層目の膜において形成された各溝の幅と、互いに隣接する各溝間の幅とのうち、一方の幅を1としたときに他方の幅が0.95〜1.05であり、その場合は例えば、前記1層目のマスクパターンについては、その溝幅と互いに隣接する各溝間のマスク部分の幅とのうち、一方の幅を1としたときに他方の幅が0.95〜1.05である。また、前記工程(a)及び工程(c)で形成される各末広がりの堆積部分の横幅と、前記1層目のマスクパターンの溝幅とが例えば1対3である。
上段側から1層目、2層目、3層目、4層目と呼ぶ4層の膜が積層され更に1層目にライン状のマスクパターンが形成された基板を用い、
前記マスクパターンの上に薄膜を成膜した後、プラズマにより異方性エッチングを行って当該マスクパターンのマスク部分の両側壁に末広がりの堆積部分を残しかつこれら堆積部分の間は2層目の膜の表面を露出させて、各マスク部分の両側壁に形成された2本の堆積部分の組を多数形成する工程(a)と、
前記マスク部分を除去した後、前記堆積部分をマスクとして前記2層目の膜をプラズマによりエッチングし、更に当該堆積部分を除去することで当該2層目の膜に前記堆積部分の組に対応するマスク部分の組からなるマスクパターンを形成する工程(b)と、
次いで前記2層目のマスクパターンを用い、前記工程(a)、(b)と同等の工程をこの順に行うことにより、前記2層目のマスクパターンのマスク部分の両側壁に形成した末広がりの堆積部分の組に対応するマスク部分の組からなるマスクパターンを、3層目の膜に形成する工程(c)と、
その後、3層目の膜から形成されたマスクパターンの上に薄膜を成膜し、更にプラズマにより異方性エッチングを行って、前記1層目の膜に形成されていたマスクパターンのマスク部分の幅方向中央部の位置に対応する領域を挟んで対向する2つのマスク部分の間において、これらマスク部分の側壁に末広がりの堆積部分を残しかつこれら堆積部分の間は4層目の膜の表面を露出させると共に、前記2つのマスクパターン以外の互いに隣接するマスク部分の間には連続した堆積部分を残す工程(d)と、
しかる後、前記3層目の膜から形成されたマスク部分を除去した後、前記工程(d)にて残された堆積部分をマスクとして4層目の膜をプラズマによりエッチングし、更に当該堆積部分を除去することで当該4層目の膜に溝を形成する工程(e)と、
を含むことを特徴とする。この場合前記4層目の膜において形成された各溝の幅と、各溝間の幅とのうち、一方の幅を1としたときに他方の幅が0.95〜1.05であり、さらにその場合例えば前記1層目の膜のマスクパターンについては、その溝幅と各溝間のマスク部分の幅と幅のうち、一方の幅を1としたときに他方の幅が0.95〜1.05である。前記工程(a)、工程(c)及び工程(d)で形成される各末広がりの堆積部分の横幅と、前記1層目のマスクパターンの溝幅とが例えば1対5である。
最上段側から下に向かって1層目、2層目‥と呼ぶn(nは5以上の整数)層の膜が積層され更に1層目にライン状のマスクパターンが形成された基板を用い、
前記マスクパターンの上に薄膜を成膜した後、プラズマにより異方性エッチングを行って当該マスクパターンのマスク部分の両側壁に末広がりの堆積部分を残しかつこれら堆積部分の間は2層目の膜の表面を露出させて、各マスク部分の両側壁に形成された2本の堆積部分の組を多数形成する工程(a)と、
前記マスク部分を除去した後、前記堆積部分をマスクとして前記2層目の膜をプラズマによりエッチングし、更に当該堆積部分を除去することで当該2層目の膜に前記堆積部分の組に対応するマスク部分の組からなるマスクパターンを形成する工程(b)と、
次いで前記2層目のマスクパターンを用い、前記工程(a)、(b)と同等の工程をこの順に行うことにより、前記2層目のマスクパターンのマスク部分の両側壁に形成した末広がりの堆積部分の組に対応するマスク部分の組からなるマスクパターンを、3層目の膜に形成する工程(c)と、
この工程(c)と同等の工程を3層目以降の膜から(n−1)層目までの膜について行って、(n−2)層目のマスクパターンのマスク部分の両側壁に形成した末広がりの堆積部分の組に対応するマスク部分の組からなるマスクパターンを、(n−1)層目の膜に形成する工程(d)と、
その後、前記(n−1)層目の膜から形成されたマスクパターンの上に薄膜を成膜し、更にプラズマにより異方性エッチングを行って、前記1層目の膜に形成されていたマスクパターンのマスク部分の幅方向中央部の位置に対応する領域を挟んで対向する2つのマスク部分の間において、これらマスク部分の側壁に末広がりの堆積部分を残しかつこれら堆積部分の間はn層目の膜の表面を露出させると共に、前記2つのマスクパターン以外の互いに隣接するマスク部分の間には連続した堆積部分を残す工程(e)と、
しかる後、(n−1)層目の膜から形成されたマスク部分を除去した後、前記工程(e)にて残された堆積部分をマスクとして前記n層目の膜をプラズマによりエッチングし、更に当該堆積部分を除去することで当該n層目の膜に溝を形成する工程(f)と、
を含むことを特徴とする。この場合、例えば前記n層目の膜において形成された各溝の幅と、各溝間の幅とのうち、一方の幅を1としたときに他方の幅が0.95〜1.05であり、さらにその場合は例えば前記1層目の膜のマスクパターンについては、その溝幅と各溝間のマスク部分の幅とのうち、一方の幅を1としたときに他方の幅が0.95〜1.05である。前記工程(a)、工程(c)、工程(d)及び工程(e)で形成される各末広がりの堆積部分の横幅と、前記1層目のマスクパターンの溝幅とが例えば1対7である。
このローダモジュールを介して基板が搬入される真空雰囲気の搬送室と、
前記搬送室を介して基板が搬入される基板に成膜処理を行う成膜モジュールと、
前記搬送室を介して基板が搬入される基板にエッチング処理を行うエッチングモジュールと、
前記搬送室、ローダモジュール、成膜モジュール及びエッチングモジュール間で基板を搬送する基板搬送手段と、
上述のパターン形成方法を実施するように基板搬送手段の動作を制御する制御手段と、
を備えたことを特徴とする。
前記コンピュータプログラムは上述のパターン形成方法を実施するようにステップ群が組まれていることを特徴とする。
本発明の半導体装置の製造方法の一実施形態が適用されるシリコン基板であるウエハWについて図1(a)を用いて説明する。ウエハWの表面には上段側からハードマスクであるSiN膜24、SiO2(酸化シリコン)膜23、SiN膜(窒化シリコン)22、SiO2膜21がこの順に形成されており、SiN膜24には例えば背景技術の欄で説明したようなレジストを用いたフォトリソグラフィによりマスクパターン25が形成されている。図ではその断面のみを示しているが、マスクパターン25は紙面の表裏方向にライン状に伸びるように形成されており、またマスクパターン25の底部にはSiO2膜23が露出している。
続いて本発明の第2の実施の形態について説明する。この第2の実施形態に用いられるウエハWは図5(a)に示すようにその表面に上段側からSiN膜45SiO2膜44、SiN膜43、SiO2膜42、SiN膜41がこの順に形成されており、SiN膜45には上述のSiN膜24のマスクパターン25と同様のマスクパターン46が形成されている。
続いて本発明の第3の実施の形態について説明する。この第3の実施形態に用いられるウエハWは図9(a)に示すように上段側からSiN膜76、SiO2膜75、SiN膜74、SiO2膜73、SiN膜72、SiO2膜71がこの順に形成されており、SiN膜76には上述のSiN膜24のマスクパターン25と同様のマスクパターン77が形成されている。
21 SiO2膜
22 アモルファスシリコン膜
23 SiN膜
24 反射防止膜
25 レジスト膜
26 レジストパターン
130 半導体製造装置
130A 制御部
Claims (14)
- 基板上の膜にプラズマエッチングにより多数の平行なライン状の溝を形成するパターン形成方法において、
上段側から1層目、2層目、3層目と呼ぶ3層の膜が積層され更に1層目にライン状のマスクパターンが形成された基板を用い、
前記マスクパターンの上に薄膜を成膜した後、プラズマにより異方性エッチングを行って当該マスクパターンのマスク部分の両側壁に末広がりの堆積部分を残しかつこれら堆積部分の間は2層目の膜の表面を露出させて、各マスク部分の両側壁に形成された2本の堆積部分の組を多数形成する工程(a)と、
前記マスク部分を除去した後、前記堆積部分をマスクとして前記2層目の膜をプラズマによりエッチングし、更に当該堆積部分を除去することで当該2層目の膜に前記堆積部分の組に対応するマスク部分の組からなるマスクパターンを形成する工程(b)と、
その後、前記2層目から形成されたマスクパターンの上に薄膜を成膜し、更にプラズマにより異方性エッチングを行って、前記1層目の膜に形成されていたマスクパターンのマスク部分の幅方向中央部の位置に対応する領域を挟んで対向する2つのマスク部分の間において、これらマスク部分の側壁に末広がりの堆積部分を残しかつこれら堆積部分の間は3層目の膜の表面を露出させると共に、前記2つのマスクパターン以外の互いに隣接するマスク部分の間には連続した堆積部分を残す工程(c)と、
しかる後、2層目の膜から形成されたマスク部分を除去した後、前記堆積部分をマスクとして前記3層目の膜をプラズマによりエッチングし、更に当該堆積部分を除去することで当該3層目の膜に溝を形成する工程(d)と、
を含むことを特徴とするパターン形成方法。 - 前記3層目の膜において形成された各溝の幅と、互いに隣接する各溝間の幅とのうち、一方の幅を1としたときに他方の幅が0.95〜1.05であることを特徴とする請求項1記載のパターン形成方法。
- 前記1層目のマスクパターンについては、その溝幅と互いに隣接する各溝間のマスク部分の幅とのうち、一方の幅を1としたときに他方の幅が0.95〜1.05であることを特徴とする請求項2記載のパターン形成方法。
- 前記工程(a)及び工程(c)で形成される各末広がりの堆積部分の横幅と、前記1層目のマスクパターンの溝幅とが1対3であることを特徴とする請求項3記載のパターン形成方法。
- 基板上の膜にプラズマエッチングにより多数の平行なライン状の溝を形成するパターン形成方法において、
上段側から1層目、2層目、3層目、4層目と呼ぶ4層の膜が積層され更に1層目にライン状のマスクパターンが形成された基板を用い、
前記マスクパターンの上に薄膜を成膜した後、プラズマにより異方性エッチングを行って当該マスクパターンのマスク部分の両側壁に末広がりの堆積部分を残しかつこれら堆積部分の間は2層目の膜の表面を露出させて、各マスク部分の両側壁に形成された2本の堆積部分の組を多数形成する工程(a)と、
前記マスク部分を除去した後、前記堆積部分をマスクとして前記2層目の膜をプラズマによりエッチングし、更に当該堆積部分を除去することで当該2層目の膜に前記堆積部分の組に対応するマスク部分の組からなるマスクパターンを形成する工程(b)と、
次いで前記2層目のマスクパターンを用い、前記工程(a)、(b)と同等の工程をこの順に行うことにより、前記2層目のマスクパターンのマスク部分の両側壁に形成した末広がりの堆積部分の組に対応するマスク部分の組からなるマスクパターンを、3層目の膜に形成する工程(c)と、
その後、3層目の膜から形成されたマスクパターンの上に薄膜を成膜し、更にプラズマにより異方性エッチングを行って、前記1層目の膜に形成されていたマスクパターンのマスク部分の幅方向中央部の位置に対応する領域を挟んで対向する2つのマスク部分の間において、これらマスク部分の側壁に末広がりの堆積部分を残しかつこれら堆積部分の間は4層目の膜の表面を露出させると共に、前記2つのマスクパターン以外の互いに隣接するマスク部分の間には連続した堆積部分を残す工程(d)と、
しかる後、前記3層目の膜から形成されたマスク部分を除去した後、前記工程(d)にて残された堆積部分をマスクとして4層目の膜をプラズマによりエッチングし、更に当該堆積部分を除去することで当該4層目の膜に溝を形成する工程(e)と、
を含むことを特徴とするパターン形成方法。 - 前記4層目の膜において形成された各溝の幅と、各溝間の幅とのうち、一方の幅を1としたときに他方の幅が0.95〜1.05であることを特徴とする請求項5記載のパターン形成方法。
- 前記1層目の膜のマスクパターンについては、その溝幅と各溝間のマスク部分の幅と幅のうち、一方の幅を1としたときに他方の幅が0.95〜1.05であることを特徴とする請求項6記載のパターン形成方法。
- 前記工程(a)、工程(c)及び工程(d)で形成される各末広がりの堆積部分の横幅と、前記1層目のマスクパターンの溝幅とが1対5であることを特徴とする請求項7記載のパターン形成方法。
- 基板上の膜にプラズマエッチングにより多数の平行なライン状の溝を形成するパターン形成方法において、
最上段側から下に向かって1層目、2層目‥と呼ぶn(nは5以上の整数)層の膜が積層され更に1層目にライン状のマスクパターンが形成された基板を用い、
前記マスクパターンの上に薄膜を成膜した後、プラズマにより異方性エッチングを行って当該マスクパターンのマスク部分の両側壁に末広がりの堆積部分を残しかつこれら堆積部分の間は2層目の膜の表面を露出させて、各マスク部分の両側壁に形成された2本の堆積部分の組を多数形成する工程(a)と、
前記マスク部分を除去した後、前記堆積部分をマスクとして前記2層目の膜をプラズマによりエッチングし、更に当該堆積部分を除去することで当該2層目の膜に前記堆積部分の組に対応するマスク部分の組からなるマスクパターンを形成する工程(b)と、
次いで前記2層目のマスクパターンを用い、前記工程(a)、(b)と同等の工程をこの順に行うことにより、前記2層目のマスクパターンのマスク部分の両側壁に形成した末広がりの堆積部分の組に対応するマスク部分の組からなるマスクパターンを、3層目の膜に形成する工程(c)と、
この工程(c)と同等の工程を3層目以降の膜から(n−1)層目までの膜について行って、(n−2)層目のマスクパターンのマスク部分の両側壁に形成した末広がりの堆積部分の組に対応するマスク部分の組からなるマスクパターンを、(n−1)層目の膜に形成する工程(d)と、
その後、前記(n−1)層目の膜から形成されたマスクパターンの上に薄膜を成膜し、更にプラズマにより異方性エッチングを行って、前記1層目の膜に形成されていたマスクパターンのマスク部分の幅方向中央部の位置に対応する領域を挟んで対向する2つのマスク部分の間において、これらマスク部分の側壁に末広がりの堆積部分を残しかつこれら堆積部分の間はn層目の膜の表面を露出させると共に、前記2つのマスクパターン以外の互いに隣接するマスク部分の間には連続した堆積部分を残す工程(e)と、
しかる後、(n−1)層目の膜から形成されたマスク部分を除去した後、前記工程(e)にて残された堆積部分をマスクとして前記n層目の膜をプラズマによりエッチングし、更に当該堆積部分を除去することで当該n層目の膜に溝を形成する工程(f)と、
を含むことを特徴とするパターン形成方法。 - 前記n層目の膜において形成された各溝の幅と、各溝間の幅とのうち、一方の幅を1としたときに他方の幅が0.95〜1.05であることを特徴とする請求項9記載のパターン形成方法。
- 前記1層目の膜のマスクパターンについては、その溝幅と各溝間のマスク部分の幅とのうち、一方の幅を1としたときに他方の幅が0.95〜1.05であることを特徴とする請求項10記載のパターン形成方法。
- 前記工程(a)、工程(c)、工程(d)及び工程(e)で形成される各末広がりの堆積部分の横幅と、前記1層目のマスクパターンの溝幅とが1対7であることを特徴とする請求項11記載のパターン形成方法。
- 基板を収納したキャリアが載置され、このキャリア内の基板のロード、アンロードが行われるローダモジュールと、
このローダモジュールを介して基板が搬入される真空雰囲気の搬送室と、
前記搬送室を介して基板が搬入される基板に成膜処理を行う成膜モジュールと、
前記搬送室を介して基板が搬入される基板にエッチング処理を行うエッチングモジュールと、
前記搬送室、ローダモジュール、成膜モジュール及びエッチングモジュール間で基板を搬送する基板搬送手段と、
請求項1ないし12のいずれか一に記載のパターン形成方法を実施するように基板搬送手段の動作を制御する制御手段と、
を備えたことを特徴とする半導体製造装置。 - 基板に対して処理を行う半導体製造装置に用いられ、コンピュータ上で動作するコンピュータプログラムを格納した記憶媒体であって、
前記コンピュータプログラムは、請求項1ないし12のいずれか一つに記載のパターン形成方法を実施するようにステップ群が組まれていることを特徴とする記憶媒体。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007339922A JP5315689B2 (ja) | 2007-12-28 | 2007-12-28 | パターン形成方法、半導体製造装置及び記憶媒体 |
KR1020080132188A KR101062514B1 (ko) | 2007-12-28 | 2008-12-23 | 패턴 형성 방법, 반도체 제조 장치 및 기억 매체 |
US12/343,968 US8008211B2 (en) | 2007-12-28 | 2008-12-24 | Pattern forming method, semiconductor device manufacturing apparatus and storage medium |
TW097151065A TWI453794B (zh) | 2007-12-28 | 2008-12-26 | A pattern forming method, a semiconductor manufacturing apparatus, and a memory medium |
CN200810189121.XA CN101471242B (zh) | 2007-12-28 | 2008-12-29 | 图案形成方法以及半导体制造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007339922A JP5315689B2 (ja) | 2007-12-28 | 2007-12-28 | パターン形成方法、半導体製造装置及び記憶媒体 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009164205A JP2009164205A (ja) | 2009-07-23 |
JP2009164205A5 JP2009164205A5 (ja) | 2010-12-09 |
JP5315689B2 true JP5315689B2 (ja) | 2013-10-16 |
Family
ID=40828575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007339922A Expired - Fee Related JP5315689B2 (ja) | 2007-12-28 | 2007-12-28 | パターン形成方法、半導体製造装置及び記憶媒体 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8008211B2 (ja) |
JP (1) | JP5315689B2 (ja) |
KR (1) | KR101062514B1 (ja) |
CN (1) | CN101471242B (ja) |
TW (1) | TWI453794B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102298259A (zh) * | 2010-06-22 | 2011-12-28 | 无锡华润上华半导体有限公司 | 光刻方法 |
KR101736983B1 (ko) | 2010-06-28 | 2017-05-18 | 삼성전자 주식회사 | 반도체 소자 및 반도체 소자의 패턴 형성 방법 |
KR101756226B1 (ko) * | 2010-09-01 | 2017-07-11 | 삼성전자 주식회사 | 반도체 소자 및 그 반도체 소자의 패턴 형성방법 |
CN104517813A (zh) * | 2013-09-29 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 双重图形的形成方法 |
JP6481994B2 (ja) * | 2014-10-23 | 2019-03-13 | 東京エレクトロン株式会社 | 画素電極のパターン形成方法および形成システム |
CN108074798B (zh) * | 2017-12-13 | 2020-12-18 | 上海华虹宏力半导体制造有限公司 | 一种自对准曝光半导体结构的制作方法 |
CN110456451B (zh) * | 2019-08-14 | 2020-09-04 | 中国科学院微电子研究所 | 一种区域厚膜氮化硅的制备方法 |
CN113138527B (zh) * | 2020-01-16 | 2024-04-02 | 中芯国际集成电路制造(上海)有限公司 | 掩膜版、存储单元、sram器件 |
CN116207039B (zh) * | 2023-04-28 | 2023-07-21 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法以及半导体结构 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5357131A (en) * | 1982-03-10 | 1994-10-18 | Hitachi, Ltd. | Semiconductor memory with trench capacitor |
JPH0824173B2 (ja) * | 1991-02-20 | 1996-03-06 | 株式会社日立製作所 | 半導体装置の製造方法 |
JP3043135B2 (ja) * | 1991-09-26 | 2000-05-22 | 新日本製鐵株式会社 | 不揮発性半導体メモリの製造方法 |
JPH05121701A (ja) * | 1991-10-25 | 1993-05-18 | Rohm Co Ltd | Nand構造の半導体装置の製造方法 |
JPH05190809A (ja) * | 1992-01-14 | 1993-07-30 | Kawasaki Steel Corp | 半導体装置の製造方法 |
JPH0855920A (ja) * | 1994-08-15 | 1996-02-27 | Toshiba Corp | 半導体装置の製造方法 |
WO2006070474A1 (ja) * | 2004-12-28 | 2006-07-06 | Spansion Llc | 半導体装置の製造方法 |
JP4619839B2 (ja) | 2005-03-16 | 2011-01-26 | 株式会社東芝 | パターン形成方法 |
JP4921723B2 (ja) * | 2005-04-18 | 2012-04-25 | 株式会社東芝 | 半導体装置の製造方法 |
US7291560B2 (en) * | 2005-08-01 | 2007-11-06 | Infineon Technologies Ag | Method of production pitch fractionizations in semiconductor technology |
US7572572B2 (en) * | 2005-09-01 | 2009-08-11 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
JP4271243B2 (ja) | 2006-04-11 | 2009-06-03 | 株式会社東芝 | 集積回路パターンの形成方法 |
US7407890B2 (en) * | 2006-04-21 | 2008-08-05 | International Business Machines Corporation | Patterning sub-lithographic features with variable widths |
US8367303B2 (en) * | 2006-07-14 | 2013-02-05 | Micron Technology, Inc. | Semiconductor device fabrication and dry develop process suitable for critical dimension tunability and profile control |
-
2007
- 2007-12-28 JP JP2007339922A patent/JP5315689B2/ja not_active Expired - Fee Related
-
2008
- 2008-12-23 KR KR1020080132188A patent/KR101062514B1/ko not_active IP Right Cessation
- 2008-12-24 US US12/343,968 patent/US8008211B2/en not_active Expired - Fee Related
- 2008-12-26 TW TW097151065A patent/TWI453794B/zh not_active IP Right Cessation
- 2008-12-29 CN CN200810189121.XA patent/CN101471242B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TWI453794B (zh) | 2014-09-21 |
JP2009164205A (ja) | 2009-07-23 |
TW200945413A (en) | 2009-11-01 |
CN101471242B (zh) | 2010-12-15 |
KR101062514B1 (ko) | 2011-09-06 |
CN101471242A (zh) | 2009-07-01 |
US8008211B2 (en) | 2011-08-30 |
US20090176374A1 (en) | 2009-07-09 |
KR20090072991A (ko) | 2009-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5315689B2 (ja) | パターン形成方法、半導体製造装置及び記憶媒体 | |
WO2009101878A1 (ja) | パターン形成方法、半導体製造装置及び記憶媒体 | |
US11521857B2 (en) | Cut first self-aligned litho-etch patterning | |
US11037789B2 (en) | Cut last self-aligned litho-etch patterning | |
US8629052B2 (en) | Methods of forming semiconductor devices having narrow conductive line patterns | |
US20070059914A1 (en) | Method of forming micro patterns in semiconductor devices | |
CN101315515B (zh) | 利用具有插入区域的间隔物掩模的频率三倍化 | |
JP2004080033A (ja) | シリコン酸化膜を利用した微細パターン形成方法 | |
JP2009163203A (ja) | 半導体素子のパターン形成方法 | |
KR100849190B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
JP2013065772A (ja) | 半導体装置の製造方法 | |
US8236697B2 (en) | Method for manufacturing semiconductor device | |
JP4095588B2 (ja) | 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法 | |
CN111640657B (zh) | 半导体器件及其形成方法 | |
US20090117495A1 (en) | Method for forming a pattern in a semiconductor device and method for manufacturing a flash memory device | |
KR20090000882A (ko) | 반도체소자의 미세 패턴 형성방법 | |
CN112992784B (zh) | 半导体结构及其形成方法 | |
US20240231219A1 (en) | Hard mask and semiconductor device comprising the same | |
CN111640668A (zh) | 半导体器件及其形成方法 | |
KR20090125636A (ko) | 스페이서를 이용한 반도체 소자의 미세 패턴 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101022 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130624 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5315689 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |