CN101315515B - 利用具有插入区域的间隔物掩模的频率三倍化 - Google Patents
利用具有插入区域的间隔物掩模的频率三倍化 Download PDFInfo
- Publication number
- CN101315515B CN101315515B CN2008100983623A CN200810098362A CN101315515B CN 101315515 B CN101315515 B CN 101315515B CN 2008100983623 A CN2008100983623 A CN 2008100983623A CN 200810098362 A CN200810098362 A CN 200810098362A CN 101315515 B CN101315515 B CN 101315515B
- Authority
- CN
- China
- Prior art keywords
- mask
- spacer
- etching
- layer
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 264
- 238000000034 method Methods 0.000 claims abstract description 110
- 239000004065 semiconductor Substances 0.000 claims abstract description 66
- 229920002120 photoresistant polymer Polymers 0.000 claims description 136
- 238000005530 etching Methods 0.000 claims description 122
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 62
- 239000000463 material Substances 0.000 claims description 57
- 238000013138 pruning Methods 0.000 claims description 47
- 238000000059 patterning Methods 0.000 claims description 41
- 239000000377 silicon dioxide Substances 0.000 claims description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 30
- 238000003780 insertion Methods 0.000 claims description 27
- 230000037431 insertion Effects 0.000 claims description 27
- 238000004519 manufacturing process Methods 0.000 claims description 26
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 16
- 238000001020 plasma etching Methods 0.000 claims description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 278
- 238000003475 lamination Methods 0.000 description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 24
- 229920005591 polysilicon Polymers 0.000 description 24
- 238000004528 spin coating Methods 0.000 description 10
- 239000002194 amorphous carbon material Substances 0.000 description 9
- 238000001259 photo etching Methods 0.000 description 9
- 230000000717 retained effect Effects 0.000 description 9
- 230000014509 gene expression Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 238000001459 lithography Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 230000005251 gamma ray Effects 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 description 3
- 239000003575 carbonaceous material Substances 0.000 description 3
- RRHGJUQNOFWUDK-UHFFFAOYSA-N Isoprene Chemical compound CC(=C)C=C RRHGJUQNOFWUDK-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 150000001721 carbon Chemical group 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 125000000962 organic group Chemical group 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 229930192627 Naphthoquinone Natural products 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- -1 azo naphthoquinones Chemical class 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000001235 sensitizing effect Effects 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229920001567 vinyl ester resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/947—Subphotolithographic processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/95—Multilayer mask including nonradiation sensitive layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明利用具有插入区域的间隔物掩模的频率三倍化。本发明描述了一种用于制造半导体掩模的方法。首先提供具有由一系列线构成的牺牲掩模的半导体叠层。然后形成间隔物掩模，其包括与所述一系列线的侧壁邻接的间隔物线。间隔物掩模还具有处于间隔物线之间的插入线。最后，去除所述牺牲掩模，以仅仅提供间隔物掩模。具有插入线的间隔物掩模使得牺牲掩模的一系列线的频率三倍化。
Description
技术领域
本发明的实施例涉及半导体处理领域。更具体地，本发明的实施例涉及制造半导体器件的方法。
背景技术
在过去几十年中，集成电路中的特征的尺寸缩减已经成为日益增长的半导体工业的驱动力。将特征缩小到越来越小的尺寸可以增大半导体芯片的有限可用面积上的功能单元的密度。例如，缩减晶体管尺寸允许增加在微处理器上所包括的逻辑和存储器件的数量，从而可以制造具有更大复杂度的产品。
但是，尺寸缩减并非没有后果。随着微电子电路的基础构建块的尺寸被减小并且随着在给定区域中制造的基础构建块的绝对数量增大，对于用于图案化这些构建块的光刻工艺的约束变为压倒性的。具体地，在半导体叠层图案化的特征的最小尺寸(临界尺寸)和这些尺寸之间的间距之间可能存在制衡。图1A-1C示出了表示根据现有技术的常规半导体光刻工艺的剖视图。
参考图1A，光刻胶层104被提供在半导体叠层102上方。掩模或者光罩106被布置在光刻胶层104上方。光刻工艺包括将光刻胶层104暴露于具有特定波长的光(hv)，如图1A中的箭头所示。参考图1B，光刻胶层104随后被显影，以在半导体叠层102上方提供图案化的光刻胶层108。光刻胶层104的经曝光的部分现在被去除。图案化的光刻胶层108的每一个特征的宽度由宽度“x”表示。各个特征之间的间距由间距“y”表示。通常，对于具体光刻工艺的限制将提供临界尺寸等于特征之间的间距(即，x＝y)的特征，如图1B所示。
参考图1C，特征的临界尺寸(即，宽度“x”)可以被减小，以在半导体叠层102上方形成图案化的光刻胶层110。可以通过在图1A中所示的光刻操作过程中过度曝光光刻胶层104或者通过随后修饰图1B中的图案化的光刻胶层108来缩减临界尺寸。这样的临界尺寸的减小付出的代价是特征之间的间距增大，如图1C中的间距“y”所示。在图案化的光刻胶层110中的各个特征的最小可实现尺寸和各个特征之间的间距之间可能存在制衡。
因此，本文描述了用于将半导体光刻工艺的频率三倍化的方法。
发明内容
根据本发明的一个方面，一种用于制造半导体掩模的方法包括：提供具有牺牲掩模的半导体叠层，其中所述牺牲掩模由一系列线构成；形成间隔物掩模，所述间隔物掩模包括与所述一系列线的侧壁邻接的间隔物线和处于所述间隔物线之间的插入线；以及去除所述牺牲掩模。
根据本发明的另一个方面，一种用于制造半导体掩模的方法包括：提供具有由一系列线构成的牺牲掩模的半导体叠层；在所述半导体叠层上方并且与所述牺牲掩模共形地沉积间隔物层；在所述间隔物层上方并且在所述牺牲掩模的所述一系列线之间内插地沉积和图案化光刻胶层；刻蚀所述间隔物层，以提供间隔物掩模，其中所述间隔物掩模具有与所述牺牲掩模的所述一系列线的侧壁邻接的间隔物线和插入线，其中所述刻蚀所述间隔物层暴露所述牺牲掩模的顶表面；以及去除所述牺牲掩模。
根据本发明的又一个方面，一种用于制造半导体掩模的方法包括：提供具有掩模层的半导体叠层；在所述掩模层上方沉积和图案化第一光刻胶层，以形成图像；刻蚀所述掩模层，以形成具有所述图像的牺牲掩模，其中所述牺牲掩模由一系列线构成；在所述半导体叠层上方并且与所述牺牲掩模共形地沉积间隔物层；在所述间隔物层上方沉积并图案化第二光刻胶层，以形成插入掩模和面积保留掩模；刻蚀所述间隔物层，以提供由间隔物线、插入线和面积保留区域构成的间隔物掩模，其中所述间隔物线与所述牺牲掩模的所述一系列线的侧壁邻接，所述插入线处于所述间隔物线之间，并且刻蚀所述间隔物层暴露所述牺牲掩模的顶表面；在所述间隔物掩模和所述牺牲掩模上方沉积和图案化第三光刻胶层，以暴露所述间隔物掩模的所述间隔物线的至少一部分；刻蚀所述间隔物掩模的所述间隔物线的所述暴露部分，以修剪所述间隔物掩模；以及去除所述牺牲掩模。
附图说明
在附图中，作为示例而非限制示出了本发明的实施例。
图1A-1C示出了表示根据现有技术的常规半导体光刻工艺的剖视图。
图2示出了根据本发明实施例的间隔物掩模制造工艺的示例性方法。
图3A-3J示出了表示根据本发明实施例的依据图2的流程图的一系列操作当应用到半导体叠层时的剖视图和顶视图。
图4A-4B示出了根据本发明实施例的间隔物掩模制造工艺的示例性方法的顶视图。
图5A-5D示出了根据本发明实施例的间隔物掩模制造工艺的示例性方法的剖视图。
图6A-6B示出了根据本发明实施例的间隔物掩模制造工艺的示例性方法的顶视图。
具体实施方式
下面将描述用于将半导体光刻工艺的频率三倍化的方法。在下面的描述中，为了提供对本发明的完全理解，阐述了大量的具体细节，例如制造条件和材料配方。然而，对于本领域技术人员来说明显的是，在没有这些具体细节的情况下也可以实现本发明。在其他实例中，没有详细描述诸如集成电路设计布局或者光刻胶显影工艺之类的公知特征，以便不无谓地模糊本发明。此外，应该理解，附图中所示的各种实施例是示例性表示，不必按比例进行绘制。
在一个实施例中，提供了用于制造半导体掩模的方法。可以首先提供具有由一系列线构成的牺牲掩模的半导体叠层。在一个实施例中，随后形成间隔物掩模，间隔物掩模包括与牺牲掩模的一系列的线的侧壁邻接的间隔物线。间隔物掩模还具有处于间隔物线之间的插入线。去除牺牲掩模，以仅仅提供具有插入线的间隔物掩模。在具体实施例中，间隔物掩模通过首先在半导体叠层上方并且与牺牲掩模共形地沉积间隔物层来形成。然后在间隔物层上方并且在所述牺牲掩模的所述一系列线之间内插地沉积和图案化光刻胶层。间隔物层被刻蚀以提供间隔物掩模，所述间隔物掩模具有与牺牲掩模的一系列线的侧壁邻接的间隔物线以及处于间隔物线之间的插入线。刻蚀工艺还暴露牺牲掩模的顶表面。最后，牺牲掩模被去除，仅仅留下具有插入线的间隔物掩模。
通过制造具有插入线的间隔物掩模，光刻图案的频率可以被多倍化，例如三倍化。例如，根据本发明的实施例，制造了间隔物掩模，所述间隔物掩模具有邻接光刻图案化的牺牲掩模的侧壁形成的间隔物线以及处于间隔物线之间的插入线。对于牺牲掩模中的每一个线，产生间隔物掩模的两个间隔物线以及一个插入线。在去除牺牲掩模之后可以制造如下的半导体图案化掩模，该掩模对于每一线提供基本相同的临界尺寸(或者相同的特征宽度)，但是在特定区域中将具有三倍的线密度。例如，根据本发明的实施例，牺牲掩模的节距被选为6，以便最终提供节距为2的间隔物掩模。
为了提供不包绕牺牲掩模的线的末端的间隔物线，间隔物掩模可能需要修剪。通过将牺牲掩模保留到间隔物掩模被修剪完为止，可以防止修剪操作过程中对间隔物掩模的损伤。例如，根据本发明的实施例，间隔物掩模包括间隔物线，其与牺牲掩模中的线(包括每一个线的末端的周围)的侧壁直接邻接。与牺牲掩模的每一线相关的间隔物掩模的每一对间隔物线是连续的或者相连的。
在间隔物掩模中产生彼此不相连的线可能是理想的。在一个实施例中，间隔物掩模的包绕牺牲掩模中的线的末端的部分在图案化/刻蚀工艺中被修剪。在不存在牺牲掩模的情况下，间隔物掩模可能不具有足以耐受图案化/刻蚀工艺的完整性。根据本发明的一个实施例，在修剪工艺过程中牺牲掩模被保留，以提供在整个工艺过程中对间隔物掩模的结构支撑。间隔物掩模的插入线没有沿牺牲掩模的线的侧壁形成，并且在间隔物掩模修剪步骤过程中可能没有被支撑。根据本发明的实施例，间隔物掩模的插入线被形成为具有小于间隔物掩模的间隔物线的高度的高度。通过相对于间隔物线的高宽比减小这些插入线的高宽比，提高了间隔物掩模的插入线的结构稳定性。在修剪间隔物掩模之后，牺牲掩模可以被去除，以仅仅提供经修剪的间隔物掩模，所述间隔物掩模由经修剪的间隔物线和插入线构成。在具体实施例中，经修剪的间隔物掩模的图像随后被转移到半导体叠层。
间隔物掩模的制造可以包括修剪工序，在修剪工序中，牺牲掩模被保留以为间隔物掩模提供结构完整性。图2包括表示根据本发明的实施例的间隔物掩模制造的示例性方法的流程图200。图3A-3J示出了表示根据本发明实施例的由流程图200所示/与流程图200相关的操作当应用到半导体叠层时的剖视图和顶视图。
参考流程图200的操作202以及对应的图3A，提供半导体叠层300。半导体叠层300由半导体层308上方的第一掩模叠层304和第二掩模叠层306构成。经图案化的光刻胶层302被形成在半导体叠层300上方。
经图案化的光刻胶层302可以由任何适用于光刻工艺的材料构成。经图案化的光刻胶层302可以通过如下操作来形成：首先掩蔽光刻胶材料的覆盖层，然后将其暴露于光源。然后可以通过显影覆盖光刻胶层来形成经图案化的光刻胶层302。在实施例中，在显影光刻胶层时，光刻胶层的暴露于光源的部分被去除。经图案化的光刻胶层302由正型光刻胶材料构成。在具体实施例中，经图案化的光刻胶层302由选自248nm光刻胶、193nm光刻胶、157nm光刻胶和具有二偶氮萘醌光敏剂的酚树脂基体的正型光刻胶材料构成。在另一个实施例中，在显影光刻胶层时，光刻胶层的暴露于光源的部分被保留。经图案化的光刻胶层302由负型光刻胶材料构成。在具体实施例中，经图案化的光刻胶层302由选自聚顺异戊二烯和聚肉桂酸乙烯基酯的负型光刻胶材料构成。
经图案化的光刻胶层302可以具有任意适于间隔物掩模制造工艺的尺寸。根据本发明的实施例，经图案化的光刻胶层302的各个特征的宽度“x”被选择为与半导体器件特征的期望临界尺寸实质相关，例如定义栅电极的空间的宽度。在一个实施例中，宽度“x”为10-100nm的范围。线之间的间距“y”可以被选择来优化频率三倍化方案。根据本发明的实施例，随后将制造的间隔物掩模被定为使得间隔物掩模的间隔物线和插入线的宽度与经图案化的光刻胶层302的各个特征的宽度“x”基本相同。此外，随后将形成的间隔物线之间的间距被定为基本等于各个间隔物区域的宽度。在一个实施例中，因为频率将最终被三倍化，所以经图案化的光刻胶层302中的各个特征之间的间距“y”大致等于值“x”的5倍，如图3A所示。经图案化的光刻胶层302的节距被选为大致为6，以便最终提供具有节距大致为2的间隔物线和插入线的间隔物掩模。在具体实施例中，193nm光刻术被用于产生经图案化的光刻胶层302，其具有大致40nm的特征宽度和大致200nm的特征之间的间距。
在一个实施例中，经图案化的光刻胶层302的特征的大致5∶1的间距∶宽度比可以通过如下方式实现：在曝光步骤时过度曝光正型光刻胶层或者在光刻/显影工艺之后修饰光刻胶层。在一个实施例中，经图案化的光刻胶层302由利用由选自N2、O2、CF4、Ar和He的气体构成的等离子体刻蚀化学方法进行了显影后修饰的193nm正型光刻胶构成。虽然对于频率三倍化方案，经图案化的光刻胶层302中的各个特征的理想宽度是经图案化的光刻胶层302的节距的1/6，但是初始目标宽度可能需要稍宽，以补偿用于图案化第一掩模叠层304的刻蚀工艺。根据本发明的实施例，经图案化的光刻胶层302的各个线的初始宽度被定为处于节距的0.14和0.18倍之间。
参考流程图200的操作204和对应的图3B，经图案化的光刻胶层302的图像通过刻蚀工艺被转移到第一掩模叠层304，以形成牺牲掩模310。用于转移图像的刻蚀工艺可以是任何适于将基本相同的图像从经图案化的光刻胶层302转移到第一掩模叠层304的工艺。
第一掩模叠层304以及牺牲掩模310可以由任何适于在间隔物掩模制造工艺中充当牺牲掩模的材料或者材料组合构成。根据本发明的实施例，第一掩模叠层304由一种材料构成，如图3A中所描绘的一个阴影部分所示的。由一种材料构成的第一掩模叠层304的组成和厚度可以适于用对经图案化的光刻胶层302基本上没有影响的刻蚀工艺来刻蚀。在一个实施例中，选择由一种材料构成的第一掩模叠层304的尺寸和刻蚀特性，以适应图案化，而在该图案化过程中，经图案化的光刻胶层302基本保持完整。在具体实施例中，经图案化的光刻胶层302由碳基材料构成，并且第一掩模叠层304由选自氮化硅、氧化硅和无定型或多晶硅的材料构成。在具体实施例中，第一掩模叠层304基本由氮化硅构成，并且用于形成牺牲掩模310的刻蚀工艺利用选自CH2F2和CHF3的气体。在另一个具体实施例中，第一掩模叠层304基本由氧化硅构成，并且用于形成牺牲掩模310的刻蚀工艺利用选自C4F8和CHF3的气体。在另一个具体实施例中，第一掩模叠层304基本由无定型或多晶硅构成，并且用于形成牺牲掩模310的刻蚀工艺利用选自Cl2和HBr的气体。根据本发明的实施例，选择由一种材料构成的第一掩模叠层304的厚度，以优化频率三倍化方案中的随后的间隔物掩模的形成。第一掩模叠层304的厚度可以小到足以防止随后形成的间隔物掩模的间隔物掩模线倒塌，并且大到足以允许间隔物掩模线的临界尺寸控制。在一个实施例中，由一种材料构成的第一掩模叠层304的厚度为牺牲掩模310的目标线宽度的4.06-5.625倍。
根据本发明的替代实施例，第一掩模叠层304由第一掩模层304B上方的第一硬掩模层304A构成，如图3A中描绘的两个层所示出的。牺牲掩模310由牺牲掩模部分310B上方的牺牲硬掩模部分310A构成，如图3B所示。在一个实施例中，以两个单独的刻蚀操作，利用经图案化的光刻胶层302的图像图案化第一硬掩模层304A和第一掩模层304B。第一硬掩模层304A可以由任何适于利用对于经图案化的光刻胶层302基本没有影响的刻蚀工艺来刻蚀的材料构成。在一个实施例中，选择第一硬掩模层304A的尺寸和刻蚀特性，以适应图案化，而在该图案化过程中，经图案化的光刻胶层302基本保持完整。在具体实施例中，第一掩模层304B(其处于第一硬掩模层304A下方)由刻蚀特征与经图案化的光刻胶层302的刻蚀特性相似的材料构成。第一硬掩模层304A被用于在随后的第一掩模层304B的刻蚀过程中保存来自经图案化的光刻胶层302的图像。在具体实施例中，经图案化的光刻胶层302和第一掩模层304B由碳基材料构成，并且第一硬掩模层304A由选自氮化硅、氧化硅和无定型或多晶硅的材料构成。在具体实施例中，第一硬掩模层304A基本由氮化硅构成，并且对于经图案化的光刻胶层302和第一掩模层304B具有选择性的用于图案化第一硬掩模层304A的刻蚀工艺利用选自CH2F2和CHF3的气体。在另一个具体实施例中，第一硬掩模层304A基本由氧化硅构成，并且对于经图案化的光刻胶层302和第一掩模层304B具有选择性的用于图案化第一硬掩模层304A的刻蚀工艺利用选自C4F8和CHF3的气体。在另一个具体实施例中，第一硬掩模层304A基本由无定型或多晶硅构成，并且对于经图案化的光刻胶层302和第一掩模层304B具有选择性的用于图案化第一硬掩模层304A的刻蚀工艺利用选自Cl2和HBr的气体。第一硬掩模层304A的厚度可以小到足以允许相对于经图案化的光刻胶层302的高选择性刻蚀，并且大到足以避免可能不希望地暴露第一掩模层304B的针眼。在一个实施例中，第一硬掩模层304A的厚度为20-50nm的范围。
在第一掩模叠层304由第一掩模层304B上方的第一硬掩模层304A构成的情况下，第一掩模层304B可以由任何适于经受住受控刻蚀工艺和随后的间隔物掩模形成工艺的材料构成。在一个实施例中，第一掩模层304B的刻蚀特性与经图案化的光刻胶层302的相似。在具体实施例中，选择经图案化的光刻胶层302和第一掩模层304B的厚度，以使在第一硬掩模层304A的刻蚀之后保留的经图案化的光刻胶层302的所有部分在第一掩模层304B的刻蚀过程中被去除。例如，根据本发明的实施例，经图案化的光刻胶层302和第一掩模层304B两者都基本由碳原子构成。在一个实施例中，第一掩模层304B由利用烃前驱体分子的化学气相沉积工艺所形成的sp3(金刚石型)-、sp2(石墨类型)和sp1(热解碳型)-杂化碳原子构成。这样的膜可以是现有技术中作为无定型碳膜或者Advanced PatterningFilmTM(APF)而已知的。在具体实施例中，第一掩模层304B由这样的无定型碳膜构成，并且由选自由O2和N2的组合或者CH4和N2与O2的组合组成的组中的气体刻蚀。在具体实施例中，在与用于图案化第一掩模层304B的同一刻蚀操作中，去除基本全部的经图案化的光刻胶层302。第一掩模层304B的厚度可以小到足以防止随后形成的间隔物掩模的间隔物掩模线倒塌，并且大到足以允许间隔物掩模线的临界尺寸控制。在一个实施例中，由第一硬掩模层304A和第一掩模层304B构成的第一掩模叠层304的总厚度为牺牲掩模310的目标线宽度的4.06-5.625倍。
再次参考图3B，对于第二掩模叠层306选择性地图案化第一掩模叠层304，以形成牺牲掩模310。第二掩模叠层306由第二掩模层306B上方的第二硬掩模层306A构成，如图3B所示。第二硬掩模层306A可以具有适于保护第二掩模层306B免受用于形成牺牲掩模310的刻蚀工艺的影响的任何性能。根据本发明的实施例，第一掩模叠层304由一种材料构成，并且被相对于第二硬掩模层306A选择性刻蚀。在一个实施例中，第一掩模叠层304由碳化硅构成，并且第二硬掩模层306A由选自氧化硅和无定型或多晶硅的材料构成。在另一个实施例中，第一掩模叠层304由氧化硅构成，并且第二硬掩模层306A由选自氮化硅和无定型或多晶硅的材料构成。在另一个实施例中，第一掩模叠层304由无定型或多晶硅构成，并且第二硬掩模层306A由选自氮化硅和氧化硅的材料构成。根据本发明的另一个实施例，第一掩模叠层304由第一硬掩模层304A和第一掩模层304B构成。在一个实施例中，第一掩模层304B由无定型碳膜构成，并且由选自由O2和N2的组合或者CH4和N2与O2的组合组成的组中的气体刻蚀，而第二硬掩模层306A由选自氮化硅、氧化硅和无定型或多晶硅的材料构成。第二硬掩模层306A的厚度可以小到足以允许随后的相对于第二掩模层306B的高选择性刻蚀，并且大到足以避免可能不希望地将第二掩模层306B暴露于应用到第一掩模叠层304的刻蚀工艺的针眼。在一个实施例中，第二硬掩模层306A的厚度为15-40nm的范围。
参考流程图200的操作206和对应的图3C，间隔物层312被共形沉积在牺牲掩模310上和第二硬掩模层306A上方。间隔物层312是用于最终将变为用于频率三倍化方案中的间隔物掩模的材料来源。
间隔物层312可以由任何适于形成用于随后的刻蚀工艺的可靠掩模的材料构成。根据本发明的实施例，间隔物层312由选自氮化硅、氧化硅和无定型或多晶硅的材料构成。间隔物层312可以通过任何适于在牺牲掩模310的侧壁上提供共形层(如图3C所示)的工艺来沉积。在一个实施例中，间隔物层312通过选自分子有机CVD、低压CVD和等离子体增强CVD的化学气相沉积(CVD)技术来沉积。可以选择间隔物层312的厚度，以确定随后形成的间隔物掩模中的特征的宽度。根据本发明的实施例，间隔物层312的厚度与牺牲掩模310的特征的宽度基本相同，如图3C所示。虽然对于频率三倍化方案，间隔物层312的理想厚度与牺牲掩模310的特征的宽度相同，但是初始目标宽度可能需要稍宽，以补偿用于图案化间隔物层312的刻蚀工艺。在一个实施例中，间隔物层312的厚度为牺牲掩模310的特征的宽度的大致1.06倍，即随后形成的间隔物掩模中的线的期望特征宽度的1.06倍。
参考流程图200的操作208和对应的图3D，光刻胶叠层315被沉积在间隔物层312上方。在一个实施例中，光刻胶叠层315可以具有光刻胶层315B，所述光刻胶层315B由任何针对图3A的经图案化的光刻胶层302所述的材料构成。此外，光刻胶叠层315可以包括处于光刻胶层315B和间隔物层312之间的底部抗反射涂层(BARC)层315A，以为光刻胶层315B提供平坦表面，如图3D所示。在一个实施例中，用于图案化光刻胶叠层315的光刻工艺包括具有基本平坦的底表面的光刻胶层315B的曝光和显影。在具体实施例中，BARC层是具有有机基团的旋涂玻璃材料。在替换实施例中，光刻胶叠层315整体上由光刻胶层构成，即光刻胶叠层315不包括BARC下方层。
光刻胶叠层315可以通过任何为光刻胶叠层315提供平坦顶表面的工艺来沉积。例如，根据本发明的实施例，光刻胶叠层315包括BARC层315A上方的光刻胶层315B，光刻胶层315B和BARC层315A两者都由旋涂工艺来沉积。在另一个实施例中，光刻胶叠层315基本包括由旋涂工艺沉积的光刻胶层。用于沉积BARC层315A或光刻胶层(在光刻胶叠层315不包括BARC层的情况下)的旋涂工艺可以产生足以倾倒牺牲掩模310中的薄的特征的力。根据本发明的实施例，间隔物层312的连续性保护牺牲掩模310中的精细特征。
再次参考流程图200的操作208并现在参考对应的图3E，光刻胶叠层315被图案化以形成插入掩模叠层317。光刻胶叠层315可以通过任何针对图3A中的经图案化的光刻胶层302的图案化所述的光刻工艺来图案化。根据本发明的实施例，生成插入掩模叠层317，以保留间隔物层312的否则将会在间隔物掩模形成刻蚀操作中被去除的部分。在一个实施例中，插入掩模叠层317被形成，以便保留间隔物层312的一部分，该一部分的宽度与随后形成的直接处于这样的线之间的间隔物线的宽度基本相同。在具体实施例中，插入掩模叠层317的宽度与间隔物层312的厚度基本相同。在一个实施例中，插入掩模叠层317被形成，以在频率三倍化工艺方案中保留间隔物层312的一部分。
参考流程图200的操作210和对应的图3F，间隔物层312被刻蚀，并且插入掩模叠层317被去除，以提供具有插入线319的间隔物掩模314，并且暴露牺牲掩模310和第二硬掩模层306A的顶表面。间隔物掩模314的线与牺牲掩模310的特征的侧壁共形。在一个实施例中，对于牺牲掩模310的每一线，存在来自牺牲掩模314的两个线和一个插入线，如图3F所示。
间隔物层312可以由任何适于提供良好控制的尺寸的工艺来刻蚀，以保持牺牲掩模310的临界尺寸的宽度。根据本发明的实施例，间隔物层312被刻蚀，直到间隔物掩模314的线与牺牲掩模310的特征具有基本相同的高度，如图3F所示。在另一个实施例中，间隔物掩模314的线稍微凹入到牺牲掩模310的特征的顶表面的下方，以保证在间隔物掩模314的线上方和之间间隔物层312的连续性被打破。可以刻蚀间隔物层312，使得间隔物掩模314的间隔物线保持间隔物层312的大部分原始厚度，并且使得插入线319的宽度与插入掩模叠层317的宽度基本相同。在具体实施例中，间隔物掩模314的每一间隔物线和每一插入线的顶表面的宽度与间隔物掩模314和第二硬掩模层306A的界面处的宽度基本相同，如图3F所示。
也可以在相对于牺牲掩模310和第二硬掩模层306A的高刻蚀选择性下，刻蚀间隔物层312，以形成间隔物掩模314。在具体实施例中，牺牲掩模310是单层掩模，期望的刻蚀选择性是针对该单层的。在另一个具体实施例中，牺牲掩模310是层叠的层，并且期望的刻蚀选择性是针对牺牲硬掩模部分，或者是针对第一硬掩模层304A的材料的。根据本发明的实施例，间隔物层312和间隔物掩模314由与牺牲掩模310的顶部和第二硬掩模层306A的材料不同的材料构成。在一个实施例中，牺牲掩模310的顶部由氮化硅构成，第二硬掩模层306A由氧化硅构成，并且间隔物层312由无定型或多晶硅构成，并且利用采用由Cl2或HBr气体产生的等离子体的干法刻蚀工艺来刻蚀，以形成间隔物掩模314。在另一个实施例中，牺牲掩模310的顶部由氧化硅构成，第二硬掩模层306A由氮化硅构成，并且间隔物层312由无定型或多晶硅构成，并且利用采用由Cl2或HBr气体产生的等离子体的干法刻蚀工艺来刻蚀，以形成间隔物掩模314。在另一个实施例中，牺牲掩模310的顶部由无定型或多晶硅构成，第二硬掩模层306A由氮化硅构成，并且间隔物层312由氧化硅构成，并且利用采用由C4F8气体产生的等离子体的干法刻蚀工艺来刻蚀，以形成间隔物掩模314。在另一个实施例中，牺牲掩模310的顶部由无定型或多晶硅构成，第二硬掩模层306A由氧化硅构成，并且间隔物层312由氮化硅构成，并且利用采用由CH2F2气体产生的等离子体的干法刻蚀工艺来刻蚀，以形成间隔物掩模314。在另一个实施例中，牺牲掩模310的顶部由氧化硅构成，第二硬掩模层306A由无定型或多晶硅构成，并且间隔物层312由氮化硅构成，并且利用采用由CHF3和CH2F2气体的组合产生的等离子体的干法刻蚀工艺来刻蚀，以形成间隔物掩模314。在另一个实施例中，牺牲掩模310的顶部由氮化硅构成，第二硬掩模层306A由无定型或多晶硅构成，并且间隔物层312由氧化硅构成，并且利用采用由CHF3气体产生的等离子体的干法刻蚀工艺来刻蚀，以形成间隔物掩模314。在本发明的具体实施例中，用于形成间隔物掩模314的刻蚀工艺在暴露牺牲掩模310和第二硬掩模层306A的顶表面时达到终点。在具体实施例中，在终点检测之后应用轻微的过度刻蚀，以保证间隔物掩模314在牺牲掩模310的特征到特征之间(例如，线到线之间)是不连续的。插入掩模叠层317可以随后通过O2/N2干法灰化工艺或者湿法清洁操作去除。
参考流程图200的操作212和对应的图3G和3G’，光刻胶叠层320被沉积在间隔物掩模314上方和牺牲掩模310以及第二硬掩模层306A的暴露部分上方。在结合图3F所述的刻蚀形成间隔物掩模314的过程中，在一个实施例中，使得来自间隔物掩模314的间隔物线和插入线在牺牲掩模310的相邻线之间不连续。在一个实施例中，与来自牺牲掩模310的同一线相关的间隔物掩模314的间隔物线围绕牺牲掩模310的每一线的末端保持连续，如图3G’的顶视图中所示的间隔物掩模314的端部316所描绘的。在某些应用中，对于随后的半导体器件制造可能理想的是，打破这样的间隔物线对之间的连续性。根据本发明的实施例，在图案化光刻胶叠层320时，端部316由窗口330暴露，如图3G’所示。
光刻胶叠层320可以由任何针对图3A的经图案化的光刻胶层302所述的材料构成。此外，光刻胶叠层320可以包括处于光刻胶层324和间隔物掩模314之间的底部抗反射涂层(BARC)层322，以为光刻胶层324提供平坦表面，如图3G所示。在一个实施例中，用于图案化光刻胶叠层320的光刻工艺包括具有基本平坦的底表面的光刻胶层324的曝光和显影。在具体实施例中，BARC层是具有有机基团的旋涂玻璃材料。在替代实施例中，光刻胶叠层320整体上由光刻胶层构成。
光刻胶叠层320可以通过任何为光刻胶叠层320提供平坦顶表面的工艺来沉积。例如，根据本发明的实施例，光刻胶叠层320包括BARC层322上方的光刻胶层324，光刻胶层324和BARC层322两者都由旋涂工艺来沉积。在另一个实施例中，光刻胶叠层320基本包括通过旋涂工艺沉积的光刻胶层。用于沉积BARC层322或光刻胶层(在光刻胶叠层320不包括BARC层的情况下)的旋涂工艺可以产生足以倾倒间隔物掩模中的薄的特征或者线的力。根据本发明的实施例，牺牲掩模310在整个间隔物修剪工艺中被保留，以提供对于间隔物掩模314中的各个间隔物线的结构支撑。在具体实施例中，通过保留牺牲掩模310，在用于沉积光刻胶叠层320的旋涂工艺中，没有来自间隔物掩模314的间隔物线被倾倒。因为插入线319没有邻接牺牲掩模310的特征的侧壁形成，所以其没有受到牺牲掩模310的结构支撑。根据本发明的实施例，间隔物掩模314的高宽比较之间隔物掩模314的间隔物线不那么容易倾倒，因为前者的高宽比更小。在一个实施例中，插入线319的高宽比大致等于1。在一个实施例中，在旋涂工艺过程中，较矮的插入线319由间隔物掩模314的较高的间隔物线保护。
光刻胶叠层320可以通过任何针对图3A中的经图案化的光刻胶层302的图案化所述的光刻工艺来图案化。在一个实施例中，光刻胶叠层320被图案化，以形成暴露间隔物掩模314的端部316的窗口330。窗口330的尺寸可以是任何适于修剪间隔物掩模314的尺寸。窗口330可以至少暴露间隔物掩模314的整个端部316。根据本发明的实施例，选择窗口330的尺寸，从而还暴露牺牲掩模310的一部分。在一个实施例中，选择光刻胶叠层320中的窗口330的尺寸和位置，以容许图案化以及修剪工艺中的任何轻微偏移。
再次参考流程图200的操作212并现在参考对应的顶视图3H，间隔物掩模314被修剪，以形成具有插入线341的经修剪的间隔物掩模340。间隔物掩模314可以通过任何去除间隔物掩模314的暴露部分的刻蚀工艺来修剪。如图所示，端部316相对于光刻胶叠层320和第二硬掩模层306A被选择性去除。刻蚀工艺不必对于牺牲掩模310的暴露部分具有选择性。但是，根据一个实施例，修剪刻蚀工艺对于牺牲掩模310的暴露部分具有选择性，如图3H所示。结合图3C和3F针对间隔物层312的刻蚀所述的任何材料和刻蚀工艺组合可以用于形成经修剪的间隔物掩模340。修剪工艺和插入掩模形成工艺可以不必遵守特定次序。根据本发明的替换实施例，修剪工艺在插入掩模形成工艺之前进行。
参考流程图200的操作214和对应的图3I和3I’，光刻胶叠层320和牺牲掩模310被去除。根据本发明的实施例，牺牲掩模310被保留，以在整个修剪间隔物掩模314以形成具有插入线341的经修剪的间隔物掩模340的过程中提供结构支撑。一旦经修剪的间隔物掩模被形成，牺牲掩模310就可以被去除，以完成频率三倍化掩模制造工艺。
光刻胶叠层320可以在与牺牲掩模310的去除相同的工艺操作中或者在在先的工艺步骤中被去除。在一个实施例中，光刻胶叠层320由含碳物质构成，并在在先的湿法操作或者利用O2和N2气体的干法灰化步骤中被去除。牺牲掩模310可以通过任何对于经修剪的间隔物掩模340和第二硬掩模层306A具有高选择性的技术去除。根据本发明的实施例，牺牲掩模由一个单层构成，并且在单个工艺步骤中相对于经修剪的间隔物掩模340被选择性去除。在一个实施例中，经修剪的间隔物掩模340由无定型或多晶硅构成，第二硬掩模层306A由氧化硅构成，并且牺牲掩模310基本由氮化硅构成，并通过选自热H3PO4湿法刻蚀或SiCoNi刻蚀的单个刻蚀操作去除。在另一个实施例中，经修剪的间隔物掩模340由无定型或多晶硅构成，第二硬掩模层306A由氮化硅构成，并且牺牲掩模310基本由氧化硅构成，并通过选自含水氢氟酸湿法刻蚀或SiCoNi刻蚀的单个刻蚀操作去除。在另一个实施例中，经修剪的间隔物掩模340由氧化硅构成，第二硬掩模层306A由氮化硅构成，并且牺牲掩模310基本由无定型或多晶硅构成，并通过选自Cl2等离子体刻蚀和CF4/O2等离子体刻蚀的单个刻蚀操作去除。在另一个实施例中，经修剪的间隔物掩模340由氮化硅构成，第二硬掩模层306A由氧化硅构成，并且牺牲掩模310基本由无定型或多晶硅构成，并通过选自Cl2等离子体刻蚀和CF4/O2等离子体刻蚀的单个刻蚀操作去除。在另一个实施例中，经修剪的间隔物掩模340由氮化硅构成，第二硬掩模层306A由无定型或多晶硅构成，并且牺牲掩模310基本由氧化硅构成，并通过选自含水氢氟酸湿法刻蚀或SiCoNi刻蚀的单个刻蚀操作去除。在另一个实施例中，经修剪的间隔物掩模340由氧化硅构成，第二硬掩模层306A由无定型或多晶硅构成，并且牺牲掩模310基本由氮化硅构成，并通过选自热H3PO4湿法刻蚀或SiCoNi刻蚀的单个刻蚀操作去除。
在替代实施例中，牺牲掩模310由牺牲掩模部分上方的牺牲硬掩模部分构成，如在与图3B相关的替代实施例中所述的。例如，在一个实施例中，牺牲硬掩模部分由选自氮化硅、氧化硅和无定型或多晶硅的材料构成，而牺牲掩模部分由无定型碳材料构成，所述无定型碳材料诸如是针对第一掩模层304B所述的无定型碳材料。根据本发明的实施例，上述实施来用于相对于经修剪的间隔物掩模340和第二硬掩模层306A选择性去除牺牲掩模310的同样的材料组合和刻蚀工艺被用于相对于经修剪的间隔物掩模340和第二硬掩模层306A选择性去除牺牲硬掩模部分。层叠牺牲掩模的在牺牲硬掩模部分下方的牺牲掩模部分可以在用于去除牺牲硬掩模部分的同一刻蚀操作中被基本去除。或者，可能需要第二刻蚀操作，以去除牺牲掩模部分。在一个实施例中，牺牲掩模部分由无定型碳构成，并且利用具有由选自O2和N2的组合或CH4、N2和O2的组合的气体构成等离子体的干法刻蚀去除。
参考流程图200的操作216和对应的图3J，具有插入线341的经修剪的间隔物掩模340的图像被转移到第二掩模叠层306，以在半导体层308上方形成刻蚀掩模370。在一个实施例中，第二掩模叠层306基本由一种材料构成，并且在单个刻蚀操作中被刻蚀以形成刻蚀掩模370。在具体实施例中，第二掩模叠层306基本由选自氮化硅、氧化硅和无定型或多晶硅的一种材料构成。在替换实施例中，第二掩模叠层306由第二掩模层306B上方的第二硬掩模层306A构成，如针对3B所示和所述的。在一个实施例中，刻蚀掩模370由硬掩模部分370A和掩模部分370B构成，如图3J所示。对于第二硬掩模层306A(从而，硬掩模部分370A)的材料组成和厚度的实施例结合图3B进行了描述。根据本发明的实施例，经修剪的间隔物掩模340的图像在与最终用于形成掩模部分370B的图案化操作不同的刻蚀操作中被转移到第二硬掩模层306A。在一个实施例中，第二硬掩模层306A基本由无定型或多晶硅构成，并且利用采用CHF3气体的干法刻蚀进行刻蚀，以形成硬掩模部分370A。在另一个实施例中，第二硬掩模层306A基本由氧化硅构成，并且利用采用选自Cl2和HBr的组合和CH2F2的气体的干法刻蚀进行刻蚀，以形成硬掩模部分370A。在另一个实施例中，第二硬掩模层306A基本由氮化硅构成，并且利用采用选自C4F8、Cl2和HBr的气体的干法刻蚀进行刻蚀，以形成硬掩模部分370A。
根据本发明的实施例，在第二刻蚀操作中，经修剪的间隔物掩模340的图像被从硬掩模部分370A转移到掩模部分370B。第二掩模层306B(从而刻蚀掩模370的掩模部分370B)可以由任何适于基本经受住用于随后图案化半导体层308的刻蚀工艺的材料构成。在一个实施例中，第二掩模层306B由无定型碳材料构成，所述无定型碳材料诸如是针对第一掩模层304B的组成实施例所述的无定型碳材料。在具体实施例中，第二掩模层306B(从而，刻蚀掩模370的掩模部分370B)的厚度为刻蚀掩模370的每一线的宽度的3.125-6.875倍。第二掩模层306B可以通过任何保持刻蚀掩模370的每一线的基本垂直的外形的刻蚀工艺进行刻蚀，以形成掩模部分370B，如图3J所示。在一个实施例中，第二掩模层306B由无定型碳构成，并且利用具有由选自O2和N2的组合或CH4、N2和O2的组合的气体构成等离子体的干法刻蚀去除。
通过各种实施例，描述了一种或者多种用于制造刻蚀掩模370的方法，所述刻蚀掩模370由将来自牺牲掩模的线的频率三倍化的线构成。刻蚀掩模370然后可以用于图案化半导体层308，用于例如集成电路器件制造。根据本发明的实施例，刻蚀掩模370具有基本由无定型碳材料构成的掩模部分370B。在用于图案化半导体层308的刻蚀工艺过程中，无定型碳材料变为钝化的，因此能够在半导体层308的整个刻蚀中保持其图像和尺度。虽然经修剪的间隔物掩模340具有图案化半导体层308所期望的尺寸，但是经修剪的间隔物掩模340的材料可能不适于经受住到半导体层的精确图像转移，例如其可能在刻蚀工艺过程中降解。根据本发明的实施例，在将图像转移到半导体层之前，经修剪的间隔物掩模的图像首先被转移到包括无定型碳材料的层，如结合图3I和3J所述的。
半导体层308可以是任何适于器件制造或任何其它需要三倍化频率掩模的半导体结构制造的层。根据本发明的实施例，半导体层308包括任何可以被适当地图案化成清晰定义的半导体结构的阵列的材料。在一个实施例中，半导体层308由基于IV族的材料或者III-V族材料构成。此外，半导体层308可以包括任何可以被适当地图案化成清晰定义的半导体结构的阵列的形态。在一个实施例中，半导体层308的形态选自无定型态、单晶体态和多晶态。在一个实施例中，半导体层308包括电荷-载流子掺杂剂杂质原子。半导体层308可以进一步存在于衬底上方。衬底可以是由任何适于经受住制造工艺的材料构成。在一个实施例中，衬底由柔性塑料片构成。衬底还可以由适于经受住制造工艺并且半导体层可以合适地存在于其上的材料构成。在一个实施例中，衬底由诸如晶体硅、锗或硅/锗的基于IV族的材料构成。在另一个实施例中，衬底由III-V族材料构成。衬底还可以包括绝缘层。在一个实施例中，绝缘层由选自氧化硅、氮化硅、氧氮化硅和高k电介质层的材料构成。
应该理解，本发明的实施例不应被限制成在围绕牺牲掩模中线的末端的区域处被修剪的间隔物掩模的制造。在根据本发明的另一个实施例中，间隔物掩模的围绕除线末端之外的结构的部分在结构支撑牺牲掩模的存在下被修剪。图4A-4B示出了表示根据本发明实施例的间隔物掩模制造工艺中的操作的顶视图。
参考图4A，经图案化的光刻胶层420被形成在具有插入线419并由牺牲掩模414进行结构支撑的间隔物掩模414上方。间隔物掩模414的围绕牺牲掩模410中的非线性特征的末端区域416被经图案化的光刻胶层420中的窗口430暴露。此顶视图对应于图3G’，并且可以表示间隔物掩模314的不同于图3G’中所示的线末端的区域。参考图4B，间隔物掩模414被修剪，以形成具有插入线441的经修剪的间隔物掩模440。此外，经图案化的光刻胶层420和牺牲掩模410被去除。在根据本发明的实施例中，在间隔物掩模414的非线性部分被修剪时，牺牲掩模410被保留用于结构支撑。此方法能够形成经修剪的间隔物掩模440，其中间隔物末端480由大于经修剪的间隔物掩模440的线的间距的距离分离，如图4B所示。在一个实施例中，随后的到每一个间隔物末端480的接触端点形成可以方便地进行，而不会存在由一个接触不利地接触多于一个的经修剪的间隔物掩模440的间隔物线或插入线的危险。
在形成间隔物掩模时，可能理想的是，不仅仅是保留间隔物线和插入线。在间隔物掩模的形成过程中，可以保留面积保留区域。图5A-5D示出了表示根据本发明实施例的包括面积保留操作的间隔物掩模制造方法中的一系列操作的剖视图。
参考图5A，与牺牲掩模510共形地沉积间隔物层512。插入掩模叠层517被形成在间隔物层512上方并处于牺牲掩模510的线之间。间隔物层512是用于最终将变为用于包括面积保留步骤的频率三倍化方案中的间隔物掩模的材料来源。图5A对应于上述的图3E。面积保留掩模叠层590在与插入掩模叠层517的形成相同的步骤中被形成。根据本发明的实施例，光刻胶层590被图案化，以保留间隔物层512的一部分(该部分否则将在间隔物掩模形成刻蚀操作中被去除)。在一个实施例中，间隔物层512在用于形成插入压模叠层517和面积保留掩模叠层590的光刻胶叠层的沉积和图案化过程中为牺牲掩模510提供结构支撑。
参考图5B，间隔物层512被刻蚀，并且插入掩模叠层517和面积保留掩模叠层590被去除，以形成具有插入线519的间隔物掩模514。间隔物掩模514还包括面积保留部分592，所述面积保留部分592因为面积保留掩模叠层590的保护而被保留。然后，间隔物掩模514在修剪工序中被修剪，其中，在整个修剪工艺中，牺牲掩模510被保留。此外，根据本发明的实施例，在整个修剪工艺中，面积保留部分592也被保留。
参考图5C，牺牲掩模510被去除，仅仅留下具有插入线541和面积保留部分592的经修剪的间隔物掩模540。参考图5D，具有插入线541和面积保留部分592的经修剪的间隔物掩模540的图像被转移到第二掩模叠层506，以形成刻蚀掩模570。根据本发明的实施例，由于面积保留工艺，刻蚀掩模570包括至少一个其宽度大于刻蚀掩模570中的最细线的宽度的特征，如图5D所示。修剪工艺和面积保留/插入掩模形成工艺可以不必遵循特定次序。根据本发明的替换实施例，修剪工艺在面积保留/插入掩模形成工艺之前进行。
面积保留工艺可以与间隔物掩模工艺结合使用，以最终形成半导体层中的可以用于形成接触的区域。图6A-6B示出了表示根据本发明实施例的包括面积保留工艺的间隔物掩模制造方法中的操作的顶视图。
参考图6A，相对于牺牲掩模610形成具有插入线619和面积保留区域692的间隔物掩模614，如结合图5B所述的。参考图6B，间隔物掩模614被修剪，以形成具有插入线619和面积保留区域692的经修剪的间隔物掩模640，然后去除牺牲掩模610。面积保留部分692可以提供更大的接触可以被形成在其上的区域。根据本发明的实施例，利用面积保留掩模，间隔物层中的否则将在间隔物掩模形成刻蚀操作中被去除的一部分被保留。
上面已经公开了用于制造半导体掩模的方法。在实施例中，提供了具有牺牲掩模的半导体叠层，所述牺牲掩模由一系列线构成。然后形成间隔物掩模，其具有与该一系列的线的侧壁邻接的间隔物线。间隔物掩模还具有处于间隔物线之间的插入线。牺牲掩模最终被去除，以仅仅提供间隔物掩模。在一个实施例中，间隔物掩模通过在半导体叠层上方并与牺牲掩模共形地沉积间隔物层来形成。然后在所述间隔物层上方并且在所述牺牲掩模的所述一系列线之间内插地沉积和图案化光刻胶层。随后，间隔物层被刻蚀以提供间隔物掩模，所述间隔物掩模具有与牺牲掩模的一系列线的侧壁邻接的间隔物线以及处于间隔物线之间的插入线。最后，牺牲掩模被去除，以仅仅提供间隔物掩模。在具体实施例中，间隔物掩模的间隔物线和插入线使得牺牲掩模的一系列线的频率三倍化。
相关申请交叉引用
此申请要求2007年6月1目递交的美国临时申请No.60/932,618的权益，其通过引用被包括于此。
Claims (17)
1.一种用于制造半导体掩模的方法，包括：
提供具有牺牲掩模的半导体叠层，其中所述牺牲掩模由一系列线构成；
形成间隔物掩模，所述间隔物掩模包括与所述一系列线的侧壁邻接的间隔物线和处于所述间隔物线之间的插入线，其中，所述间隔物线和所述插入线具有相同宽度，并且所述间隔物掩模的间隔物线和插入线的频率是所述牺牲掩模的所述一系列线的频率的三倍；
去除所述牺牲掩模；以及
修剪所述间隔物掩模的每一个所述间隔物线的一部分，以形成具有插入线的经修剪的间隔物掩模，其中在形成所述具有插入线的经修剪的间隔物掩模之后，所述牺牲掩模被去除。
2.如权利要求1所述的方法，其中，所述牺牲掩模的所述一系列线的节距为6。
3.一种用于制造半导体掩模的方法，包括：
提供具有由一系列线构成的牺牲掩模的半导体叠层；
在所述半导体叠层上方并且与所述牺牲掩模共形地沉积间隔物层；
在所述间隔物层上方并且在所述牺牲掩模的所述一系列线之间内插地沉积和图案化光刻胶层；
刻蚀所述间隔物层，以提供间隔物掩模，其中所述间隔物掩模具有与所述牺牲掩模的所述一系列线的侧壁邻接的间隔物线和插入线，其中所述刻蚀所述间隔物层暴露所述牺牲掩模的顶表面；
修剪所述间隔物掩模的每一个所述间隔物线的一部分，以形成具有插入线的经修剪的间隔物掩模；以及
在形成所述具有插入线的经修剪的间隔物掩模之后，去除所述牺牲掩模。
4.如权利要求3所述的方法，其中，所述间隔物层由硅构成，所述牺牲掩模的顶部由选自氮化硅和氧化硅的材料构成，并且刻蚀所述间隔物层以提供所述间隔物掩模包括利用采用选自Cl2和HBr的气体的干法刻蚀工艺。
5.如权利要求4所述的方法，其中，去除所述牺牲掩模包括利用选自热H3PO4湿法刻蚀、含水氢氟酸湿法刻蚀和SiCoNi刻蚀的刻蚀工艺。
6.如权利要求3所述的方法，其中，所述间隔物层由氧化硅构成，所述牺牲掩模的顶部由选自氮化硅和硅的材料构成，并且刻蚀所述间隔物层以提供所述间隔物掩模包括利用采用选自C4F8和CHF3的气体的干法刻蚀工艺。
7.如权利要求6所述的方法，其中，去除所述牺牲掩模包括利用选自热H3PO4湿法刻蚀、SiCoNi刻蚀、Cl2等离子体刻蚀和CF4/O2等离子体刻蚀的刻蚀工艺。
8.如权利要求3所述的方法，其中，所述间隔物层由氮化硅构成，所述牺牲掩模的顶部由选自氧化硅和硅的材料构成，并且刻蚀所述间隔物层以提供所述间隔物掩模包括利用采用选自CH2F2和CHF3的气体的干法刻蚀工艺。
9.如权利要求8所述的方法，其中，去除所述牺牲掩模包括利用选自含水氢氟酸湿法刻蚀、SiCoNi刻蚀、Cl2等离子体刻蚀和CF4/O2等离子体刻蚀的刻蚀工艺。
10.如权利要求3所述的方法，其中，所述间隔物掩模的间隔物线和插入线的频率是所述牺牲掩模的所述一系列线的频率的三倍。
11.一种用于制造半导体掩模的方法，包括：
提供具有掩模层的半导体叠层；
在所述掩模层上方沉积和图案化第一光刻胶层，以形成图像；
刻蚀所述掩模层，以形成具有所述图像的牺牲掩模，其中所述牺牲掩模由一系列线构成；
在所述半导体叠层上方并且与所述牺牲掩模共形地沉积间隔物层；
在所述间隔物层上方沉积并图案化第二光刻胶层，以形成插入掩模和面积保留掩模；
刻蚀所述间隔物层，以提供由间隔物线、插入线和面积保留区域构成的间隔物掩模，其中所述间隔物线与所述牺牲掩模的所述一系列线的侧壁邻接，所述插入线处于所述间隔物线之间，并且刻蚀所述间隔物层暴露所述牺牲掩模的顶表面；
在所述间隔物掩模和所述牺牲掩模上方沉积和图案化第三光刻胶层，以暴露所述间隔物掩模的所述间隔物线的至少一部分；
刻蚀所述间隔物掩模的所述间隔物线的所述暴露部分，以修剪所述间隔物掩模；以及
去除所述牺牲掩模。
12.如权利要求11所述的方法，其中，所述间隔物层由硅构成，所述牺牲掩模的顶部由选自氮化硅和氧化硅的材料构成，并且刻蚀所述间隔物层以提供所述间隔物掩模包括利用采用选自Cl2和HBr的气体的干法刻蚀工艺。
13.如权利要求12所述的方法，其中，去除所述牺牲掩模包括利用选自热H3PO4湿法刻蚀、含水氢氟酸湿法刻蚀和SiCoNi刻蚀的刻蚀工艺。
14.如权利要求11所述的方法，其中，所述间隔物层由氧化硅构成，所述牺牲掩模的顶部由选自氮化硅和硅的材料构成，并且刻蚀所述间隔物层以提供所述间隔物掩模包括利用采用选自C4F8和CHF3的气体的干法刻蚀工艺。
15.如权利要求14所述的方法，其中，去除所述牺牲掩模包括利用选自热H3PO4湿法刻蚀、SiCoNi刻蚀、Cl2等离子体刻蚀和CF4/O2等离子体刻蚀的刻蚀工艺。
16.如权利要求11所述的方法，其中，所述间隔物层由氮化硅构成，所述牺牲掩模的顶部由选自氧化硅和硅的材料构成，并且刻蚀所述间隔物层以提供所述间隔物掩模包括利用采用选自CH2F2和CHF3的气体的干法刻蚀工艺。
17.如权利要求16所述的方法，其中，去除所述牺牲掩模包括利用选自含水氢氟酸湿法刻蚀、SiCoNi刻蚀、Cl2等离子体刻蚀和CF4/O2等离子体刻蚀的刻蚀工艺。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US93261807P | 2007-06-01 | 2007-06-01 | |
| US60/932,618 | 2007-06-01 | ||
| US11/875,205 | 2007-10-19 | ||
| US11/875,205 US7846849B2 (en) | 2007-06-01 | 2007-10-19 | Frequency tripling using spacer mask having interposed regions |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101315515A CN101315515A (zh) | 2008-12-03 |
| CN101315515B true CN101315515B (zh) | 2013-03-27 |
Family
ID=39739769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100983623A Expired - Fee Related CN101315515B (zh) | 2007-06-01 | 2008-05-30 | 利用具有插入区域的间隔物掩模的频率三倍化 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7846849B2 (zh) |
| EP (1) | EP1998362A2 (zh) |
| JP (1) | JP5236996B2 (zh) |
| KR (1) | KR100991339B1 (zh) |
| CN (1) | CN101315515B (zh) |
| SG (1) | SG148135A1 (zh) |
| TW (1) | TWI381424B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7807578B2 (en) * | 2007-06-01 | 2010-10-05 | Applied Materials, Inc. | Frequency doubling using spacer mask |
| KR101203201B1 (ko) * | 2008-06-13 | 2012-11-21 | 도쿄엘렉트론가부시키가이샤 | 반도체 장치의 제조 방법 |
| US9953885B2 (en) * | 2009-10-27 | 2018-04-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | STI shape near fin bottom of Si fin in bulk FinFET |
| US7923305B1 (en) * | 2010-01-12 | 2011-04-12 | Sandisk 3D Llc | Patterning method for high density pillar structures |
| US8828885B2 (en) * | 2013-01-04 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company Limited | Photo resist trimmed line end space |
| US8865600B2 (en) * | 2013-01-04 | 2014-10-21 | Taiwan Semiconductor Manufacturing Company Limited | Patterned line end space |
| CN104425223B (zh) * | 2013-08-28 | 2017-11-03 | 中芯国际集成电路制造(上海)有限公司 | 图形化方法 |
| US9070630B2 (en) * | 2013-11-26 | 2015-06-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming patterns |
| US9524878B2 (en) * | 2014-10-02 | 2016-12-20 | Macronix International Co., Ltd. | Line layout and method of spacer self-aligned quadruple patterning for the same |
| CN105590894B (zh) * | 2014-11-12 | 2018-12-25 | 旺宏电子股份有限公司 | 线路布局以及线路布局的间隙壁自对准四重图案化的方法 |
| CN107785247A (zh) * | 2016-08-24 | 2018-03-09 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极及半导体器件的制造方法 |
| US10566194B2 (en) | 2018-05-07 | 2020-02-18 | Lam Research Corporation | Selective deposition of etch-stop layer for enhanced patterning |
| WO2020209939A1 (en) * | 2019-04-08 | 2020-10-15 | Applied Materials, Inc. | Methods for modifying photoresist profiles and tuning critical dimensions |
| CN112309838B (zh) * | 2019-07-31 | 2023-07-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1832109A (zh) * | 2005-03-08 | 2006-09-13 | 联华电子股份有限公司 | 掩模的制造方法与图案化制造方法 |
| CN1860586A (zh) * | 2003-09-30 | 2006-11-08 | 英飞凌科技股份公司 | 用于制造硬掩模的方法和硬掩模结构 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5328810A (en) | 1990-05-07 | 1994-07-12 | Micron Technology, Inc. | Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process |
| KR100354440B1 (ko) * | 2000-12-04 | 2002-09-28 | 삼성전자 주식회사 | 반도체 장치의 패턴 형성 방법 |
| JP4235404B2 (ja) * | 2002-06-12 | 2009-03-11 | キヤノン株式会社 | マスクの製造方法 |
| US6924191B2 (en) | 2002-06-20 | 2005-08-02 | Applied Materials, Inc. | Method for fabricating a gate structure of a field effect transistor |
| JP2004207385A (ja) * | 2002-12-24 | 2004-07-22 | Rohm Co Ltd | マスク、その製造方法およびこれを用いた半導体装置の製造方法 |
| JP2005203672A (ja) * | 2004-01-19 | 2005-07-28 | Sony Corp | 半導体装置の製造方法 |
| US7064078B2 (en) * | 2004-01-30 | 2006-06-20 | Applied Materials | Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme |
| US7115525B2 (en) | 2004-09-02 | 2006-10-03 | Micron Technology, Inc. | Method for integrated circuit fabrication using pitch multiplication |
| US7253118B2 (en) * | 2005-03-15 | 2007-08-07 | Micron Technology, Inc. | Pitch reduced patterns relative to photolithography features |
| KR100674970B1 (ko) * | 2005-04-21 | 2007-01-26 | 삼성전자주식회사 | 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법 |
| US7560390B2 (en) * | 2005-06-02 | 2009-07-14 | Micron Technology, Inc. | Multiple spacer steps for pitch multiplication |
| KR100752674B1 (ko) * | 2006-10-17 | 2007-08-29 | 삼성전자주식회사 | 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법 |
-
2007
- 2007-10-19 US US11/875,205 patent/US7846849B2/en not_active Expired - Fee Related
-
2008
- 2008-05-27 TW TW097119558A patent/TWI381424B/zh not_active IP Right Cessation
- 2008-05-27 JP JP2008138376A patent/JP5236996B2/ja not_active Expired - Fee Related
- 2008-05-28 SG SG200804042-0A patent/SG148135A1/en unknown
- 2008-05-29 KR KR1020080050414A patent/KR100991339B1/ko not_active IP Right Cessation
- 2008-05-29 EP EP08157220A patent/EP1998362A2/en not_active Withdrawn
- 2008-05-30 CN CN2008100983623A patent/CN101315515B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1860586A (zh) * | 2003-09-30 | 2006-11-08 | 英飞凌科技股份公司 | 用于制造硬掩模的方法和硬掩模结构 |
| CN1832109A (zh) * | 2005-03-08 | 2006-09-13 | 联华电子股份有限公司 | 掩模的制造方法与图案化制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101315515A (zh) | 2008-12-03 |
| KR100991339B1 (ko) | 2010-11-01 |
| JP5236996B2 (ja) | 2013-07-17 |
| US20080299465A1 (en) | 2008-12-04 |
| JP2009027146A (ja) | 2009-02-05 |
| EP1998362A2 (en) | 2008-12-03 |
| US7846849B2 (en) | 2010-12-07 |
| TWI381424B (zh) | 2013-01-01 |
| TW200910419A (en) | 2009-03-01 |
| KR20080106070A (ko) | 2008-12-04 |
| SG148135A1 (en) | 2008-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101315515B (zh) | 利用具有插入区域的间隔物掩模的频率三倍化 | |
| CN103488041A (zh) | 利用间隔物掩模的频率加倍 | |
| US9576814B2 (en) | Method of spacer patterning to form a target integrated circuit pattern | |
| CN101539721B (zh) | 利用光刻胶模板掩模的频率加倍 | |
| TWI356446B (en) | Methods to reduce the critical dimension of semico | |
| JP5432636B2 (ja) | 半導体素子及び半導体素子のパターン形成方法 | |
| KR100921588B1 (ko) | 포토리소그래피의 피쳐들에 관련된 감소된 피치를 갖는패턴들 | |
| US20090017631A1 (en) | Self-aligned pillar patterning using multiple spacer masks | |
| US9214356B2 (en) | Mechanisms for forming patterns | |
| CN104658892A (zh) | 用于集成电路图案化的方法 | |
| US10734284B2 (en) | Method of self-aligned double patterning | |
| CN101339361A (zh) | 利用间隔物掩模的频率加倍 | |
| CN114334619A (zh) | 半导体结构的形成方法 | |
| CN104078329A (zh) | 自对准多重图形的形成方法 | |
| US20090227108A1 (en) | Patterning method in semiconductor manufacturing process | |
| US20220181215A1 (en) | Gate formation process | |
| CN111508826A (zh) | 一种半导体结构及形成方法 | |
| CN110707003B (zh) | 图案化结构的制作方法 | |
| US20090130854A1 (en) | Patterning structure and method for semiconductor devices | |
| TW202323981A (zh) | 硬遮罩結構及其應用於半導體結構的製備方法 | |
| CN111640668A (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130327 Termination date: 20140530 |