CN110707003B - 图案化结构的制作方法 - Google Patents

图案化结构的制作方法 Download PDF

Info

Publication number
CN110707003B
CN110707003B CN201810928323.5A CN201810928323A CN110707003B CN 110707003 B CN110707003 B CN 110707003B CN 201810928323 A CN201810928323 A CN 201810928323A CN 110707003 B CN110707003 B CN 110707003B
Authority
CN
China
Prior art keywords
pattern
layer
patterning process
patterned
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810928323.5A
Other languages
English (en)
Other versions
CN110707003A (zh
Inventor
张峰溢
李甫哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201810928323.5A priority Critical patent/CN110707003B/zh
Priority to US16/118,446 priority patent/US10503069B1/en
Publication of CN110707003A publication Critical patent/CN110707003A/zh
Application granted granted Critical
Publication of CN110707003B publication Critical patent/CN110707003B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明公开一种图案化结构的制作方法，包括下列步骤。在材料层上形成第一图案转移层与第二图案转移层。第二图案转移层的一部分被图案化而成为第一图案。在第一图案的侧壁上形成第一间隙壁。第一图案化转移层被图案化而成为第二图案与第三图案。形成覆盖层覆盖第一图案、第一间隙壁、第二图案与第三图案。移除一部分的覆盖层以暴露出第一图案与第一间隙壁。移除第一间隙壁，并以第一图案以及覆盖层为掩模，对第一图案转移层进行图案化制作工艺。第二图案被图案化制作工艺图案化而成为第四图案。

Description

图案化结构的制作方法
技术领域
本发明涉及一种图案化结构的制作方法，尤其是涉及一种利用多个图案化制作工艺的图案化结构的制作方法。
背景技术
集成电路(integrated circuit，IC)是通过形成于基底或不同膜层中的图案化特征(feature)构成的元件装置以及内连线结构所建构。在IC的制作过程中，光刻(photolithography)制作工艺为一不可或缺的技术，其主要是将所设计的图案，例如电路布局图案形成于一个或多个光掩模上，然后再通过曝光(exposure)与显影(development)步骤将光掩模上的图案转移至一膜层上的光致抗蚀剂层内，以将此复杂的布局图案精确地转移至半导体芯片上。
随着半导体产业的微型化发展以及半导体制作技术的进步，现有作为广用技术的曝光技术已逐渐接近其极限。因此，目前业界也开发出双重曝光光刻技术来制作更微型化的半导体元件结构。然而，同一层别但位于不同区域的图案化结构可能具有不同的形状、大小或/及密度，而需各自进行不同的光刻制作工艺或/及更复杂的制作方法，进而造成制作工艺复杂化以及成本增加等问题。
发明内容
本发明提供了一种图案化结构的制作方法，利用间隙壁的设置来实现自对准的图案化效果，并整合不同区域上进行的图案化制作工艺，用以达到减少整体使用光掩模数量以及提升制作工艺容许范围(process window)的效果。
本发明的一实施例提供一种图案化结构的制作方法，包括下列步骤。首先，在一材料层上形成一第一图案转移层，并于第一图案转移层上形成一第二图案转移层。对第二图案转移层进行一第一图案化制作工艺，且第二图案转移层的一部分被第一图案化制作工艺图案化而成为一第一图案。在第一图案的侧壁上形成一第一间隙壁。在形成第一间隙壁之后，对第一图案转移层进行一第二图案化制作工艺。第一图案化转移层被第二图案化制作工艺图案化而成为一第二图案与一第三图案，且第二图案形成于材料层与第一图案之间。形成一覆盖层覆盖第一图案、第一间隙壁、第二图案以及第三图案。移除一部分的覆盖层，用以暴露出第一图案与第一间隙壁。移除第一间隙壁。于移除第一间隙壁之后，以第一图案以及覆盖层为掩模，对第一图案转移层进行一第三图案化制作工艺。第二图案被第三图案化制作工艺图案化而成为一第四图案。
附图说明
图1A至图16B为本发明第一实施例的图案化结构的制作方法的示意图，其中
图1A为上视示意图；
图1B为沿图1A中A-A’剖线与B-B’剖线所绘示的剖视图；
图2A为图1A之后的状况示意图；
图2B为沿图2A中A-A’剖线与B-B’剖线所绘示的剖视图；
图3A为图2A之后的状况示意图；
图3B为沿图3A中A-A’剖线与B-B’剖线所绘示的剖视图；
图4A为图3A之后的状况示意图；
图4B为沿图4A中A-A’剖线与B-B’剖线所绘示的剖视图；
图5A为图4A之后的状况示意图；
图5B为沿图5A中A-A’剖线与B-B’剖线所绘示的剖视图；
图6A为图5A之后的状况示意图；
图6B为沿图5A中A-A’剖线与B-B’剖线所绘示的剖视图；
图7A为图6A之后的状况示意图；
图7B为沿图7A中A-A’剖线与B-B’剖线所绘示的剖视图；
图8A为图8A之后的状况示意图；
图8B为沿图2A中A-A’剖线与B-B’剖线所绘示的剖视图；
图9A为图8A之后的状况示意图；
图9B为沿图9A中A-A’剖线与B-B’剖线所绘示的剖视图；
图10A为图9A之后的状况示意图；
图10B为沿图10A中A-A’剖线与B-B’剖线所绘示的剖视图；
图11A为图10A之后的状况示意图；
图11B为沿图11A中A-A’剖线与B-B’剖线所绘示的剖视图；
图12为第一区于图11B之后的状况示意图；
图13为图12之后的状况示意图；
图14A为图13之后的状况示意图；
图14B为沿图14A中A-A’剖线与B-B’剖线所绘示的剖视图；
图15A为图14A之后的状况示意图；
图15B为沿图15A中A-A’剖线与B-B’剖线所绘示的剖视图；
图16A为图15A之后的状况示意图；
图16B为沿图15A中A-A’剖线与B-B’剖线所绘示的剖视图。
图17为本发明第一实施例的图案化结构的制作方法应用于形成半导体存储装置的示意图。
图18A、图18B、图19A、图19B以及图20为本发明第二实施例的图案化结构的制作方法的示意图，其中
图18A为上视示意图；
图18B为沿图18A中A-A’剖线所绘示的剖视图；
图19A为图18A之后的状况示意图；
图19B为沿图19A中A-A’剖线所绘示的剖视图；
图20为图19A之后的状况示意图。
图21以及图22为本发明第三实施例的图案化结构的制作方法的示意图，其中图22为图21之后的状况示意图。
图23为本发明第四实施例的图案化结构的制作方法的示意图。
主要元件符号说明
10 基底
11 浅沟槽隔离
12 源极/漏极区
13 存储节点接触
20 绝缘层
30 材料层
30A 第一材料层图案
30B 第二材料层图案
41 第一掩模层
42 第二掩模层
43 第三掩模层
44 第四掩模层
50 第一图案转移层
60 第二图案转移层
71A 第一介电层
71B 第一抗反射层
71C 第一图案化光致抗蚀剂层
72C 第二图案化光致抗蚀剂层
73A 第三介电层
73B 第三抗反射层
73C 第三图案化光致抗蚀剂层
74A 第四介电层
74B 第四抗反射层
74C 第四图案化光致抗蚀剂层
75A 第五介电层
75B 第五抗反射层
75C 第五图案化光致抗蚀剂层
80 间隙壁材料层
91 第一图案化制作工艺
92 第二图案化制作工艺
93 第三图案化制作工艺
94 第四图案化制作工艺
95 第五图案化制作工艺
96 第六图案化制作工艺
100 半导体存储装置
BL 位线结构
C1 连接结构
C2 存储节点接触垫
GS 栅极结构
M11 第一光致抗蚀剂图案
M12 第二光致抗蚀剂图案
M21 第三光致抗蚀剂图案
M31 第四光致抗蚀剂图案
M32 第五光致抗蚀剂图案
M41 第六光致抗蚀剂图案
M42 第七光致抗蚀剂图案
M52 第八光致抗蚀剂图案
P1 第一图案
P2 第二图案
P3 第三图案
P4 第四图案
P5 第五图案
P6 第六图案
P7 第七图案
P8 第八图案
R1 第一区
R2 第二区
SP1 第一间隙壁
SP2 第二间隙壁
Z 厚度方向
具体实施方式
以下本发明的详细描述已披露足够的细节以使本领域的技术人员能够实践本发明。以下阐述的实施例应被认为是说明性的而非限制性的。对于本领域的一般技术人员而言显而易见的是，在不脱离本发明的精神和范围的情况下，可以进行形式及细节上的各种改变与修改。
在进一步的描述各实施例之前，以下先针对全文中使用的特定用语进行说明。
用语“在…上”、“在…上方”和“在…之上”的含义应当以最宽方式被解读，以使得“在…上”不仅表示“直接在”某物上而且还包括在某物上且其间有其他居间特征或层的含义，并且“在…上方”或“在…之上”不仅表示在某物“上方”或“之上”的含义，而且还可以包括其在某物“上方”或“之上”且其间没有其他居间特征或层(即，直接在某物上)的含义。
用语“蚀刻”在本文中通常用来描述用以图案化材料的制作工艺，使得在蚀刻完成后的材料的至少一部分能被留下。例如，应该理解的是，蚀刻硅的方法通常包括在硅上面图案化一光致抗蚀剂层，然后从未被光致抗蚀剂层保护的区域去除硅。因此，在蚀刻过程完成后，被光致抗蚀剂层保护的区域的硅可留下。然而，在另一些实施例中，刻蚀也可以包括未使用光致抗蚀剂的方法，但在蚀刻过程完成后也可留下至少一部分的被蚀刻材料。
上面的说明可用来从区分“刻蚀”及“移除”。当“蚀刻”一材料，该材料的至少一部分在蚀刻结束后可被保留。与此相反的是，当“移除”材料时，基本上所有的材料可在过程中被除去。然而，在一些实施例中，“移除”可被认为是一个广义的用语而包括刻蚀。
在下文中使用术语“形成”或“设置”来描述将材料层施加到基底的行为。这些术语旨在描述任何可行的层形成技术，包括但不限于热生长、溅射、蒸发、化学气相沉积、外延生长、电镀等。
请参阅图1A至图16B。图1A至图16B所绘示为本发明第一实施例的图案化结构的制作方法的示意图。其中，图1A、图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A以及图14A、图15A、图16A为上视图，图1B、图2B、图3B、图4B、图5B、图6B、图7B、图8B、图9B、图10B、图11B、图12、图13以及图14B、图15B、图16B为剖视图。图1B、图2B、图3B、图4B、图5B、图6B、图7B、图8B、图9B、图10B、图11B分别为沿图1A、图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A中A-A’剖线与B-B’剖线所绘示的剖视图，而图14B、图15B、图16B分别为沿图14A、图15A、图16A中A-A’剖线与B-B’剖线所绘示的剖视图。本实施例的图案化结构的制作方法可包括下列步骤。首先，如图1A与图1B所示，在一材料层30上形成一第一图案转移层50，并于第一图案转移层50上形成一第二图案转移层60。在一些实施例中，材料层30可形成于一基底10上，基底10上可设置有一绝缘层20，而材料层30可至少部分设置于绝缘层20中，但并不以此为限。在一些实施例中，基底10可包括半导体基底或非半导体基底。上述的半导体基底可包括硅基底、外延硅基底、硅锗基底、碳化硅基底、硅覆绝缘(silicon-on-insulator，SOI)基底或其他适合的半导体材料所形成的基底，而上述的非半导体基底可包括玻璃基底、陶瓷基底、塑胶基底或其他适合的非半导体材料所形成的基底。绝缘层20可包括氧化物、氮化物或其他适合的绝缘材料。此外，在一些实施例中，基底10上可定义有一第一区R1与一第二区R2，而上述的材料层30、第一图案转移层50以及第二图案转移层60可形成于第一区R1与第二区R2上，但并不以此为限。
材料层30可包括导电材料例如铝、钨、铜或钛铝合金，但并不以此为限。在一些实施例中，材料层30也可视需要包括其他材料例如绝缘材料。此外，第一图案转移层50与材料层30之间可视需要形成其他的材料层。例如在一些实施例中，一第一掩模层41、一第二掩模层42、一第三掩模层43以及一第四掩模层44可于基底10的厚度方向Z上设置于第一图案转移层50与材料层30之间，且第一掩模层41、第二掩模层42、第三掩模层43、第四掩模层44、第一图案转移层50以及第二图案转移层60的材料组成可至少部分彼此不同，但并不以此为限。举例来说，第一掩模层41、第二掩模层42、第三掩模层43以及第四掩模层44可分别包括氮化硅层、先进曝光图样薄膜(advanced patterning film，APF)、氮氧化硅层以及多晶硅层，但并不以此为限。此外，在一些实施例中，第一图案转移层50的材料组成可不同于第二图案转移层60的材料组成，由此于后续的图案化制作工艺中提供所需的蚀刻选择比，而第二图案转移层60的材料组成可与第四掩模层44的材料组成相似，用以配合后续的图案化制作工艺的进行，但并不以此为限。举例来说，第一图案转移层50可为氮化硅层，而第二图案转移层60可为多晶硅层，但并不以此为限。上述第一掩模层41、第二掩模层42、第三掩模层43、第四掩模层44、第一图案转移层50以及第二图案转移层60也可视需要包括其他适合的介电材料或/及导电材料。
然后，如图1A、图1B、图2A以及图2B所示，对第二图案转移层60进行一第一图案化制作工艺91。第二图案转移层60的一部分可被第一图案化制作工艺91图案化而成为一第一图案P1，而第二图案转移层60的另一部分可被第一图案化制作工艺91图案化而成为一第六图案P6。在一些实施例中，一部分的第二图案转移层60可被第一图案化制作工艺91图案化而成为多个彼此互相分离的第一图案P1位于第一区R1上方，而另一部分的第二图案转移层60可被第一图案化制作工艺91图案化而成为多个彼此互相分离的第六图案P6位于第二区R2上方，但并不以此为限。在一些实施例中，第一图案化制作工艺91可包括一光刻制作工艺(photolithography process)，利用于第二图案转移层60上依序形成一第一介电层71A、一第一抗反射层71B以及一第一图案化光致抗蚀剂层71C，然后搭配适合的蚀刻制作工艺将第一图案化光致抗蚀剂层71C的图案转移至第二图案转移层60，并于蚀刻制作工艺之后将第一介电层71A、第一抗反射层71B以及第一图案化光致抗蚀剂层71C移除，但并不以此为限。举例来说，第一图案化光致抗蚀剂层71C可包括多个第一光致抗蚀剂图案M11位于第一区R1上方以及多个第二光致抗蚀剂图案M12位于第二区R2上方，第二图案转移层60被图案化后所形成的第一图案P1与第六图案P6可分别对应第一光致抗蚀剂图案M11以及第二光致抗蚀剂图案M12，而第一光致抗蚀剂图案M11与第二光致抗蚀剂图案M12可通过同一光掩模对一光致抗蚀剂材料层进行曝光制作工艺与显影制作工艺而形成，但并不以此为限。在一些实施例中，第一介电层71A可包括一有机分布层(organic distribution layer，ODL)或其他适合的有机或无机介电材料，第一抗反射层71B可包括一含硅掩模抗反射层(silicon-containing hard mask bottom anti-reflecting coating，SHB)或其他适合的抗反射材料。在一些实施例中，第一图案P1与第六图案P6于上视图(例如图2A)中可分别为条状图案且彼此的延伸方向可互相平行，而此设计可有助于上述第一图案化制作工艺91中曝光制作工艺的效果，但并不以此为限。
接着，如图3A、图3B、图4A以及图4B所示，在第一图案P1的侧壁上形成一第一间隙壁SP1，并于第六图案P6的侧壁上形成一第二间隙壁SP2。第一间隙壁SP1与第二间隙壁SP2的制作方法可包括但并不限于下列步骤。首先，在第一图案转移层50、第一图案P1以及第六图案P6上共形地(conformally)形成一间隙壁材料层80，然后对间隙壁材料层80进行一非等向性蚀刻制作工艺而于第一图案P1以及第六图案P6的侧壁上分别形成第一间隙壁SP1与第二间隙壁SP2。间隙壁材料层80可包括绝缘材料例如氧化物绝缘材料或其他适合的可共形地形成的绝缘材料或导电材料。因此，在一些实施例中，第一间隙壁SP1与第二间隙壁SP2可由相同的材料以及相同的制作工艺一并形成，但并不以此为限。在一些实施例中，也可视需要由不同的材料或/及不同的制作工艺分别形成第一间隙壁SP1与第二间隙壁SP2。
然后，如图4A、图5A、图6A以及图4B、图5B、图6B所示，在形成第一间隙壁SP1以及第二间隙壁SP2之后，可形成一第二图案化光致抗蚀剂层72C覆盖第一区R1而将第二区R2暴露出来，由此可将第二区R2上的第六图案P6移除，并于移除第六图案P6之后，以第二间隙壁SP2为掩模，对位于第二区R2上方的第一图案化转移层50进行一第五图案化制作工艺95，而位于第二区R2上的第一图案化转移层50的至少一部分可被第五图案化制作工艺95图案化而成为一第七图案P7。第五图案化制作工艺95可用以将第二间隙壁SP2转移至第一图案化转移层50中，而第七图案P7可对应第二间隙壁SP2的图案。在一些实施例中，第二图案化光致抗蚀剂层72C可包括一第三光致抗蚀剂图案M21于第五图案化制作工艺95中覆盖第一区R1上的第一图案化转移层50、第一图案P1以及第一间隙壁SP1，由此达到保护效果，第三光致抗蚀剂图案M21下方可视需要设置其他材料层(例如第二抗反射层以及第二介电层，未绘示)，而第二图案化光致抗蚀剂层72C可于第七图案P7形成之后被移除，但并不以此为限。
接着，如图7A、图7B、图8A以及图8B所示，在一些实施例中，可对第二区R2上的第七图案P7进行一第六图案化制作工艺96，而第七图案P7可被第六图案化制作工艺96图案化而成为一第八图案P8。在一些实施例中，第六图案化制作工艺96可包括一光刻制作工艺，利用于第一区R1以及第二区R2上依序形成一第三介电层73A、一第三抗反射层73B以及一第三图案化光致抗蚀剂层73C，然后以第三图案化光致抗蚀剂层73C为掩模搭配进行适合的蚀刻制作工艺用以形成第八图案P8，并于蚀刻制作工艺之后将第三介电层73A、第三抗反射层73B以及第三图案化光致抗蚀剂层73C移除，但并不以此为限。第三介电层73A的材料可与上述图1B中的第一介电层71A的材料相似，而第三抗反射层73B的材料可与上述图1B中的第一抗反射层71B的材料相似，但并不以此为限。在一些实施例中，第三图案化光致抗蚀剂层73C可包括一第四光致抗蚀剂图案M31位于第一区R1上方以及多个第五光致抗蚀剂图案M32位于第二区R2上方，第四光致抗蚀剂图案M31可覆盖整个第一区R1，而各第五光致抗蚀剂图案M32于上视图(例如图7A)中可为条状图案，且第五光致抗蚀剂图案M32的延伸方向可与第七图案P7的延伸方向大体上正交，但并不以此为限。此外，在一些实施例中，第六图案化制作工艺96可包括一自对准双重图案化(self-aligned double patterning，SADP)制作工艺或其他适合的多重图案化制作工艺，但并不以此为限。在一些实施例中，第八图案P8可沿第一图案P1的延伸方向以及与此延伸方向正交的另一方向上重复排列设置而形成一阵列状态，但并不以此为限。
然后，如图9A、图9B、图10A以及图10B所示，对位于第一区R1上的第一图案转移层50进行一第二图案化制作工艺92。第一区R1上的第一图案化转移层50的至少一部分可被第二图案化制作工艺92图案化而成为一第二图案P2与一第三图案P3，且第二图案P2可于基底10的厚度方向Z上形成于材料层30与第一图案P1之间。在一些实施例中，第二图案化制作工艺92可包括一光刻制作工艺，利用于第一区R1以及第二区R2上依序形成一第四介电层74A、一第四抗反射层74B以及一第四图案化光致抗蚀剂层74C，然后以第四图案化光致抗蚀剂层74C为掩模搭配进行适合的蚀刻制作工艺对第一区R1上的第一图案化转移层50进行图案化，并于此蚀刻制作工艺之后将第四介电层74A、第四抗反射层74B以及第四图案化光致抗蚀剂层74C移除，但并不以此为限。第四介电层74A的材料可与上述图1B中的第一介电层71A的材料相似，而第四抗反射层74B的材料可与上述图1B中的第一抗反射层71B的材料相似，但并不以此为限。在一些实施例中，第四图案化光致抗蚀剂层74C可包括多个第六光致抗蚀剂图案M41位于第一区R1上方以及一第七光致抗蚀剂图案M42位于第二区R2上方，第七光致抗蚀剂图案M42可覆盖整个第二区R2，而各第六光致抗蚀剂图案M41于上视图(例如图9A)中可为条状图案，且第六光致抗蚀剂图案M41的延伸方向可与第一图案P1的延伸方向平行，但并不以此为限。此外，在一些实施例中，上述第二图案化制作工艺92中的蚀刻制作工艺较佳对于第一图案P1以及第一间隙壁SP1有较低的蚀刻率，故第一图案P1以及第一间隙壁SP1也可被视为此蚀刻制作工艺中的掩模，而所形成的第二图案P2可于基底10的厚度方向Z上与第一图案P1以及第一间隙壁SP1重叠，且第三图案P3可于基底10的厚度方向Z上与第六光致抗蚀剂图案M41对应，但并不以此为限。因此，当第六光致抗蚀剂图案M41于基底10的厚度方向Z上未与第一图案P1以及第一间隙壁SP1重叠时，所形成的第二图案P2与第三图案P3可彼此互相分离，但并不以此为限。在一些实施例中，当第六光致抗蚀剂图案M41于基底10的厚度方向Z上与第一间隙壁SP1或/及第一图案P1部分重叠时，所形成的第二图案P2与第三图案P3也可彼此彼此相连。
接着，如图11A与图11B所示，形成一覆盖层(例如图11B中所示的第五介电层75A与第五抗反射层75B)覆盖第一图案P1、第一间隙壁SP1、第二图案P2以及第三图案P3。在一些实施例中，可于第一区R1与第二区R2上形成第五介电层75A与第五抗反射层75B，并于位于第二区R2上方的第五抗反射层75B上形成第五图案化光致抗蚀剂层75C。第五介电层75A的材料可与上述图1B中的第一介电层71A的材料相似，而第五抗反射层75B的材料可与上述图1B中的第一抗反射层71B的材料相似，但并不以此为限。在一些实施例中，第五图案化光致抗蚀剂层75C可包括一第八光致抗蚀剂图案M52覆盖第二区R2上的第8图案P8，由此达到保护效果，但并不以此为限。然后，如图11B与图12所示，移除一部分的覆盖层(例如移除第一区R1上的第五抗反射层75B与部分的第五介电层75A)，用以暴露出第一图案P1与第一间隙壁SP1。接着，如图12、图13、图14A与图14B所示，移除第一间隙壁SP1而暴露出部分的第二图案P2，并于移除第一间隙壁SP1之后，以第一图案P1以及覆盖层(例如第五介电层75A)为掩模，对第一图案转移层50再进行一第三图案化制作工艺93，而第二图案P2可被第三图案化制作工艺93图案化而成为一第四图案P4。在一些实施例中，第三图案化制作工艺93可包括一对第一图案转移层50进行蚀刻的蚀刻制作工艺，而此蚀刻制作工艺较佳对第二图案转移层60、第五介电层75A以及第四掩模层44有较低的蚀刻率，且第一区R1上的第五介电层75A以及上述图11B中位于第二区R2上的第五介电层75A、第五抗反射层75B以及第五图案化光致抗蚀剂层75C可于第三图案化制作工艺93后被移除，但并不以此为限。
之后，如图14A、图15A、图16A以及图14B、图15B、图16B所示，进行一第四图案化制作工艺94，用以将第四图案P4、第三图案P3以及第八图案P8转移至材料层30。举例来说，位于第一区R1上的材料层30的至少一部分可被第四图案化制作工艺94图案化而成为一第一材料层图案30A，而位于第二区R2上的材料层30的至少一部分可被第四图案化制作工艺94图案化而成为一第二材料层图案30B。第一材料层图案30A于基底10的厚度方向Z上的投影图案可与第四图案P4或第三图案P3于基底10的厚度方向Z上的投影图案对应且相似，而第二材料层图案30B于基底10的厚度方向Z上的投影图案可与第八图案P8于基底10的厚度方向Z上的投影图案对应且相似。此外，在一些实施例中，第四图案化制作工艺94可包括多个蚀刻步骤，用以先将第四图案P4、第三图案P3以及第八图案P8的图形以蚀刻方式转移至第一掩模层41与第二掩模层42，再利用被图案化的第一掩模层41与第二掩模层42为掩模对材料层30进行蚀刻而形成第一材料层图案30A与第二材料层图案30B，但并不以此为限。在一些实施例中，也可视需要以其他方式将第四图案P4、第三图案P3以及第八图案P8的图形转移至材料层30中。
通过本实施例的制作方法，可形成如图16A与图16B中所示包括了第一材料层图案30A与第二材料层图案30B的图案化结构。值得说明的是，如图9A、图10A、图11A、图9B、图10B、图11B、图12、图13、图14A以及图14B所示，通过第一间隙壁SP1的设置，可确保所形成的第三图案P3与第四图案P4互相分离，故可形成自对准的效果，进而达到改善制作工艺良率以及增加制作工艺容许度(process window)的目的。此外，在上述图2A与图2B中，第一区R1上的第一图案P1以及第二区R2上的第六图案P6可利用同一光掩模以及同一图案化制作工艺所形成，由此达到减少使用光掩模以及降低制作成本的效果。此外，上述图5B中所示的第五图案化制作工艺95以及上述图7B中所示的第六图案化制作工艺96可于上述图9B中所示的第二图案化制作工艺92之前进行，但本发明并不以此为限。在一些实施例中，也可视需要于第二图案化制作工艺92之后进行第五图案化制作工艺95与第六图案化制作工艺96。
请参考图16A、图16B以及图17。图17所绘示为本发明第一实施例的图案化结构的制作方法应用于形成半导体存储装置100的示意图。如图16A、图16B以及图17所示，在一些实施例中，半导体存储装置100可包括半导体基底10、浅沟槽隔离11、源极/漏极区12、栅极结构GS、位线结构BL、绝缘层20、存储节点接触13、存储节点垫C2以及连接结构C1。浅沟槽隔离11设置于半导体基底10中，用以定义出多个主动区。位线结构BL、存储节点接触13以及存储节点垫C2可设置于第二区R2上，而源极/漏极区12、栅极结构GS以及连接结构C1可设置于第一区R1上。在一些实施例中，第二区R2可包括一存储单元(memory cell)区，而第一区R1可包括一周围区，用以形成周围电路元件(例如控制字符线或/及位线信号传递的晶体管)，但并不以此为限。上述的第一材料层图案30A可包括半导体存储装置100中的连接结构C1，而上述第二材料层图案30B可包括半导体存储装置100中的存储节点接触垫C2。换句话说，在一些实施例中，位于第一区R1上的材料层30可被上述第四图案化制作工艺图案化而成为一晶体管(例如包括上述源极/漏极区12与栅极结构GS的晶体管)上的连接结构C1，且位于第二区R2之上的材料层30可被上述第四图案化制作工艺图案化而成为存储节点接触垫C2，但并不以此为限。此外，本发明的图案化结构的制作方法也可视需要应用于形成其他种类的半导体装置中的图案化结构。
下文将针对本发明的不同实施例进行说明，且为简化说明，以下说明主要针对各实施例不同之处进行详述，而不再对相同之处作重复赘述。此外，本发明的各实施例中相同的元件是以相同的标号进行标示，以利于各实施例间互相对照。
请参阅图18A、图18B、图19A、图19B以及图20，并请一并参阅图9A、图9B、图11A、图11B、图12与图13。图18A、图18B、图19A、图19B以及图20所绘示为本发明第二实施例的图案化结构的制作方法的示意图，其中图18A、图19A以及图20为上视图，而图18B与图19B分别为沿图18A与图19A中A-A’剖线所绘示的剖视图。此外，图18A与图18B可被视为绘示了图9A与图9B之后的状况示意图，且是在图9A与图9B中的第六光致抗蚀剂图案M41发生偏移而与第一间隙壁SP1重叠的状况下造成图18A与图18B的结果。如图9A、图9B、图18A以及图18B所示，当第六光致抗蚀剂图案M41发生对准偏移而与第一间隙壁SP1重叠时，所对应形成的第二图案P2与第三图案P3会彼此相连。接着，可进行如上述图11A、图11B、图12以及图13中所述的第三图案化制作工艺93，而形成如图19A与图19B中所示的第四图案P4与第五图案P5。换句话说，本实施例图18A与图18B中的第三图案P3可被第三图案化制作工艺93图案化而成为第五图案P5，而通过第一间隙壁SP1的设置，可在对应的光致抗蚀剂图案(例如上述的第六光致抗蚀剂图案M41)发生对准偏移的状况下仍确保所形成的第五图案P5与第四图案P4可互相分离。然后，如图19A、图19B以及图20所示，可进行如上述图14B中所示的第四图案化制作工艺94，用以将第四图案P4与第五图案P5转移至材料层30。换句话说，本实施例的第一材料层图案30A于基底10的厚度方向Z上的投影图案可与第四图案P4或第五图案P5于基底10的厚度方向Z上的投影图案对应且相似。然而，相较于上述第一实施例，本实施例中对应第五图案P5的第一材料层图案30A的形状会受到上述光致抗蚀剂图案发生对准偏移的影响而有所不同。此外，通过本发明制作方法的自对准特性，可增加对应的布局图案设计限制的弹性，例如上述第六光致抗蚀剂图案M41对应的布局图案的形状变化容许范围可因此增加，但并不以此为限。
请参阅图21与图22，并请一并参阅图13。图21以及图22所绘示为本发明第三实施例的图案化结构的制作方法的示意图，其中图22绘示了图21之后的状况示意图，而图13可被视为绘示了图21之后以及图22之前于第一区R1的状况示意图。如图21、图13以及图22所示，在本实施例的图案化结构的制作方法中，在第二图案化制作工艺92进行时，第四介电层74A、第四抗反射层74B以及第七光致抗蚀剂图案M42可覆盖第二区R2以及第二区R2上的第六图案P6与第二间隙壁SP2，由此达到保护效果。然后，在第二图案化制作工艺92之后进行第三图案化制作工艺93，并于第三图案化制作工艺93之后进行第五图案化制作工艺95。在第五图案化制作工艺95中，第三光致抗蚀剂图案M21可覆盖第一区R1上的第一图案P1、第三图案P3以及第四图案P4，由此达到保护效果。然后，可进行如上述图7B中所示的第六图案化制作工艺96，故本实施例的第六图案化制作工艺96可于第三图案化制作工艺93之后进行。
请参阅图23。图23所绘示为本发明第四实施例的图案化结构的制作方法的示意图。如图23所示，本实施例的第二材料层图案30B的形状以及排列方式可与上述实施例不同。例如，本实施例的第二材料层图案30B于上视图中的形状可为菱形，且多个第二材料层图案30B可沿斜向方向重复排列。因此，在本实施的制作方法中，对应形成第二材料层图案30B的图案化制作工艺所使用的光致抗蚀剂图案(例如上述图1A中的第二光致抗蚀剂图案M12以及上述图7A中的第五光致抗蚀剂图案M32)的延伸方向可未平行于且未垂直于对应形成第一材料层图案30A的图案化制作工艺所使用的光致抗蚀剂图案(例如上述图1A中的第一光致抗蚀剂图案M11以及上述图9A中的第六光致抗蚀剂图案M41)的延伸方向，但并不以此为限。
综上所述，在本发明的图案化结构的制作方法中，可通过第一间隙壁的设置形成自对准的效果，在对应的光致抗蚀剂图案发生对准偏移状况下仍可确保形成的图案可互相分离，故可达到改善制作工艺良率以及增加制作工艺容许度的目的。此外，第一区上的第一图案以及第二区上的第六图案可利用同一光掩模以及同一图案化制作工艺所形成，由此达到减少使用光掩模以及降低制作成本的效果。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (18)

1.一种图案化结构的制作方法，包括：
在材料层上形成第一图案转移层；
在该第一图案转移层上形成第二图案转移层；
对该第二图案转移层进行第一图案化制作工艺，其中该第二图案转移层的一部分被该第一图案化制作工艺图案化而成为第一图案；
在该第一图案的侧壁上形成第一间隙壁；
在形成该第一间隙壁之后，对该第一图案转移层进行第二图案化制作工艺，其中该第一图案化转移层被该第二图案化制作工艺图案化而成为第二图案与第三图案，且该第二图案形成于该材料层与该第一图案之间；
形成覆盖层覆盖该第一图案、该第一间隙壁、该第二图案以及该第三图案；
移除一部分的该覆盖层，用以暴露出该第一图案与该第一间隙壁；
移除该第一间隙壁；以及
在移除该第一间隙壁之后，以该第一图案以及该覆盖层为掩模，对该第一图案转移层进行第三图案化制作工艺，其中该第二图案被该第三图案化制作工艺图案化而成为第四图案。
2.如权利要求1所述的图案化结构的制作方法，还包括：
进行第四图案化制作工艺，用以将该第四图案与该第三图案转移至该材料层。
3.如权利要求1所述的图案化结构的制作方法，其中该第二图案与该第三图案彼此互相分离。
4.如权利要求1所述的图案化结构的制作方法，其中该第二图案与该第三图案彼此相连。
5.如权利要求4所述的图案化结构的制作方法，其中该第三图案被该第三图案化制作工艺图案化而成为第五图案。
6.如权利要求5所述的图案化结构的制作方法，还包括：
将该第四图案与该第五图案转移至该材料层。
7.如权利要求1所述的图案化结构的制作方法，其中该材料层形成于基底上，该基底上定义有第一区与第二区，且该第一图案形成于该第一区上。
8.如权利要求7所述的图案化结构的制作方法，其中该第一图案转移层与该第二图案转移层形成于该第一区与该第二区上，且该第二图案转移层的一部分被该第一图案化制作工艺图案化而成为第六图案形成于该第二区上。
9.如权利要求8所述的图案化结构的制作方法，还包括：
在该第六图案的侧壁上形成第二间隙壁，其中该第一间隙壁与该第二间隙壁一并形成。
10.如权利要求9所述的图案化结构的制作方法，还包括：
移除该第六图案；以及
在移除该第六图案之后，以该第二间隙壁为掩模，对位于该第二区上的该第一图案化转移层进行一第五图案化制作工艺，其中位于该第二区上的该第一图案化转移层被该第五图案化制作工艺图案化而成为一第七图案。
11.如权利要求10所述的图案化结构的制作方法，其中该第五图案化制作工艺于该第二图案化制作工艺之前进行。
12.如权利要求10所述的图案化结构的制作方法，其中该第五图案化制作工艺于该第三图案化制作工艺之后进行。
13.如权利要求10所述的图案化结构的制作方法，还包括：
对该第七图案进行第六图案化制作工艺，其中该第七图案被该第六图案化制作工艺图案化而成为第八图案。
14.如权利要求13所述的图案化结构的制作方法，其中该第六图案化制作工艺于该第二图案化制作工艺之前进行。
15.如权利要求13所述的图案化结构的制作方法，其中该第六图案化制作工艺于该第三图案化制作工艺之后进行。
16.如权利要求13所述的图案化结构的制作方法，还包括：
进行第四图案化制作工艺，用以将该第四图案、该第三图案以及该第八图案转移至该材料层。
17.如权利要求16所述的图案化结构的制作方法，其中位于该第一区上的该材料层被该第四图案化制作工艺图案化而成为晶体管上的连接结构，且位于该第二区上的该材料层被该第四图案化制作工艺图案化而成为存储节点接触垫。
18.如权利要求1所述的图案化结构的制作方法，其中该第一图案转移层的材料组成不同于该第二图案转移层的材料组成。
CN201810928323.5A 2018-08-15 2018-08-15 图案化结构的制作方法 Active CN110707003B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810928323.5A CN110707003B (zh) 2018-08-15 2018-08-15 图案化结构的制作方法
US16/118,446 US10503069B1 (en) 2018-08-15 2018-08-31 Method of fabricating patterned structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810928323.5A CN110707003B (zh) 2018-08-15 2018-08-15 图案化结构的制作方法

Publications (2)

Publication Number Publication Date
CN110707003A CN110707003A (zh) 2020-01-17
CN110707003B true CN110707003B (zh) 2022-12-06

Family

ID=68766041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810928323.5A Active CN110707003B (zh) 2018-08-15 2018-08-15 图案化结构的制作方法

Country Status (2)

Country Link
US (1) US10503069B1 (zh)
CN (1) CN110707003B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298467A (zh) * 2015-05-28 2017-01-04 联华电子股份有限公司 半导体元件图案的制作方法
CN108231770A (zh) * 2016-12-22 2018-06-29 联华电子股份有限公司 形成图案的方法
CN108281413A (zh) * 2017-01-06 2018-07-13 联华电子股份有限公司 制作电容器的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110129991A1 (en) * 2009-12-02 2011-06-02 Kyle Armstrong Methods Of Patterning Materials, And Methods Of Forming Memory Cells
US8450833B2 (en) * 2010-08-20 2013-05-28 Globalfoundries Inc. Spacer double patterning that prints multiple CD in front-end-of-line
US8389383B1 (en) * 2011-04-05 2013-03-05 Micron Technology, Inc. Patterned semiconductor bases, and patterning methods
US8716133B2 (en) * 2012-08-23 2014-05-06 International Business Machines Corporation Three photomask sidewall image transfer method
US8828839B2 (en) * 2013-01-29 2014-09-09 GlobalFoundries, Inc. Methods for fabricating electrically-isolated finFET semiconductor devices
US8951918B2 (en) * 2013-03-27 2015-02-10 United Microelectronics Corp. Method for fabricating patterned structure of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298467A (zh) * 2015-05-28 2017-01-04 联华电子股份有限公司 半导体元件图案的制作方法
CN108231770A (zh) * 2016-12-22 2018-06-29 联华电子股份有限公司 形成图案的方法
CN108281413A (zh) * 2017-01-06 2018-07-13 联华电子股份有限公司 制作电容器的方法

Also Published As

Publication number Publication date
CN110707003A (zh) 2020-01-17
US10503069B1 (en) 2019-12-10

Similar Documents

Publication Publication Date Title
CN104733291B (zh) 用于集成电路图案化的方法
US7049185B2 (en) Semiconductor device having dummy gates and its manufacturing method
CN101315515B (zh) 利用具有插入区域的间隔物掩模的频率三倍化
US6949801B2 (en) Dual trench isolation using single critical lithographic patterning
JP2011502353A (ja) Ｎｖｍ回路をロジック回路と集積する方法
US8951918B2 (en) Method for fabricating patterned structure of semiconductor device
US6033962A (en) Method of fabricating sidewall spacers for a self-aligned contact hole
CN104658892A (zh) 用于集成电路图案化的方法
US8647949B2 (en) Structure and method of fabricating a transistor having a trench gate
TWI713197B (zh) 半導體記憶元件及其製造方法
CN109830462B (zh) 制作半导体元件的方法
CN101339361A (zh) 利用间隔物掩模的频率加倍
CN110707003B (zh) 图案化结构的制作方法
CN108074798B (zh) 一种自对准曝光半导体结构的制作方法
TW201438057A (zh) 半導體裝置圖案化結構之製作方法
US6953973B2 (en) Self-aligned trench isolation method and semiconductor device fabricated using the same
US6979651B1 (en) Method for forming alignment features and back-side contacts with fewer lithography and etch steps
US20080299729A1 (en) Method of fabricating high voltage mos transistor device
US7582526B2 (en) Method for manufacturing semiconductor device
US9147692B2 (en) Method for forming separate narrow lines, method for fabricating memory structure, and product thereof
US10943819B2 (en) Semiconductor structure having a plurality of capped protrusions
CN111403269B (zh) 图案化结构的制作方法
TW201322376A (zh) 嵌入式快閃記憶體之字元線的製造方法
US20050090084A1 (en) Method of forming a gate structure
CN116759378A (zh) 一种存储器件的制作方法及存储器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant