CN104658892A - 用于集成电路图案化的方法 - Google Patents

用于集成电路图案化的方法 Download PDF

Info

Publication number
CN104658892A
CN104658892A CN201410690095.4A CN201410690095A CN104658892A CN 104658892 A CN104658892 A CN 104658892A CN 201410690095 A CN201410690095 A CN 201410690095A CN 104658892 A CN104658892 A CN 104658892A
Authority
CN
China
Prior art keywords
lines
spacer layers
substrate
many lines
remove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410690095.4A
Other languages
English (en)
Other versions
CN104658892B (zh
Inventor
童思频
黄鸿仪
杨能杰
谢静华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104658892A publication Critical patent/CN104658892A/zh
Application granted granted Critical
Publication of CN104658892B publication Critical patent/CN104658892B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23G—CLEANING OR DE-GREASING OF METALLIC MATERIAL BY CHEMICAL METHODS OTHER THAN ELECTROLYSIS
    • C23G1/00—Cleaning or pickling metallic material with solutions or molten salts
    • C23G1/02—Cleaning or pickling metallic material with solutions or molten salts with acid solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种形成目标图案的方法，包括：在使用第一掩模在衬底上方形成多条线，以及在衬底上方、多条线上方和多条线的侧壁上形成间隔件层。该方法进一步包括去除间隔件层的至少一部分以暴露多条线和衬底。该方法进一步包括收缩设置在多条线的侧壁上的间隔件层并去除多条线，从而在衬底上方产生图案化的间隔件层。本发明还涉及用于集成电路图案化的方法。

Description

用于集成电路图案化的方法
技术领域
本发明涉及用于集成电路图案化的方法。
背景技术
半导体集成电路(IC)产业已经经历了快速增长。IC材料和设计中的技术进步已经产生了数代IC，且与前一代IC相比，每一代IC均具有更小并且更复杂的电路。在IC的发展过程中，通常已经增大了功能密度(即，每个芯片区域的互连器件的数目)，而已经减小了几何尺寸(即，可以使用制造工艺产生的最小的组件(或线))。这种按比例缩小工艺通常通过增大生产效率并减小相关成本而提供益处。这种按比例缩小也增大了加工和制造IC的复杂性，并且为了实现这些进步，需要对IC工艺和制造进行相似的发展。
发明内容
为了解决现有技术中的问题，本发明提供了一种形成用于集成电路的目标图案的方法，所述方法包括：使用第一掩模在衬底上方形成多条线；在所述衬底上方、所述多条线上方和所述多条线的侧壁上形成间隔件层；去除所述间隔件层的至少一部分以暴露所述多条线和所述衬底；收缩设置在所述多条线的侧壁上的所述间隔件层；以及去除所述多条线，从而在所述衬底上方提供图案化的间隔件层。
在上述方法中，进一步包括：至少使用所述图案化的间隔件层作为蚀刻掩模蚀刻所述衬底；以及在所述蚀刻之后，去除所述间隔件层。
在上述方法中，其中，形成所述多条线包括：在所述衬底上方形成光刻胶层；以及使用所述第一掩模图案化所述光刻胶层。
在上述方法中，其中，去除所述间隔件层的至少一部分包括各向异性蚀刻工艺。
在上述方法中，其中，去除所述间隔件层的至少一部分包括各向异性蚀刻工艺；其中，所述各向异性蚀刻工艺包括干蚀刻。
在上述方法中，其中，收缩所述间隔件层包括使用选择性地适用于去除所述间隔件层的一部分而基本上不改变所述多条线和所述衬底的溶液的湿清洗工艺。
在上述方法中，其中，收缩所述间隔件层包括使用选择性地适用于去除所述间隔件层的一部分而基本上不改变所述多条线和所述衬底的溶液的湿清洗工艺；其中：所述间隔件层包括氮化钛或氧化钛；以及所述湿清洗工艺使用氢氟酸(HF)或SC1溶液。
在上述方法中，其中，收缩所述间隔件层包括使用选择性地适用于去除所述间隔件层的一部分而基本上不改变所述多条线和所述衬底的溶液的湿清洗工艺；其中：所述间隔件层包括氮化钛或氧化钛；以及所述湿清洗工艺使用氢氟酸(HF)或SC1溶液；其中，所述SC1溶液包括1:1:5的氢氧化铵(NH4OH)、过氧化氢(H2O2)和水(H2O)的混合物。
在上述方法中，其中，收缩所述间隔件层包括使用选择性地适用于去除所述间隔件层的一部分而基本上不改变所述多条线和所述衬底的溶液的湿清洗工艺；其中：所述间隔件层包括氮化钛或氧化钛；以及所述湿清洗工艺使用氢氟酸(HF)或SC1溶液；其中，所述SC1溶液包括1:1:5的氢氧化铵(NH4OH)、过氧化氢(H2O2)和水(H2O)的混合物；其中，在约25摄氏度和约80摄氏度之间的温度下实施收缩所述间隔件层。
在上述方法中，其中，收缩所述间隔件层包括使用选择性地适用于去除所述间隔件层的一部分而基本上不改变所述多条线和所述衬底的溶液的湿清洗工艺；其中：所述间隔件层包括氮化硅；以及所述湿清洗工艺使用氢氟酸(HF)或磷酸(H2PO4 -)。
在上述方法中，其中，收缩所述间隔件层包括使用选择性地适用于去除所述间隔件层的一部分而基本上不改变所述多条线和所述衬底的溶液的湿清洗工艺；其中：所述间隔件层包括氮化硅；以及所述湿清洗工艺使用氢氟酸(HF)或磷酸(H2PO4 -)；其中，在约25摄氏度和约80摄氏度之间的温度下实施收缩所述间隔件层。
在上述方法中，进一步包括：在形成所述间隔件层之前，修剪所述多条线。
根据本发明的另一个方面，提供了一种形成用于集成电路的目标图案的方法，所述方法包括：使用第一掩模图案化衬底，从而形成多个第一部件；在所述衬底上方和所述多个第一部件的侧壁上方形成间隔件层；各向异性地蚀刻所述间隔件层的至少一部分以暴露所述多个第一部件并暴露所述衬底；使用化学溶液清洗所述间隔件层以在控制的方式下减小所述间隔件层的厚度；以及去除所述多个第一部件。
在上述方法中，其中：所述间隔件层使用氮化钛或氧化钛；以及所述化学溶液使用氢氟酸(HF)或SC1溶液。
在上述方法中，其中：所述间隔件层使用氮化钛或氧化钛；以及所述化学溶液使用氢氟酸(HF)或SC1溶液；其中，在每分钟约10埃至30埃的蚀刻速率下减小所述间隔件层的厚度。
在上述方法中，其中：所述间隔件层使用氮化硅；以及所述化学溶液使用氢氟酸(HF)或磷酸(H2PO4 -)。
在上述方法中，其中：所述间隔件层使用氮化硅；以及所述化学溶液使用氢氟酸(HF)或磷酸(H2PO4 -)；其中，在每分钟约10埃至30埃的蚀刻速率下减小所述间隔件层的厚度。
根据本发明的又一个方面，提供了一种方法，包括：使用光刻工艺在衬底上方形成两条线，所述两条线在第一方向上具有第一尺寸；在所述衬底上方、所述两条线上方和所述两条线的侧壁上沉积第一材料；对所述第一材料实施各向异性蚀刻工艺以暴露所述衬底和所述两条线；对所述第一材料实施湿清洗工艺以减小所述第一材料的厚度，从而使得设置在所述两条线的侧壁上的所述第一材料在所述第一方向上间隔开第二尺寸；以及去除所述两条线。
在上述方法中，其中：所述第一材料使用包含金属的介电材料；所述湿清洗工艺使用pH在约3至6的化学溶液或使用pH在约8至10的化学溶液；以及所述湿清洗工艺在每分钟约10埃至30埃的蚀刻速率下减小所述第一材料的厚度。
在上述方法中，其中，所述第一尺寸和所述第二尺寸大约是相同的。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以被任意增加或减少。
图1是用于实施本发明的一个或多个实施例的在衬底上形成目标图案或器件的方法的流程图。
图2示出了根据本发明的各个方面的示例性衬底和在其上形成的目标图案。
图3a至图9b是根据实施例的，根据图1的方法的形成图2的目标图案的顶视图和截面图。
具体实施方式
为了实施本发明的不同特征，以下公开提供了许多不同的实施例或实例。以下描述了组件和布置的特定实例以简化本发明。当然这些仅仅是实例并不打算限定。另外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简明和清楚的目的，而且其本身没有规定所述各种实施例和/或配置之间的关系。此外，说明书中的在第二工艺之前实施第一工艺可以包括在第一工艺之后直接实施第二工艺的实施例，并且也可以包括在第一和第二工艺之间可以实施额外的工艺的实施例。为了简单和清楚的目的，各个部件可以任意的以不同的比例绘制。而且，第一部件形成在第二部件上方或者上可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件不直接接触的实施例。
另外，为了便于描述，可以在本文中使用诸如“在…之下”、“下面”、下部”、“在…之上”、“上部”等的空间相对术语以描述附图中示出的一个元件或部件与另一个(些)元件或部件的关系。除了附图中示出的方位之外，空间相对术语意图涵盖器件在使用或操作中的不同方位。例如，如果附图中的器件翻转，则描述为在其他元件或者部件“下面”或者“在…之下”的元件可以定位成在其他元件或者部件“之上”。因此，示例性术语“下面”可以涵盖之上和下面两种方位。装置可以以其他方位定向(旋转90度或处于其他方位)并且本文使用的空间相对描述符可以同样地以作出相应的解释。
本发明总体涉及使用间隔件技术在先进的工艺节点(诸如14纳米(nm)、10nm等)中使用浸入式光刻或其他合适的光刻技术改进集成电路图案化密度。
现参考图1，示出了根据本发明的各个方面的用于形成目标图案或器件的方法100的流程图。可以在方法100之前、期间和之后提供额外的操作，并且对于该方法的额外的实施例，可以替换、消除或移动所描述的这些操作。下文中将进一步描述方法100。方法100是一个实例，并且其并不旨在将本发明限制在有权利要求明确叙述的范围内。
图2示出了示例性目标图案200。目标图案20包括部件204a-c和206a-b。例如，部件204a-c和206a-b是具有相同尺寸的基本上为矩形的沟槽，W在X方向上且L在Y方向上。它们布置在具有节距P的行中。目标图案200可以用于形成集成电路(IC)的各个部件。在实施例中，目标图案200用于在多层互连结构中形成金属线。在另一实施例中，目标图案200用于在半导体衬底中形成多个沟槽以用于浅沟槽隔离(STI)部件。随着集成电路密度的增加，对于掩模(或光掩模)的分辨率而言，一些部件可能过于靠近。为了解决这一问题，可以使用间隔件自对准图案化技术。在本实施例中，部件204a-c将由掩模(或光掩模)形成，而部件206a-b将由间隔件部件形成。
在下文的讨论中，根据本发明的各个方面，结合图3a至图9b描述了方法100以示出如何使用掩模和间隔件部件形成目标图案200。在图3a至图9b的每幅图中，具有后缀“a”指定的附图(例如，图3a)包括虚线，其限定了具有后缀“b”、“c”等的指定的附图的截面图(例如，图3b)。
方法100(图1)开始于操作102，提供衬底202。参考图3a和图3b，在本实施例中，衬底202包括材料层214和216。材料层214和216可以使用非晶硅(α-Si)、氧化硅、氮化硅(SiN)、无氮抗反射涂层(NFARC)、旋涂玻璃(SOG)、氮化钛或其他合适的材料或组合物。可以通过各种工艺形成材料层214和216。例如，可以用过诸如沉积的过程在另一衬底上方形成材料层214。在实施例中，材料层216可以包括通过热氧化形成的氧化硅。在实施例中，材料层216可以包括通过化学汽相沉积(CVD)形成的SiN。例如，可以通过使用包括六氯乙硅烷(HCD或Si2Cl6)、二氯硅烷(DCS或SiH2Cl2)、二(叔丁胺)硅烷(BTBAS或C8H22N2Si)和乙硅烷(DS或Si2H6)的化学物质的CVD来形成材料层216。可以通过相似或不同的过程形成材料层214和216。上文所述的材料层214和216的示例性性成分不限制本发明的发明范围。
方法100(图1)进行至操作104，通过合适的工艺使用掩模在衬底202上方形成芯轴线，诸如包括光刻工艺的工艺。参考图4a和图4b，在衬底202上方形成芯轴线218a-c。芯轴线218a-c以节距Pm分别限定在与部件204a-c相对应的掩模中。
在实施例中，在光刻工艺中在负性或正性抗蚀剂(或光刻胶)材料中形成芯轴线218a-c。示例性光刻工艺包括在材料层216上方涂覆负性光刻胶层218，软烘烤光刻胶层218，以及使用掩模将光刻胶层218暴露在深紫外(DUV)光下。工艺进一步包括后曝光烘烤(PEB)、显影和硬烘烤，从而去除光刻胶层218的未暴露部分并保留衬底202上的光刻胶层218的暴露部分以作为芯轴线218a-c。在另一实施例中，芯轴线218a-c可以以相似的光刻工艺由正性光刻胶材料层的为暴露部分形成。
在一些情况下，掩模中的部件可以大于目标图案200(图2)的相应的部件。在这些情况下，操作104可以进一步包括修剪工艺以在X和Y方向上修剪部件218a-c的尺寸。
当在光刻工艺中形成部件218a-c时，可能发生基脚的问题。如图4b所示，在芯轴线218a的底部，光刻胶材料218与材料层216形成钝角而不是直角。基脚问题的一个原因可能是光刻胶材料218可以粘附至材料层216，并且因此变得难以去除。另一个原因可能是节距Pm非常小而芯轴线218a-c相对高，从而使得光刻胶显影溶液难以到达芯轴线218a-c的底部。当集成电路图案密度在先进的工艺节点(诸如14nm、10nm等)中持续增大时，这一问题可能变得更严重。
方法100(图1)进行至操作106，在衬底202上方以及芯轴线218a-c上方和围绕芯轴线218a-c的位置处形成间隔件层220。参考图5a和图5b，间隔件层220形成在衬底202上方，更具体地，在材料层216上方。间隔件层220也形成在芯轴线218a-c上方以及芯轴线218a-c的侧壁上。间隔件层220具有第一厚度T1。间隔件层220包括与材料层216和芯轴线218a-c不同的一种或多种材料或组合物。在实施例中，间隔件层220可以包括介电材料，诸如氮化钛、氮化硅、氧化硅或氧化钛。可以通过诸如沉积工艺的合适的工艺形成间隔件层220。例如，沉积工艺包括化学汽相沉积(CVD)工艺或物理汽相沉积(PVD)工艺。如图5b所示，部分由于上文所述的基脚问题，设置在材料层216上方的间隔件材料形成钝角而不是直角，间隔件材料设置在芯轴线218a-c侧壁上。在一些情况下，间隔件层220的沉积可以加剧基脚问题。
方法100(图1)进行至操作108，蚀刻间隔件层220以暴露芯轴线218a-c和材料层216。参考图6a和图6b，通过该蚀刻工艺暴露芯轴线218a-c的顶面，并且也部分地去除了材料层216上方设置的间隔件材料，分别在芯轴线218a-c的侧壁上提供间隔件部件220a-c。在间隔件部件220a-c之间形成在X方向上具有尺寸S1的两个沟槽228a和228b。在实施例中，蚀刻间隔件层220的工艺包括各向异性蚀刻，诸如干蚀刻(或等离子体蚀刻)。例如，干蚀刻工艺可以实施含氧气体、含氟气体(例如，CF4、SF6、CH2F2、CHF3和/或C2F6)、含氯气体(例如，Cl2、CHCl3、CCl4和/或BCl3)、含溴气体(例如，HBr和/或CHBr3)、含碘气体、其他合适的气体和/或等离子体、和/或它们的组合。
也如图6所示，虚线部分为图2中的目标部件204a-c和206a-b。将形成在部件218a-c位置处的目标部件204a-c将具有期望的尺寸。然而，将形成在沟槽228a-b内的目标部件206a-b将在X方向上具有基本上比期望的尺寸W小的尺寸(S1)。这部分由于上文中所述的基脚问题(图4b和图5b)。此外，应用于间隔件层220的干蚀刻工艺可以在间隔件部件的顶部和底部具有不同的蚀刻速率。在一些实例中，特别是密集的间隔件部件，与在间隔件部件的底部相比，在间隔件部件的顶部干蚀刻工艺可以去除更多的间隔件材料。这进一步加剧了基脚问题，产生基本上小于目标尺寸W的尺寸S1。
方法100(图1)进行至操作110，为了在X方向上增大沟槽228a-b的尺寸以与尺寸W匹配，而收缩间隔件部件220a-c。在本实施例中，对间隔件部件220a-c应用湿清洁工艺，湿清洁工艺在实质上不改变芯轴线218a-c和材料层216的情况下减小了间隔件部件220a-c的尺寸。
参考图7a和图7b，为了方便，减小的间隔件部件表示为232a-c，而作为比较，原始的间隔件部件220a-c的外表面的部分以虚线示出(图7b)。由于湿清洁工艺，沟槽228a-b扩大至基本上与目标部件206a-b匹配。在本实施例中，湿清洗工艺应用适合于选择性地部分去除间隔件材料，而基本上保持芯轴线218a-c和材料层216不改变的清洗溶液。在间隔件材料使用氮化钛或氧化钛的实施例中，湿清洗工艺应用pH在3至6范围内的酸溶液，诸如氢氟酸(HF)，或者pH在8至10范围内的碱溶液，诸如SC1溶液(例如，1:1:5的氢氧化铵(NH4OH)、过氧化氢(H2O2)和水(H2O))的混合。HF或SC1溶液均提供用于选择的间隔件材料的蚀刻速率，其在低于60摄氏度的温度下(诸如约25摄氏度和60摄氏度之间的温度)为每分钟约10埃至30埃。使用诸如约60摄氏度和80摄氏度之间的较高的温度实现较高的蚀刻速率。在间隔件材料使用氮化硅的另一实施例中，湿清洗工艺应用pH在3至6范围内的酸溶液，诸如HF或磷酸(H2PO4 -)，其在低于60摄氏度的温度下(诸如约25摄氏度和60摄氏度之间的温度)提供用于选择的间隔件材料的每分钟约10埃至20埃的蚀刻速率。使用诸如约60摄氏度和80摄氏度之间的较高的温度实现较高的蚀刻速率。此外，为收缩间隔件部件220a-c，湿清洗工艺提供额外的益处：从材料层216去除由间隔件蚀刻工艺产生的任何残渣。
方法100(图1)进行至操作112，去除芯轴线218a-c。参考图8a和图8b，去除了芯轴线218a-c。在衬底202上方间隔件部件232a-c限定了五个沟槽，204a-c和206a-b。使用选择性地适用于去除芯轴线218a-c而保留间隔件部件232a-c的工艺去除芯轴线218a-c。在实施例中，芯轴线218a-c使用光刻胶材料并且去除芯轴线218a-c的工艺使用湿剥离或等离子体灰化。
方法100(图1)进行至操作114，使用诸如各向异性蚀刻工艺的合适的工艺将图案从间隔件部件232a-c转印至材料层216。随后去除间隔件部件232a-c，产生在材料层216中形成的与目标图案200(图2)匹配的图案(图9a和图9b)。
方法100(图1)进行至操作116，形成具有图案化的材料层216的最终的图案或器件。在实施例中，目标图案将在多层互连结构中形成为金属线。例如，可以在层间介电(ILD)层中形成金属线。在这种情况下，操作116使用图案化的材料层216在ILD层中形成多个沟槽；使用诸如金属的导电材料填充沟槽；以及使用诸如化学机械抛光的工艺抛光导电材料以暴露图案化的ILD层，从而在ILD层中形成金属线。
在另一实施例中，操作116使用图案化的材料层216在半导体衬底上形成鳍式场效应晶体管(FinFET)结构。在这个实施例中，操作116在半导体衬底中形成多个沟槽。通过以下过程在沟槽中进一步形成浅沟槽隔离(STI)部件，过程包括：沉积介电材料以填充沟槽以及抛光(诸如CMP)以去除多余的介电材料并平坦化半导体衬底的顶面。随后，对介电材料应用选择性蚀刻工艺以使STI部件凹进，从而形成鳍状有源区。
上面论述了若个实施例的特征，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优点的其他处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。
在一个示例性方面中，本发明涉及形成用于集成电路(IC)的目标图案的方法。该方法包括使用第一掩模在衬底上方形成多条线，以及在衬底上方、在多条线上方和多条线的侧壁上形成间隔件层。方法进一步包括去除间隔件层的至少一部分以暴露多条线和衬底。方法进一步包括收缩设置在多条线的侧壁上的间隔件层并去除多条线，从而在衬底上方提供图案化的间隔件层。
在另一示例性方面中，本发明涉及形成用于集成电路(IC)的目标图案的方法。该方法包括使用第一掩模图案化衬底，从而形成多个第一部件，并且在衬底上方和多个第一部件的侧壁上方形成间隔件层。方法进一步包括各向异性地蚀刻间隔件层的至少一部分以暴露多个第一部件并暴露衬底。方法进一步包括使用化学溶液清洗间隔件层以控制的方式减小间隔件层的厚度，并且，随后去除多个第一部件。
在又另一示例性方面中，本发明涉及在衬底上形成图案的方法。该方法包括使用光刻工艺在衬底上方形成两条线，这两条线在第一方向上均具有第一尺寸。方法进一步包括在衬底上方、两条线上方和两条线的侧壁上沉积第一材料。方法进一步包括对第一材料实施各向异性蚀刻工艺以暴露衬底和两条线。方法进一步包括实施湿清洗工艺以减小第一材料的厚度，从而使得设置在两条线的侧壁上的第一材料在第一方向上间隔开第二尺寸，并且随后去除两条线。

Claims (10)

1.一种形成用于集成电路的目标图案的方法，所述方法包括：
使用第一掩模在衬底上方形成多条线；
在所述衬底上方、所述多条线上方和所述多条线的侧壁上形成间隔件层；
去除所述间隔件层的至少一部分以暴露所述多条线和所述衬底；
收缩设置在所述多条线的侧壁上的所述间隔件层；以及
去除所述多条线，从而在所述衬底上方提供图案化的间隔件层。
2.根据权利要求1所述的方法，进一步包括：
至少使用所述图案化的间隔件层作为蚀刻掩模蚀刻所述衬底；以及
在所述蚀刻之后，去除所述间隔件层。
3.根据权利要求1所述的方法，其中，形成所述多条线包括：
在所述衬底上方形成光刻胶层；以及
使用所述第一掩模图案化所述光刻胶层。
4.根据权利要求1所述的方法，其中，去除所述间隔件层的至少一部分包括各向异性蚀刻工艺。
5.根据权利要求4所述的方法，其中，所述各向异性蚀刻工艺包括干蚀刻。
6.根据权利要求1所述的方法，其中，收缩所述间隔件层包括使用选择性地适用于去除所述间隔件层的一部分而基本上不改变所述多条线和所述衬底的溶液的湿清洗工艺。
7.根据权利要求6所述的方法，其中：
所述间隔件层包括氮化钛或氧化钛；以及
所述湿清洗工艺使用氢氟酸(HF)或SC1溶液。
8.根据权利要求7所述的方法，其中，所述SC1溶液包括1:1:5的氢氧化铵(NH4OH)、过氧化氢(H2O2)和水(H2O)的混合物。
9.根据权利要求8所述的方法，其中，在约25摄氏度和约80摄氏度之间的温度下实施收缩所述间隔件层。
10.一种方法，包括：
使用光刻工艺在衬底上方形成两条线，所述两条线在第一方向上具有第一尺寸；
在所述衬底上方、所述两条线上方和所述两条线的侧壁上沉积第一材料；
对所述第一材料实施各向异性蚀刻工艺以暴露所述衬底和所述两条线；
对所述第一材料实施湿清洗工艺以减小所述第一材料的厚度，从而使得设置在所述两条线的侧壁上的所述第一材料在所述第一方向上间隔开第二尺寸；以及
去除所述两条线。
CN201410690095.4A 2013-11-25 2014-11-25 用于集成电路图案化的方法 Active CN104658892B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/088,569 2013-11-25
US14/088,569 US9129814B2 (en) 2013-11-25 2013-11-25 Method for integrated circuit patterning

Publications (2)

Publication Number Publication Date
CN104658892A true CN104658892A (zh) 2015-05-27
CN104658892B CN104658892B (zh) 2018-02-27

Family

ID=53183021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410690095.4A Active CN104658892B (zh) 2013-11-25 2014-11-25 用于集成电路图案化的方法

Country Status (3)

Country Link
US (2) US9129814B2 (zh)
KR (3) KR20150060577A (zh)
CN (1) CN104658892B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935484A (zh) * 2015-12-31 2017-07-07 台湾积体电路制造股份有限公司 半导体装置的制造方法
CN107203092A (zh) * 2016-03-16 2017-09-26 台湾积体电路制造股份有限公司 半导体装置的制作方法
CN110104609A (zh) * 2019-05-10 2019-08-09 中国科学院微电子研究所 一种微电极及其形成方法
CN110504155A (zh) * 2018-05-18 2019-11-26 台湾积体电路制造股份有限公司 通过氢处理形成低应力氮化硅层
CN110931352A (zh) * 2018-09-20 2020-03-27 台湾积体电路制造股份有限公司 形成集成电路装置的方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012036760A1 (en) * 2010-09-16 2012-03-22 Specmat, Inc. Method, process and fabrication technology for high-efficency low-cost crytalline silicon solar cells
EP2881977B1 (en) * 2013-12-04 2019-08-28 IMEC vzw Method to pattern substrates
US9524908B2 (en) * 2014-04-01 2016-12-20 Globalfoundries Inc. Methods of removing portions of fins by preforming a selectively etchable material in the substrate
US9236481B1 (en) * 2015-04-29 2016-01-12 Globalfoundries Inc. Semiconductor device and methods of forming fins and gates with ultraviolet curing
US10074657B2 (en) 2016-04-28 2018-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing fins and semiconductor device which includes fins
US10199265B2 (en) * 2017-02-10 2019-02-05 Globalfoundries Inc. Variable space mandrel cut for self aligned double patterning
US10658179B2 (en) * 2018-08-17 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure of middle layer removal

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6187620B1 (en) * 1996-12-06 2001-02-13 Advanced Micro Devices, Inc. Integrated circuit having sacrificial spacers for producing graded NMOS source/drain junctions possibly dissimilar from PMOS source/drain junctions
CN101297391A (zh) * 2005-09-01 2008-10-29 美光科技公司 具有用于间距倍增的间隔物的掩膜图案及其形成方法
US20100248481A1 (en) * 2009-03-27 2010-09-30 Schultz Richard T Cad flow for 15nm/22nm multiple fine grained wimpy gate lengths in sit gate flow
US20130234301A1 (en) * 2012-03-11 2013-09-12 Chih-Jung Wang Patterned structure of semiconductor device and fabricating method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328810A (en) * 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
US6472283B1 (en) * 1999-09-24 2002-10-29 Advanced Micro Devices, Inc. MOS transistor processing utilizing UV-nitride removable spacer and HF etch
US7250114B2 (en) * 2003-05-30 2007-07-31 Lam Research Corporation Methods of finishing quartz glass surfaces and components made by the methods
US7179245B2 (en) * 2003-10-21 2007-02-20 Hollister Incorporated Flushable body waste collection pouch, pouch-in-pouch appliance using the same, and method relating thereto
US7670914B2 (en) * 2006-09-28 2010-03-02 Globalfoundries Inc. Methods for fabricating multiple finger transistors
US8492282B2 (en) * 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
KR20100058760A (ko) * 2008-11-25 2010-06-04 한국전자통신연구원 광학적 한계에 구속되지 않는 반도체 소자의 형성방법 및 그 제조 장치
US9640396B2 (en) * 2009-01-07 2017-05-02 Brewer Science Inc. Spin-on spacer materials for double- and triple-patterning lithography
US8043921B2 (en) * 2009-03-25 2011-10-25 Texas Instruments Incorporated Nitride removal while protecting semiconductor surfaces for forming shallow junctions
KR101871748B1 (ko) * 2011-12-06 2018-06-28 삼성전자주식회사 반도체 소자의 패턴 형성 방법
JP6108832B2 (ja) * 2011-12-31 2017-04-05 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ フォトレジストパターントリミング方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6187620B1 (en) * 1996-12-06 2001-02-13 Advanced Micro Devices, Inc. Integrated circuit having sacrificial spacers for producing graded NMOS source/drain junctions possibly dissimilar from PMOS source/drain junctions
CN101297391A (zh) * 2005-09-01 2008-10-29 美光科技公司 具有用于间距倍增的间隔物的掩膜图案及其形成方法
US20100248481A1 (en) * 2009-03-27 2010-09-30 Schultz Richard T Cad flow for 15nm/22nm multiple fine grained wimpy gate lengths in sit gate flow
US20130234301A1 (en) * 2012-03-11 2013-09-12 Chih-Jung Wang Patterned structure of semiconductor device and fabricating method thereof

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935484A (zh) * 2015-12-31 2017-07-07 台湾积体电路制造股份有限公司 半导体装置的制造方法
CN106935484B (zh) * 2015-12-31 2020-02-21 台湾积体电路制造股份有限公司 半导体装置的制造方法
US10748768B2 (en) 2015-12-31 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for mandrel and spacer patterning
CN107203092A (zh) * 2016-03-16 2017-09-26 台湾积体电路制造股份有限公司 半导体装置的制作方法
CN107203092B (zh) * 2016-03-16 2022-06-21 台湾积体电路制造股份有限公司 半导体装置的制作方法
CN110504155A (zh) * 2018-05-18 2019-11-26 台湾积体电路制造股份有限公司 通过氢处理形成低应力氮化硅层
US11393674B2 (en) 2018-05-18 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Forming low-stress silicon nitride layer through hydrogen treatment
US11830727B2 (en) 2018-05-18 2023-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Forming low-stress silicon nitride layer through hydrogen treatment
CN110931352A (zh) * 2018-09-20 2020-03-27 台湾积体电路制造股份有限公司 形成集成电路装置的方法
CN110931352B (zh) * 2018-09-20 2022-08-05 台湾积体电路制造股份有限公司 形成集成电路装置的方法
CN110104609A (zh) * 2019-05-10 2019-08-09 中国科学院微电子研究所 一种微电极及其形成方法

Also Published As

Publication number Publication date
US9589800B2 (en) 2017-03-07
US20150147886A1 (en) 2015-05-28
KR20150060577A (ko) 2015-06-03
US20160071730A1 (en) 2016-03-10
KR20170047205A (ko) 2017-05-04
US9129814B2 (en) 2015-09-08
KR102010188B1 (ko) 2019-08-12
CN104658892B (zh) 2018-02-27
KR20180098481A (ko) 2018-09-04

Similar Documents

Publication Publication Date Title
US10049919B2 (en) Semiconductor device including a target integrated circuit pattern
KR102010188B1 (ko) 집적 회로 패터닝 방법
JP5532303B2 (ja) 半導体デバイスのクリティカルディメンジョンを縮小する方法
US9153478B2 (en) Spacer etching process for integrated circuit design
KR101576335B1 (ko) 집적 회로 패터닝 방법
TWI391988B (zh) 利用間距減縮製造裝置之方法及相關結構
KR101170284B1 (ko) 피치 더블링 프로세스 중에 어레이 피처를 격리시키는 방법 및 격리된 어레이 피처를 갖는 반도체 장치 구조물
CN101315515A (zh) 利用具有插入区域的间隔物掩模的频率三倍化
CN109559978B (zh) 半导体结构及其形成方法
CN114334619A (zh) 半导体结构的形成方法
US11652003B2 (en) Gate formation process
JP2009094379A (ja) 半導体装置の製造方法
US11145760B2 (en) Structure having improved fin critical dimension control
CN112017948B (zh) 半导体结构及其形成方法
CN114388431A (zh) 半导体结构的形成方法
US8815740B2 (en) Method for forming pattern and method for fabricating semiconductor device
CN115775726A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant