TWI381424B - 利用具有插入區之間隔遮罩的三倍頻方法 - Google Patents

利用具有插入區之間隔遮罩的三倍頻方法 Download PDF

Info

Publication number
TWI381424B
TWI381424B TW097119558A TW97119558A TWI381424B TW I381424 B TWI381424 B TW I381424B TW 097119558 A TW097119558 A TW 097119558A TW 97119558 A TW97119558 A TW 97119558A TW I381424 B TWI381424 B TW I381424B
Authority
TW
Taiwan
Prior art keywords
mask
spacer
layer
etching
group
Prior art date
Application number
TW097119558A
Other languages
English (en)
Other versions
TW200910419A (en
Inventor
Christopher D Bencher
Keiji Horioka
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW200910419A publication Critical patent/TW200910419A/zh
Application granted granted Critical
Publication of TWI381424B publication Critical patent/TWI381424B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer

Description

利用具有插入區之間隔遮罩的三倍頻方法
本發明之實施例屬於半導體處理領域。更明確地說，本發明之實施例係有關於半導體遮罩之製造方法。
在過去數十年，積體電路中的特徵結構之縮小一直是不斷成長的半導體產業背後的原動力。縮得越來越小之特徵結構促成半導體晶片之有限的使用面積上的功能性單元之密度增加。例如，縮小的電晶體尺寸使更大量的邏輯和記憶體元件可整合在一個微處理器上，造成產品製造之複雜度增加。
但是，縮小並非沒有後遺症。隨著微電子電路之基礎建構塊尺寸縮減，並且隨著製造在一特定區域內之基礎建構塊的數量增加，對於用來圖案化這些建構塊之微影製程的限制變得嚴苛。明確地說，圖案化在一半導體堆疊內的特徵結構之最小尺寸(關鍵尺寸)和每一個特徵結構間的間距之間將有取捨。第1A-C圖示出表示根據先前技藝之習知半導體微影製程的剖面圖。
參見第1A圖，在一半導體堆疊102上方提供一光阻層104。一遮罩或光罩(reticle)106係設置在該光阻層104上方。一微影製程包含將該光阻層104暴露在擁有特定波長的光線(h ν)下，如第1A圖之箭頭所示般。參見第1B圖，隨後顯影該光阻層104以在該半導體堆疊102上提供該圖案化光阻層108。現在除去該光阻層104暴露在光線 下之部分。該圖案化光阻層108之每一個特徵結構的寬度係由寬度「x」表示。每一個特徵結構之間的間距係由間距「y」表示。通常，一特定微影製程的限制是提供關鍵尺寸等於該等特徵結構之間的間距之特徵結構，即，x=y，如第1B圖所示。
參見第1C圖，可縮小一特徵結構之關鍵尺寸(即該寬度「x」)，而在該半導體堆疊102上形成該圖案化光阻層110。該關鍵尺寸可藉由在第1A圖所示之微影步驟期間過度曝光該光阻層或藉由隨後微調(trim)來自第1B圖之該圖案化光阻層108來縮小。此關鍵尺寸的縮小係以特徵結構之間的間距增大為代價，如第1C圖之間距「y」所示。來自該圖案化光阻層110的每一個特徵結構之最小可實現尺寸和每一個特徵結構之間的間距之間將有所取捨。
在此描述一種使半導體微影製程之頻率變為三倍的方法。
本發明描述一種使半導體微影製程之頻率變為三倍的方法。在如下描述中，提出多種具體細節，例如製造條件和材料配方，以提供對於本發明之通盤了解。對熟知技藝者而言，可在無此等特定細節下實施本發明是顯而易見的。在其他例子中，不詳細描述熟知的特徵結構，例如積體電路設計佈局或光阻劑顯影製程，以免不必要地混淆本發明。此外，應了解圖式所示之多種實施例係說明性表示，並且非必定按照尺寸比例繪製。
在一實施例中，提供一種製造半導體遮罩的方法。首先提供具有由一系列接線組成之犧牲遮罩的半導體堆疊。在一實施例中，然後形成具有間隔接線(其毗鄰該犧牲遮罩之該系列接線之側壁)之間隔遮罩。該間隔遮罩也具有插入接線在該等間隔接線之間。除去該犧牲遮罩以僅提供具有插入接線之間隔遮罩。在一特定實施例中，該間隔遮罩之形成係藉由首先在該半導體堆疊上方沉積一間隔層並與該犧牲遮罩共形。然後在該間隔層上方沉積並圖案化一光阻層，並插入該犧牲遮罩之該系列接線。蝕刻該間隔層以提供具有間隔接線(其毗鄰該犧牲遮罩之該系列接線之側壁)以及在該等間隔接線之間的插入接線之間隔遮罩。該蝕刻製程也曝光該犧牲遮罩的頂表面。最後，除去該犧牲遮罩，僅留下擁有插入接線的間隔遮罩。
可藉由製造擁有插入接線之間隔遮罩使該微影圖案之頻率成倍(例如，三倍)。例如，根據本發明之一實施例，製造具有間隔接線(其毗鄰一微影圖案化犧牲遮罩的側壁而形成)以及在該等間隔接線之間的插入接線之間隔遮罩。就該犧牲遮罩的每一條接線而言，連同產生該間隔遮罩之兩條間隔接線與一條插入接線。可在除去該犧牲遮罩後製出提供每一條接線實質上相同的關鍵尺寸，或相同的特徵結構寬度，但在特定區域中擁有三倍密度的接線之半導體圖案化遮罩。例如，根據本發明之一實施例，將該犧牲遮罩的線間距/線寬比(pitch)選為6，以最終提供線間距/線寬比為2的間隔遮罩。
為了提供不包覆該犧牲遮罩之該等接線末端的間隔接線，可能需要裁剪該間隔遮罩。可藉由保留該犧牲遮罩直到該間隔遮罩已經裁剪為止來避免在裁剪期間損壞該間隔遮罩。例如，根據本發明之一實施例，一間隔遮罩包含直接毗鄰一犧牲遮罩內之該等接線的側壁之間隔接線，包含該犧牲遮罩的每一條接線末端周圍。在一實施例中，與該犧牲遮罩的每一條接線相關之該間隔遮罩的每一對間隔接線係連續或連接的。
可能意欲在該間隔遮罩內產生彼此不連續的接線。在一實施例中，該間隔遮罩包覆該犧牲遮罩內的該等接線末端的部分在一圖案化/蝕刻製程中被裁剪。在該犧牲遮罩不存在的情況下，該間隔遮罩的結構可能不足以承受該圖案化/蝕刻製程。根據本發明之一實施例，在該裁剪製程期間保留該犧牲遮罩，以在該製程期間提供該間隔遮罩結構支撐。該間隔遮罩的該等插入接線並非沿著該犧牲遮罩之該等接線的側壁形成，並且在該間隔遮罩裁剪步驟期間可能不受支撐。根據本發明之一實施例，一間隔遮罩的該等插入接線係以低於該間隔遮罩的該等間隔接線之高度的高度形成。該間隔遮罩之該等插入接線的結構穩定性係藉由降低該等插入接線之深寬比相對於該等間隔接線的深寬比來增加。在裁剪該間隔遮罩之後，可除去該犧牲遮罩，以僅提供該裁剪過的間隔遮罩，其係由經裁剪的間隔接線連同插入接線組成。在一特定實施例中，該經裁剪之間隔遮罩的影像隨後轉印至一半導體堆疊。
一間隔遮罩的製造可包含一裁剪製程程序，期間保留一犧牲遮罩以提供該間隔遮罩結構穩定性。第2圖包含一流程圖200，表示根據本發明之一實施例製造一間隔遮罩之例示方法。第3A-J圖示出剖面及俯視圖，表示根據本發明之一實施例說明/關於應用在一半導體堆疊上的該流程圖200之操作。
參見該流程圖200之操作202和對應的第3A圖，提供一半導體堆疊300。該半導體堆疊300係由位於一半導體層308上方之一第一遮罩堆疊304和一第二遮罩堆疊306組成。一圖案化光阻層302係形成在該半導體堆疊300上方。
該圖案化光阻層302可由適用於微影製程的任何材料組成。該圖案化光阻層302可藉由首先加光罩於光阻材料之毯覆層，然後將其曝光在一光源下來形成。該圖案化光阻層302然後可藉由顯影該毯覆光阻層形成。在一實施例中，該光阻層暴露在光源下的部分在顯影該光阻層後除去。該圖案化光阻層302係由正光阻材料組成。在一特定實施例中，該圖案化光阻層302係由選自248奈米光阻、193奈米光阻、157奈米光阻和擁有雙氮基醌(diazonaphthoquinone)感光劑之酚醛樹脂(phenolic resin)基體所組成的族群之正光阻材料構成。在另一實施例中，該光阻層暴露在該光源下的部分在顯影該光阻層後留存。該圖案化光阻層302係由負光阻材料組成。在一特定實施 例中，該圖案化光阻層302係由選自聚順式異戊二烯(poly-cis-isoprene)和聚桂皮酸乙烯酯(poly-vinyl-cinnamate)所組成的族群之負光阻材料構成。
該圖案化光阻層302可擁有適於間隔遮罩製造製程的任何尺寸。根據本發明之實施例，該光阻層302的每一個特徵結構之寬度「x」係經選擇以實質上與所欲之半導體元件特徵結構的關鍵尺寸相關，例如，界定一閘極電極的接線寬度。在一實施例中，該寬度「x」係在10-100奈米範圍內。接線之間的間隔「y」可經選擇以最佳化三倍頻(frequency tripling)方案。根據本發明之一實施例，訂定隨後製造的間隔遮罩之目標，而使該間隔遮罩之該等間隔接線和插入接線的寬度實質上與該圖案化光阻層302的每一個特徵結構之寬度「x」相同。此外，訂定隨後形成的間隔接線和插入接線之間的間距之目標為實質上與每一個間隔區的寬度相等。在一實施例中，因為頻率最終會增至三倍，該圖案化光阻層302之每一個特徵結構之間的間距「y」大約等於「x」值的5倍，如第3A圖所示。該圖案化光阻層302的線間距/線寬比係經選擇為約6，以最終提供一間隔遮罩，其擁有線間距/線寬比約2的間隔接線和插入接線。在一特定實施例中，用193奈米微影技術來產生特徵結構寬度約40奈米以及特徵結構之間的間距約200奈米之圖案化光阻劑302。
在一實施例中，該圖案化光阻層302之特徵結構大約5：1的間距：寬度比例可藉由在該曝光步驟過度曝光一正 光阻層或藉由在微影/顯影製程之後微調一光阻層來實現。在一實施例中，該圖案化光阻劑302係由193奈米正光阻劑組成，其在顯影之後利用由選自N2、O2、CF4、氬氣和氦氣所組成之族群的氣體構成之電漿蝕刻化學機制進行微調。雖然就三倍頻方案而言，該圖案化光阻層302的每一個特徵結構之理想寬度是該圖案化光阻層302之線間距/線寬比的六分之一，但可能要求稍厚一些的最初目標寬度，以補償用來圖案化該第一遮罩堆疊304的蝕刻製程。根據本發明之一實施例，訂定該圖案化光阻層302的每一個接線之最初寬度目標在該線間距/線寬比的0.14和0.18倍之間。
參見流程圖200之操作204，以及對應的第3B圖，利用一蝕刻製程將該圖案化光阻層302的影像轉印至該第一遮罩堆疊304，以形成一犧牲遮罩310。用來轉印該影像的蝕刻製程可以是適於從該圖案化光阻層302轉印實質上相同的影像至該第一遮罩堆疊304的任何製程。
該第一遮罩堆疊304和該犧牲遮罩310可由適於在一間隔遮罩製造製程中做為犧牲遮罩的任何材料或材料組合構成。根據本發明之一實施例，該第一遮罩堆疊304係由單一種材料組成，如第3A圖所示之單一陰影所示出者。由單一種材料組成之第一遮罩堆疊304的成分及厚度可適於以實質上不會對該圖案化光阻層302造成衝擊的蝕刻製程蝕刻。在一實施例中，由單一種材料組成之第一遮罩堆疊304的尺寸及蝕刻性質係經選擇以易受圖案化，期間該 圖案化光阻層302實質上保持完整。在一特定實施例中，該圖案化光阻層302係由一碳系材料組成，並且該第一遮罩堆疊304係由選自氮化矽、氧化矽及非晶或多晶矽所組成之族群的材料構成。在一特定實施例中，該第一遮罩堆疊304實質上係由氮化矽組成，並且用來形成該犧牲遮罩310的蝕刻製程使用選自CH2F2和CHF3所組成之族群的氣體。在另一特定實施例中，該第一遮罩堆疊304實質上係由氧化矽組成，並且用來形成該犧牲遮罩310的蝕刻製程使用選自C4F8和CHF3所組成之族群的氣體。在另一特定實施例中，該第一遮罩堆疊304實質上係由非晶或多晶矽組成，並且用來形成該犧牲遮罩310的蝕刻製程使用選自Cl2和HBr所組成之族群的氣體。根據本發明之一實施例，由單一種材料組成之第一遮罩堆疊304的厚度係經選擇以最佳化三倍頻方案中後續間隔遮罩的形成。該第一遮罩堆疊304的厚度可薄到足以避免隨後形成的間隔遮罩之間隔遮罩接線傾覆，並且厚到足以使該間隔遮罩接線的關鍵尺寸可受到控制。在一實施例中，由單一種材料組成之第一遮罩堆疊304的厚度係該犧牲遮罩310的目標接線寬度的4.06-5.625倍範圍內。
根據本發明之另一實施例，該第一遮罩堆疊304包含位於一第一遮罩層304B上方之一第一硬光罩層304A，如第3A圖所示之兩層所示出者。該犧牲遮罩310係由位於一犧牲遮罩部分310B上方之一犧牲硬光罩部分310A所組成，如第3B圖所示。在一實施例中，在兩個不同的蝕刻 操作中以該圖案化光阻層302的影像圖案化該第一硬光罩層304A和該第一遮罩層304B。該第一硬光罩層304A可由適於以實質上不會對該圖案化光阻層302造成衝擊的蝕刻製程蝕刻之任何材料組成。在一實施例中，該第一硬光罩層304A的尺寸及蝕刻性質係經選擇以易受圖案化，期間該圖案化光阻層302實質上保持完整。在一特定實施例中，該第一遮罩層304B(其位於第一硬光罩層304A下方)係由蝕刻性質與該圖案化光阻層302的蝕刻性質類似的材料組成。該第一硬光罩層304A係用來在後續的第一遮罩層304B蝕刻期間保存來自該圖案化光阻層302的影像。在一特定實施例中，該圖案化光阻層302和該第一遮罩層304B係由碳系材料組成，並且該第一硬光罩層304A係由選自氮化矽、氧化矽及非晶或多晶矽所組成之族群的材料構成。在一特定實施例中，該第一硬光罩層304A實質上係由氮化矽組成，並且用來圖案化該第一硬光罩層304A，相對於該圖案化光阻層302以及該第一遮罩層304B有選擇性，的蝕刻製程使用選自CH2F2和CHF3所組成之族群的氣體。在另一特定實施例中，該第一硬光罩層304A實質上係由氧化矽組成，並且用來圖案化該第一硬光罩層304A，相對於該圖案化光阻層302以及該第一遮罩層304B有選擇性，的蝕刻製程使用選自C4F8和CHF3所組成之族群的氣體。在另一特定實施例中，該第一硬光罩層304A實質上係由非晶或多晶矽組成，並且用來圖案化該第一硬光罩層304A，相對於該圖案化光阻層302以及該第一遮罩 層304B有選擇性，的蝕刻製程使用選自Cl2和HBr所組成之族群的氣體。該第一硬光罩層304A的厚度可薄到足以容許相對於該圖案化光阻層302的高度選擇性蝕刻，並且厚到足以避免可能不預期暴露該第一遮罩層304B的針孔。在一實施例中，該第一硬光罩層304A的厚度係在20-50奈米範圍內。
在該第一遮罩堆疊304包含位於一第一遮罩層304B上方的第一硬光罩層304A所構成之情況中，該第一遮罩層304B可由適於承受一受控制的蝕刻製程以及隨後的間隔遮罩形成製程的任何材料組成。在一實施例中，該第一遮罩層304B的蝕刻性質與該圖案化光阻層302類似。在一特定實施例中，該圖案化光阻層302和該第一遮罩層304B的厚度係經選擇以使蝕刻該第一硬光罩層304A之後留存下來的所有圖案化光阻層302部分均在該第一遮罩層304B的蝕刻期間除去。例如，根據本發明之一實施例，該圖案化光阻層302和該第一遮罩層304B兩者實質上係由碳原子組成。在一實施例中，該第一遮罩層304B係由利用碳氫化合物前驅物分子之化學氣相沉積製程形成之sp3(類鑽石)-、sp2(石墨)-及sp1(熱解)-混成碳原子之混合物組成。此種薄膜可以是在技藝中被稱為先進圖案化薄膜(APF)之非晶碳薄膜。在一特定實施例中，該第一遮罩層304B係由此種非晶碳薄膜組成，並且藉由使用選自O2和N2之組合或CH4和N2和O2的組合所組成的族群之氣體蝕刻。在一特定實施例中，在與用來圖案化該第一遮罩層304B 相同的蝕刻操作中除去實質上所有的圖案化光阻層302。該第一遮罩層304B的厚度可薄到足以避免隨後形成的間隔遮罩之間隔遮罩接線傾覆，並且厚到足以使該間隔遮罩接線的關鍵尺寸可受到控制。在一實施例中，由該第一硬光罩層304A和該第一遮罩層304B所構成之第一遮罩堆疊304的總厚度係於該犧牲遮罩310的目標接線寬度的4.06-5.625倍範圍內。
再次參見第3B圖，該第一遮罩堆疊304係經圖案化以形成對於該第二遮罩堆疊306有選擇性的犧牲遮罩310。該第二遮罩堆疊306包含位於一第二遮罩層306B上方之一第二硬光罩層306A，如第3B圖所示。該第二硬光罩層306A可擁有適於保護該第二遮罩層306B不受用來形成該犧牲遮罩310的蝕刻製程傷害的任何性質。根據本發明之一實施例，該第一遮罩堆疊304係由單一種材料組成，並且係經相對於該第二硬光罩層306A有選擇性的蝕刻。在一實施例中，該第一遮罩堆疊304係由氮化矽組成，並且該第二硬光罩層306A係由選自氧化矽和非晶或多晶矽所組成之族群的材料構成。在另一實施例中，該第一遮罩堆疊304係由氧化矽組成，並且該第二硬光罩層306A係由選自氮化矽和非晶或多晶矽所組成之族群的材料構成。在另一實施例中，該第一遮罩堆疊304係由非晶或多晶矽組成，並且該第二硬光罩層306A係由選自氮化矽和氧化矽所組成之族群的材料構成。根據本發明之另一實施例，該第一遮罩堆疊304係由一第一硬光罩層304A和一 第一遮罩層304B所組成。在一實施例中，該第一遮罩層304B係由利用選自O2和N2之組合或CH4和N2和O2的組合所組成的族群之氣體蝕刻的非晶碳薄膜構成，而該第二硬光罩層306A係由選自氮化矽、氧化矽和非晶或多晶矽所組成的族群之材料構成。該第二硬光罩層306A的厚度可薄到足以容許隨後相對於該第二遮罩層306B的高度選擇性蝕刻，並且厚到足以避免可能不預期將該第二遮罩層306B暴露在應用於該第一遮罩堆疊304上的蝕刻製程的針孔。在一實施例中，該第二硬光罩層306A的厚度係在15-40奈米範圍內。
參見流程圖200之操作206以及對應的第3C圖，一間隔層312係經共形地沉積在該犧牲遮罩310上以及該第二硬光罩層306A上方。該間隔層312係最終會成為用於三倍頻方案中的間隔遮罩的材料之來源。
該間隔層312可由適於形成用在隨後的蝕刻製程中的可靠遮罩之任何材料組成。根據本發明之一實施例，該間隔層312係由選自氮化矽、氧化矽和非晶或多晶矽所組成之族群的材料構成。該間隔層312可用適於在該犧牲遮罩310的側壁上提供一共形層之任何製程沉積，如第3C圖所示者。在一實施例中，該間隔層312係用選自分子有機CVD、低壓CVD和電漿輔助CVD所組成之族群的化學氣相沉積(CVD)技術沉積。該間隔層312的厚度可經選擇以決定隨後形成的間隔遮罩內之特徵結構的寬度。根據本發明之一實施例，該間隔層312的厚度實質上與該犧牲遮罩 310的特徵結構的寬度相同，如第3C圖所示者。雖然就三倍頻方案而言，該間隔層312的理想厚度係與該犧牲遮罩310的特徵結構之寬度相同，但可能要求稍厚一些的最初目標寬度，以補償用來圖案化該間隔層312的蝕刻製程。在一實施例中，該間隔層312之厚度約是該犧牲遮罩310的特徵結構之寬度的1.06倍，即，在隨後形成之間隔遮罩內的接線之預期特徵結構寬度的1.06倍。
參見流程圖200的操作208以及對應的第3D圖，一光阻堆疊315係經沉積在該間隔層312上。在一實施例中，該光阻堆疊315可擁有一光阻層315B，其係由關於第3A圖之圖案化光阻層302所述之任何材料組成。此外，該光阻堆疊315可包含一底部抗反射塗層(BARC)315A在該光阻層315B和該間隔層312之間，以提供該光阻層315B一平坦表面，如第3D圖所示者。在一實施例中，用來圖案化該光阻堆疊315的微影製程包含擁有實質上平坦的底表面之光阻層315B的曝光及顯影。在一特定實施例中，該BARC層係擁有一有機基團的旋塗式玻璃材料。在另一實施例中，該光阻堆疊315係完全由光阻層組成，即，該光阻堆疊315不包含BARC底層。
該光阻堆疊315可利用提供該光阻堆疊315一平坦的頂表面之任何製程沉積。例如，根據本發明之一實施例，該光阻堆疊315包含位於該BARC層315A上方的光阻層315B，而該光阻層315B和該BARC層315A兩者皆利用旋塗製程沉積。在另一實施例中，該光阻堆疊315實質上包 含利用旋塗製程沉積的光阻層。用來沉積該BARC層315A或一光阻層(在該光阻堆疊315不含BARC層的情況中)的旋塗製程可產生足以使該犧牲遮罩310內的薄特徵結構傾覆之力道。根據本發明之一實施例，該間隔層312的連續性保護該犧牲遮罩310的精細特徵結構。
再次參見流程圖200之操作208並且現在參考對應的第3E圖，該光阻堆疊315係經圖案化而形成一插入遮罩堆疊317。該光阻堆疊315可利用關於圖案化第3A圖之圖案化光阻層302所述之任何微影製程圖案化。根據本發明之一實施例，該插入遮罩堆疊317係經產生以保留一部分的間隔層312，否則會在一間隔遮罩形成蝕刻操作中被除去。在一實施例中，該插入遮罩堆疊317係經形成以保留一部分的間隔層312，其寬度與隨後形成的直接位於此種接線之間的間隔接線實質上相同。在一特定實施例中，該插入遮罩堆疊317的寬度實質上與該間隔層312的厚度相同。在一實施例中，該插入遮罩堆疊317係經形成以在一三倍頻製程方案中保留一部分的間隔層312。
參見流程圖200之操作210以及對應的第3F圖，該間隔層312係經蝕刻並且該插入遮罩堆疊317係經除去以提供擁有一插入接線319的間隔遮罩314，並暴露出該犧牲遮罩310和該第二硬光罩層306A的頂表面。該間隔遮罩314之該等間隔接線係與該犧牲遮罩310的特徵結構之側壁共形。在一實施例中，該犧牲遮罩310之每一條接線有來自該間隔遮罩314之兩條間隔接線和一條插入接線， 如第3F圖所示者。
該間隔層312可利用適於提供控制良好的尺寸以維持該犧牲遮罩310的關鍵尺寸寬度的任何製程蝕刻。根據本發明之一實施例，該間隔層312係經蝕刻直到該間隔遮罩314的該等間隔接線與該犧牲遮罩310的特徵結構實質上等高為止，如第3F圖所示者。在另一實施例中，該間隔遮罩314的該等間隔接線稍微凹陷低於該犧牲遮罩310的該等特徵結構的頂表面，以確保該間隔層312之連續性在該間隔遮罩314的該等間隔接線之上和之間中斷。該間隔層312可經蝕刻而使該間隔遮罩314的該等間隔接線的寬度保持該間隔層312實質上部分的原始厚度，並使該插入接線319的寬度與該插入遮罩堆疊317的寬度實質上相等。在一特定實施例中，該間隔遮罩314之每一條間隔接線和每一條插入接線的頂表面之寬度與該間隔遮罩314和該第二硬光罩層306A交界處的寬度實質上相等，如第3F圖所示。
該間隔層312也可利用相對於該犧牲遮罩310和該第二硬光罩層306A之高蝕刻選擇性蝕刻以形成間隔遮罩314。在一特定實施例中，該犧牲遮罩310係一單層遮罩，並且預期的蝕刻選擇性係關於該單層。在另一特定實施例中，該犧牲遮罩310係一堆疊層，並且預期的蝕刻選擇性係關於一犧牲硬光罩部分，關於該第一硬光罩層304A的材料。根據本發明之一實施例，該間隔層312和該間隔遮罩314係由與該犧牲遮罩310之頂端部分和該第二硬光罩 層306A之材料不同的材料組成。在一實施例中，該犧牲遮罩310的頂端部分係由氮化矽組成，第二硬光罩層306A係由氧化矽組成，而該間隔層312係由非晶或多晶矽組成，並且以使用從Cl2或HBr氣體產生之電漿的乾燥蝕刻製程蝕刻以形成該間隔遮罩314。在另一實施例中，該犧牲遮罩310的頂端部分係由氧化矽組成，該第二硬光罩層306A係由氮化矽組成，而該間隔層312係由非晶或多晶矽組成，並且以使用從Cl2和HBr氣體之組合產生之電漿的乾燥蝕刻製程蝕刻以形成該間隔遮罩314。在另一實施例中，該犧牲遮罩310的頂端部分係由非晶或多晶矽組成，該第二硬光罩層306A係由氮化矽組成，而該間隔層312係由氧化矽組成，並且以使用從C4F8氣體產生之電漿的乾燥蝕刻製程蝕刻以形成該間隔遮罩314。在另一實施例中，該犧牲遮罩310的頂端部分係由非晶或多晶矽組成，該第二硬光罩層306A係由氧化矽組成，而該間隔層312係由氮化矽組成，並且以使用從CH2F2氣體產生之電漿的乾燥蝕刻製程蝕刻以形成該間隔遮罩314。在另一實施例中，該犧牲遮罩310的頂端部分係由氧化矽組成，該第二硬光罩層306A係由非晶或多晶矽組成，而該間隔層312係由氮化矽組成，並且以使用從CHF3和CH2F2氣體之組合產生之電漿的乾燥蝕刻製程蝕刻以形成該間隔遮罩314。在另一實施例中，該犧牲遮罩310的頂端部分係由氮化矽組成，該第二硬光罩層306A係由非晶或多晶矽組成，而該間隔層312係由氧化矽組成，並且以使用從CHF3氣 體產生之電漿的乾燥蝕刻製程蝕刻以形成該間隔遮罩314。在本發明之一特定實施例中，用來形成該間隔遮罩314的蝕刻製程在該犧牲遮罩310和該第二硬光罩層306A的頂表面曝露出之後達到偵測終點。在一特定實施例中，在該終點偵測之後施行輕微的過蝕刻，以確保該間隔遮罩314的該等接線彼此不連續。隨後可利用O2/N2乾燥灰化製程或濕式清潔操作除去該插入遮罩堆疊317。
參見流程圖200之操作212以及對應的第3G和3G’圖，一光阻堆疊320係經沉積在該間隔遮罩314和該犧牲遮罩310暴露出的部分和該第二硬光罩層306A上方。在一實施例中，在形成關於第3F圖所述之間隔遮罩314的蝕刻期間，來自該間隔遮罩314的間隔接線和插入接線在該犧牲遮罩310的相鄰接線之間變為不連續。在一實施例中，該間隔遮罩314與來自該犧牲遮罩310的同一條接線有關的該等間隔接線在該犧牲遮罩310的每一條接線末端周圍保持連續，如第3G’圖的俯視圖所示之間隔遮罩314的末端部分316所示出者。在某些應用中，可能傾向於為隨後的半導體元件製造中斷此間隔接線對之間的連續性。根據本發明之一實施例，該等末端部分316係在圖案化該光阻堆疊320之後由該窗口330暴露出，如第3G’圖所示者。
該光阻堆疊320可擁有由關於第3A圖之圖案化光阻層302所述之任何材料組成之光阻層324。另外，該光阻堆疊320可包含一底部抗反射塗層(BARC)322在該光阻層 324和該間隔遮罩314之間，以提供該光阻層324一平坦表面，如第3G圖所示者。在一實施例中，用來圖案化該光阻堆疊320的微影製程包含擁有實質上平坦的底表面之光阻層324的曝光及顯影。在一特定實施例中，該BARC層係擁有一有機基團的旋塗式玻璃材料。在另一實施例中，該光阻堆疊320係完全由光阻層組成。
該光阻堆疊320可利用提供該光阻堆疊320一平坦的頂表面之任何製程沉積。例如，根據本發明之一實施例，該光阻堆疊320包含位於該BARC層322上方的光阻層324，而該光阻層324和該BARC層322兩者皆利用旋塗製程沉積。在另一實施例中，該光阻堆疊320實質上包含利用旋塗製程沉積的光阻層。用來沉積該BARC層322或一光阻層(在該光阻堆疊320不含BARC層的情況中)的旋塗製程可產生足以使一間隔遮罩內的薄特徵結構或接線傾覆之力道。根據本發明之一實施例，該犧牲遮罩310在該間隔遮罩裁剪製程過程中保留，以提供該間隔遮罩314之個別間隔接線結構支撐。在一特定實施例中，藉由保留該犧牲遮罩310，無間隔遮罩314之間隔接線在用來沉積該光阻堆疊320的旋塗製程中傾覆。該等插入接線319並沒有受到來自該犧牲遮罩310的結構支撐，因為其並非毗鄰該犧牲遮罩310的特徵結構之側壁形成。根據本發明之一實施例，該間隔遮罩314的插入接線319之深寬比與該間隔遮罩314的間隔接線相比較不易傾覆，因為深寬比較低。在一實施例中，該等插入接線319的高度與該間隔層 312的高度相等，並且該等插入接線319的深寬比約等於1。在一實施例中，較短的插入接線319在旋塗製程期間受到較高的間隔遮罩314之間隔接線保護。
該光阻堆疊320可利用關於圖案化第3A圖之圖案化光阻層302所述之任何微影製程圖案化。在一實施例中，該光阻堆疊320係經圖案化以形成一窗口330，其暴露出該間隔遮罩314的末端部分316。該窗口330的尺寸可以是適於裁剪該間隔遮罩314的任何尺寸。該窗口330可暴露出至少該間隔遮罩314的整個末端部分316。根據本發明之一實施例，該窗口330的尺寸係經選擇以也暴露出一部分的犧牲遮罩310。在一實施例中，該光阻堆疊320內的窗口330之尺寸及位置係經選擇以適應該圖案化及裁剪製程之任何輕微偏移。
再次參見流程圖200之操作212並且現在參考對應的第3H圖俯視圖，該間隔遮罩314係經裁剪以形成該經裁剪的間隔遮罩340，其擁有插入接線341。該間隔遮罩314可利用除去該間隔遮罩314暴露出的部分之任何蝕刻製程裁剪。如所示，該末端部分316係相對於該光阻堆疊320和該第二硬光罩層306A選擇性裁剪。該蝕刻製程並不必要對於該犧牲遮罩310暴露出的部分有選擇性。但是，根據一實施例，該裁剪蝕刻製程對於該犧牲遮罩310暴露出的部分有選擇性，如第3H圖所示者。可用關於第3C和3F圖就蝕刻該間隔層312所述之任何材料和蝕刻製程組合來形成該經裁剪之間隔遮罩340。該裁剪製程和該插入遮 罩形成製程的程序之順序非必定的(sequence-dependent)。根據本發明之另一實施例，該裁剪製程在該插入遮罩形成製程之前執行。
參見流程圖200之操作214以及對應的第3I和3I’圖，該光阻堆疊320和該犧牲遮罩310係經除去。根據本發明之一實施例，該犧牲遮罩310係經保留以提供裁剪該間隔遮罩314以形成擁有插入接線341之經裁剪的間隔遮罩340期間的結構支撐。一旦經裁剪的間隔遮罩形成，即可除去該犧牲遮罩310以完成該三倍頻遮罩製造製程。
可在與除去該犧牲遮罩310相同的製程步驟或在較早的製程步驟中除去該光阻堆疊320。在一實施例中，該光阻堆疊320係由含碳物種組成，並且在較早的使用O2和N2氣體之溼式或乾燥灰化步驟中除去。該犧牲遮罩310可利用對於該經裁剪的間隔遮罩340以及該第二硬光罩層306A有高度選擇性的任何技術除去。根據本發明之一實施例，該犧牲遮罩係由單一層組成，並且係在單一個製程步驟中對於該經裁剪的間隔遮罩340有選擇性的除去。在一實施例中，該經裁剪的間隔遮罩340係由非晶或多晶矽組成，該第二硬光罩層306A係由氧化矽組成，而該犧牲遮罩310實質上係由氮化矽組成並且利用選自熱磷酸濕式蝕刻或SiCoNi蝕刻所組成的族群之單一蝕刻操作除去。在另一實施例中，該經裁剪的間隔遮罩340係由非晶或多晶矽組成，該第二硬光罩層306A係由氮化矽組成，而該犧牲遮罩310實質上係由氧化矽組成並且利用選自水狀氫氟酸 濕式蝕刻或SiCoNi蝕刻所組成的族群之單一蝕刻操作除去。在另一實施例中，該經裁剪的間隔遮罩340係由氧化矽組成，該第二硬光罩層306A係由氮化矽組成，而該犧牲遮罩310實質上係由非晶或多晶矽組成並且利用選自Cl2電漿蝕刻和CF4/O2電漿蝕刻所組成的族群之單一蝕刻操作除去。在另一實施例中，該經裁剪的間隔遮罩340係由氮化矽組成，該第二硬光罩層306A係由氧化矽組成，而該犧牲遮罩310實質上係由非晶或多晶矽組成並且利用選自Cl2電漿蝕刻和CF4/O2電漿蝕刻所組成的族群之單一蝕刻操作除去。在另一實施例中，該經裁剪的間隔遮罩340係由氮化矽組成，該第二硬光罩層306A係由非晶或多晶矽組成，而該犧牲遮罩310實質上係由氧化矽組成並且利用選自水狀氫氟酸濕式蝕刻或SiCoNi蝕刻所組成的族群之單一蝕刻操作除去。在另一實施例中，該經裁剪的間隔遮罩340係由氧化矽組成，該第二硬光罩層306A係由非晶或多晶矽組成，而該犧牲遮罩310實質上係由氮化矽組成並且利用選自熱磷酸濕式蝕刻或SiCoNi蝕刻所組成的族群之單一蝕刻操作除去。
在另一實施例中，該犧牲遮罩310包含位於一犧牲遮罩部分上方的犧牲硬光罩部分，如在關於第3B圖之另一實施例中所述者。例如，在一實施例中，該犧牲硬光罩部分係由選自氮化矽、氧化矽和非晶或多晶矽所組成之族群的材料組成，同時該犧牲遮罩部分係由非晶碳材料組成，例如關於該第一遮罩層304B所述之非晶碳材料。根據本 發明之一實施例，使用在上面就對於該經裁剪的間隔遮罩340和該第二硬光罩層306A有選擇性的除去該犧牲遮罩310所實施的相同材料組合和蝕刻製程來對於該經裁剪的間隔遮罩340和該第二硬光罩層306A有選擇性的除去犧牲硬光罩部分。位於一堆疊犧牲遮罩之犧牲硬光罩部分下方的犧牲遮罩部分實質上可在用來除去該犧牲硬光罩層相同的蝕刻操作中除去。或者，該犧牲遮罩部分可能需要一第二蝕刻操作。在一實施例中，該犧牲遮罩部分係由非晶碳組成，並且係以擁有由選自O2和N2之組合或CH4、N2和O2之組合所組成的族群之氣體構成的電漿之乾燥蝕刻除去。
參見流程圖200之操作216以及對應的第3J圖，擁有插入接線341的該經裁剪的間隔遮罩340之影像被轉印至該第二遮罩堆疊306，以在該半導體層308上方形成該蝕刻遮罩370。在一實施例中，該第二遮罩堆疊306實質上係由單一種材料組成，並且係在一單一蝕刻操作中蝕刻而形成該蝕刻遮罩370。在一特定實施例中，該第二遮罩堆疊306實質上係由選自氮化矽、氧化矽和非晶或多晶矽所組成之族群的單一種材料組成。在另一實施例中，該第二遮罩堆疊306包含位於該第二遮罩層306B上方的該第二硬光罩層306A，如關於第3B圖所示及所述者。在一實施例中，該蝕刻遮罩370係由一硬光罩部分370A和一遮罩部分370B組成，如第3J圖所示者。該第二硬光罩層306A和該硬光罩部分370A的材料成分和厚度之實施例關於第 3B圖描述過。根據本發明之一實施例，該經裁剪之間隔遮罩340的圖案在與最終用來形成該遮罩部分370B的圖案化操作不同的蝕刻操作中轉印至該第二硬光罩層306A。在一實施例中，該第二硬光罩層306A實質上係由非晶或多晶矽組成，並且係以使用CHF3氣體之乾燥蝕刻進行蝕刻以形成該硬光罩部分370A。在另一實施例中，該第二硬光罩層306A實質上係由氧化矽組成，並且係以使用選自CH2F2和Cl2及HBr之組合所組成的族群之氣體之乾燥蝕刻進行蝕刻以形成該硬光罩部分370A。在另一實施例中，該第二硬光罩層306A實質上係由氮化矽組成，並且係以使用選自C4F8、Cl2和HBr所組成的族群之氣體之乾燥蝕刻進行蝕刻以形成該硬光罩部分370A。
根據本發明之一實施例，該經裁剪的間隔遮罩340之影像隨後在一第二蝕刻操作中從該硬光罩部分370A轉印至一遮罩部分370B。該第二遮罩層306B和該蝕刻遮罩370的該遮罩部分370B可由適於實質上承受隨後用來圖案化該半導體層308的蝕刻製程之任何材料組成。在一實施例中，該第二遮罩層306B係由非晶碳材料組成，例如關於該第一遮罩層304B之成分之一實施例所述的非晶碳材料。在一特定實施例中，該第二遮罩層306B和該蝕刻遮罩370之該遮罩部分370B的厚度係在該蝕刻遮罩370之每一條接線寬度的3.125-6.875倍範圍內。該第二遮罩層306B可利用維持實質上該蝕刻遮罩370之每一條接線的垂直輪廓任何蝕刻製程蝕刻以形成該遮罩部分370B，如第 3J圖所示。在一實施例中，該第二遮罩層306B係由非晶碳組成，並且係以使用由選自O2和N2之組合或CH4、N2和O2之組合所組成之族群的電漿之乾燥蝕刻製程除去。
經由多個實施例，描述製造由接線組成之蝕刻遮罩370的一或多種方法，該等接線使來自一犧牲遮罩的接線之頻率變為三倍。該蝕刻遮罩370然後可用來圖案化，例如，一積體電路之元件製造用的半導體層308。根據本發明之一實施例，該蝕刻遮罩370擁有實質上由一非晶碳材料組成的遮罩部分370B。在用來圖案化該半導體層308的蝕刻製程期間，該非晶碳材料變為鈍化，並且能夠在該半導體層308的整個蝕刻期間保持其影像及尺寸。雖然該經裁剪的間隔遮罩340擁有圖案化該半導體層308之預期尺寸，但該經裁剪之間隔遮罩340的材料可能不適於承受精確影像轉印至半導體層，例如，其可能在該蝕刻製程期間降解。根據本發明之一實施例，一經裁剪的間隔遮罩之影像在轉印該影像至一半導體層之前先轉印至一含有非晶碳材料的層，如關於第3I和3J圖所述者。
該半導體層308可以是元件製造或需要三倍頻遮罩之任何其他半導體結構製造所欲之任何層。根據本發明之一實施例，該半導體層308包含可適切地圖案化成清楚界定的半導體結構之陣列的任何材料。在一實施例中，該半導體層308係由Ⅳ族系材料或Ⅲ-V族材料組成。此外，該半導體層308可包含能夠適切地圖案化成清楚界定的半導體結構之陣列的任何結構形態。在一實施例中，該半導體 層308的結構形態係選自非晶態、單晶態及多晶態所組成之族群。在一實施例中，該半導體層308包含電荷載子摻質雜質原子。該半導體層308可更存在於一基材上方。該基材可由適於承受製造製程的任何材料組成。在一實施例中，該基材係由一撓性塑膠片組成。該基材可更由適於承受生產製程並且半導體層可適切地存在其上之材料組成。在一實施例中，該基材係由Ⅳ族系材料組成，例如結晶矽、鍺或矽/鍺。在另一實施例中，該基材係由Ⅲ-V族材料組成。該基材也可包含一絕緣層。在一實施例中，該絕緣層係由選自氧化矽、氮化矽、氧氮化矽和高k介電層所組成之族群的材料構成。
應了解本發明之實施例不受限於在圍繞一犧牲遮罩內的接線末端之區域處裁剪之間隔遮罩的製造。根據本發明之另一實施例，一間隔遮罩圍繞接線末端以外的結構之部分在結構支撐性犧牲遮罩的存在下被裁剪。第4A-B圖示出根據本發明之一實施例表示一間隔遮罩製造製程中的操作之俯視圖。
參見第4A圖，一圖案化光阻層420係形成在擁有插入接線419並且由一犧牲遮罩410做結構支撐的間隔遮罩414上方。該間隔遮罩414的間隔接線之末端區域416，其圍繞來自該犧牲遮罩410的非線性特徵結構，係藉由該圖案化光阻層420內的窗口430暴露出。此俯視圖對應第3G’圖，並且可表示該間隔遮罩314與第3G’圖所示之接線末端不同的區域。參見第4B圖，該間隔遮罩414係經裁剪 以形成擁有插入接線441之該經裁剪的間隔遮罩440。此外，除去該圖案化光阻層420和該犧牲遮罩410。根據本發明之一實施例，在裁剪該間隔遮罩414之非線性部分時為了結構支撐而保留該犧牲遮罩410。此製程促成一經裁剪的間隔遮罩440之形成，其擁有間隔接線，其間隔末端480係由比該經裁剪的間隔遮罩440之該等間隔接線和插入接線的間距大之距離分離，如第4B圖所示者。在一實施例中，這輔助隨後至每一個間隔末端480之接觸的形成，而不會有以單一個接觸不利地接觸多於一個來自該經裁剪的間隔遮罩440之間隔或插入接線的危險。
在形成一間隔遮罩時，可能想要保留不僅只是該等間隔接線和插入接線。可在一間隔遮罩形成期間保留區域保存區。第5A-D圖示出根據本發明之一實施例表示包含一區域保存步驟之間隔遮罩製造方法的一連串操作之剖面圖。
參見第5A圖，一間隔層512係共形於一犧牲遮罩510沉積。一插入遮罩堆疊517係形成在該間隔層512上方並且在該犧牲遮罩510的該等接線之間。該間隔層512係最終會成為用於包含一區域保存步驟之三倍頻方案中的間隔遮罩的材料之來源。第5A圖對應於上述的第3E圖。一區域保存遮罩堆疊590係在與形成該插入遮罩堆疊517相同的步驟中形成。根據本發明之一實施例，該區域保存遮罩堆疊590係經圖案化，以保留間隔層512的部分，否則其會在間隔遮罩形成蝕刻操作中被除去。在一實施例中，該 間隔層512在用來形成該插入遮罩堆疊517和該區域保存遮罩堆疊590的光阻堆疊之沉積和圖案化期間提供該犧牲遮罩510結構支撐。
參見第5B圖，該間隔層512係經蝕刻，並且該插入遮罩堆疊517和該區域保存遮罩堆疊590係經除去以形成擁有插入接線519的間隔遮罩514。該間隔遮罩514也包含一區域保存部分592，其因為該區域保存遮罩堆疊590的保護而留存下來。然後在一裁剪製程程序中裁剪該間隔遮罩514，其包含在該裁剪期間保留該犧牲遮罩510。此外，根據本發明之一實施例，該區域保存部分592也在該裁剪製程期間留存。
參見第5C圖，該犧牲遮罩510係經除去，僅留下擁有插入接線541和該區域保存部分592之該經裁剪的間隔遮罩540。參見第5D圖，擁有該插入接線541和該區域保存部分592之該經裁剪的間隔遮罩540之影像係經轉印至一第二遮罩堆疊506以形成一蝕刻遮罩570。根據本發明之一實施例，由於該區域保存製程，該蝕刻遮罩570包含至少一個寬度大於該蝕刻遮罩570之最薄接線的寬度之結構特徵，如第5D圖所示。該裁剪製程和該區域保存/插入遮罩形成製程的程序順序係非必定的。根據本發明之另一實施例，該裁剪製程係在該區域保存/插入遮罩形成製程之前執行。
一區域保存製程可與一間隔遮罩製程並用以最終在一半導體層內形成可用來形成接觸的區域。第6A-B圖示出 根據本發明之一實施例表示包含一區域保存製程之間隔遮罩製造方法的操作之俯視圖。
參見第6A圖，擁有插入接線619和區域保存區692的間隔遮罩614係有關於一犧牲遮罩610而形成，如關於第5B圖所述者。參見第6B圖，該間隔遮罩614係經裁剪以形成擁有插入接線619和區域保存區692之該經裁剪的間隔遮罩640，然後除去該犧牲遮罩610。該區域保存區692可提供一較大區域，接觸可形成在其上。根據本發明之一實施例，間隔層的一部分係藉由一區域保存遮罩加以保留否則會在間隔遮罩形成蝕刻操作中被除去。
已揭示製造一半導體遮罩的方法。在一實施例中，提供擁有由一系列接線所組成之犧牲遮罩的半導體堆疊。然後形成擁有毗鄰該犧牲遮罩之該系列接線的側壁之間隔接線之間隔遮罩。該間隔遮罩也擁有插入接線在該等間隔接線之間。最後除去該犧牲遮罩以僅提供該間隔遮罩。在一實施例中，該間隔遮罩係藉由在該半導體堆疊上沉積一間隔層並與該犧牲遮罩共形形成。然後在該間隔層上方沉積並圖案化一光阻層，並插入該犧牲遮罩的該系列接線。隨後蝕刻該間隔層以提供擁有毗鄰該犧牲遮罩的該系列接線之側壁的間隔接線以及位於該等間隔接線之間的插入接線之該間隔遮罩。最後，除去該犧牲遮罩以僅提供該間隔遮罩。在一特定實施例中，該間隔遮罩之該等間隔接線和插入接線使得該犧牲遮罩之該系列接線的頻率變為三倍。
102‧‧‧半導體堆疊
104、302、315B、324‧‧‧光阻層
106‧‧‧遮罩
108、110、420‧‧‧圖案化光阻層
200‧‧‧流程圖
300‧‧‧半導體堆疊
304‧‧‧第一遮罩堆疊
304A‧‧‧第一硬光罩層
304B‧‧‧第一遮罩層
306、506‧‧‧第二遮罩堆疊
306A‧‧‧第二硬光罩層
306B‧‧‧第二遮罩層
308‧‧‧半導體層
310、410、510、610‧‧‧犧牲遮罩
310A‧‧‧犧牲硬光罩部分
310B‧‧‧犧牲遮罩部分
312、512‧‧‧間隔層
314、340、414、440、514、540、614、640‧‧‧間隔遮罩
315、320‧‧‧光阻堆疊
315A、322‧‧‧底部抗反射塗層
316、416‧‧‧末端部分
317、517‧‧‧插入遮罩堆疊
319、341、419、441、519、541、619‧‧‧插入接線
330、430‧‧‧窗口
370、570‧‧‧蝕刻遮罩
370A‧‧‧硬光罩部分
370B‧‧‧遮罩部分
480‧‧‧間隔末端
590‧‧‧區域保存遮罩堆疊
592、692‧‧‧區域保存部分
本發明之實施例係藉由範例闡明，並且非限制在附圖之圖式中： 第1A-C圖示出根據先前技藝表示一習知半導體微影製程之剖面圖。
第2圖示出根據本發明之一實施例的間隔遮罩製造製程之一例示方法。
第3A-J圖示出根據本發明之一實施例表示應用在一半導體堆疊上之來自第2圖之流程圖之一系列操作的剖面及俯視圖。
第4A-B圖示出根據本發明之一實施例的間隔遮罩製造製程之一例示方法的俯視圖。
第5A-D圖示出根據本發明之一實施例的間隔遮罩製造製程之一例示方法的剖面圖。
第6A-B圖示出根據本發明之一實施例的間隔遮罩製造製程之一例示方法的俯視圖。

Claims (20)

  1. 一種製造一半導體遮罩的方法，其至少包含：提供一半導體堆疊，其具有一由一系列接線組成之犧牲遮罩；形成一間隔遮罩，其包含毗鄰該系列接線之側壁的間隔接線以及位於該等間隔接線之間的插入接線，其中該等間隔接線與該等插入接線係由一相同層所形成；以及除去該犧牲遮罩。
  2. 如申請專利範圍第1項所述之方法，其中該間隔遮罩之間隔接線和插入接線的頻率係該犧牲遮罩之該系列接線之頻率的三倍。
  3. 如申請專利範圍第2項所述之方法，其中該犧牲遮罩之該系列接線的線間距/線寬比(pitch)約為6。
  4. 如申請專利範圍第1項所述之方法，更包含：裁剪(crop)該間隔遮罩之各個間隔接線的一部分，以形成一具有插入接線之經裁剪的間隔遮罩，其中該犧牲遮罩在形成該具有插入接線之經裁剪的間隔遮罩之後除去。
  5. 一種製造一半導體遮罩的方法，其至少包含：提供一半導體堆疊，其具有一由一系列接線組成之犧牲 遮罩；在該半導體堆疊上沉積一間隔層，並與該犧牲遮罩共形；在該間隔層上沉積並圖案化一光阻層，並插入該犧牲遮罩之該系列接線；蝕刻該間隔層以提供一間隔遮罩，其具有毗鄰該系列接線之側壁的間隔接線以及位於該等間隔接線之間的插入接線，其中蝕刻該間隔層的步驟暴露出該犧牲遮罩的頂表面；以及除去該犧牲遮罩。
  6. 如申請專利範圍第5項所述之方法，更包含：裁剪該間隔遮罩之各個間隔接線的一部分，以形成一具有插入接線之經裁剪的間隔遮罩，其中該犧牲遮罩在形成該具有插入接線之經裁剪的間隔遮罩之後除去。
  7. 如申請專利範圍第5項所述之方法，其中該間隔層實質上係由矽組成，其中該犧牲遮罩之頂部實質上係由選自氮化矽和氧化矽所組成之族群的一材料構成，並且其中蝕刻該間隔層以提供該間隔遮罩的步驟包含使用一乾燥蝕刻製程搭配一選自Cl2和HBr所組成的族群之氣體。
  8. 如申請專利範圍第7項所述之方法，其中除去該犧牲遮 罩的步驟包含使用一蝕刻製程，其係選自一熱磷酸濕式蝕刻、一水狀氫氟酸濕式蝕刻和一SiCoNi蝕刻所組成之族群。
  9. 如申請專利範圍第5項所述之方法，其中該間隔層實質上係由氧化矽組成，其中該犧牲遮罩之頂部實質上係由選自氮化矽和矽所組成之族群的一材料構成，並且其中蝕刻該間隔層以提供該間隔遮罩的步驟包含使用一乾燥蝕刻製程搭配一選自C4F8和CHF3所組成的族群之氣體。
  10. 如申請專利範圍第9項所述之方法，其中除去該犧牲遮罩的步驟包含使用一蝕刻製程，其係選自一熱磷酸濕式蝕刻、一SiCoNi蝕刻、一Cl2電漿蝕刻和一CF4/O2電漿蝕刻所組成之族群。
  11. 如申請專利範圍第5項所述之方法，其中該間隔層實質上係由氮化矽組成，其中該犧牲遮罩之頂部實質上係由選自氧化矽和矽所組成之族群的一材料構成，並且其中蝕刻該間隔層以提供該間隔遮罩的步驟包含使用一乾燥蝕刻製程搭配一選自CH2F2和CHF3所組成的族群之氣體。
  12. 如申請專利範圍第11項所述之方法，其中除去該犧牲遮罩的步驟包含使用一蝕刻製程，其係選自一水狀氫氟酸 濕式蝕刻、一SiCoNi蝕刻、一Cl2電漿蝕刻和一CF4/O2電漿蝕刻所組成之族群。
  13. 如申請專利範圍第5項所述之方法，其中該間隔遮罩之間隔接線和插入接線的頻率係該犧牲遮罩之該系列接線之頻率的三倍。
  14. 一種製造一半導體遮罩的方法，其至少包含：提供一半導體堆疊，其具有一遮罩層；沉積並圖案化一第一光阻層，以在該遮罩層上形成一影像；蝕刻該遮罩層，以形成一具有該影像之犧牲遮罩，其中該犧牲遮罩係由一系列接線組成；在該半導體堆疊上沉積一間隔層，並與該犧牲遮罩共形；沉積並圖案化一第二光阻層，以在該間隔層上形成一插入遮罩及一區域保存遮罩；蝕刻該間隔層以提供一間隔遮罩，其係由間隔接線、插入接線和區域保存區組成，其中該等間隔接線毗鄰該犧牲遮罩之該系列接線的側壁，其中該等插入接線係位於該等間隔接線之間，並且其中蝕刻該間隔層的步驟暴露出該犧牲遮罩的頂表面；在該間隔遮罩和該犧牲遮罩上沉積並圖案化一第三光 阻層，以暴露出該間隔遮罩之該等間隔接線的至少一部分；蝕刻該間隔遮罩之該等間隔接線的暴露部分，以裁剪該間隔遮罩；以及除去該犧牲遮罩。
  15. 如申請專利範圍第14項所述之方法，其中該間隔層實質上係由矽組成，其中該犧牲遮罩之頂部實質上係由選自氮化矽和氧化矽所組成之族群的一材料構成，並且其中蝕刻該間隔層以提供該間隔遮罩的步驟包含使用一乾燥蝕刻製程搭配一選自Cl2和HBr所組成的族群之氣體。
  16. 如申請專利範圍第15項所述之方法，其中除去該犧牲遮罩的步驟包含使用一蝕刻製程，其係選自一熱磷酸濕式蝕刻、一水狀氫氟酸濕式蝕刻和一SiCoNi蝕刻所組成之族群。
  17. 如申請專利範圍第14項所述之方法，其中該間隔層實質上係由氧化矽組成，其中該犧牲遮罩之頂部實質上係由選自氮化矽和矽所組成之族群的一材料構成，並且其中蝕刻該間隔層以提供該間隔遮罩的步驟包含使用一乾燥蝕刻製程搭配一選自C4F8和CHF3所組成的族群之氣體。
  18. 如申請專利範圍第17項所述之方法，其中除去該犧牲 遮罩的步驟包含使用一蝕刻製程，其係選自一熱磷酸濕式蝕刻、一SiCoNi蝕刻、一Cl2電漿蝕刻和一CF4/O2電漿蝕刻所組成之族群。
  19. 如申請專利範圍第14項所述之方法，其中該間隔層實質上係由氮化矽組成，其中該犧牲遮罩之頂部實質上係由選自氧化矽和矽所組成之族群的一材料構成，並且其中蝕刻該間隔層以提供該間隔遮罩的步驟包含使用一乾燥蝕刻製程搭配一選自CH2F2和CHF3所組成的族群之氣體。
  20. 如申請專利範圍第19項所述之方法，其中除去該犧牲遮罩的步驟包含使用一蝕刻製程，其係選自一水狀氫氟酸濕式蝕刻、一SiCoNi蝕刻、一Cl2電漿蝕刻和一CF4/O2電漿蝕刻所組成之族群。
TW097119558A 2007-06-01 2008-05-27 利用具有插入區之間隔遮罩的三倍頻方法 TWI381424B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US93261807P 2007-06-01 2007-06-01
US11/875,205 US7846849B2 (en) 2007-06-01 2007-10-19 Frequency tripling using spacer mask having interposed regions

Publications (2)

Publication Number Publication Date
TW200910419A TW200910419A (en) 2009-03-01
TWI381424B true TWI381424B (zh) 2013-01-01

Family

ID=39739769

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097119558A TWI381424B (zh) 2007-06-01 2008-05-27 利用具有插入區之間隔遮罩的三倍頻方法

Country Status (7)

Country Link
US (1) US7846849B2 (zh)
EP (1) EP1998362A2 (zh)
JP (1) JP5236996B2 (zh)
KR (1) KR100991339B1 (zh)
CN (1) CN101315515B (zh)
SG (1) SG148135A1 (zh)
TW (1) TWI381424B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7807578B2 (en) * 2007-06-01 2010-10-05 Applied Materials, Inc. Frequency doubling using spacer mask
US20110104901A1 (en) * 2008-06-13 2011-05-05 Tokyo Electron Limited Semiconductor device manufacturing method
US9953885B2 (en) * 2009-10-27 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. STI shape near fin bottom of Si fin in bulk FinFET
US7923305B1 (en) * 2010-01-12 2011-04-12 Sandisk 3D Llc Patterning method for high density pillar structures
US8865600B2 (en) * 2013-01-04 2014-10-21 Taiwan Semiconductor Manufacturing Company Limited Patterned line end space
US8828885B2 (en) * 2013-01-04 2014-09-09 Taiwan Semiconductor Manufacturing Company Limited Photo resist trimmed line end space
CN104425223B (zh) * 2013-08-28 2017-11-03 中芯国际集成电路制造(上海)有限公司 图形化方法
US9070630B2 (en) * 2013-11-26 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming patterns
US9524878B2 (en) * 2014-10-02 2016-12-20 Macronix International Co., Ltd. Line layout and method of spacer self-aligned quadruple patterning for the same
CN105590894B (zh) * 2014-11-12 2018-12-25 旺宏电子股份有限公司 线路布局以及线路布局的间隙壁自对准四重图案化的方法
CN107785247A (zh) * 2016-08-24 2018-03-09 中芯国际集成电路制造(上海)有限公司 金属栅极及半导体器件的制造方法
US10566194B2 (en) * 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
CN112309838B (zh) * 2019-07-31 2023-07-28 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW574728B (en) * 2002-06-12 2004-02-01 Canon Kk Method for forming a mask pattern and method for fabricating a semiconductor device
TWI272656B (en) * 2002-12-24 2007-02-01 Rohm Co Ltd Mask, method of making same and method of making semiconductor device using same
US7259089B2 (en) * 2004-01-19 2007-08-21 Sony Corporation Semiconductor device manufacturing method that includes forming a wiring pattern with a mask layer that has a tapered shape

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328810A (en) 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
KR100354440B1 (ko) * 2000-12-04 2002-09-28 삼성전자 주식회사 반도체 장치의 패턴 형성 방법
US6924191B2 (en) 2002-06-20 2005-08-02 Applied Materials, Inc. Method for fabricating a gate structure of a field effect transistor
DE10345455A1 (de) * 2003-09-30 2005-05-04 Infineon Technologies Ag Verfahren zum Erzeugen einer Hartmaske und Hartmasken-Anordnung
US7064078B2 (en) * 2004-01-30 2006-06-20 Applied Materials Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
US7115525B2 (en) 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
CN1832109A (zh) * 2005-03-08 2006-09-13 联华电子股份有限公司 掩模的制造方法与图案化制造方法
US7253118B2 (en) * 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
KR100674970B1 (ko) * 2005-04-21 2007-01-26 삼성전자주식회사 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법
US7560390B2 (en) * 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
KR100752674B1 (ko) * 2006-10-17 2007-08-29 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW574728B (en) * 2002-06-12 2004-02-01 Canon Kk Method for forming a mask pattern and method for fabricating a semiconductor device
TWI272656B (en) * 2002-12-24 2007-02-01 Rohm Co Ltd Mask, method of making same and method of making semiconductor device using same
US7259089B2 (en) * 2004-01-19 2007-08-21 Sony Corporation Semiconductor device manufacturing method that includes forming a wiring pattern with a mask layer that has a tapered shape

Also Published As

Publication number Publication date
US20080299465A1 (en) 2008-12-04
TW200910419A (en) 2009-03-01
KR20080106070A (ko) 2008-12-04
SG148135A1 (en) 2008-12-31
JP5236996B2 (ja) 2013-07-17
EP1998362A2 (en) 2008-12-03
KR100991339B1 (ko) 2010-11-01
CN101315515A (zh) 2008-12-03
CN101315515B (zh) 2013-03-27
JP2009027146A (ja) 2009-02-05
US7846849B2 (en) 2010-12-07

Similar Documents

Publication Publication Date Title
TWI381424B (zh) 利用具有插入區之間隔遮罩的三倍頻方法
US11348788B2 (en) Methods for device fabrication using pitch reduction
TWI471903B (zh) 使用間隙物罩幕以倍增頻率之方法
JP4945802B2 (ja) ピッチ増倍を使用して製造された集積回路、及びその製造方法
TWI356446B (en) Methods to reduce the critical dimension of semico
JP5545524B2 (ja) 効率的なピッチマルチプリケーションプロセス
US8895232B2 (en) Mask material conversion
TWI505323B (zh) 使用多重間隙壁罩幕的自我對準柱狀圖案化方法
US7563712B2 (en) Method of forming micro pattern in semiconductor device
US20120228742A1 (en) Methods for forming arrays of small, closely spaced features
KR100471401B1 (ko) 반도체소자의 콘택 패드 형성 방법
JP2741175B2 (ja) 半導体素子の微細パターン形成方法
KR100235960B1 (ko) 반도체소자의 도전 라인 형성방법
KR20080060345A (ko) 반도체 소자의 제조 방법
KR19990057853A (ko) 반도체 장치의 워드라인 형성방법
JPH08306803A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees